JP2006088646A - Video clock correction circuit for laser beam scanning optical system in tandem color image forming apparatus - Google Patents

Video clock correction circuit for laser beam scanning optical system in tandem color image forming apparatus Download PDF

Info

Publication number
JP2006088646A
JP2006088646A JP2004279749A JP2004279749A JP2006088646A JP 2006088646 A JP2006088646 A JP 2006088646A JP 2004279749 A JP2004279749 A JP 2004279749A JP 2004279749 A JP2004279749 A JP 2004279749A JP 2006088646 A JP2006088646 A JP 2006088646A
Authority
JP
Japan
Prior art keywords
frequency
circuit
image forming
video clock
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004279749A
Other languages
Japanese (ja)
Other versions
JP4526909B2 (en
Inventor
Hiroaki Miyamura
博昭 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2004279749A priority Critical patent/JP4526909B2/en
Publication of JP2006088646A publication Critical patent/JP2006088646A/en
Application granted granted Critical
Publication of JP4526909B2 publication Critical patent/JP4526909B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Optical Scanning Systems (AREA)
  • Laser Beam Printer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To finely control a video clock frequency for a laser beam scanning optical system in a tandem color image forming apparatus, using a PLL. <P>SOLUTION: In an image forming region, a video clock is corrected as an open loop control, and a ceramic oscillator 51 is used in a voltage control oscillator 5. Then, even in a state where frequency follow-up property to correction operation is improved in the image forming region, the oscillation frequency is narrowed in range by a voltage control oscillator 5, to enable the video clock frequency being finely controlled. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックを補正する技術に関するものである。   The present invention relates to a technique for correcting a video clock of a laser beam scanning optical system in a tandem color image forming apparatus.

従来から、タンデムカラー画像形成装置のレーザビーム走査光学系におけるレーザビーム走査方向の長さ倍率調整は、PLL(Phase Locked Loop:位相同期ループ)を用いて各色用のレーザビーム走査光学系のビデオクロックを調整することで倍率調整が行われているが、近年では、高画質化に伴い、fθレンズ等のレンズ内不均一に起因する走査方向における画像の大きさの相違を補正するためのビデオクロック補正が必要となってきた。   Conventionally, the length magnification adjustment in the laser beam scanning direction in the laser beam scanning optical system of the tandem color image forming apparatus is performed by using a PLL (Phase Locked Loop), and a video clock of the laser beam scanning optical system for each color. In recent years, a video clock for correcting a difference in image size in the scanning direction due to non-uniformity in the lens such as an fθ lens has been developed with the improvement in image quality. Correction has become necessary.

PLLでは、通常クローズループ制御されており、周波数分解能は非常に高い分解能を要求されているため、ローパスフィルタにより周波数帯域が低く設計されている。そのため、ビデオクロックの補正を行おうとしても周波数帯域の低さから、補正動作に追従できず、補正応答ができない結果となる。そこで、特許文献1に示されるように、PLLにクローズループ制御及びオープンループ制御を切り換える機能を持たせて、ビデオクロック補正時にはオープンループ制御に切り換え、周波数が補正動作に追従できる状態とした上で、ビデオクロックを補正する技術が提案されている。
特開平9−152561号公報
In the PLL, normally, closed-loop control is performed, and the frequency resolution is required to be very high. Therefore, the frequency band is designed to be low by a low-pass filter. For this reason, even if the video clock is corrected, the correction operation cannot be followed due to the low frequency band, and the correction response cannot be made. Therefore, as shown in Patent Document 1, the PLL is provided with a function of switching between closed loop control and open loop control, and when the video clock is corrected, it is switched to open loop control so that the frequency can follow the correction operation. A technique for correcting the video clock has been proposed.
JP-A-9-152561

しかしながら、上記のように、PLLをオープンループ制御としてビデオクロックを補正する場合、周波数を補正動作に追従させることはできるようになるが、補正動作に対する周波数の変動幅が大きくなるという問題がある。そのため、ビデオクロック変更時にVCO(voltage-controlled oscillator:電圧制御発振回路)に電圧を印加すると、小さな電圧でも周波数が大きく変化してしまうため、周波数を細かく制御できないことになる。   However, as described above, when the video clock is corrected using the PLL as an open loop control, the frequency can be made to follow the correction operation, but there is a problem that the fluctuation range of the frequency with respect to the correction operation becomes large. For this reason, if a voltage is applied to a VCO (voltage-controlled oscillator) when the video clock is changed, the frequency changes greatly even with a small voltage, so that the frequency cannot be controlled finely.

本発明は、上記の問題を解決するためになされたもので、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックの周波数を細かく制御することができるビデオクロック補正回路を提供することを目的とするものである。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a video clock correction circuit capable of finely controlling the video clock frequency of a laser beam scanning optical system in a tandem color image forming apparatus. It is what.

本発明の請求項1に記載の発明は、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロック補正回路であって、
基準周波数を発生させる基準周波数発生回路と、
制御信号に応じた周波数を発振する発振回路と、
前記基準周波数発生回路によって発生された基準周波数と、比較対象とされる周波数との位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出された位相差に基づいて、前記発振回路に入力する制御信号を生成する制御信号生成回路と、
非画像形成領域ではクローズループ制御とし、画像形成領域ではオープンループ制御に切り換える切り換え手段と、
前記発振回路によって発振される周波数を変化させるために、前記切り換え手段によってオープンループ制御とされているときに、前記制御信号生成回路によって生成された制御信号に基づいて補正用制御信号を生成する補正用制御信号生成回路と、を備えるPLL回路からなり、
前記発振回路にセラミック発振子が用いられたものである。
The invention according to claim 1 of the present invention is a video clock correction circuit of a laser beam scanning optical system in a tandem color image forming apparatus,
A reference frequency generation circuit for generating a reference frequency;
An oscillation circuit for oscillating a frequency according to the control signal;
A phase difference detection circuit for detecting a phase difference between a reference frequency generated by the reference frequency generation circuit and a frequency to be compared;
A control signal generation circuit that generates a control signal to be input to the oscillation circuit based on the phase difference detected by the phase difference detection circuit;
Switching means for switching to open loop control in the non-image forming area and closed loop control in the image forming area,
Correction for generating a control signal for correction based on the control signal generated by the control signal generation circuit when the switching means is in open loop control in order to change the frequency oscillated by the oscillation circuit A control circuit generating circuit, and a PLL circuit comprising:
A ceramic oscillator is used for the oscillation circuit.

この構成では、発振回路にセラミック発振子を用い、オープンループ制御でクロックを補正するときには、このセラミック発振子によって、補正用制御信号に応じたクロックを発振させるので、画像形成領域でのオープンループ制御時に、補正動作に対する周波数の追従性を上げた状態としても、発振周波数の範囲を狭くすることができ、周波数を細かく制御することが可能になる。   In this configuration, when a ceramic oscillator is used for the oscillation circuit and the clock is corrected by open loop control, the ceramic oscillator oscillates the clock according to the control signal for correction, so open loop control in the image forming area is performed. Sometimes, even when the frequency followability to the correction operation is increased, the range of the oscillation frequency can be narrowed, and the frequency can be finely controlled.

また、画像形成領域でのオープンループ制御時にクロックを補正用制御信号で補正することにより応答性を上げつつ、非画像形成領域のクローズループ制御時には、周波数を基準周波数に従った周波数にロックさせるようにしているので、タンデムカラー画像形成装置におけるレーザビーム走査方向の長さ倍率調整と、ビデオクロック補正を両立させることができる。   Also, while improving the response by correcting the clock with the correction control signal during open loop control in the image forming area, the frequency is locked to the frequency according to the reference frequency during closed loop control in the non-image forming area. Therefore, the length magnification adjustment in the laser beam scanning direction and the video clock correction can be made compatible in the tandem color image forming apparatus.

また、請求項2に記載の発明は、請求項1に記載のレーザビーム走査光学系のビデオクロック補正回路であって、前記発振回路は、前記セラミック発振子にバリキャップダイオードが接続され、このバリキャップダイオードに印加される電圧の変化に応じて、前記セラミック発振子が発振する周波数を変化させることで、前記制御信号又は補正用制御信号に応じた周波数を発振させる構成とされているものである。   The invention according to claim 2 is the video clock correction circuit of the laser beam scanning optical system according to claim 1, wherein the oscillation circuit has a varicap diode connected to the ceramic oscillator. The frequency according to the control signal or the correction control signal is oscillated by changing the frequency at which the ceramic oscillator oscillates in accordance with a change in voltage applied to the cap diode. .

この構成では、セラミック発振子に接続されたバリキャップダイオードに印加する電圧を変化させることで発振周波数を変化させることで、電圧の変化量が小さいにも関わらず周波数が大きく変化してしまうといったことをなくし、周波数を細かく制御でき、ジッタの少ない安定したクロックを発生させることができるようにしている。   In this configuration, changing the voltage applied to the varicap diode connected to the ceramic oscillator changes the oscillation frequency, resulting in a large change in frequency despite the small amount of voltage change. The frequency can be finely controlled and a stable clock with little jitter can be generated.

また、請求項3に記載の発明は、請求項1又は請求項2に記載のレーザビーム走査光学系のビデオクロック補正回路であって、前記非画像形成領域を紙間時間領域としたものである。   According to a third aspect of the present invention, there is provided the video clock correction circuit of the laser beam scanning optical system according to the first or second aspect, wherein the non-image forming region is a time interval between sheets. .

この構成によれば、非画像形成領域を紙間時間領域としたので、画像形成領域ではレーザビーム走査光学系の主走査毎にビデオクロック補正をかけることが可能になり、非画像形成領域の紙間では基準周波数クロックにロックすることができるようになるため、画質の安定化を図ることができるようになると共に、補正頻度を減らすことができ、制御の負担を少なくすることができる。   According to this configuration, since the non-image forming area is the inter-paper time area, it is possible to apply video clock correction for each main scan of the laser beam scanning optical system in the image forming area. Since it can be locked to the reference frequency clock, the image quality can be stabilized, the correction frequency can be reduced, and the control burden can be reduced.

請求項1に記載の発明によれば、レーザビーム走査光学系のビデオクロック補正のために、画像形成領域でオープンループ制御として、補正動作に対する周波数の追従性を上げた状態としても、発振周波数の範囲を狭くすることができ、周波数を細かく制御することが可能になる。また、タンデムカラー画像形成装置におけるレーザビーム走査方向の長さ倍率調整と、ビデオクロック補正を両立させることができる。   According to the first aspect of the present invention, in order to correct the video clock of the laser beam scanning optical system, the open-loop control is performed in the image forming area, and even if the frequency tracking performance with respect to the correction operation is increased, The range can be narrowed and the frequency can be finely controlled. In addition, it is possible to achieve both the length magnification adjustment in the laser beam scanning direction and the video clock correction in the tandem color image forming apparatus.

請求項2に記載の発明によれば、レーザビーム走査光学系のビデオクロック変更のために電圧制御発振回路に電圧を印加した時、小さな電圧変化で周波数が大きく変化してしまうことがないので、周波数を細かく制御することができ、ジッタの少ない安定したクロックを発生させることができる。   According to the second aspect of the present invention, when a voltage is applied to the voltage controlled oscillation circuit for changing the video clock of the laser beam scanning optical system, the frequency does not change greatly with a small voltage change. The frequency can be finely controlled, and a stable clock with little jitter can be generated.

請求項3に記載の発明によれば、非画像形成領域を紙間時間領域としたので、画像形成領域では、レーザビーム走査光学系の主走査毎にビデオクロック補正をかけることが可能になり、非画像形成領域の紙間では基準周波数クロックにロックすることができるようになるため、画質の安定化を図ることができるようになると共に、補正頻度を減らすことができ、制御の負担を少なくすることができる。   According to the invention described in claim 3, since the non-image forming area is the inter-paper time area, in the image forming area, it becomes possible to apply video clock correction for each main scanning of the laser beam scanning optical system, Since it becomes possible to lock to the reference frequency clock between the papers in the non-image forming area, the image quality can be stabilized, the correction frequency can be reduced, and the control burden is reduced. be able to.

以下、本発明の一実施形態に係るレーザビーム走査光学系のビデオクロック補正回路について図面を参照して説明する。図1は本発明の一実施形態に係るビデオクロック補正回路の基本構成を示すブロック図である。本発明の一実施形態に係るビデオクロック補正回路1は、タンデムカラー画像形成装置(プリンタ、コピー機、ファクス等)におけるレーザビーム走査光学系のビデオクロックを補正するものである。ビデオクロック補正回路1は、例えば、基準周波数発生回路21と、分周器22と、位相比較器3と、ローパスフィルタ4と、電圧制御発振器(VCO)5と、第2の分周器6と、DAC7とを備え、本実施形態では、位相比較器3、ローパスフィルタ4、電圧制御発振器5及び第2の分周器6によって基準周波数のN倍の周波数を生成するようになっている。   Hereinafter, a video clock correction circuit of a laser beam scanning optical system according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a basic configuration of a video clock correction circuit according to an embodiment of the present invention. A video clock correction circuit 1 according to an embodiment of the present invention corrects a video clock of a laser beam scanning optical system in a tandem color image forming apparatus (printer, copier, fax, etc.). For example, the video clock correction circuit 1 includes a reference frequency generation circuit 21, a frequency divider 22, a phase comparator 3, a low-pass filter 4, a voltage controlled oscillator (VCO) 5, and a second frequency divider 6. In this embodiment, the phase comparator 3, the low-pass filter 4, the voltage controlled oscillator 5, and the second frequency divider 6 generate a frequency N times the reference frequency.

基準周波数発生回路21は、基準周波数を発生させるものである。分周器22は、基準周波数発生回路21が出力する基準周波数Frefを、例えば、1/Mに分周して基準信号を生成する。位相比較器3は、分周器22によって生成された基準信号と、後述する第2の分周器6によって生成される比較信号とを比較して、基準信号と比較信号との位相差を検出し、位相差に応じた誤差信号を出力する。   The reference frequency generation circuit 21 generates a reference frequency. The frequency divider 22 divides the reference frequency Fref output from the reference frequency generation circuit 21 into 1 / M, for example, to generate a reference signal. The phase comparator 3 detects the phase difference between the reference signal and the comparison signal by comparing the reference signal generated by the frequency divider 22 with a comparison signal generated by the second frequency divider 6 described later. Then, an error signal corresponding to the phase difference is output.

ローパスフィルタ4は、位相比較器3からの誤差信号を平滑化し、電圧制御発振器5の制御信号(電圧)を決定する。電圧制御発振器(発振回路)5は、ローパスフィルタ4から出力される制御信号(電圧)に応じ周波数を発振する。第2の分周器6は、電圧制御発振器5から出力される周波数を1/Nに分周し、位相比較器3に出力するものである。   The low-pass filter 4 smoothes the error signal from the phase comparator 3 and determines the control signal (voltage) of the voltage controlled oscillator 5. The voltage controlled oscillator (oscillation circuit) 5 oscillates the frequency according to the control signal (voltage) output from the low pass filter 4. The second frequency divider 6 divides the frequency output from the voltage controlled oscillator 5 by 1 / N and outputs the result to the phase comparator 3.

ビデオクロック補正回路1は、通常、クローズループ制御され、基準周波数FrefのN/Mの周波数を生成して出力するようになっている。また、クローズループ制御とオープンループ制御の切換は、例えば、図略のCPUから位相比較器3に入力される制御信号によって、位相比較器3から高インピーダンス状態を示す信号を出力させることで行われるようになっている。その他の方法としては、図示しないが、ローパスフィルタ出力をサンプルホールド回路で構成しても同様の機能を達成できる。   The video clock correction circuit 1 is normally closed-loop controlled, and generates and outputs an N / M frequency of the reference frequency Fref. The switching between the closed loop control and the open loop control is performed, for example, by outputting a signal indicating a high impedance state from the phase comparator 3 by a control signal input from the CPU (not shown) to the phase comparator 3. It is like that. As another method, although not shown, the same function can be achieved even if the low-pass filter output is constituted by a sample hold circuit.

DAC(デジタル−アナログコンバータ)7は、オープンループ制御に切り換えられている状態において、ローパスフィルタ4からの出力に電圧を加算して、電圧制御発振器5に入力する補正用制御信号を生成する。この補正用制御信号が電圧制御発振器5に入力されることによって、電圧制御発振器5から発振される周波数をリアルタイムに変調させ、任意の周波数に変調させる。なお、DACの直流成分による発振周波数の影響を避けるために、コンデンサ等によるDC成分をカットして加算するのが好ましい。   The DAC (digital-analog converter) 7 generates a correction control signal to be input to the voltage controlled oscillator 5 by adding a voltage to the output from the low-pass filter 4 while being switched to the open loop control. When this correction control signal is input to the voltage controlled oscillator 5, the frequency oscillated from the voltage controlled oscillator 5 is modulated in real time and modulated to an arbitrary frequency. In order to avoid the influence of the oscillation frequency due to the direct current component of the DAC, it is preferable to cut and add the DC component due to the capacitor or the like.

上記クローズループ制御とオープンループ制御の切換は、ビデオクロック補正回路1によるビデオクロック出力が、レーザビーム走査光学系による画像形成領域又は非画像形成領域のいずれに対して行われているかで切り換えられる。好ましくは、非画像形成領域ではビデオクロックがクローズループ制御され、画像形成領域ではオープンループ制御でビデオクロックが補正されるように切換が制御される。   The switching between the closed loop control and the open loop control is switched depending on whether the video clock output by the video clock correction circuit 1 is performed on an image forming area or a non-image forming area by the laser beam scanning optical system. Preferably, the switching is controlled so that the video clock is closed-loop controlled in the non-image forming area, and the video clock is corrected by the open-loop control in the image forming area.

分周器22及び第2の分周器6、特に、分周器22の1/MのMの値を大きくすることで分解能が決定される。Mの値を大きくすると、フィードバック系の安定性を確保するためにローパスフィルタ4の周波数帯域を低域側にしなければならず、早い応答が困難となる。主走査方向の補正は、ローパスフィルタ4の帯域よりも高くなるため、クローズループ状態では補正は不可能である。このため、画像形成領域では、オープンループ制御として、電圧制御発振器5に対して倍率補正回路からの電圧を直接印加して周波数をクロック変調して補正する。   The resolution is determined by increasing the value of 1 / M of the frequency divider 22 and the second frequency divider 6, particularly the frequency divider 22. If the value of M is increased, the frequency band of the low-pass filter 4 must be set to the low frequency side in order to ensure the stability of the feedback system, and quick response becomes difficult. Since the correction in the main scanning direction is higher than the band of the low-pass filter 4, it cannot be corrected in the closed loop state. For this reason, in the image forming area, as the open loop control, the voltage from the magnification correction circuit is directly applied to the voltage controlled oscillator 5 to correct the frequency by clock modulation.

また、非画像形成領域ではクローズループ制御として、PLLを動作させることによって、予め設定した基準周波数FrefのN/Mの倍率調整周波数を生成して出力する。画像領域をオープンループ制御にすると、電圧制御発振器5の出力は固定出力になるため、本来のクロック出力からは、もれ電流や温度等により、基準周波数より少しずつずれてくるが、非画像形成領域で再度クローズループ制御として、周波数ずれを元に戻すことで、大きな差異を発生させないようにしている。   In the non-image forming area, as a closed loop control, the PLL is operated to generate and output a magnification adjustment frequency of N / M of a preset reference frequency Fref. When the image area is set to open loop control, the output of the voltage controlled oscillator 5 becomes a fixed output. Therefore, the original clock output slightly deviates from the reference frequency due to leakage current, temperature, etc. As a closed-loop control again in the region, the frequency difference is restored to prevent the occurrence of a large difference.

これにより、画像形成領域でのオープンループ制御時にビデオクロックを補正することで応答性を上げつつ、非画像形成領域のクローズループ制御時には、レーザビーム走査光学系のビデオクロックを倍率調整値に従ったクロックにロックさせているので、レーザビーム走査方向の長さ倍率調整と、ビデオクロック補正を両立させることができる。   This improves the responsiveness by correcting the video clock during open loop control in the image forming area, while the video clock of the laser beam scanning optical system follows the magnification adjustment value during closed loop control in the non-image forming area. Since the clock is locked, the length magnification adjustment in the laser beam scanning direction and the video clock correction can both be achieved.

さらには、非画像形成領域を紙間時間領域とすることが好ましい。この場合、主走査毎にビデオクロック補正をかけることができるようになり、画質の安定化を図ることができるようになると共に、紙間で倍率調整を行うため、補正頻度を減らすことができ、制御の負担を少なくすることができる。   Further, it is preferable that the non-image forming area is a time interval between sheets. In this case, the video clock can be corrected for each main scan, the image quality can be stabilized, and the magnification is adjusted between papers, so that the correction frequency can be reduced. The burden of control can be reduced.

図2は電圧制御発振器5の概略構成を示す図である。電圧制御発振器5には、セラミック発振子51が備えられている。セラミック発振子51の一端にはコンデンサ52の一端が接続され、セラミック発振子51の他端には、コンデンサ53の一端が接続されている。コンデンサ53の他端には、バリキャップダイオード54の陰極が接続されている。セラミック発振子51には抵抗55及びインバータ56が並列接続されている。コンデンサ52の他端側、及び、バリキャップダイオード54の陽極側は接地されている。   FIG. 2 is a diagram showing a schematic configuration of the voltage controlled oscillator 5. The voltage controlled oscillator 5 is provided with a ceramic oscillator 51. One end of a capacitor 52 is connected to one end of the ceramic oscillator 51, and one end of a capacitor 53 is connected to the other end of the ceramic oscillator 51. The other end of the capacitor 53 is connected to the cathode of a varicap diode 54. A resistor 55 and an inverter 56 are connected to the ceramic oscillator 51 in parallel. The other end side of the capacitor 52 and the anode side of the varicap diode 54 are grounded.

セラミック発振子51は、図略の電源からインバータ56を介して供給される電力によって発振する。セラミック発振子51の共振周波数は、コンデンサ53とバリキャップダイオード54の合成容量と、コンデンサ52の静電容量と、抵抗55の抵抗値とに基づく時定数に応じて定まる。セラミック発振子51が発振している状態で、バリキャップダイオード54に電圧Vctlが印加されると、バリキャップダイオード54の容量Cは電圧Vctlに応じた値になる。これにより、インバータ56の出力端からは、バリキャップダイオード54に印加される電圧Vctlに応じた発振周波数が出力される。すなわち、バリキャップダイオード54に印加する電圧Vctlを変化させることによって、セラミック発振子51が発生させる周波数を制御することができる。 The ceramic oscillator 51 oscillates with electric power supplied from an unillustrated power source via an inverter 56. The resonance frequency of the ceramic oscillator 51 is determined according to a time constant based on the combined capacitance of the capacitor 53 and the varicap diode 54, the capacitance of the capacitor 52, and the resistance value of the resistor 55. In a state where the ceramic oscillator 51 is oscillating, the voltage Vctl is applied to the varicap diode 54, the capacitance C D of the varicap diode 54 becomes a value corresponding to the voltage Vctl. As a result, an oscillation frequency corresponding to the voltage Vctl applied to the varicap diode 54 is output from the output terminal of the inverter 56. That is, the frequency generated by the ceramic oscillator 51 can be controlled by changing the voltage Vctl applied to the varicap diode 54.

コンデンサ53とバリキャップダイオード54には、抵抗57が接続されている。抵抗57の他端は、ローパスフィルタ4及びDAC7と接続されている。抵抗57と、ローパスフィルタ4及びDAC7との間には、コンデンサ58が接続されている。   A resistor 57 is connected to the capacitor 53 and the varicap diode 54. The other end of the resistor 57 is connected to the low pass filter 4 and the DAC 7. A capacitor 58 is connected between the resistor 57 and the low-pass filter 4 and the DAC 7.

上記のように、電圧制御発振器5の発振子をセラミック発振子51としたことによって、ビデオクロック補正時に、オープンループ制御として、補正動作に対する周波数の追従性を上げた状態としても、セラミック発振子51によって発振される周波数の範囲は狭いものとなる。そのため、電圧制御発振器5に入力する電圧(バリキャップダイオード54に印加する電圧Vctl)の変化量が小さいにも関わらず、電圧制御発振器5から発振される周波数が大きく変化してしまうということがないので、電圧制御発振器5に入力する電圧を変更制御することによって、電圧制御発振器5から発振される周波数を細かく制御することが可能になる。   As described above, by using the ceramic oscillator 51 as the oscillator of the voltage controlled oscillator 5, even when the video clock correction is performed as an open loop control, the frequency followability to the correction operation is improved. The frequency range oscillated by is narrow. Therefore, the frequency oscillated from the voltage controlled oscillator 5 does not change greatly even though the amount of change in the voltage input to the voltage controlled oscillator 5 (voltage Vctl applied to the varicap diode 54) is small. Therefore, by changing and controlling the voltage input to the voltage controlled oscillator 5, the frequency oscillated from the voltage controlled oscillator 5 can be finely controlled.

本発明は上記実施の形態の構成に限られず種々の変形が可能である。上記実施形態では、図1にビデオクロック補正回路1の構成を示し、図2に電圧制御発振器5の構成を示しているが、これらの構成はあくまでも一例であり、本発明に係るビデオクロック補正回路1、電圧制御発振器5の構成を上記構成に限定するものではない。   The present invention is not limited to the configuration of the above embodiment, and various modifications can be made. In the above embodiment, the configuration of the video clock correction circuit 1 is shown in FIG. 1, and the configuration of the voltage controlled oscillator 5 is shown in FIG. 2, but these configurations are merely examples, and the video clock correction circuit according to the present invention is shown. 1. The configuration of the voltage controlled oscillator 5 is not limited to the above configuration.

本発明の一実施形態に係るビデオクロック補正回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the video clock correction circuit which concerns on one Embodiment of this invention. 電圧制御発振器の概略構成を示す図である。It is a figure which shows schematic structure of a voltage controlled oscillator.

符号の説明Explanation of symbols

1 ビデオクロック補正回路
21 基準周波数発生回路
22 分周器
3 位相比較器
4 ローパスフィルタ
5 電圧制御発振器
51 セラミック発振子
52 コンデンサ
53 コンデンサ
54 バリキャップダイオード
55 抵抗
56 インバータ
57 抵抗
58 コンデンサ
6 第2の分周器
1 Video Clock Correction Circuit 21 Reference Frequency Generation Circuit 22 Frequency Divider 3 Phase Comparator 4 Low Pass Filter 5 Voltage Controlled Oscillator 51 Ceramic Oscillator 51 Capacitor 53 Capacitor 54 Varicap Diode 55 Resistor 56 Inverter 57 Resistor 58 Capacitor 6 Second Component Circulator

Claims (3)

タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロック補正回路であって、
基準周波数を発生させる基準周波数発生回路と、
制御信号に応じた周波数を発振する発振回路と、
前記基準周波数発生回路によって発生された基準周波数と、比較対象とされる周波数との位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出された位相差に基づいて、前記発振回路に入力する制御信号を生成する制御信号生成回路と、
非画像形成領域ではクローズループ制御とし、画像形成領域ではオープンループ制御に切り換える切り換え手段と、
前記発振回路によって発振される周波数を変化させるために、前記切り換え手段によってオープンループ制御とされているときに、前記制御信号生成回路によって生成された制御信号に基づいて補正用制御信号を生成する補正用制御信号生成回路と、を備えるPLL回路からなり、
前記発振回路にセラミック発振子が用いられたレーザビーム走査光学系のビデオクロック補正回路。
A video clock correction circuit of a laser beam scanning optical system in a tandem color image forming apparatus,
A reference frequency generation circuit for generating a reference frequency;
An oscillation circuit for oscillating a frequency according to the control signal;
A phase difference detection circuit for detecting a phase difference between a reference frequency generated by the reference frequency generation circuit and a frequency to be compared;
A control signal generation circuit that generates a control signal to be input to the oscillation circuit based on the phase difference detected by the phase difference detection circuit;
Switching means for switching to open loop control in the non-image forming area and closed loop control in the image forming area,
Correction for generating a control signal for correction based on the control signal generated by the control signal generation circuit when the switching means is in an open loop control in order to change the frequency oscillated by the oscillation circuit A control circuit generating circuit, and a PLL circuit comprising:
A video clock correction circuit of a laser beam scanning optical system in which a ceramic oscillator is used for the oscillation circuit.
前記発振回路は、前記セラミック発振子にバリキャップダイオードが接続され、このバリキャップダイオードに印加される電圧の変化に応じて、前記セラミック発振子が発振する周波数を変化させることで、前記制御信号又は補正用制御信号に応じた周波数を発振させる構成とされている請求項1に記載のレーザビーム走査光学系のビデオクロック補正回路。   The oscillation circuit includes a varicap diode connected to the ceramic oscillator, and changes the frequency at which the ceramic oscillator oscillates in accordance with a change in voltage applied to the varicap diode, whereby the control signal or 2. The video clock correction circuit for a laser beam scanning optical system according to claim 1, wherein a frequency corresponding to the correction control signal is oscillated. 前記非画像形成領域が、紙間時間領域である請求項1又は請求項2に記載のレーザビーム走査光学系のビデオクロック補正回路。   The video clock correction circuit of the laser beam scanning optical system according to claim 1, wherein the non-image forming area is a time interval between sheets.
JP2004279749A 2004-09-27 2004-09-27 Video clock correction circuit of laser beam scanning optical system in tandem color image forming apparatus Expired - Fee Related JP4526909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004279749A JP4526909B2 (en) 2004-09-27 2004-09-27 Video clock correction circuit of laser beam scanning optical system in tandem color image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279749A JP4526909B2 (en) 2004-09-27 2004-09-27 Video clock correction circuit of laser beam scanning optical system in tandem color image forming apparatus

Publications (2)

Publication Number Publication Date
JP2006088646A true JP2006088646A (en) 2006-04-06
JP4526909B2 JP4526909B2 (en) 2010-08-18

Family

ID=36230055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279749A Expired - Fee Related JP4526909B2 (en) 2004-09-27 2004-09-27 Video clock correction circuit of laser beam scanning optical system in tandem color image forming apparatus

Country Status (1)

Country Link
JP (1) JP4526909B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008292954A (en) * 2007-05-28 2008-12-04 Ricoh Co Ltd Pixel clock generator, optical scanner and image forming apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879285A (en) * 1994-09-08 1996-03-22 Seiichi Miyazaki Phase-locked loop
JPH09152561A (en) * 1995-11-29 1997-06-10 Kyocera Corp Scanning speed corrective method for laser beam scanning optical system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879285A (en) * 1994-09-08 1996-03-22 Seiichi Miyazaki Phase-locked loop
JPH09152561A (en) * 1995-11-29 1997-06-10 Kyocera Corp Scanning speed corrective method for laser beam scanning optical system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008292954A (en) * 2007-05-28 2008-12-04 Ricoh Co Ltd Pixel clock generator, optical scanner and image forming apparatus

Also Published As

Publication number Publication date
JP4526909B2 (en) 2010-08-18

Similar Documents

Publication Publication Date Title
JP2581398B2 (en) PLL frequency synthesizer
JP5326911B2 (en) Spread spectrum clock generator, circuit device, image reading device, image forming device, and spread spectrum clock generation method
WO2009081516A1 (en) Oscillation frequency control circuit
JP2008160677A (en) Oscillation frequency control circuit
JP2009055626A (en) Oscillator and phase locked loop circuit using the same
JP4526909B2 (en) Video clock correction circuit of laser beam scanning optical system in tandem color image forming apparatus
JP2002026695A (en) Voltage controlled oscillator
JP4183156B2 (en) Image forming apparatus
US6181758B1 (en) Phase-locked loop with small phase error
JP2007295027A (en) Spread spectrum clock generator
KR20010093790A (en) Phase-locked loop
JP2001007437A (en) Frequency stabilized light source
JP5495174B2 (en) Signal generating apparatus, image reading apparatus, image forming apparatus, and signal generating method
JP2001341351A (en) Imaging apparatus
JPH1075173A (en) Phase lock oscillator
JP2009081557A (en) Phase-locked loop circuit
JP2000323987A (en) Pll circuit
JP2689974B2 (en) Rubidium atomic oscillator
KR950002440B1 (en) Ascilation frequency compensating method of the vcd
JPH05227381A (en) Image forming device
KR960015575B1 (en) Circuit for generating fm carrier wave signal
JP2000047644A (en) Liquid crystal display device
JP2010045504A (en) Pll frequency synthesizer circuit and control method thereof
CN112910460A (en) Phase-locked loop and related device
JP3564424B2 (en) PLL circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4526909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees