JP2006084395A - Current limiting circuit, and testing device - Google Patents
Current limiting circuit, and testing device Download PDFInfo
- Publication number
- JP2006084395A JP2006084395A JP2004271341A JP2004271341A JP2006084395A JP 2006084395 A JP2006084395 A JP 2006084395A JP 2004271341 A JP2004271341 A JP 2004271341A JP 2004271341 A JP2004271341 A JP 2004271341A JP 2006084395 A JP2006084395 A JP 2006084395A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- test
- power supply
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、電流制限回路及び試験装置に関し、例えばPDP(プラズマディスプレー)パネルドライブ用IC等の高電圧で動作する半導体素子の試験装置に適用することができる。本発明は、MOSFETと電流検出回路との直列回路に負荷電流を流すようにして、この負荷電流の増大による電流検出回路の端子電圧の上昇によりバイポーラトランジスタをオン動作させ、MOSFETをオン状態に保持するバイアス電圧を立ち下げることにより、従来に比して高精度に電流制限することができるようにする。 The present invention relates to a current limiting circuit and a test apparatus, and can be applied to a test apparatus for semiconductor elements that operate at a high voltage, such as a PDP (plasma display) panel drive IC. In the present invention, a load current is caused to flow through a series circuit of a MOSFET and a current detection circuit, the bipolar transistor is turned on by a rise in the terminal voltage of the current detection circuit due to the increase in the load current, and the MOSFET is kept in the on state. By lowering the bias voltage, the current can be limited with higher accuracy than in the past.
従来、例えばPDP(プラズマディスプレー)パネルドライブ用ICのように、高電圧で動作する出力回路を有する半導体素子においては、高電圧の発生が可能な直流電源を有する試験装置を用いて直流特性を検査するようになされており、特開2004−77166号公報には、このような試験装置に関して、試験対象が短絡した場合等にあっても、各部の損傷を有効に回避する構成が提案されている。 Conventionally, in a semiconductor element having an output circuit that operates at a high voltage, such as an IC for a PDP (plasma display) panel drive, the DC characteristics are inspected using a test apparatus having a DC power source capable of generating a high voltage. Japanese Patent Application Laid-Open No. 2004-77166 proposes a configuration that effectively avoids damage to each part even when the test object is short-circuited with respect to such a test apparatus. .
すなわち図6は、このような試験装置において、直流特性の検査に係る構成を示すブロック図である。試験装置1は、本体装置3、テストヘッド2、本体装置3とテストヘッド2とを接続するケーブル6S及び6F等により構成され、本体装置3に高電圧を発生可能な試験用電源装置5が設けられる。
That is, FIG. 6 is a block diagram showing a configuration relating to the inspection of DC characteristics in such a test apparatus. The
ここでテストヘッド2は、複数のリレーSs1〜Ssn、Sf1〜Sfn、プローブカード又はソケットボード等を有し、本体装置3から出力される制御信号によりリレーSs1〜Ssn、Sf1〜Sfnの設定が切り換えられる。これにより試験装置1では、プローブカードに保持された各プローバ又はソケットボードに取付けられたICソケットを介して、試験用電源5から出力されてケーブル6Fを介して入力される試験用電圧又は試験用電流(以下、駆動用電源と呼ぶ)を試験対象4の対応する端子に選択的に供給するようになされている。
Here, the
試験用電源装置5では、図示しないアナログディジタル変換回路により基準電圧Vrefが生成され、この基準電圧Vrefが入力抵抗R1を介して電力増幅器を含む差動増幅回路7に入力される。差動増幅回路7は、正側入力端が接地され、電流検出回路8を介して差動増幅結果をテストヘッド2に出力する。これにより試験用電源装置5は、テストヘッド2を介して基準電圧Vrefに応じた駆動用電源を試験対象4の対応する端子に印加する。
In the test power supply device 5, a reference voltage V ref is generated by an analog-digital conversion circuit (not shown), and this reference voltage V ref is input to a differential amplifier circuit 7 including a power amplifier via an
また試験用電源装置5は、ボルテージフォロワ回路構成の差動増幅回路9を介して、試験対象4の端子部分で検出される試験用電源装置5による駆動電圧を抵抗R2により差動増幅回路7に帰還し、これによりテストヘッド2、本体装置3とを接続するケーブル6F等による駆動用電源の電圧降下を補正するようになされている。また試験用電源装置5では、この差動増幅回路9の出力信号がアナログディジタル変換処理されて図示しない中央処理ユニットに出力され、これによりこの中央処理ユニットで、駆動用電源の電圧測定結果を取得できるようになされている。
In addition, the test power supply device 5 supplies the drive voltage by the test power supply device 5 detected at the terminal portion of the test object 4 to the differential amplifier circuit 7 by the resistor R2 via the
また試験用電源装置5では、図示しないディジタルアナログ変換回路により基準電圧Irefが生成され、この基準電圧Irefが電流検出回路8に供給される。さらに電流検出回路8で差動増幅回路7から出力される駆動用電源の電流値が検出され、この電流値が基準電圧Irefに対応する電流値となるように、入力抵抗R1を介して差動増幅回路7に流入する電流が電流検出回路8で吸収される。これにより試験用電源装置5では、駆動用電源の電流値が基準電圧Irefに対応する電流値を超えようとする場合には、差動増幅回路7の出力電圧を低下させ、この電流値が基準電圧Irefにより指定される電流値を超えないように制御するようになされている。これらにより試験用電源装置5では、基準電圧Vref、Irefの設定に応じて定電圧制御、定電流制御により駆動用電源を出力するようになされ、さらには基準電圧Irefの設定により、駆動用電源の過電流を防止する電流制御機構を構成するようになされている。 In the test power supply device 5, a reference voltage I ref is generated by a digital-analog conversion circuit (not shown), and this reference voltage I ref is supplied to the current detection circuit 8. Further, the current value of the driving power source output from the differential amplifier circuit 7 is detected by the current detection circuit 8, and the difference is made via the input resistor R1 so that this current value becomes a current value corresponding to the reference voltage I ref. The current flowing into the dynamic amplification circuit 7 is absorbed by the current detection circuit 8. Thereby, in the test power supply device 5, when the current value of the drive power supply is going to exceed the current value corresponding to the reference voltage Iref , the output voltage of the differential amplifier circuit 7 is lowered, and this current value is Control is performed so as not to exceed the current value specified by the reference voltage I ref . As a result, the test power supply 5 outputs the driving power supply by constant voltage control and constant current control according to the settings of the reference voltages V ref and I ref , and further drives by the setting of the reference voltage I ref. A current control mechanism for preventing an overcurrent of the power supply is configured.
さらに試験用電源装置5では、このようにして電流検出回路8で検出される駆動用電源の電流値がアナログディジタル変換処理されて図示しない中央処理ユニットに出力され、これによりこの中央処理ユニットで、駆動用電源の電流値測定結果を取得できるようになされている。 Further, in the test power supply device 5, the current value of the drive power supply detected by the current detection circuit 8 in this way is subjected to analog-digital conversion processing and output to a central processing unit (not shown). The current value measurement result of the drive power supply can be acquired.
また試験用電源装置5では、差動増幅回路9の入力側と電流検出回路8の出力側との間に、保護回路10が接続されている。ここで保護回路10は、一般的には複数個のダイオードの直列接続回路を互いに逆極性となるように並列接続して形成され、さらにはこのような複数ダイオードによる並列回路に、さらに高抵抗を並列接続した回路により構成される。試験用電源装置5では、この保護回路10により、試験用電源装置5内で、駆動用電源の帰還回路を形成し、これにより例えばテストヘッド2におけるリレーSs1〜Ssn、Sf1〜Sfnの不良、電流検出回路8の出力側からリレーSs1〜Ssn、Sf1〜Sfnまでの経路における異常の発生等により、差動増幅回路9による帰還ループがオープンになった場合等でも、差動増幅回路7から異常な高電圧が出力されたり、差動増幅回路9に異常な高電圧が印加されて差動増幅回路9が破損したりするのを防止するようになされている。
In the test power supply device 5, a
このような構成により、試験装置1では、試験対象4に一定電圧を印加した時に試験対象4に流れる電流を測定する電圧−電流特性を測定し、又は試験対象4に一定電流を印加したときに試験対象4に生ずる電圧降下を測定する電流−電圧特性を測定し、試験対象4の良否を検査することができるようになされている。
With such a configuration, the
このような試験装置を用いたデバイスの検査において、デバイスによっては、高電圧を印加している際に、製造欠陥による耐圧不足などで試験対象4が破損し、電圧を印加している端子とグランドとの間が短絡状態になるものがある。この場合、瞬時的ではあるが、試験対象4には試験用電源装置5からテストヘッド内のリレーやプローバを介して極めて大きな短絡電流が流れることがある。 In the inspection of a device using such a test apparatus, depending on the device, when a high voltage is applied, the test object 4 is damaged due to insufficient breakdown voltage due to a manufacturing defect, and the terminal to which the voltage is applied and the ground May become short-circuited between. In this case, although it is instantaneous, a very large short-circuit current may flow to the test object 4 from the test power supply device 5 via a relay or a prober in the test head.
試験用電源装置5においては、電流検出回路8による電流制限回路により、このような過大な電流を防止するようになされてはいるものの、この電流制限回路8が正常に機能するまでには若干の時間を要することから、短絡電流が急峻に立ち上がった場合には、電流制限回路8が正常に機能するまでの間、短絡発生直前に印加されていた電圧を、短絡回路のインピーダンスで除した値の過大な電流が流れることになる。 In the test power supply device 5, such an excessive current is prevented by the current limit circuit by the current detection circuit 8, but there is a slight amount until the current limit circuit 8 functions normally. Since it takes time, when the short-circuit current rises sharply, the voltage applied immediately before the occurrence of the short-circuit is divided by the impedance of the short-circuit until the current limiting circuit 8 functions normally. Excessive current will flow.
また一般に試験用電源装置5の出力側には無視できない大きさの浮遊容量がある。さらに、試験用電源装置5とテストヘッド2との間は数mのケーブルで接続されているから、この間にもかなり大きな浮遊容量が存在する。これらの浮遊容量は、短絡発生直前には、その時に印加されている駆動用電源の電圧により充電された状態にあり、相当量の電荷を蓄積している。試験装置1では、短絡事故発生時、この浮遊容量に充電された電荷が短絡回路を通して瞬時に放電することになり、仮に電流検出回路8による電流制御機構の動作に遅れ時間がないとしても、過大な電流が流れることになる。
In general, there is a stray capacitance of a size that cannot be ignored on the output side of the test power supply device 5. Furthermore, since the test power supply device 5 and the
またこのようなデバイスの不良による場合の他にも、一連の試験処理を実行する試験プログラムにおけるミス、制御系の誤動作等により、例えば駆動用電源を印加した状態でリレーが切り換えられ、これにより高電圧の駆動用電源が低電位に接続されている低インピーダンスの負荷に接続されるような場合にも、同様に、過大な電流が流れることになる。 In addition to the case of such a device failure, for example, a relay in a state where a drive power supply is applied is switched due to a mistake in a test program for executing a series of test processes, a malfunction of a control system, etc. Similarly, when a voltage driving power source is connected to a low impedance load connected to a low potential, an excessive current flows.
試験用電源装置5は、このような一時的な過大電流には耐えられる構造になってはいるものの、リレーやプローバなどにあっては、このような一時的な過大電流に耐えられず、リレーにあっては接点の溶着又は溶断、プローバにあっては先端の溶融などの損傷を起こし、その結果、試験装置1が使用不能になって検査工程が止まるという不都合を生ずることになる。
Although the test power supply device 5 has a structure capable of withstanding such a temporary excessive current, a relay, a prober, or the like cannot withstand such a temporary excessive current. In such a case, damage such as welding or fusing of the contacts or melting of the tip of the prober is caused. As a result, the
このため特開2004−77166号公報には、テストヘッド2側に電流制限回路12、13を設け、少なくとも試験電源装置の電流制御機構が機能するまでの間、この電流制限回路12、13で短絡時の過大な電流を制限することにより、試験対象4が短絡した場合等にあっても、各部の損傷を有効に回避する方法が提案されている。
For this reason, in Japanese Patent Application Laid-Open No. 2004-77166, current limiting
ここでこの特開2004−77166号公報に開示の電流制限回路12、13は、図7に示すように、エンハンスメント型MOSFET21と、MOSFET21のソースに接続されたインピーダンス素子である抵抗22とによる直列回路が駆動用電源の供給経路と帰還経路とにそれぞれ設けられ、このMOSFET21のゲートが抵抗23を介してフローティング電源24により順方向にバイアスされる。
Here, the current limiting
これによりこの電流制限回路12、13は、試験装置が正常に動作して流れる電流が少ない場合、MOSFET21が抵抗領域で動作し、MOSFET21のソース、ドレイン間の抵抗値が、いわゆるオン抵抗と称される値の小さな抵抗値に保持され、これにより通常の動作状態においては、電流制限回路12、13による電圧降下を十分に小さな値に保持することができ、試験用電源装置5による駆動用電源の供給に何ら影響を与えないようになされている。
As a result, in the current
これに対して試験対象の短絡等により流れる電流が増大すると、これに対応して抵抗22による電圧降下が増大し、これによりゲート、ソース間のバイアス電圧が減少し、これによりMOSFET21が、飽和領域に動作領域を切り換える。この電流の増大による飽和領域への動作領域の切り換えにより、MOSFET21は、流れる電流を一定電流値に制限し、これにより過大な電流による各部の損傷を有効に回避するようになされている。
On the other hand, when the current flowing due to the short circuit or the like of the test object increases, the voltage drop due to the
ところがこの特開2004−77166号公報に開示の構成においては、MOSFET21の直流特性により流れる電流の制限値が決まってしまう。これに対してMOSFET21は、直流特性(ゲート電圧対ドレイン電流特性)が素子によりばらつき、また温度によっても大きく変化する。これによりこの電流の制限値が種々にばらつき、この電流の制限値を精度良く設定できない問題があった。
However, in the configuration disclosed in Japanese Patent Laid-Open No. 2004-77166, the limit value of the flowing current is determined by the DC characteristics of the
また電流の制限を開始した後、最終的に流れる電流を一定値に制限するまでの電流の範囲が広く、これらにより高精度の電流制限が困難な問題があった。
本発明は以上の点を考慮してなされたもので、従来に比して高精度に電流制限することができる電流制限回路及び試験装置を提案しようとするものである。 The present invention has been made in consideration of the above points, and an object of the present invention is to propose a current limiting circuit and a test apparatus capable of current limiting with higher accuracy than in the past.
かかる課題を解決するため請求項1の発明においては、電流制限回路に適用して、負荷電流の流路に設けられるMOSFETと電流検出回路との直列回路と、前記MOSFETをオン状態に保持するバイアス電圧を前記MOSFETのゲートに供給するフローティング電源回路と、前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを備えるようにする。
In order to solve such a problem, in the invention of
また請求項2の発明においては、請求項1の構成において、前記電流検出回路が、抵抗であるようにする。 According to a second aspect of the present invention, in the configuration of the first aspect, the current detection circuit is a resistor.
また請求項3の発明においては、請求項1の構成において、電流検出回路が、抵抗とインダクタンスとの直列回路であるようにする。 According to a third aspect of the present invention, in the configuration of the first aspect, the current detection circuit is a series circuit of a resistor and an inductance.
また請求項4の発明においては、試験対象に印加する駆動用電源を定電流制御又は定電圧制御により出力する試験用電源装置と、前記試験用電源装置とケーブルにより接続されて前記試験対象に少なくとも前記駆動用電源を印加するテストヘッドとを有する試験装置に適用して、前記試験用電源装置は、前記試験対象に印加されている前記駆動用電源を帰還して前記駆動用電源を補正し、又は試験対象に印加されている前記駆動用電源を帰還して前記試験対象に印加されている前記駆動用電源の電圧を計測可能とし、前記駆動用電源の電流値を制限する電流制御機構を有し、前記テストヘッドは、前記駆動用電源の経路に、流れる電流を制限する第1の電流制限回路を有し、前記帰還の経路が、前記第1の電流制限回路の前記試験対象側に接続され、前記帰還の経路に、流れる電流を制限する第2の電流制限回路を有し、前記第1及び第2の電流制限回路は、前記駆動用電源の経路及び前記帰還の経路の電流が流れるMOSFETと電流検出回路との直列回路と、前記MOSFETをオン状態に保持するバイアス電圧を前記MOSFETのゲートに供給するフローティング電源回路と、前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを有するようにする。 According to a fourth aspect of the present invention, there is provided a test power supply device that outputs a drive power supply to be applied to the test target by constant current control or constant voltage control, and is connected to the test power supply device by a cable and connected to the test target at least. Applying to a test apparatus having a test head for applying the drive power, the test power supply apparatus feeds back the drive power applied to the test object to correct the drive power, Alternatively, a current control mechanism is provided that can measure the voltage of the driving power source applied to the test target by feeding back the driving power source applied to the test target and limits the current value of the driving power source. The test head has a first current limiting circuit for limiting a flowing current in the path of the driving power supply, and the feedback path is connected to the test target side of the first current limiting circuit. And a second current limiting circuit for limiting a flowing current in the feedback path, and the first and second current limiting circuits flow currents in the driving power supply path and the feedback path. A series circuit of a MOSFET and a current detection circuit, a floating power supply circuit that supplies a bias voltage for holding the MOSFET in an ON state to the gate of the MOSFET, and an ON state that is switched on by an increase in the terminal voltage of the current detection circuit And a bipolar transistor for lowering the bias voltage.
また請求項5の発明においては、請求項4の構成において、前記電流検出回路が、抵抗であるようにする。 According to a fifth aspect of the present invention, in the configuration of the fourth aspect, the current detection circuit is a resistor.
また請求項6の発明においては、請求項4の構成において、前記電流検出回路が、抵抗とインダクタンスとの直列回路であるようにする。 According to a sixth aspect of the present invention, in the configuration of the fourth aspect, the current detection circuit is a series circuit of a resistor and an inductance.
請求項1の構成により、電流制限回路に適用して、負荷電流の流路に設けられるMOSFETと電流検出回路との直列回路と、前記MOSFETをオン状態に保持するバイアス電圧を前記MOSFETのゲートに供給するフローティング電源回路と、前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを備えるようにすれば、バイポーラトランジスタをオン状態に切り換える電流検出回路の端子電圧により流れる電流を制限することができ、これにより制限値を精度良く設定することができる。また電流の制限を開始した後、最終的に流れる電流を一定値に制限するまでの電流の範囲を狭くすることができ、これらにより高精度に電流制限することができる。
According to the configuration of
また請求項2の構成により、請求項1の構成において、前記電流検出回路が、抵抗であるようにすれば、簡易な構成により、高精度に電流制限することができる。
Further, according to the configuration of
また請求項3の構成により、請求項1の構成において、電流検出回路が、抵抗とインダクタンスとの直列回路であるようにすれば、浮遊容量によるパルス状の電流変化を抑圧して、高精度に電流制限することができる。
According to the configuration of
また請求項4の構成により、試験対象に印加する駆動用電源を定電流制御又は定電圧制御により出力する試験用電源装置と、前記試験用電源装置とケーブルにより接続されて前記試験対象に少なくとも前記駆動用電源を印加するテストヘッドとを有する試験装置に適用して、前記試験用電源装置は、前記試験対象に印加されている前記駆動用電源を帰還して前記駆動用電源を補正し、又は試験対象に印加されている前記駆動用電源を帰還して前記試験対象に印加されている前記駆動用電源の電圧を計測可能とし、前記駆動用電源の電流値を制限する電流制御機構を有し、前記テストヘッドは、前記駆動用電源の経路に、流れる電流を制限する第1の電流制限回路を有し、前記帰還の経路が、前記第1の電流制限回路の前記試験対象側に接続され、前記帰還の経路に、流れる電流を制限する第2の電流制限回路を有し、前記第1及び第2の電流制限回路は、前記駆動用電源の経路及び前記帰還の経路の電流が流れるMOSFETと電流検出回路との直列回路と、前記MOSFETをオン状態に保持するバイアス電圧を前記MOSFETのゲートに供給するフローティング電源回路と、前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを有するようにすれば、バイポーラトランジスタをオン状態に切り換える電流検出回路の端子電圧により流れる電流を制限することができ、これにより制限値を精度良く設定することができる。また電流の制限を開始した後、最終的に流れる電流を一定値に制限するまでの電流の範囲を狭くすることができ、これらにより高精度に電流制限することができる。 According to the configuration of claim 4, a test power supply device that outputs a drive power supply to be applied to the test target by constant current control or constant voltage control, and the test power supply device connected to the test target by a cable and at least the test target is connected to the test target. Applied to a test apparatus having a test head for applying a drive power supply, wherein the test power supply apparatus feeds back the drive power supply applied to the test object to correct the drive power supply, or A current control mechanism that limits the current value of the driving power supply by allowing the voltage of the driving power supply applied to the testing object to be measured by feeding back the driving power supply applied to the testing object; The test head has a first current limiting circuit for limiting a flowing current in the path of the driving power supply, and the feedback path is connected to the test target side of the first current limiting circuit. And a second current limiting circuit for limiting a flowing current in the feedback path, wherein the first and second current limiting circuits are MOSFETs through which currents in the driving power supply path and the feedback path flow. And a series circuit of the current detection circuit, a floating power supply circuit that supplies a bias voltage for holding the MOSFET in an on state to the gate of the MOSFET, and an increase in the terminal voltage of the current detection circuit is switched to an on state, If the bipolar transistor that lowers the bias voltage is included, the current that flows can be limited by the terminal voltage of the current detection circuit that switches the bipolar transistor to the on state, whereby the limit value can be set with high accuracy. it can. In addition, after starting the current limitation, the range of the current until the finally flowing current is limited to a constant value can be narrowed, and thereby the current can be limited with high accuracy.
また請求項5の構成により、請求項4の構成において、前記電流検出回路が、抵抗であるようにすれば、簡易な構成により、高精度に電流制限することができる。 Further, according to the configuration of claim 5, in the configuration of claim 4, if the current detection circuit is a resistor, the current can be limited with high accuracy with a simple configuration.
また請求項6の構成により、請求項4の構成において、電流検出回路が、抵抗とインダクタンスとの直列回路であるようにすれば、浮遊容量によるパルス状の電流変化を抑圧して、高精度に電流制限することができる。 According to the configuration of claim 6, in the configuration of claim 4, if the current detection circuit is a series circuit of a resistor and an inductance, the pulsed current change due to the stray capacitance is suppressed, and high accuracy is achieved. The current can be limited.
本発明によれば、従来に比して高精度に電流制限することができる。 According to the present invention, the current can be limited with higher accuracy than in the past.
以下、適宜図面を参照しながら本発明の実施例を詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
(1)実施例の構成
図1は、本発明の実施例1に係る電流制限回路を示す接続図である。この実施例に係る試験装置は、電流制限回路12、13に代えて、この電流制限回路31が適用される点を除いて、図6について上述した試験装置と同一に構成される。
(1) Configuration of Embodiment FIG. 1 is a connection diagram showing a current limiting circuit according to
ここでこの電流制限回路31は、エンハンスメント型MOSFET41と、このMOSFET41のソースに接続された電流検出回路42とにより直列回路が形成され、エンハンスメント型MOSFET41から電流検出抵抗42に電流が流れるように、この直列回路が制御対象の電流経路に配置される。またこの実施例では、この電流検出回路42に、インピーダンス素子である電流検出抵抗42が適用される。
Here, in the current limiting
ここでこの電流制限回路31は、MOSFET41のゲートに抵抗43、44の直列回路を介してフローティング電源45の一端が接続され、またこのフローティング電源45の他端が電流検出抵抗42出力側端に接続され、これによりMOSFET41のゲート電圧を順方向に十分にバイアスし、通常の状態では、MOSFET41をオン状態に保持する。
In this current limiting
またこの電流制限回路31は、MOSFET41のゲートにバイアス電圧を供給する抵抗43、44の接続点、及びフローティング電源45の電流検出抵抗42側が、それぞれバイポーラトランジスタ46のコレクタ、エミッタに接続され、このバイポーラトランジスタ46のベース抵抗47がエンハンスメント型MOSFET41のソースと電流検出抵抗42との接続点に接続される。これによりこの電流制限回路31は、エンハンスメント型MOSFET41と電流検出抵抗42との直列回路に流れる電流が小さい場合には、このバイポーラトランジスタ46がオフ状態に設定されて、フローティング電源45によるバイアス電圧を十分にMOSFET41に供給するのに対し、直列回路に流れる電流が所定の制限電流になると、このバイポーラトランジスタ46がオン状態に動作を切り換え、フローティング電源45によるMOSFET41のバイアス電圧を立ち下げるようになされている。
In the current limiting
なお図2は、このような電流制限回路31に適用されるフローティング電源45の一例を示す接続図である。このフローティング電源45は、発光ダイオード56の出射光を直列接続されたフォトダイオード57A〜57nで受光するように構成され、このフォトダイオード57A〜57nによる直列回路の出力電圧を図示しない定電圧ダイオードにより安定化して電源として使用する。このような発光ダイオード56とフォトダイオード57A〜57nとによるフローティング電源は、例えばDC−DCコンバータ等によるフローティング電源に比して、1次−2次間の結合容量が極めて小さい特徴がある。これによりこの電源制限回路31によれば、1次−2次間の結合容量による充電電荷が短絡電流に重畳しないようになされている。またMOSFET41のゲート電圧の変動を防止して、電流制限回路31による電流制限の処理を確実に実行できるようになされている。
FIG. 2 is a connection diagram showing an example of the floating
(2)実施例の動作
以上の構成において、この実施例に係る試験装置においては、従来の試験装置1における電流制限回路12、13に代えて電流制限回路31が設けられる。電流制限回路31では、電流の経路にMOSFET41と電流検出抵抗42との直列回路が設けられ、このMOSFET41が、通常の状態で、フローティング電源45によりゲート電圧がバイアスされてオン状態に保持される。これにより電流制限回路31では、この試験対象4に係る電流が、MOSFET41のドレイン、ソース、電流検出抵抗42を流れることになる。
(2) Operation of Example In the above configuration, in the test apparatus according to this example, a current limiting
ここで例えば試験用電源装置5から駆動用電源を供給している際に、試験対象4が短絡状態になったり、リレーの切り換えにより短絡状態になっている試験対象4の試験端子に駆動用電源が供給された場合、電流制限回路31に流れる電流が増大する。この場合、電流制限回路31では、MOSFET41に直列接続された電流検出抵抗42にこの増大した電流が流れることにより、この電流検出抵抗42の両端電位差が大きくなり、トランジスタ46がオン状態に動作を切り換える。またこのトランジスタ46のオン動作により、フローティング電源45によるMOSFET41のバイアス電圧が立ち下げられ、これによりMOSFET41のドレイン電流の増大が防止される。これにより電流制限回路31は、負荷電流が一定電流値に制限され、これにより大電流によるプローブの破損等が防止される。
Here, for example, when driving power is supplied from the test power supply device 5, the test power source 4 is connected to the test terminal of the test target 4 that is short-circuited or short-circuited by switching the relay. Is supplied, the current flowing through the current limiting
しかしてこのようにして電流制限するにつき、この電流制限回路31における電流制限にあっては、バイポーラトランジスタ46のベースエミッタ間のしきい値電圧より電流検出抵抗42の両端電圧が立ち上がって、このバイポーラトランジスタ46がオン状態に動作を切り換えることにより開始されることにより、この電流検出抵抗42の抵抗値の設定により電流制限値を高い精度により設定することができる。また電流の制限を開始した後、最終的に流れる電流を一定値に制限するまでの電流の範囲も小さくすることができ、これらにより従来に比して高精度に電流制限することができる。
When the current is limited in this way, the voltage at both ends of the
(3)実施例の効果
以上の構成によれば、MOSFETと電流検出抵抗との直列回路に負荷電流を流すようにして、この負荷電流の増大による電流検出抵抗の端子電圧の上昇によりバイポーラトランジスタをオン動作させ、MOSFETをオン状態に保持するバイアス電圧を立ち下げることにより、従来に比して高精度に電流制限することができる。
(3) Effects of the embodiment According to the above configuration, the load current is caused to flow through the series circuit of the MOSFET and the current detection resistor, and the bipolar transistor is increased by increasing the terminal voltage of the current detection resistor due to the increase in the load current. By turning on and lowering the bias voltage for holding the MOSFET in the on state, the current can be limited with higher accuracy than in the past.
図3は、本発明の実施例2に係る試験装置に適用される電流制限回路を示す接続図である。この電流制限回路51は、図1について上述した電流制限回路31を両極性用としたものである。なおこの図3においては、図1について上述した各構成に対応して、それぞれ各極性に係る構成を符号A及びBによる添え字を付して示す。
FIG. 3 is a connection diagram illustrating a current limiting circuit applied to the test apparatus according to the second embodiment of the present invention. This current limiting
すなわちこの電流制限回路51では、MOSFET41A、電流検出抵抗42A、42B、MOSFET41Bの直列回路に負荷電流を流すようにして、これらMOSFET41A、41Bのゲートにバイアス電源をそれぞれ供給し、またこのバイアス電源をそれぞれ立ち下げるように構成される。
That is, in the current limiting
この図3に示す構成によれば、試験対象に印加する駆動用電源の極性が正負何れの場合でも、実施例1と同様の効果を得ることができる。 According to the configuration shown in FIG. 3, the same effect as that of the first embodiment can be obtained regardless of whether the polarity of the driving power supply applied to the test object is positive or negative.
図4は、本発明の実施例2に係る試験装置に適用される電流制限回路を示す接続図である。この電流制限回路61は、電流検出回路が異なる点を除いて、図1について上述した電流制限回路31と同一に構成される。
FIG. 4 is a connection diagram illustrating a current limiting circuit applied to the test apparatus according to the second embodiment of the present invention. The current limiting
ここでこの電流制限回路61は、電流検出回路が、抵抗62とインダクタンス63との直列回路により形成され、このインダクタンス63には、ダンピング抵抗64が並列に接続される。
In this current limiting
ここでMOSFET41は、ドレイン、ソース間、ドレイン、ゲート間、ゲート、ソース間に、夫々浮遊容量がある。これにより負荷に異常が発生した場合、このような浮遊容量の充放電電流によりパルス状に過大な電流が流れる。しかしながらこの実施例のように、電流検出回路を抵抗62とインダクタンス63との直列回路により構成すれば、この浮遊容量による急激な電流変化を抑圧することができる。
Here, the
なおインダクタンス63に並列接続されたダンピング抵抗64は、インダクタンス63の浮遊容量が大きい場合の過渡電流の振動を抑圧するものであり、このような振動が実用上問題にならない場合は省略してもよい。またダンピング抵抗に代えて、ダイオード又はダイオードと抵抗の直列回路を設けるようにしてもよい。
The damping
図5は、本発明の実施例4に係る試験装置に適用される電流制限回路を示す接続図である。この電流制限回路71は、図4について上述した電流制限回路61を両極性用としたものである。なおこの図5においては、図4について上述した各構成に対応して、それぞれ各極性に係る構成を符号A及びBによる添え字を付して示す。
FIG. 5 is a connection diagram illustrating a current limiting circuit applied to a test apparatus according to Embodiment 4 of the present invention. This current limiting
すなわちこの電流制限回路61では、MOSFET41A、インダクタンス63A、電流検出抵抗62A、62B、インダクタンス63B、MOSFET41Bの直列回路に負荷電流を流すようにして、これらMOSFET41A、41Bのゲートにバイアス電源をそれぞれ供給し、またこのバイアス電源をそれぞれ立ち下げるように構成される。
That is, in this current limiting
この図5に示す構成によれば、試験対象に印加する駆動用電源の極性が正負何れの場合でも、実施例3と同様の効果を得ることができる。 According to the configuration shown in FIG. 5, the same effect as in the third embodiment can be obtained regardless of whether the polarity of the driving power supply applied to the test object is positive or negative.
なお上述の実施の形態においては、テストヘッドの試験用電源装置側に電流制限回路を設ける場合について述べたが、本発明はこれに限らず、テストヘッドにおける各リレーの試験対象側にそれぞれ設けるようにしてもよい。 In the above-described embodiment, the case where the current limiting circuit is provided on the test power supply device side of the test head has been described. However, the present invention is not limited to this, and the test head is provided on the test target side of each relay. It may be.
また上述の実施の形態においては、比較的電圧の高い駆動用電源の供給を前提として、試験対象の短絡事故による各部の損傷を防止する場合について述べたが、本発明はこれに限らず、低電圧による駆動用電源の供給についても、広く適用することができる。 Further, in the above-described embodiment, the case where damage to each part due to a short-circuit accident to be tested is prevented is described on the assumption that a driving power supply having a relatively high voltage is supplied. The present invention can also be widely applied to supply of driving power by voltage.
本発明は、電流制限回路及び試験装置に関し、例えばPDPパネルドライブ用IC等の高電圧で動作する半導体素子の試験装置に適用することができる。 The present invention relates to a current limiting circuit and a test apparatus, and can be applied to a test apparatus for a semiconductor element that operates at a high voltage, such as a PDP panel drive IC.
1……試験装置、2……テストヘッド、3……本体装置、4……試験対象、5……試験用電源装置、Ss1〜Ssn、Sf1〜Sfn……リレー、12、13、31、51、61、71……電流制限回路、21、41、41A、41B……MOSFET、22、23、42、42A、42B、43、43A、43B、44、44A、44B、47、47A、47B……抵抗、24,45……フローティング電源、46、46A、46B……バイポーラトランジスタ
DESCRIPTION OF
Claims (6)
前記MOSFETをオン状態に保持するバイアス電圧を前記MOSFETのゲートに供給するフローティング電源回路と、
前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタと
を備えることを特徴とする電流制限回路。 A series circuit of a MOSFET and a current detection circuit provided in the flow path of the load current;
A floating power supply circuit for supplying a bias voltage for holding the MOSFET in an ON state to a gate of the MOSFET;
A current limiting circuit comprising: a bipolar transistor that switches to an ON state by a rise in a terminal voltage of the current detection circuit and lowers the bias voltage.
ことを特徴とする請求項1に記載の電流制限回路。 The current limiting circuit according to claim 1, wherein the current detection circuit is a resistor.
ことを特徴とする請求項1に記載の電流制限回路。 The current limiting circuit according to claim 1, wherein the current detection circuit is a series circuit of a resistor and an inductance.
前記試験用電源装置とケーブルにより接続されて前記試験対象に少なくとも前記駆動用電源を印加するテストヘッドとを有する試験装置において、
前記試験用電源装置は、
前記試験対象に印加されている前記駆動用電源を帰還して前記駆動用電源を補正し、
又は試験対象に印加されている前記駆動用電源を帰還して前記試験対象に印加されている前記駆動用電源の電圧を計測可能とし、
前記駆動用電源の電流値を制限する電流制御機構を有し、
前記テストヘッドは、
前記駆動用電源の経路に、流れる電流を制限する第1の電流制限回路を有し、
前記帰還の経路が、前記第1の電流制限回路の前記試験対象側に接続され、
前記帰還の経路に、流れる電流を制限する第2の電流制限回路を有し、
前記第1及び第2の電流制限回路は、
前記駆動用電源の経路及び前記帰還の経路の電流が流れるMOSFETと電流検出回路との直列回路と、
前記MOSFETをオン状態に保持するバイアス電圧を前記MOSFETのゲートに供給するフローティング電源回路と、
前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを有する
ことを特徴とする試験装置。 A test power supply device that outputs a drive power supply to be applied to a test object by constant current control or constant voltage control; and
In a test apparatus having a test head connected to the test power supply apparatus by a cable and applying at least the driving power supply to the test object,
The test power supply is
Feedback the driving power applied to the test object to correct the driving power;
Alternatively, it is possible to measure the voltage of the driving power source applied to the test target by feeding back the driving power source applied to the test target,
A current control mechanism for limiting a current value of the driving power supply;
The test head is
A first current limiting circuit for limiting a flowing current in the path of the driving power supply;
The feedback path is connected to the test object side of the first current limiting circuit;
A second current limiting circuit for limiting a flowing current in the feedback path;
The first and second current limiting circuits are:
A series circuit of a MOSFET and a current detection circuit through which a current of the driving power supply path and the feedback path flows; and
A floating power supply circuit for supplying a bias voltage for holding the MOSFET in an ON state to a gate of the MOSFET;
And a bipolar transistor that switches to an on-state due to an increase in a terminal voltage of the current detection circuit and lowers the bias voltage.
ことを特徴とする請求項4に記載の試験装置。 The test apparatus according to claim 4, wherein the current detection circuit is a resistor.
ことを特徴とする請求項4に記載の試験装置。
The test apparatus according to claim 4, wherein the current detection circuit is a series circuit of a resistor and an inductance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271341A JP2006084395A (en) | 2004-09-17 | 2004-09-17 | Current limiting circuit, and testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271341A JP2006084395A (en) | 2004-09-17 | 2004-09-17 | Current limiting circuit, and testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006084395A true JP2006084395A (en) | 2006-03-30 |
Family
ID=36163012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271341A Pending JP2006084395A (en) | 2004-09-17 | 2004-09-17 | Current limiting circuit, and testing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006084395A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019503639A (en) * | 2016-01-19 | 2019-02-07 | ブリクトテック アーベーBlixt Tech Ab | Circuit for interrupting AC current |
CN111505473A (en) * | 2019-01-31 | 2020-08-07 | 佛山市顺德区顺达电脑厂有限公司 | Power supply mosfet detection device |
CN113777458A (en) * | 2021-08-12 | 2021-12-10 | 长江存储科技有限责任公司 | Test structure and test system |
-
2004
- 2004-09-17 JP JP2004271341A patent/JP2006084395A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019503639A (en) * | 2016-01-19 | 2019-02-07 | ブリクトテック アーベーBlixt Tech Ab | Circuit for interrupting AC current |
JP2019505156A (en) * | 2016-01-19 | 2019-02-21 | ブリクトテック アーベーBlixt Tech Ab | Circuit for interrupting AC current |
CN111505473A (en) * | 2019-01-31 | 2020-08-07 | 佛山市顺德区顺达电脑厂有限公司 | Power supply mosfet detection device |
CN113777458A (en) * | 2021-08-12 | 2021-12-10 | 长江存储科技有限责任公司 | Test structure and test system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109425816B (en) | Testing MOS power switches | |
KR101275044B1 (en) | Method of forming a diagnostic circuit | |
US9473133B2 (en) | Control device | |
US9857428B2 (en) | Monitoring device and monitoring method for a switching element | |
US11528025B2 (en) | Driver circuit, system having a driver circuit, and calibration method | |
US20210083471A1 (en) | Protection circuit | |
US20100225343A1 (en) | Probe card, semiconductor testing device including the same, and fuse checking method for probe card | |
JP5576250B2 (en) | Voltage measuring device | |
TWI467193B (en) | Testing apparatus | |
US7498864B2 (en) | Electronic fuse for overcurrent protection | |
JP5427277B2 (en) | Current limit circuit | |
JP2006349466A (en) | Temperature detecting device | |
JP2006084395A (en) | Current limiting circuit, and testing device | |
JP4020305B2 (en) | Test equipment | |
US20180205375A1 (en) | Circuit arrangement for a secure digital switched output, test method for and output module for the same | |
JP7295775B2 (en) | semiconductor equipment | |
JP4725258B2 (en) | Driving circuit | |
US7847578B2 (en) | Power supply circuit and test apparatus | |
JP2008153615A (en) | Power semiconductor device | |
JP4530878B2 (en) | Voltage comparator, overcurrent detection circuit using the same, and semiconductor device | |
CN110031671B (en) | Drive overcurrent detection circuit | |
JP5196222B2 (en) | Gate breakdown voltage testing apparatus and method | |
US11549998B1 (en) | Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device | |
JP6520171B2 (en) | Driving circuit of voltage drive type semiconductor switching device | |
JP2006226684A (en) | Test equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090305 |