JP2006074688A

JP2006074688A - Encoder circuit, and analog-to-digital conversion circuit

Info

Publication number: JP2006074688A
Application number: JP2004258629A
Authority: JP
Inventors: Yoshinori Tokioka; 良宜時岡; Koichi Komoriya; 浩一小森谷
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-09-06
Filing date: 2004-09-06
Publication date: 2006-03-16

Abstract

<P>PROBLEM TO BE SOLVED: To make an error range fixed, and make an error range small in a case of the same bubbling number even if bubbling of a thermometer code occurs anywhere. <P>SOLUTION: The encoder circuit is provided with a counter circuit 21 which counts a number of "1" in a thermometer code 101 obtained comparing analog input voltage with a plurality of reference voltage, and outputs the counted value 102, and a latch circuit 22 which latches the counted value 102 from the counter circuit 21. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明はアナログの入力電圧をデジタル出力に変換する際に使用するエンコーダ回路、及びこのエンコーダ回路を使用したアナログ・デジタル変換回路（以下、ＡＤＣ回路）に関するものである。 The present invention relates to an encoder circuit used for converting an analog input voltage into a digital output, and an analog / digital conversion circuit (hereinafter referred to as an ADC circuit) using the encoder circuit.

図４は並列比較型のＡＤＣ回路の基本構成を示すブロック図であり、ｎビット並列比較型のＡＤＣ回路の場合には、２ⁿ−１個のコンパレータ１０とエンコーダ回路２０を備えている。各コンパレータ１０には入力電圧とそれぞれ等間隔に設定された基準電圧が供給されており、各コンパレータ１０はアナログの入力電圧とそれぞれ設定された基準電圧を比較して比較結果を出力する。エンコーダ回路２０は各コンパレータ１０の比較結果をデジタル出力であるｎビットのバイナリコード（ＢｉｎａｒｙＣｏｄｅ）１０３に変換する。 FIG. 4 is a block diagram showing a basic configuration of a parallel comparison type ADC circuit. In the case of an n-bit parallel comparison type ADC circuit, 2 ⁿ −1 comparators 10 and an encoder circuit 20 are provided. Each comparator 10 is supplied with an input voltage and a reference voltage set at equal intervals. Each comparator 10 compares the analog input voltage with the set reference voltage and outputs a comparison result. The encoder circuit 20 converts the comparison result of each comparator 10 into an n-bit binary code 103 that is a digital output.

各コンパレータ１０の出力は、供給されている基準電圧の小さい方から大きい方に向かって‘１’が連続し、あるコンパレータ１０から基準電圧の大きい方に向かって‘０’が連続することにより、複数のコンパレータ１０からサーモメータコード（ＴｈｅｒｍｏｍｅｔｅｒＣｏｄｅ；温度計符号）１０１が出力される。すなわち、サーモメータコード１０１における‘１’と‘０’の切り替わりポイントを検出することにより、アナログの入力電圧をデジタル出力に変換している。ところが、様々な要因により、図５に示すように、各コンパレータ１０の‘１’／‘０’の変化点が複数となるバブリングが発生することがある。このバブリングが発生すると、エンコーダ回路２０が正常なバイナリコード１０３を発生することができないので、このバブリングによるエラーをできるだけ小さい範囲にとどめるための補正が必要となる。 As for the output of each comparator 10, '1' is continuous from the smaller reference voltage supplied to the larger reference voltage, and '0' is continued from one comparator 10 toward the larger reference voltage. A thermometer code (thermometer code) 101 is output from the plurality of comparators 10. That is, the analog input voltage is converted into a digital output by detecting a switching point between “1” and “0” in the thermometer code 101. However, due to various factors, as shown in FIG. 5, bubbling in which a plurality of change points of “1” / “0” of each comparator 10 occur may occur. When this bubbling occurs, the encoder circuit 20 cannot generate a normal binary code 103, and thus correction for keeping the bubbling error as small as possible is necessary.

そこで、従来は例えば非特許文献１に示すように、各コンパレータ１０の出力であるサーモメータコード１０１を、隣り合う数値のハミング距離が‘１’となるグレイコード（ＧｒａｙＣｏｄｅ）１０４に変換してから、バイナリコード１０３に変換するという方法が用いられている。 Therefore, conventionally, for example, as shown in Non-Patent Document 1, the thermometer code 101 that is the output of each comparator 10 is converted into a Gray code 104 in which the hamming distance between adjacent numerical values is “1”. The method of converting to binary code 103 is used.

図６はグレイコード１０４を使用する場合の従来のエンコーダ回路２０の動作を説明する図であり、３ビット並列比較型のＡＤＣ回路に使用する場合のサーモメータコード１０１、グレイコード１０４及びバイナリコード１０３の関係を示している。
図７はエンコーダ回路２０におけるサーモメータコード１０１をグレイコード１０４に変換する回路図である。図７において、サーモメータコード１０１の各値Ｔ０〜Ｔ６とグレイコード１０４の各値Ｇ０〜Ｇ２の論理式は次の式（１）〜式（３）で示される。
Ｇ０＝Ｔ０×Ｔ２^*＋Ｔ４×Ｔ６^* （１）
Ｇ１＝Ｔ１×Ｔ５^* （２）
Ｇ２＝Ｔ３（３）
なお、Ｔ２^*，Ｔ６^*，Ｔ５^*はそれぞれＴ２，Ｔ６，Ｔ５の反転を示す。 FIG. 6 is a diagram for explaining the operation of the conventional encoder circuit 20 when the Gray code 104 is used. The thermometer code 101, the Gray code 104, and the binary code 103 when used in a 3-bit parallel comparison type ADC circuit. Shows the relationship.
FIG. 7 is a circuit diagram for converting the thermometer code 101 into the gray code 104 in the encoder circuit 20. In FIG. 7, the logical expressions of the values T0 to T6 of the thermometer code 101 and the values G0 to G2 of the gray code 104 are expressed by the following expressions (1) to (3).
G0 = T0 * T2 ^* + T4 * T6 ^* (1)
G1 = T1 × T5 ^* (2)
G2 = T3 (3)
T2 ^* , T6 ^* , and T5 ^* indicate inversions of T2, T6, and T5, respectively.

図８は３ビット並列比較型のＡＤＣ回路においてグレイコード１０４を使用した場合の従来のエンコーダ回路２０の動作を説明する図である。ここでは、真のサーモメータコード１０１を‘００１１１１１’（真の出力‘５’）とし、サーモメータコード１０１に‘０’のバブリングが１個発生した場合を示している。この図８の例では、真の出力５に対してバブリングが発生する場所により１〜−３までの誤差が発生している。これは、図７のサーモメータコード１０１をグレイコード１０４に変換する回路において、入力Ｔ０，Ｔ２，Ｔ４，Ｔ６は出力Ｇ０に影響し、入力Ｔ１，Ｔ５は出力Ｇ１に影響し、入力Ｔ３は出力Ｇ２に影響していることにより、サーモメータコード１０１のどの位置にバブリングが発生するかによって、グレイコード１０４への影響が変化するためである。 FIG. 8 is a diagram for explaining the operation of the conventional encoder circuit 20 when the Gray code 104 is used in the 3-bit parallel comparison type ADC circuit. Here, a case where the true thermometer code 101 is “0011111” (true output “5”) and one bubbling of “0” occurs in the thermometer code 101 is shown. In the example of FIG. 8, an error of 1 to −3 occurs depending on where bubbling occurs with respect to the true output 5. In the circuit for converting the thermometer code 101 of FIG. 7 to the gray code 104, the inputs T0, T2, T4, T6 affect the output G0, the inputs T1, T5 affect the output G1, and the input T3 is the output. This is because the influence on the gray code 104 changes depending on the position of the thermometer code 101 where bubbling occurs due to the influence on G2.

また、特許文献１に示すＡＤ変換器では、入力信号と分解能に応じたレベルを発生する参照信号とを比較し、入力信号と各参照信号との大小関係を判定する比較器によりサーモメータコードに変換されたデジタル信号を符号変換することにより、所望のデジタル信号を得るものにおいて、比較器複数個をまとめてグループとし、各グループ内の各比較器の出力を加算し、加算結果がある闘値を越えたかどうかでグループ出力とし、該グループ出力を符号変換することによりＡＤ変換器のデジタル出力の上位ビットを得るとともに、各グループ内の加算結果から下位ビットを得ることが開示されている。 In the AD converter shown in Patent Document 1, the input signal is compared with a reference signal that generates a level corresponding to the resolution, and a thermometer code is generated by a comparator that determines the magnitude relationship between the input signal and each reference signal. In the case of obtaining a desired digital signal by code-converting the converted digital signal, a plurality of comparators are grouped together, the outputs of the comparators in each group are added, and a threshold value with the addition result It is disclosed that a group output is obtained depending on whether or not the signal exceeds the upper limit, and the upper bit of the digital output of the AD converter is obtained by code-converting the group output, and the lower bit is obtained from the addition result in each group.

ＰｒｉｎｃｉｐｌｅｓｏｆＤａｔａＣｏｎｖｅｒｓｉｏｎＳｙｓｔｅｍＤｅｓｉｇｎ，ＩＥＥＥＰｒｅｓｓ，ＰＣ４４６５，ＢｅｈｚａｄＲａｚａｖｉ，１９９５，ｐ．１１４−１１５Principles of Data Conversion System Design, IEEE Press, PC4465, Behzad Razavi, 1995, p. 114-115 特開平２−２３８７１７号公報（第３ページ左下欄、第６行〜第１８行）JP-A-2-238717 (3rd page, lower left column, lines 6 to 18)

従来の非特許文献１に示すエンコーダ回路２０は以上のように構成されているので、図８に示すように、サーモメータコード１０１のバブリングが発生する場所によって真の出力との誤差が変化してしまい、誤差の範囲が大きくなってしまうという課題があった。 Since the conventional encoder circuit 20 shown in Non-Patent Document 1 is configured as described above, as shown in FIG. 8, the error from the true output varies depending on the location where bubbling of the thermometer code 101 occurs. As a result, there is a problem that the range of error becomes large.

また、従来の特許文献１に示すＡＤ変換器についても、同公報の第１１図に示すように、同様にサーモメータコードのバブリングが発生する場所によって真の出力との誤差が変化してしまい、誤差の範囲が大きくなってしまうという課題があった。 Also, with respect to the conventional AD converter shown in Patent Document 1, as shown in FIG. 11 of the same publication, the error from the true output changes depending on where the bubbling of the thermometer code occurs, There was a problem that the range of errors would increase.

この発明は上記のような課題を解決するためになされたもので、サーモメータコード１０１のバブリングがどこで発生しても、同じバブリングの数の場合に誤差の範囲が一定となり、グレイコード１０４を使用した場合よりも誤差の範囲を小さくすることができるエンコーダ回路及びアナログ・デジタル変換回路を得ることを目的とする。 The present invention has been made to solve the above-described problems. Wherever bubbling of the thermometer code 101 occurs, the error range becomes constant when the number of bubbling is the same, and the Gray code 104 is used. It is an object of the present invention to obtain an encoder circuit and an analog / digital conversion circuit that can make the error range smaller than in the case of the above.

この発明に係るエンコーダ回路は、アナログの入力電圧を複数の基準電圧と比較して得られるサーモメータコードにおける１の数をカウントしてカウント値を出力するカウンタ回路と、上記カウンタ回路からのカウント値をラッチするラッチ回路とを備えたものである。 An encoder circuit according to the present invention includes a counter circuit for counting the number of 1 in a thermometer code obtained by comparing an analog input voltage with a plurality of reference voltages and outputting a count value, and a count value from the counter circuit And a latch circuit for latching.

この発明により、サーモメータコードのバブリングがどこで発生しても、同じバブリングの数の場合に誤差の範囲が一定となり、誤差の範囲を小さくすることができるという効果がある。 According to the present invention, no matter where the bubbling of the thermometer code occurs, the error range is constant when the number of bubblings is the same, and the error range can be reduced.

実施の形態１．
図１はこの発明の実施の形態１によるエンコーダ回路２０の構成を示すブロック図である。なお、並列比較型のＡＤＣ回路の基本構成を示すブロック図は図４と同一であり、図１に示すエンコーダ回路２０はコンパレータ１０の出力に接続されている。図１に示すエンコーダ回路２０はカウンタ回路２１とラッチ回路２２とを備えている。カウンタ回路２１はサーモメータコード１０１全体の出力における‘１’の数をカウントしてカウント値１０２を出力し、ラッチ回路２２はカウンタ回路２１のカウント値１０２をラッチしてクロックＯＳＣに同期してバイナリコード１０３を出力する。 Embodiment 1 FIG.
1 is a block diagram showing a configuration of an encoder circuit 20 according to Embodiment 1 of the present invention. The block diagram showing the basic configuration of the parallel comparison type ADC circuit is the same as FIG. 4, and the encoder circuit 20 shown in FIG. 1 is connected to the output of the comparator 10. The encoder circuit 20 shown in FIG. 1 includes a counter circuit 21 and a latch circuit 22. The counter circuit 21 counts the number of “1” in the output of the entire thermometer code 101 and outputs a count value 102, and the latch circuit 22 latches the count value 102 of the counter circuit 21 and is binary in synchronization with the clock OSC. The code 103 is output.

図２は図１に示すエンコーダ回路２０の６ビットエンコーダを実現するＨＤＬ（ＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）記述例を示す図である。図２に示す記述例において、「ＡＤＣＱ」は入力するサーモメータコード１０１、ｄＱは出力するバイナリコード１０３、ＯＳＣはクロックをそれぞれ示している。 FIG. 2 is a diagram showing an example of HDL (Hardware Description Language) description that realizes the 6-bit encoder of the encoder circuit 20 shown in FIG. In the description example shown in FIG. 2, “ADCQ” indicates an input thermometer code 101, dQ indicates an output binary code 103, and OSC indicates a clock.

図２において、１行目はモジュール名、ピン名、２行目から４行目はピン宣言、５行目はレジスタ宣言、６行目は変数宣言を示している。７行目はクロックのポジティブエッジで以下を実行することを示し、８行目はｊに初期値‘０’を設定し、９行目は変数ｉを‘０’から‘６３’まで１つずつ増加させて以下を実行し、１０行目はもしｉ番目のサーモメータコード１０１が‘１’ならば以下を実行することを示している。１１行目はｊに‘１’を加算することを示し、１２行目はｉｆ文の終了、１３行目はｆｏｒ文の終了を示している。１４行目は出力するバイナリコード１０３にｊを設定することを示し、１５行目はａｌｗａｙｓ文の終了、１６行目はモジュールの終了を示している。 In FIG. 2, the first line indicates the module name, the pin name, the second to fourth lines indicate the pin declaration, the fifth line indicates the register declaration, and the sixth line indicates the variable declaration. The 7th line indicates that the following is executed at the positive edge of the clock, the 8th line sets the initial value '0' to j, and the 9th line sets the variable i from '0' to '63' one by one. The following is executed in increments, and the 10th line indicates that if the i-th thermometer code 101 is “1”, the following is executed. The 11th line indicates that “1” is added to j, the 12th line indicates the end of the if sentence, and the 13th line indicates the end of the for sentence. The 14th line indicates that j is set in the binary code 103 to be output, the 15th line indicates the end of the always statement, and the 16th line indicates the end of the module.

図３は図１に示すエンコーダ回路２０の３ビットエンコーダの動作を説明する図である。ここでは、図８と同様に、真のサーモメータコード１０１を‘００１１１１１’（真の出力‘５’）とし、サーモメータコード１０１に‘０’のバブリングが１個発生した場合を示している。この図３の例では、サーモメータコード１０１のどの場所でバブリングが発生しても、カウンタ回路２１はサーモメータコード１０１全体の出力における‘１’の数をカウントしてカウント値１０２を出力し、ラッチ回路２２はカウンタ回路２１のカウント値１０２をラッチしてクロックＯＳＣに同期してバイナリコード１０３を出力することにより、真の出力５に対して誤差の値は一定の−１となり、従来のグレイコード１０４を使用した場合よりも誤差の範囲が小さくなっている。 FIG. 3 is a diagram for explaining the operation of the 3-bit encoder of the encoder circuit 20 shown in FIG. Here, as in FIG. 8, the true thermometer code 101 is ‘0011111’ (true output ‘5’), and one bubbling of ‘0’ occurs in the thermometer code 101. In the example of FIG. 3, the counter circuit 21 counts the number of “1” in the output of the entire thermometer code 101 and outputs a count value 102 regardless of where the bubbling occurs in the thermometer code 101. The latch circuit 22 latches the count value 102 of the counter circuit 21 and outputs the binary code 103 in synchronization with the clock OSC, so that the error value becomes a constant −1 with respect to the true output 5, and the conventional gray level The range of error is smaller than when the code 104 is used.

図３の例では、サーモメータコード１０１に‘０’のバブリングが１個発生した場合を示しているが、‘０’のバブリングがｎ個発生した場合には、真の出力に対する誤差の値は−ｎとなり、‘１’のバブリングがｋ個発生した場合には、真の出力に対する誤差の値は＋ｋとなる。また、０’のバブリングがｎ個、‘１’のバブリングがｋ個発生した場合には、真の出力に対する誤差の値はｋ−ｎとなる。このように、いずれの場合にもバブリングの個数のみに依存する一定の値となり、バブリングが発生する場所には依存しない。 In the example of FIG. 3, the case where one “0” bubbling occurs in the thermometer code 101 is shown, but when n “0” bubbling occurs, the error value for the true output is -N, and k bubblings of “1” occur, the error value for the true output is + k. When n 0 'bubblings and k' 1 'bubblings occur, the error value for the true output is kn. Thus, in any case, it becomes a constant value that depends only on the number of bubbling, and does not depend on the location where bubbling occurs.

以上のように、この実施の形態１によれば、カウンタ回路２１はサーモメータコード１０１全体の出力における‘１’の数をカウントしてカウント値１０２を出力し、ラッチ回路２２はカウンタ回路２１のカウント値１０２をラッチしてクロックＯＳＣに同期してバイナリコード１０３を出力することにより、サーモメータコード１０１のバブリングがどこで発生しても、同じバブリングの数の場合に誤差の範囲が一定となり、グレイコード１０４を使用した場合よりも誤差の範囲を小さくすることができるという効果が得られる。 As described above, according to the first embodiment, the counter circuit 21 counts the number of “1” in the output of the entire thermometer code 101 and outputs the count value 102, and the latch circuit 22 By latching the count value 102 and outputting the binary code 103 in synchronization with the clock OSC, no matter where the bubbling of the thermometer code 101 occurs, the error range becomes constant when the number of bubbling is the same. There is an effect that the error range can be made smaller than when the code 104 is used.

この発明の実施の形態１によるエンコーダ回路の構成を示すブロック図である。It is a block diagram which shows the structure of the encoder circuit by Embodiment 1 of this invention. この発明の実施の形態１によるエンコーダ回路の６ビットエンコーダを実現するＨＤＬ記述例を示す図である。It is a figure which shows the example of HDL description which implement | achieves the 6-bit encoder of the encoder circuit by Embodiment 1 of this invention. この発明の実施の形態１によるエンコーダ回路の３ビットエンコーダの動作を説明する図である。It is a figure explaining operation | movement of the 3-bit encoder of the encoder circuit by Embodiment 1 of this invention. 並列比較型のＡＤＣ回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of a parallel comparison type ADC circuit. サーモメータコードにおけるバブリングの発生を説明する図である。It is a figure explaining generation | occurrence | production of bubbling in a thermometer code | cord | chord. 従来のエンコーダ回路の動作を説明する図である。It is a figure explaining operation | movement of the conventional encoder circuit. 従来のエンコーダ回路におけるサーモメータコードをグレイコードに変換する回路図である。It is a circuit diagram which converts the thermometer code in the conventional encoder circuit into a Gray code. 従来のエンコーダ回路の動作を説明する図である。It is a figure explaining operation | movement of the conventional encoder circuit.

Explanation of symbols

１０コンパレータ、２０エンコーダ回路、２１カウンタ回路、２２ラッチ回路、１０１サーモメータコード、１０２カウント値、１０３バイナリコード。 10 Comparator, 20 Encoder circuit, 21 Counter circuit, 22 Latch circuit, 101 Thermometer code, 102 Count value, 103 Binary code.

Claims

A counter circuit that counts the number of 1 in a thermometer code obtained by comparing an analog input voltage with a plurality of reference voltages and outputs a count value;
An encoder circuit comprising: a latch circuit that latches a count value from the counter circuit.

Multiple comparators that compare the analog input voltage to each reference voltage and output a thermometer code;
A parallel comparison type analog-digital conversion circuit comprising the encoder circuit according to claim 1.