JP2006074684A - Image processing method and apparatus - Google Patents
Image processing method and apparatus Download PDFInfo
- Publication number
- JP2006074684A JP2006074684A JP2004258565A JP2004258565A JP2006074684A JP 2006074684 A JP2006074684 A JP 2006074684A JP 2004258565 A JP2004258565 A JP 2004258565A JP 2004258565 A JP2004258565 A JP 2004258565A JP 2006074684 A JP2006074684 A JP 2006074684A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image information
- progressive
- band
- interlaced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
本発明は、インターレース方式の画像信号をプログレッシブ方式の映像信号に変換し、ＭＰＥＧ符号化する方法及び装置に関する。 The present invention relates to a method and apparatus for converting an interlaced image signal into a progressive video signal and performing MPEG encoding.
コンピュータの性能向上や、液晶ディスプレイの普及に伴い、コンピュータディスプレイや液晶ディスプレイ上でテレビジョンやビデオ等の画像を再生する機会が高まっている。一般的なテレビジョン信号やビデオ信号はインターレース方式の映像信号であるのに対して、コンピュータディスプレイや液晶ディスプレイに表示される映像信号は、プログレッシブ方式の映像信号であることから、このような画像再生アプリケーションでは、インターレース方式の映像信号をプログレッシブ方式に映像に変換するＩＰ変換と呼ばれる手法が用いられる。 With the improvement of computer performance and the spread of liquid crystal displays, opportunities to reproduce images such as television and video on computer displays and liquid crystal displays are increasing. While general television signals and video signals are interlace video signals, video signals displayed on computer displays and liquid crystal displays are progressive video signals. In the application, a technique called IP conversion for converting an interlaced video signal into video in a progressive format is used.
インターレース方式の映像信号とプログレッシブ方式の映像信号とは、次のような点で異なる。先ず、インターレース方式の映像信号は、垂直方向に互いに異なるオフセットを持つ１ラインおきの画像データをそれぞれ有する２つのフィールドによって１フレームが構成される。すなわち、奇数番目のラインの画像データからなるトップフィールドと、偶数番目のラインからなるボトムフィールドの順で画像データが順次入力される。これに対して、プログレッシブ方式の映像信号は、１フレームの全ライン・全画素の画素データが画素順次で入力される。 An interlace video signal and a progressive video signal differ in the following points. First, in an interlaced video signal, one frame is constituted by two fields each having image data every other line having mutually different offsets in the vertical direction. That is, image data is sequentially input in the order of a top field composed of image data of odd-numbered lines and a bottom field composed of even-numbered lines. On the other hand, in the progressive video signal, pixel data of all lines and all pixels of one frame are sequentially input.
また、インターレース方式の映像信号では、それぞれのフィールドが表す画像のタイムスタンプがずれ(時間的な距離を持っているのに対して、プログレッシブ方式の映像信号では１フレームの構成する画像のタイムスタンプは一意(同一時刻)である。このため、同一解像度且つ同一フレームレートのインターレース方式の映像信号とでは、インターレース方式の映像信号の時間解像度が高く、プログレッシブ方式の映像信号の空間解像度が高いという性質の違いがある。 In the case of interlaced video signals, the time stamps of the images represented by the respective fields are shifted (having a temporal distance, whereas in the case of progressive video signals, the time stamps of the images constituting one frame are Therefore, the interlaced video signal with the same resolution and the same frame rate has a high temporal resolution of the interlaced video signal, and the spatial resolution of the progressive video signal is high. There is a difference.
ＩＰ変換を実施する場合は、インターレース方式の映像信号の一方のフィールドにしか存在しないラインの画像データを特定の処理により補間することが必要となる。従来から行われているこの補間処理の一般的な方法について図面を参照しながら説明する。 When performing IP conversion, it is necessary to interpolate image data of a line that exists only in one field of an interlace video signal by specific processing. A general method of this interpolation processing that has been performed conventionally will be described with reference to the drawings.
図３に、従来の画像走査変換装置の構成を示す。画像走査変換装置ＣＩＳは、第１のフィールドメモリ３０１、第２のフィールドメモリ３０２、モード判定器３０３、および３０４を含む。第１のフィールドメモリ３０１は、インターレース方式の入力映像信号を１フィールド分遅延させる。第２のフィールドメモリ３０２は、インターレース方式の入力映像信号を更に１フィールド分遅延させる。モード判定器３０３は、画像走査変換対象となる画素が静止領域に存在するか動領域に存在するかを判定する。ＩＰ変換器３０４は、モード判定器３０３の判定結果に応じて補間処理を実行する。 FIG. 3 shows a configuration of a conventional image scanning conversion apparatus. The image scanning conversion device CIS includes a first field memory 301, a second field memory 302, and mode determiners 303 and 304. The first field memory 301 delays an interlaced input video signal by one field. The second field memory 302 further delays the interlaced input video signal by one field. A mode determination unit 303 determines whether a pixel to be subjected to image scanning conversion exists in a still region or a moving region. The IP converter 304 performs an interpolation process according to the determination result of the mode determiner 303.
図４を参照して、モード判定器３０３について説明する。モード判定器３０３は、減算器４０１、比較器４０２、および領域判定器４０３を含む。減算器４０１は、２つの画素データの差分を求める。比較器４０２は、予め定められた判定閾値と、減算器４０１によって求められた差分データを比較する。領域判定器４０３は、比較器４０２の比較結果から画像走査変換対象となる画素が静止領域に存在するか動領域に存在する。以下に、画像走査変換装置ＣＩＳの動作を簡単に説明する。 The mode determination unit 303 will be described with reference to FIG. The mode determiner 303 includes a subtracter 401, a comparator 402, and a region determiner 403. The subtractor 401 obtains the difference between the two pixel data. The comparator 402 compares the predetermined determination threshold value with the difference data obtained by the subtractor 401. Based on the comparison result of the comparator 402, the region determination unit 403 has a pixel to be subjected to image scanning conversion in the still region or in the moving region. The operation of the image scanning conversion device CIS will be briefly described below.
インターレース方式の入力映像信号の画像走査変換対象となる画素を含んだフィールドと、第１のフィールドメモリ３０１及び第２のフィールドメモリ３０２によって２フィールド遅延させたフィールドとの間で位相が同一の画素データ同士がモード判定器３０３へ入力される。モード判定器３０３では、先ず画像走査変換対象となる画素データと２フィールド遅延させた同一位相の画素データ(図３において、「a」と表示の画素データ)との間の差分が減算器４０１によって計算される。次に比較器４０２において、減算器４０１によって計算された値の絶対値と、予め定められた判定閾値との間で大小が比較される。 Pixel data having the same phase between a field including pixels to be subjected to image scanning conversion of an interlaced input video signal and a field delayed by two fields by the first field memory 301 and the second field memory 302 Each other is input to the mode determiner 303. In the mode determination unit 303, first, a subtracter 401 calculates a difference between pixel data to be subjected to image scanning conversion and pixel data of the same phase delayed by two fields (in FIG. 3, "a" and display pixel data). Calculated. Next, the comparator 402 compares the magnitude of the value calculated by the subtractor 401 with a predetermined determination threshold value.
最後に、領域判定器４０３において、比較器４０２の比較結果が検証される。つまり、画像走査変換対象となる画像データと２フィールド遅延させた同一位相の画素データとの間の差分絶対値が判定閾値よりも大きい場合は、フィールド間での相関が低いと判断され、画像走査変換対象となる画素は動領域に存在すると判定される。逆に画像走査変換対象となる画素データと２フィールド遅延させた同一位相の画素データとの間の差分絶対値が判定閾値よりも小さい場合には、フィールド間での相関が高いと判断され、画像走査変換対象となる画素は静止領域に存在すると判定される。 Finally, the area determination unit 403 verifies the comparison result of the comparator 402. In other words, when the absolute difference between the image data to be subjected to image scanning conversion and the pixel data having the same phase delayed by two fields is larger than the determination threshold, it is determined that the correlation between the fields is low, and the image scanning is performed. It is determined that the pixel to be converted exists in the moving area. Conversely, if the absolute difference between the pixel data to be subjected to image scan conversion and the pixel data having the same phase delayed by two fields is smaller than the determination threshold, it is determined that the correlation between the fields is high, and the image It is determined that the pixel to be subjected to scan conversion exists in the still area.
ＩＰ変換器３０４では、モード判定器３０３の判定結果が動領域を示す場合には、画像走査変換対象となる画素を含んだフィールド(現フィールドに相当)の画像とフィールドメモリ３０２によって１フィールド遅延させた画像との間には動きによる変化が生じているため、画像走査変換対象となる画素の位置のデータは１フィールド遅延させた画像からフィールド内挿により作成される。 In the IP converter 304, when the determination result of the mode determination unit 303 indicates a moving area, the field memory 302 delays the field memory 302 by an image of the field (corresponding to the current field) including the pixel to be image scan converted. Since there is a change due to motion between the two images, the pixel position data to be subjected to image scanning conversion is created by field interpolation from the image delayed by one field.
また、モード判定器３０３の判定結果が静止領域を示す場合には、画像走査変換対象となる画素の位置のデータは画像走査変換対象となる画素を含んだフィールドの画像及び１フィールド遅延させた画像の両方を用いてフレーム内挿により作成される。この場合、空間解像度を保つために画像走査変換対象となる画素のデータをそのまま用いることも可能である。このような方法により、静止領域の空間解像度を損なわずに画素補間を行い、インターレース方式の映像信号をプログレッシブ方式の映像信号に変換することが可能となる。 In addition, when the determination result of the mode determination unit 303 indicates a still region, the data of the position of the pixel to be image scan conversion target is an image of a field including the pixel to be image scan conversion target and an image delayed by one field Both are created by frame interpolation. In this case, in order to maintain the spatial resolution, it is possible to use the pixel data to be subjected to image scanning conversion as it is. With such a method, it is possible to perform pixel interpolation without impairing the spatial resolution of the still region, and to convert an interlace video signal into a progressive video signal.
以上のようなＩＰ変換は、テレビジョン受像機や画像再生機などの民生用ＡＶ機器などにおいては、ＮＴＳＣ信号のような６０フィールド／秒のインターレース方式の映像信号から６０フレーム／秒のプログレッシブ方式の映像信号を作成して、空間解像度を向上させることに使用される。一方、コンピュータディスプレイや液晶ディスプレイ上にインターレース方式の映像信号を表示される場合には、６０フィールド／秒のインターレース方式の映像信号から３０フレーム／秒のプログレッシブ方式の映像信号を作成し、インターレース妨害による画面のちらつきを抑える目的で使用される。 The IP conversion as described above is applied to a progressive method of 60 frames / second from a 60 field / second interlaced video signal such as an NTSC signal in a consumer AV device such as a television receiver or an image player. Used to create a video signal to improve spatial resolution. On the other hand, when an interlaced video signal is displayed on a computer display or a liquid crystal display, a 30-frame / second progressive video signal is created from the 60 field / second interlaced video signal, resulting in interlace interference. Used to reduce screen flicker.
同様に、ＭＰＥＧ方式による映像信号の符号化の際にも、符号化効率を向上させる目的のために６０フィールド／秒のインターレース方式の映像信号から３０フレーム／秒のプログレッシブ方式の映像信号を作成して符号化を実施する場合がある。 Similarly, when encoding an MPEG video signal, a 30-frame progressive video signal is created from a 60-field / second interlace video signal for the purpose of improving the encoding efficiency. Encoding may be performed.
図２にＩＰ変換手段を備えた、ＭＰＥＧ符号化装置の構成を示す。ＭＰＥＧ符号化装置ＡＥＭは、ＩＰ変換器２０１、帯域制限フィルタ２０２、およびＭＰＥＧ符号化器２０３を含む。ＩＰ変換器２０１は、画像走査変換を行う。帯域制限フィルタ２０２は、ＩＰ変換器２０１からのプログレッシブ画像情報を受け取って、符号化画像情報に含まれる映像信号の帯域を制御するレート制御信号に従って、ＭＰＥＧ符号化での発生符号量を抑えるためのフィルタ処理を行った符号化画像情報を出力する。ＭＰＥＧ符号化器２０３は、帯域制限フィルタ２０２からの符号化画像情報を受け取り、ＭＰＥＧ方式の符号化処理を行い符号化出力する。このように、ＩＰ変換器２０１の結果を帯域制限フィルタ２０２で処理し、ＭＰＥＧ符号化処理するのが一般的なＩＰ変換付ＭＰＥＧ符号化装置ＡＥＭの処理手順である。
上述した従来のインターレース方式の画像信号をプログレッシブ方式の映像信号に変換し、ＭＰＥＧ符号化する方法においては、ＩＰ変換手段で空間解像度を保つべき静止領域と判定しても、この判定結果の情報はＩＰ変換手段の内部処理のために用いられるのみである。それゆえに、後段の帯域制限フィルタでは、静止領域であるかの区別無くプログレッシブ画像全体に帯域制限フィルタ処理を施してしまい、ＩＰ変換手段の本来の効果が弱められてしまう。 In the method of converting the conventional interlace image signal described above into a progressive image signal and performing MPEG encoding, even if the IP conversion means determines that it is a still region where spatial resolution is to be maintained, the information of the determination result is It is only used for internal processing of the IP conversion means. Therefore, in the subsequent band limiting filter, the entire progressive image is subjected to the band limiting filter process regardless of whether it is a still area, and the original effect of the IP conversion means is weakened.
本発明は、上記課題を解決しＩＰ変換本来の効果、すなわち、静止領域の保護すべき領域は視覚上の解像度感を残しつつ、動領域でのちらつき感を抑えるべき領域は帯域制限を掛けた状態でＭＰＥＧ符号化出力が得られるよう、インターレース方式の画像信号をプログレッシブ方式の映像信号に変換し、ＭＰＥＧ符号化する画像処理方法およびその装置を提供することを目的とする。 The present invention solves the above-mentioned problem and provides the original effect of IP conversion, that is, the area to be protected in the stationary area retains a visual resolution feeling, while the area to suppress the flickering feeling in the moving area is band-limited. It is an object of the present invention to provide an image processing method and apparatus for converting an interlace image signal into a progressive image signal and performing MPEG encoding so that an MPEG encoded output can be obtained in a state.
インターレース画像情報を入力し、プログレッシブ画像情報に変換出力するＩＰ変換手段と、プログレッシブ方式の映像信号の帯域を制限する帯域制限フィルタ手段と、帯域制限フィルタ手段から出力される符合化画像情報をＭＰＥＧ方式の符合化処理を行うＭＰＥＧ符合化手段とを備える画像処理装置であって、
前記帯域制限フィルタ手段は、前記ＭＰＥＧ符合化手段の符合化出力の発生符号量を制御する為に、その入力である符合化画像情報に含まれる高周波成分量の抑制を指示するレート制御信号と、前記ＩＰ変換手段の処理過程で生成される画素毎のインターレース画像のフィールド間の相関情報である静止領域／動領域判定結果を用いて前記プログレッシブ画像情報に帯域制限処理を行うことを特徴とする。
IP conversion means for inputting interlaced image information, converting and outputting to progressive image information, band limiting filter means for limiting the band of progressive video signals, and encoded image information output from the band limiting filter means in MPEG format An image processing apparatus comprising MPEG encoding means for performing the encoding process of
The band limiting filter means, in order to control the generated code amount of the encoded output of the MPEG encoding means, a rate control signal for instructing suppression of the amount of high frequency components included in the encoded image information that is the input; A band limiting process is performed on the progressive image information using a still region / moving region determination result that is correlation information between fields of an interlaced image for each pixel generated in the process of the IP conversion unit.
本発明によれば、インターレース画像の各画素の特性に応じた帯域制限を施すことができ、ＭＰＥＧ符合化で視覚上良好な符合化処理が行える。 According to the present invention, it is possible to limit the bandwidth according to the characteristics of each pixel of an interlaced image, and to perform visually good coding processing using MPEG coding.
（第１の実施の形態）
図１を参照して、本発明の実施の形態に係る画像処理装置について説明する。画像処理装置ＡＩＰ１は、ＩＰ変換器１０１、帯域制限フィルタ１０２、および予約設定部１０３を含む。ＩＰ変換器１０１は、画像走査変換を行う。帯域制限フィルタ１０２は、ＩＰ変換器１０１からのプログレッシブ画像情報を受け取って、符号化画像情報に含まれる映像信号の帯域を制御するレート制御信号に従って、ＭＰＥＧ符号化での発生符号量を抑えるためのフィルタ処理を行った符号化画像情報を出力する。ＭＰＥＧ符号化器１０３は、帯域制限フィルタ１０２からの符号化画像情報を受け取り、ＭＰＥＧ方式の符号化処理を行い符号化出力する。
(First embodiment)
An image processing apparatus according to an embodiment of the present invention will be described with reference to FIG. The image processing apparatus AIP1 includes an IP converter 101, a band limiting filter 102, and a reservation setting unit 103. The IP converter 101 performs image scanning conversion. The band limiting filter 102 receives progressive image information from the IP converter 101, and suppresses a generated code amount in MPEG encoding in accordance with a rate control signal for controlling the band of the video signal included in the encoded image information. The encoded image information subjected to the filter process is output. The MPEG encoder 103 receives the encoded image information from the band limiting filter 102, performs an MPEG encoding process, and outputs the encoded image information.
次に、画像処理装置ＡＩＰの動作について説明する。ＩＰ変換器１０１の動作は、基本的に上述のＩＰ変換器２０１と同様である。帯域制限フィルタ１０２は、ＩＰ変換器１０１によって得られた静／動領域判定結果を用いて、静止領域判定された画素に対しては他の領域よりも帯域制限を浅くし、視覚的に注目されやすく解像度感を保護する。プログレッシブ画像情報を処理して得られた符合化画像情報は、ＭＰＥＧ符合化器１０３によってＭＰＥＧ符合化される。 Next, the operation of the image processing apparatus AIP will be described. The operation of the IP converter 101 is basically the same as that of the IP converter 201 described above. The band limiting filter 102 uses the static / moving area determination result obtained by the IP converter 101 to make the band limitation shallower than the other areas for pixels determined to be a static area, and is visually focused. Easy to protect the sense of resolution. The encoded image information obtained by processing the progressive image information is MPEG encoded by the MPEG encoder 103.
（第２の実施の形態）
次に、図５を参照して、本発明の第２の実施の形態にかかる画像処理装置について説明する。画像処理装置ＡＩＰ２は、図３に示した画像走査変換装置ＣＩＳと、図１に示した画像処理装置ＡＩＰ１を組み合わせて構成されている。つまり、画像処理装置ＡＩＰ２は、画像走査変換装置ＣＩＳの第１のフィールドメモリ３０１、第２のフィールドメモリ３０２、およびＩＰ変換器３０４を含むと共に、画像処理装置ＡＩＰ１のＭＰＥＧ符号化器１０３を含む。なお、画像処理装置ＡＩＰのＩＰ変換器１０１と帯域制限フィルタ１０２は、ＩＰ変換／帯域制限フィルタ５０４に一体化されている。
(Second Embodiment)
Next, an image processing apparatus according to a second embodiment of the present invention will be described with reference to FIG. The image processing device AIP2 is configured by combining the image scanning conversion device CIS shown in FIG. 3 and the image processing device AIP1 shown in FIG. That is, the image processing apparatus AIP2 includes the first field memory 301, the second field memory 302, and the IP converter 304 of the image scanning conversion apparatus CIS, and also includes the MPEG encoder 103 of the image processing apparatus AIP1. Note that the IP converter 101 and the band limiting filter 102 of the image processing apparatus AIP are integrated with the IP conversion / band limiting filter 504.
上述のように、画像処理装置ＡＩＰ１においては、ＩＰ変換器１０１は主に垂直方向のフィルタ処理を行い、帯域制限フィルタ１０２は垂直・水平両方向の帯域制限が行われる。一方、画像処理装置ＡＩＰ２においては、ＩＰ変換／帯域制限フィルタ５０４によって、垂直方向のフィルタ処理をＩＰ変換手段部のフィルタ回路と兼用し、ＩＰ変換処理と垂直方向の帯域制限フィルタ処理を一度に行われる。なお、ＩＰ変換処理は具体的にはどのような構成でもよく、画素毎のインターレース画像のフィールド間の相関情報である静止領域／動領域判定を行う構成或いは、相関の強さそのものの情報を用いて画像走査変換処理を行う構成であってもよい。 As described above, in the image processing apparatus AIP1, the IP converter 101 mainly performs vertical filter processing, and the band limiting filter 102 performs band limitation in both vertical and horizontal directions. On the other hand, in the image processing apparatus AIP2, the IP conversion / band limiting filter 504 performs the vertical filter processing also as the filter circuit of the IP conversion means, and performs the IP conversion processing and the vertical band limiting filter processing at a time. Is called. Note that the IP conversion process may have any configuration, and uses a configuration for performing still region / moving region determination, which is correlation information between fields of an interlaced image for each pixel, or information on the strength of correlation itself. The image scanning conversion process may be performed.
本発明のインターレース方式の画像信号をプログレッシブ方式の映像信号に変換し、ＭＰＥＧ符号化する方法及び装置は、インターレース方式のＴＶ信号の録画や、インターレース方式の出力を持つ撮像素子からの映像信号をプログレッシブ化しＭＰＥＧ符合化記録するＭＰＥＧ４カメラ等に有用である。 The method and apparatus for converting an interlaced image signal into a progressive video signal and performing MPEG coding according to the present invention is a method and apparatus for recording an interlaced TV signal and progressively processing a video signal from an image sensor having an interlaced output. This is useful for MPEG4 cameras and the like that record and encode MPEG.
ＡＩＰ１、ＡＩＰ２ 画像処理装置
ＣＩＳ 画像走査変換装置
１０１ ＩＰ変換手段
１０２ 帯域制限フィルタ
１０３ ＭＰＥＧ符合化器
２０１ ＩＰ変換手器
２０２ 帯域制限フィルタ
２０３ ＭＰＥＧ符合化器
３０１ 第１のフィールドメモリ
３０２ 第２のフィールドメモリ
３０３ モード判定器
４０１ 減算器
４０２ 比較器
４０３ 領域判定器
５０４ ＩＰ変換／帯域制限フィルタ
AIP1, AIP2 Image processing device CIS Image scanning conversion device 101 IP conversion means 102 Band limiting filter 103 MPEG encoder 201 IP conversion unit 202 Band limiting filter 203 MPEG encoder 301 First field memory 302 Second field memory 303 Mode determiner 401 Subtractor 402 Comparator 403 Area determiner 504 IP conversion / band limiting filter
Claims (2)
前記帯域制限フィルタ手段は、前記ＭＰＥＧ符合化手段の符合化出力の発生符号量を制御する為に、その入力である符合化画像情報に含まれる高周波成分量の抑制を指示するレート制御信号と、前記ＩＰ変換手段の処理過程で生成される画素毎のインターレース画像のフィールド間の相関情報である静止領域／動領域判定結果を用いて前記プログレッシブ画像情報に帯域制限処理を行うことを特徴とする画像処理装置。 IP conversion means for inputting interlaced image information, converting and outputting to progressive image information, band limiting filter means for limiting the band of progressive video signals, and encoded image information output from the band limiting filter means in MPEG format An image processing apparatus comprising MPEG encoding means for performing the encoding process of
The band limiting filter means, in order to control the generated code amount of the encoded output of the MPEG encoding means, a rate control signal for instructing suppression of the amount of high frequency components included in the encoded image information that is the input; An image characterized by performing band limitation processing on the progressive image information using a still region / moving region determination result that is correlation information between fields of an interlaced image for each pixel generated in the process of the IP conversion means. Processing equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004258565A JP2006074684A (en) | 2004-09-06 | 2004-09-06 | Image processing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004258565A JP2006074684A (en) | 2004-09-06 | 2004-09-06 | Image processing method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006074684A true JP2006074684A (en) | 2006-03-16 |
| JP2006074684A5 JP2006074684A5 (en) | 2007-10-11 |
Family
ID=36154764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004258565A Pending JP2006074684A (en) | 2004-09-06 | 2004-09-06 | Image processing method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006074684A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288417A (en) * | 2006-04-14 | 2007-11-01 | Oki Electric Ind Co Ltd | Video processing apparatus and method |
| JP2009532741A (en) * | 2006-04-03 | 2009-09-10 | クゥアルコム・インコーポレイテッド | Microscope slide automatic reading system |
| US8654848B2 (en) | 2005-10-17 | 2014-02-18 | Qualcomm Incorporated | Method and apparatus for shot detection in video streaming |
| US8780957B2 (en) | 2005-01-14 | 2014-07-15 | Qualcomm Incorporated | Optimal weights for MMSE space-time equalizer of multicode CDMA system |
| US8879857B2 (en) | 2005-09-27 | 2014-11-04 | Qualcomm Incorporated | Redundant data encoding methods and device |
| US8948260B2 (en) | 2005-10-17 | 2015-02-03 | Qualcomm Incorporated | Adaptive GOP structure in video streaming |
| US9131164B2 (en) | 2006-04-04 | 2015-09-08 | Qualcomm Incorporated | Preprocessor method and apparatus |
| US9197912B2 (en) | 2005-03-10 | 2015-11-24 | Qualcomm Incorporated | Content classification for multimedia processing |
-
2004
- 2004-09-06 JP JP2004258565A patent/JP2006074684A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8780957B2 (en) | 2005-01-14 | 2014-07-15 | Qualcomm Incorporated | Optimal weights for MMSE space-time equalizer of multicode CDMA system |
| US9197912B2 (en) | 2005-03-10 | 2015-11-24 | Qualcomm Incorporated | Content classification for multimedia processing |
| US8879856B2 (en) | 2005-09-27 | 2014-11-04 | Qualcomm Incorporated | Content driven transcoder that orchestrates multimedia transcoding using content information |
| US8879857B2 (en) | 2005-09-27 | 2014-11-04 | Qualcomm Incorporated | Redundant data encoding methods and device |
| US8879635B2 (en) | 2005-09-27 | 2014-11-04 | Qualcomm Incorporated | Methods and device for data alignment with time domain boundary |
| US9071822B2 (en) | 2005-09-27 | 2015-06-30 | Qualcomm Incorporated | Methods and device for data alignment with time domain boundary |
| US9088776B2 (en) | 2005-09-27 | 2015-07-21 | Qualcomm Incorporated | Scalability techniques based on content information |
| US9113147B2 (en) | 2005-09-27 | 2015-08-18 | Qualcomm Incorporated | Scalability techniques based on content information |
| US8654848B2 (en) | 2005-10-17 | 2014-02-18 | Qualcomm Incorporated | Method and apparatus for shot detection in video streaming |
| US8948260B2 (en) | 2005-10-17 | 2015-02-03 | Qualcomm Incorporated | Adaptive GOP structure in video streaming |
| JP2009532741A (en) * | 2006-04-03 | 2009-09-10 | クゥアルコム・インコーポレイテッド | Microscope slide automatic reading system |
| US9131164B2 (en) | 2006-04-04 | 2015-09-08 | Qualcomm Incorporated | Preprocessor method and apparatus |
| JP2007288417A (en) * | 2006-04-14 | 2007-11-01 | Oki Electric Ind Co Ltd | Video processing apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4114885B2 (en) | Image encoding apparatus, method, and program | |
| JP3360586B2 (en) | Scan conversion apparatus and method | |
| KR101098630B1 (en) | Motion adaptive upsampling of chroma video signals | |
| JPWO2008123217A1 (en) | Video transmission device, video reception device, video recording device, video playback device, and video display device | |
| JP2007274679A (en) | Frame rate conversion system, frame rate conversion method, transmitter, receiver equipment | |
| JP4083266B2 (en) | Motion vector generation method and apparatus | |
| US8102914B2 (en) | Image decoder | |
| JP2005192199A (en) | Real time data stream processor | |
| JP2008098691A (en) | Video processing apparatus | |
| WO1999067952A1 (en) | Method and device for converting number of frames of image signals | |
| WO2014185319A1 (en) | Image processing device and image processing method | |
| JP2006074684A (en) | Image processing method and apparatus | |
| JP2010035157A (en) | Image processing device | |
| JP2010055001A (en) | Video signal processing apparatus and video signal processing method | |
| JP3898546B2 (en) | Image scanning conversion method and apparatus | |
| JP2019083433A (en) | Video transmitting device, video receiving device and program | |
| JP4801678B2 (en) | Color difference signal IP conversion method | |
| JP2005341093A (en) | Contents adaptating apparatus, contents adaptation system, and contents adaptation method | |
| JP3962053B2 (en) | Video re-encoding device | |
| JP4035808B2 (en) | Moving image scanning structure conversion apparatus and moving image scanning structure conversion method | |
| JP2007295226A (en) | Video processor | |
| JP2002369155A (en) | Method of converting image and image converter | |
| JP4184223B2 (en) | Transcoder | |
| JP2006054760A (en) | Image processor and image processing method | |
| JP2007019708A (en) | Image processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070823 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091030 |