JP2006073838A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2006073838A
JP2006073838A JP2004256380A JP2004256380A JP2006073838A JP 2006073838 A JP2006073838 A JP 2006073838A JP 2004256380 A JP2004256380 A JP 2004256380A JP 2004256380 A JP2004256380 A JP 2004256380A JP 2006073838 A JP2006073838 A JP 2006073838A
Authority
JP
Japan
Prior art keywords
organic material
insulating film
semiconductor device
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004256380A
Other languages
Japanese (ja)
Inventor
Takashi Noma
崇 野間
Koichi Takakura
康一 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004256380A priority Critical patent/JP2006073838A/en
Publication of JP2006073838A publication Critical patent/JP2006073838A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To suppress increase of manufacturing costs to be as low as possible, in a method of manufacturing a chip-sized package type semiconductor device. <P>SOLUTION: Ink jet printing of a first organic material is selectively performed, by forming a first opening 13w exposing a part of a pad electrode 12 on the surface of a semiconductor substrate 10 with the pad electrode 12 being formed via an insulating film 11. Afterwards, the first organic material is solidified by baking to form an interlayer insulating film 13. Ink jet printing of conductive paste is then performed on the layer insulating film 13 including the first opening 13w, according to a predetermined pattern. The conductive paste is then solidified by baking to form a wiring layer 18. Ink jet printing of a second organic material is then selectively performed on the interlayer insulating film 13, including the wiring layer 18. The second organic material is then solidified by baking, and a protective layer is formed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

半導体装置の製造方法に関し、特に、チップサイズパッケージ型の半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a chip size package type semiconductor device.

近年、パッケージ技術として、チップサイズパッケージ(Chip Size Package)が注目されている。チップサイズパッケージとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージを意味する。従来より、チップサイズパッケージ型の半導体装置として、BGA(Ball Grid Array)型やLGA(Land Grid Array)型の半導体装置が知られている。これらのBGA型やLGA型の半導体装置は、半導体チップのパッド電極と電気的に接続した電極部(BGA型ではボール状の電極)を、パッケージの一主面上に格子状に複数配列したものである。   In recent years, a chip size package has attracted attention as a package technology. The chip size package means a small package having an outer dimension substantially the same as the outer dimension of the semiconductor chip. Conventionally, BGA (Ball Grid Array) type and LGA (Land Grid Array) type semiconductor devices are known as chip size package type semiconductor devices. In these BGA type and LGA type semiconductor devices, a plurality of electrode portions (ball-shaped electrodes in the case of BGA type) electrically connected to the pad electrode of a semiconductor chip are arranged in a grid pattern on one main surface of the package. It is.

そして、このBGA型やLGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。   When incorporating this BGA type or LGA type semiconductor device into an electronic device, each conductive terminal is crimped to a wiring pattern on the printed circuit board, so that a semiconductor chip and an external circuit mounted on the printed circuit board are connected. Electrically connected.

このようなBGA型やLGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Packagae)等の他の型のチップサイズパッケージに比して、多数の電極部を設けることが出来、しかも小型化できるという長所を有する。BGA型やLGA型の半導体装置は、例えば携帯電話機に搭載されるCCD(Charge Coupled Device)カメラ用のチップサイズパッケージとしての用途がある。   Such BGA type and LGA type semiconductor devices have a larger number of chip size packages than other types of chip size packages such as SOP (Small Outline Package) and QFP (Quad Flat Package) having lead pins protruding from the side. The electrode portion can be provided and can be downsized. A BGA type or LGA type semiconductor device has a use as a chip size package for a CCD (Charge Coupled Device) camera mounted on a mobile phone, for example.

上述した従来例に係るLGA型の半導体装置は、例えば次に示すような工程を経た製造方法により製造される。その工程の一部を図6乃至図8に示す。図6乃至図8は、従来例に係る半導体装置の製造方法を示す断面図である。   The above-described conventional LGA type semiconductor device is manufactured, for example, by a manufacturing method through the following steps. A part of the process is shown in FIGS. 6 to 8 are cross-sectional views showing a method of manufacturing a semiconductor device according to a conventional example.

最初に、図6に示すように、不図示のダイシングラインによって区分され半導体基板50を準備する。ここで、半導体基板50の表面には、不図示のCCD等の電子デバイスが形成され、絶縁膜51を介してパッド電極52が形成されている。   First, as shown in FIG. 6, a semiconductor substrate 50 is prepared by being divided by a dicing line (not shown). Here, an electronic device such as a CCD (not shown) is formed on the surface of the semiconductor substrate 50, and a pad electrode 52 is formed via an insulating film 51.

次に、半導体基板50の表面に、層間絶縁膜53を選択的に形成する。層間絶縁膜53は、例えば感光性レジスト材料から成る。この層間絶縁膜53の選択的な形成では、例えば感光性レジスト材料を半導体基板50の表面に形成した後、所定のパターンの不図示のマスクを用いたフォトリソグラフィにより、パッド電極52の一部上を露出する開口部53wを形成する。次に、開口部53wで露出されたパッド電極52の一部上を含む層間絶縁膜53上に、バリア層及びシード層(以下、両者を合わせて「バリアシード層54」と略称する)を形成する。   Next, an interlayer insulating film 53 is selectively formed on the surface of the semiconductor substrate 50. The interlayer insulating film 53 is made of, for example, a photosensitive resist material. In the selective formation of the interlayer insulating film 53, for example, after a photosensitive resist material is formed on the surface of the semiconductor substrate 50, a part of the pad electrode 52 is formed by photolithography using a mask (not shown) having a predetermined pattern. An opening 53w that exposes is formed. Next, a barrier layer and a seed layer (hereinafter collectively referred to as “barrier seed layer 54”) are formed on the interlayer insulating film 53 including a part of the pad electrode 52 exposed in the opening 53w. To do.

そして、バリアシード層54上に、パッド電極52の一部上を含む所定のパターンに応じてレジスト層55を選択的に形成する。その後、レジスト層55をマスクとしてバリアシード層54上に配線層58を選択的にメッキ形成する。配線層58は、例えば銅から成る。もしくは、配線層58の形成は、所定のパターンに応じた不図示のレジスト層を半導体基板50の表面上に選択的に形成した後、このレジスト層をマスクとして、アルミニウム等の金属を用いたスパッタにより行われる。   Then, a resist layer 55 is selectively formed on the barrier seed layer 54 in accordance with a predetermined pattern including a part of the pad electrode 52. Thereafter, the wiring layer 58 is selectively formed on the barrier seed layer 54 using the resist layer 55 as a mask. The wiring layer 58 is made of, for example, copper. Alternatively, the wiring layer 58 is formed by selectively forming a resist layer (not shown) corresponding to a predetermined pattern on the surface of the semiconductor substrate 50, and then using this resist layer as a mask and sputtering using a metal such as aluminum. Is done.

次に、図示しないが、配線層上を含む半導体基板の裏面上に、配線層の一部を露出する保護層を形成する。保護層は、例えば感光性レジスト材料から成る。この露出された配線層の一部が、回路基板と接続される電極部となる。なお、半導体装置がBGA型である場合は、当該配線層の一部上に導電端子を形成してもよい。   Next, although not shown, a protective layer exposing a part of the wiring layer is formed on the back surface of the semiconductor substrate including the wiring layer. The protective layer is made of, for example, a photosensitive resist material. A part of the exposed wiring layer becomes an electrode portion connected to the circuit board. Note that in the case where the semiconductor device is a BGA type, a conductive terminal may be formed over part of the wiring layer.

最後に、不図示のダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する。   Finally, the semiconductor substrate is separated into a plurality of semiconductor chips by dicing along a dicing line (not shown).

なお、上述した技術に関連する技術文献としては、例えば以下の特許文献が挙げられる。
特開2000−243729号公報
In addition, as a technical document relevant to the technique mentioned above, the following patent documents are mentioned, for example.
JP 2000-243729 A

しかしながら、上述したような従来例に係るチップサイズパッケージ型の半導体装置の製造方法の配線層58をメッキ形成する工程では、当該配線層58を所定のパターンにパターニングするためのマスクとして、レジスト層55の選択的な形成を必要としていた。また、配線層58をスパッタ形成する場合においても、当該配線層58を所定のパターンに応じてパターニングするためのマスクとして、レジスト層の選択的な形成を必要としていた。   However, in the step of plating the wiring layer 58 in the manufacturing method of the chip size package type semiconductor device according to the conventional example as described above, the resist layer 55 is used as a mask for patterning the wiring layer 58 into a predetermined pattern. In need of selective formation. Even when the wiring layer 58 is formed by sputtering, it is necessary to selectively form a resist layer as a mask for patterning the wiring layer 58 in accordance with a predetermined pattern.

また、パッド電極52の一部を露出する層間絶縁膜53を形成する工程、もしくは配線層58の一部を露出する保護層を形成する工程では、層間絶縁膜55や保護層の一部を除去するために、所定のパターンのマスクを介したフォトリソグラフィ(露光及び現像処理)を行う必要があった。   Further, in the step of forming the interlayer insulating film 53 exposing a part of the pad electrode 52 or the step of forming a protective layer exposing a part of the wiring layer 58, the interlayer insulating film 55 and a part of the protective layer are removed. In order to achieve this, it is necessary to perform photolithography (exposure and development processing) through a mask having a predetermined pattern.

即ち、パッド電極が形成された半導体基板上における上記各層の形成では、複数の異なる工程を必要としていた。そのため、製造工程の流れが複雑となり、製造コストが増加するという問題が生じていた。   That is, formation of each layer on the semiconductor substrate on which the pad electrode is formed requires a plurality of different processes. For this reason, there has been a problem that the flow of the manufacturing process becomes complicated and the manufacturing cost increases.

そこで本発明は、チップサイズパッケージ型の半導体装置の製造方法において、製造コストの増加を極力抑止するものである。   Therefore, the present invention suppresses an increase in manufacturing cost as much as possible in a manufacturing method of a chip size package type semiconductor device.

本発明の半導体装置の製造方法は、上記課題に鑑みて為されたものであり、第1の絶縁膜を介してパッド電極が形成された半導体基板の表面上に、当該パッド電極の一部を露出する第1の開口部を形成するようにして、第1の有機材料を選択的にインクジェット印刷する工程と、第1の有機材料をベークして第2の絶縁膜を形成する工程と、第1の開口部で露出するパッド電極の一部上を含む第2の絶縁膜上に、所定のパターンに応じて、導電性ペーストをインクジェット印刷する工程と、導電性ペーストをベークして配線層を形成する工程と、配線層上を含む第2の絶縁膜上に、前記パッド電極の一部を露出する第2の開口部を形成するようにして、第2の有機材料を選択的にインクジェット印刷する工程と、第2の有機材料をベークして保護層を形成する工程と、を有することを特徴とする。   The semiconductor device manufacturing method of the present invention has been made in view of the above problems, and a part of the pad electrode is formed on the surface of the semiconductor substrate on which the pad electrode is formed via the first insulating film. A step of selectively inkjet-printing the first organic material so as to form an exposed first opening; a step of baking the first organic material to form a second insulating film; A step of ink-jet printing a conductive paste on a second insulating film including a part of the pad electrode exposed at the opening of 1 in accordance with a predetermined pattern; and baking the conductive paste to form a wiring layer Forming a second opening exposing a part of the pad electrode on the second insulating film including the wiring layer and the second insulating material, and selectively printing the second organic material on the second insulating film; And baking the second organic material Forming a Mamoruso, characterized by having a.

さらに、半導体基板及びそれに積層された各層をダイシングして、複数の半導体チップ及びそれに積層された各層から成る半導体装置に分離する。   Further, the semiconductor substrate and each layer stacked thereon are diced to be separated into a semiconductor device including a plurality of semiconductor chips and each layer stacked thereon.

本発明によれば、パッド電極が形成された半導体基板上に、複数の異なる層(層間絶縁膜、配線層、保護層等)を、インクジェット印刷及びベークの2つの工程のみにより形成することができる。その際、パターニングやフォトリソグラフィのためのマスクを用いる必要は無い。   According to the present invention, a plurality of different layers (interlayer insulating film, wiring layer, protective layer, etc.) can be formed on a semiconductor substrate on which a pad electrode is formed by only two steps of ink jet printing and baking. . At this time, it is not necessary to use a mask for patterning or photolithography.

従って、従来例にみられたような各層により異なる複数の工程を必要とせず、製造工程の流れを極力簡略化することができる。結果として、半導体装置の製造コストの増加を極力抑止することができる。   Therefore, a plurality of processes different depending on each layer as in the conventional example is not required, and the flow of the manufacturing process can be simplified as much as possible. As a result, an increase in manufacturing cost of the semiconductor device can be suppressed as much as possible.

また、インクジェット印刷は、同一の装置を用いて異なる材料を半導体基板上に印刷することができる。そのため、材料毎に異なる設備を導入する必要が無くなるため、半導体装置の製造に係る設備投資の増加を極力抑止できる。   Ink jet printing can print different materials on a semiconductor substrate using the same apparatus. For this reason, it is not necessary to introduce different facilities for each material, so that it is possible to suppress an increase in capital investment related to the manufacture of semiconductor devices as much as possible.

次に、本発明の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図1乃至図5は、本実施形態に係る半導体装置の製造方法を示す断面図である。なお、図1乃至図5では、半導体基板のうち、不図示のダイシングラインの近傍を示している。   Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. 1 to 5 are cross-sectional views showing a method for manufacturing a semiconductor device according to this embodiment. 1 to 5 show the vicinity of a dicing line (not shown) in the semiconductor substrate.

最初に、図1に示すように、不図示のダイシングラインによって区分された半導体基板10を準備する。ここで、半導体基板10の表面には、不図示の電子デバイスが形成されている。また、半導体基板10の表面には、第1の絶縁膜である絶縁膜11を介して、パッド電極12が形成されている。   First, as shown in FIG. 1, a semiconductor substrate 10 divided by a dicing line (not shown) is prepared. Here, an electronic device (not shown) is formed on the surface of the semiconductor substrate 10. A pad electrode 12 is formed on the surface of the semiconductor substrate 10 via an insulating film 11 which is a first insulating film.

不図示の電子デバイスは、例えば、CCD(Charge Coupled Device)等から成る撮像素子、もしくは赤外線センサ等の受光素子、もしくは発光素子であるものとする。もしくは、不図示の電子デバイスは、上記受光素子や発光素子以外の電子デバイスであってもよい。また、半導体基板10は、例えばシリコン基板から成るものとするが、その他の材質の基板であってもよい。   An electronic device (not shown) is assumed to be, for example, an image sensor composed of a CCD (Charge Coupled Device) or the like, a light receiving element such as an infrared sensor, or a light emitting element. Alternatively, the electronic device (not shown) may be an electronic device other than the light receiving element and the light emitting element. The semiconductor substrate 10 is made of, for example, a silicon substrate, but may be a substrate made of other materials.

次に、図2に示すように、不図示の電子デバイスを含む半導体基板10の表面に、第1の有機材料(後に層間絶縁膜13となる)を選択的にインクジェット印刷する。第1の有機材料は、特に限定されないが、例えばレジスト材料であることが好ましい。   Next, as shown in FIG. 2, a first organic material (which will later become the interlayer insulating film 13) is selectively inkjet printed on the surface of the semiconductor substrate 10 including an electronic device (not shown). The first organic material is not particularly limited, but is preferably a resist material, for example.

半導体基板10の表面のうち第1の有機材料を印刷する領域では、当該表面と対向する可動式のノズル100が水平方向に移動して、当該ノズル100から当該表面に対して第1の有機材料が噴霧される。一方、半導体基板10の表面のうち当該第1の有機材料を印刷しない領域では、ノズル100が水平方向に移動するものの、第1の有機材料は噴霧されない。こうして、第1の有機材料が、パッド電極の一部上を露出する第1の開口部13wを有するようにして、半導体基板10の表面に選択的に形成される。   In the region of the surface of the semiconductor substrate 10 where the first organic material is printed, the movable nozzle 100 facing the surface moves in the horizontal direction, and the first organic material is moved from the nozzle 100 to the surface. Is sprayed. On the other hand, in the region of the surface of the semiconductor substrate 10 where the first organic material is not printed, the nozzle 100 moves in the horizontal direction, but the first organic material is not sprayed. Thus, the first organic material is selectively formed on the surface of the semiconductor substrate 10 so as to have the first opening 13w that exposes part of the pad electrode.

次に、第1の有機材料が形成された半導体基板10を所定の温度でベークする。ここで、第1の有機材料が印刷された半導体基板10は、例えば150℃程度の温度により60分程度ベークされる。ただし、このベークに必要な温度及び時間は、第1の有機材料の性質に応じて異なるため、上記温度及び時間に限定されるものではない。このベークにより半導体基板10上に形成された第1の有機材料が固化されて、第1の開口部13wを有して、第2の絶縁膜である層間絶縁膜13が形成される。   Next, the semiconductor substrate 10 on which the first organic material is formed is baked at a predetermined temperature. Here, the semiconductor substrate 10 on which the first organic material is printed is baked for about 60 minutes at a temperature of about 150 ° C., for example. However, the temperature and time required for this baking are not limited to the above temperature and time because they vary depending on the properties of the first organic material. By this baking, the first organic material formed on the semiconductor substrate 10 is solidified to form the interlayer insulating film 13 as the second insulating film having the first opening 13w.

なお、インクジェット印刷に用いることができると共に、後に層間絶縁膜13と成り得るものであれば、層間絶縁膜13を形成するために、上記第1の有機材料以外の材料をインクジェット印刷してもよい。   Note that any material other than the first organic material may be ink-jet printed in order to form the interlayer insulating film 13 as long as it can be used for ink-jet printing and can later become the interlayer insulating film 13. .

次に、図3に示すように、第1の開口部13wを含む層間絶縁膜13の所定の領域上に、導電性ペースト(後に配線層18となる)を選択的にインクジェット印刷する。ここで、導電性ペーストは、第1の開口部13wで露出するパッド電極12を覆うようにして印刷される。   Next, as shown in FIG. 3, a conductive paste (which will later become the wiring layer 18) is selectively inkjet printed on a predetermined region of the interlayer insulating film 13 including the first opening 13w. Here, the conductive paste is printed so as to cover the pad electrode 12 exposed in the first opening 13w.

導電性ペーストは、特に限定されないが、例えば銀ペーストから成ることが好ましい。さらに言えば、銀ペーストは、数ナノメートル〜数十ナノメートル程度の径を有した銀(Ag)粒子を含むことが好ましい。   The conductive paste is not particularly limited, but is preferably made of, for example, a silver paste. Furthermore, the silver paste preferably contains silver (Ag) particles having a diameter of about several nanometers to several tens of nanometers.

半導体基板10の表面のうち導電性ペーストを印刷する領域では、当該表面と対向する可動式のノズル100が水平方向に移動して、当該ノズル100から当該表面に対して導電性ペーストが噴霧される。一方、半導体基板10の表面のうち当該導電性ペーストを印刷しない領域では、ノズル100が水平方向に移動するものの、導電性ペーストは噴霧されない。こうして、導電性ペーストが、所定のパターンに応じて半導体基板10の表面に選択的に形成される。   In the region of the surface of the semiconductor substrate 10 where the conductive paste is printed, the movable nozzle 100 facing the surface moves in the horizontal direction, and the conductive paste is sprayed from the nozzle 100 onto the surface. . On the other hand, in the region of the surface of the semiconductor substrate 10 where the conductive paste is not printed, the nozzle 100 moves in the horizontal direction, but the conductive paste is not sprayed. Thus, the conductive paste is selectively formed on the surface of the semiconductor substrate 10 according to a predetermined pattern.

次に、導電性ペーストが形成された半導体基板10を所定の温度でベークする。ここで、導電性ペーストが形成された半導体基板10は、例えば150℃程度の温度により10分程度ベークされる。ただし、このベークに必要な温度及び時間は、導電性ペーストに応じて異なるため、上記温度及び時間に限定されるものではない。このベークにより半導体基板10上に形成された導電性ペーストが固化されて、所定のパターンを有した配線層18が形成される。   Next, the semiconductor substrate 10 on which the conductive paste is formed is baked at a predetermined temperature. Here, the semiconductor substrate 10 on which the conductive paste is formed is baked for about 10 minutes at a temperature of about 150 ° C., for example. However, the temperature and time required for this baking differ depending on the conductive paste, and are not limited to the above temperature and time. By this baking, the conductive paste formed on the semiconductor substrate 10 is solidified to form the wiring layer 18 having a predetermined pattern.

上述した配線層18が銀ペーストである場合、銀(Ag)の性質により、配線層に銅(Cu)ペーストを用いた場合に生じる恐れのある銅汚染を憂慮する必要は無い。また、この場合、銀(Ag)の性質により、配線層にアルミニウム(Al)を用いた場合に生じ易いエレクトロマイグレーションに対する耐性の劣化を極力抑止することができる。   When the wiring layer 18 is a silver paste, there is no need to worry about copper contamination that may occur when a copper (Cu) paste is used for the wiring layer due to the nature of silver (Ag). Further, in this case, due to the property of silver (Ag), it is possible to suppress as much as possible the deterioration of resistance to electromigration that easily occurs when aluminum (Al) is used for the wiring layer.

なお、インクジェット印刷に用いることができると共に、後に配線層18と成り得るものであれば、配線層18を形成するために、上記銀ペースト以外の材料(例えば銅ペースト等)から成る導電性ペーストをインクジェット印刷してもよい。また、それらの導電性ペーストを、所定の溶媒(例えばトルエンやキシレン等)と混合して、当該混合物をインクジェット印刷してもよい。   In addition, if it can be used for inkjet printing and can become the wiring layer 18 later, in order to form the wiring layer 18, a conductive paste made of a material other than the silver paste (for example, copper paste) is used. Inkjet printing may be used. Alternatively, the conductive paste may be mixed with a predetermined solvent (for example, toluene, xylene, etc.) and the mixture may be inkjet printed.

また、図示しないが、配線層18を形成するための導電性ペーストをインクジェット印刷する前に、バリアメタル層を形成するための所定の導電性ペーストをインクジェット印刷し、さらに半導体基板10をベークして当該導電性ペーストから成るバリアメタル層を形成してもよい。   Although not shown, before the conductive paste for forming the wiring layer 18 is inkjet-printed, a predetermined conductive paste for forming the barrier metal layer is inkjet-printed, and the semiconductor substrate 10 is baked. A barrier metal layer made of the conductive paste may be formed.

次に、図4に示すように、配線層18上を含む層間絶縁膜13の表面に、配線層18の一部上を開口するようにして、第2の有機材料(後に保護層21となる)を選択的にインクジェット印刷する。第2の有機材料は、特に限定されないが、例えばレジスト材料であることが好ましい。   Next, as shown in FIG. 4, a second organic material (to be a protective layer 21 later) is formed on the surface of the interlayer insulating film 13 including the wiring layer 18 so as to open a part of the wiring layer 18. ) Selectively inkjet printing. The second organic material is not particularly limited, but is preferably a resist material, for example.

半導体基板10の表面のうち第2の有機材料を印刷する領域では、当該表面と対向する可動式のノズル100が水平方向に移動して、当該ノズル100から当該表面に対して第2の有機材料が噴霧される。一方、半導体基板10の表面のうち当該第2の有機材料を印刷しない領域では、ノズル100が水平方向に移動するものの、第2の有機材料は噴霧されない。こうして、第2の有機材料が、配線層18の一部上を露出する第2の開口部21wを有するようにして、半導体基板10の表面に選択的に形成される。   In the region of the surface of the semiconductor substrate 10 where the second organic material is printed, the movable nozzle 100 facing the surface moves in the horizontal direction, and the second organic material is moved from the nozzle 100 to the surface. Is sprayed. On the other hand, in the region of the surface of the semiconductor substrate 10 where the second organic material is not printed, the nozzle 100 moves in the horizontal direction, but the second organic material is not sprayed. In this way, the second organic material is selectively formed on the surface of the semiconductor substrate 10 so as to have the second opening 21 w exposing a part of the wiring layer 18.

次に、第2の有機材料が形成された半導体基板10を所定の温度でベークする。ここで、第2の有機材料が印刷された半導体基板10は、例えば150℃程度の温度により60分程度ベークされる。ただし、このベークに必要な温度及び時間は、第2の有機材料の性質に応じて異なるため、上記温度及び時間に限定されるものではない。   Next, the semiconductor substrate 10 on which the second organic material is formed is baked at a predetermined temperature. Here, the semiconductor substrate 10 on which the second organic material is printed is baked for about 60 minutes at a temperature of about 150 ° C., for example. However, the temperature and time required for this baking differ depending on the nature of the second organic material, and are not limited to the above temperature and time.

このベークにより半導体基板10上に形成された第2の有機材料が固化されて、第2の開口部21wを有して、保護層21が形成される。さらに、第2の開口部で露出する配線層18の一部上には、パッド電極12と不図示の回路基板とを接続するため不図示の導電端子を形成してもよい。   By this baking, the second organic material formed on the semiconductor substrate 10 is solidified to form the protective layer 21 having the second opening 21w. Furthermore, a conductive terminal (not shown) may be formed on a part of the wiring layer 18 exposed at the second opening to connect the pad electrode 12 and a circuit board (not shown).

なお、インクジェット印刷に用いることができると共に、後に保護層21と成り得るものであれば、保護層21を形成するために、上記第2の有機材料以外の材料をインクジェット印刷してもよい。   In addition, in order to form the protective layer 21 as long as it can be used for inkjet printing and can become the protective layer 21 later, materials other than the second organic material may be inkjet printed.

最後に、図5に示すように、不図示のダイシングラインに沿ったダイシングにより、半導体基板10及びそれに積層される各層を、複数の半導体チップ10A及びそれに積層される各層から成る半導体装置に分離する。   Finally, as shown in FIG. 5, by dicing along a dicing line (not shown), the semiconductor substrate 10 and each layer stacked thereon are separated into a plurality of semiconductor chips 10A and a semiconductor device composed of each layer stacked thereon. .

上述したように、本発明によれば、パッド電極12が形成された半導体基板10上に、複数の異なる層(層間絶縁膜13、配線層18、保護層21)を、インクジェット印刷及びベークの2つの工程のみにより形成することができる。その際、パターニングやフォトリソグラフィのためのマスクを用いる必要は無い。   As described above, according to the present invention, a plurality of different layers (interlayer insulating film 13, wiring layer 18, protective layer 21) are formed on the semiconductor substrate 10 on which the pad electrode 12 is formed by ink jet printing and baking 2. It can be formed by only one process. At this time, it is not necessary to use a mask for patterning or photolithography.

従って、従来例にみられたような各層により異なる複数の工程を必要とせず、製造工程の流れを極力簡略化することができる。結果として、半導体装置の製造コストの増加を極力抑止することができる。   Therefore, a plurality of processes different depending on each layer as in the conventional example is not required, and the flow of the manufacturing process can be simplified as much as possible. As a result, an increase in manufacturing cost of the semiconductor device can be suppressed as much as possible.

また、インクジェット印刷は、同一の装置を用いて異なる材料を半導体基板10上に印刷することができる。そのため、材料毎に異なる設備を導入する必要が無くなるため、半導体装置の製造に係る設備投資の増加を極力抑止できる。   In addition, inkjet printing can print different materials on the semiconductor substrate 10 using the same apparatus. For this reason, it is not necessary to introduce different facilities for each material, so that it is possible to suppress an increase in capital investment related to the manufacture of semiconductor devices as much as possible.

なお、上述した実施形態では、半導体基板10の表面上に層間絶縁膜13、配線層18、保護層21を形成したが、本発明はこれに限定されない。即ち、本発明は、層間絶縁膜、配線層、もしくは保護層が半導体基板10の裏面に形成される場合においても適用される。   In the above-described embodiment, the interlayer insulating film 13, the wiring layer 18, and the protective layer 21 are formed on the surface of the semiconductor substrate 10, but the present invention is not limited to this. That is, the present invention is also applied when an interlayer insulating film, a wiring layer, or a protective layer is formed on the back surface of the semiconductor substrate 10.

さらに、本発明は、複数の層間絶縁膜、配線層、もしくは保護層が積層された多層構造を有した半導体装置に対しても適用される。また、本発明は、インクジェット印刷により印刷することが可能であり、かつベークによって固化する材料から成る層であれば、層間絶縁膜、配線層、もしくは保護層以外の層が形成される半導体装置に対しても適用される。   Furthermore, the present invention is also applied to a semiconductor device having a multilayer structure in which a plurality of interlayer insulating films, wiring layers, or protective layers are stacked. In addition, the present invention provides a semiconductor device in which a layer other than an interlayer insulating film, a wiring layer, or a protective layer is formed as long as it is a layer that can be printed by inkjet printing and is made of a material that is solidified by baking. The same applies.

本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 従来例に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on a prior art example. 従来例に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on a prior art example. 従来例に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on a prior art example.

Claims (5)

第1の絶縁膜を介してパッド電極が形成された半導体基板の表面上に、当該パッド電極の一部を露出する第1の開口部を形成するようにして、第1の有機材料を選択的にインクジェット印刷する工程と、
前記第1の有機材料をベークして第2の絶縁膜を形成する工程と、
前記第1の開口部で露出する前記パッド電極の一部上を含む前記第2の絶縁膜上に、所定のパターンに応じて、導電性ペーストをインクジェット印刷する工程と、
前記導電性ペーストをベークして配線層を形成する工程と、
前記配線層上を含む前記第2の絶縁膜上に、前記パッド電極の一部を露出する第2の開口部を形成するようにして、第2の有機材料を選択的にインクジェット印刷する工程と、
第2の有機材料をベークして保護層を形成する工程と、
前記半導体基板及びそれに積層された各層をダイシングして、複数の半導体チップ及びそれに積層された各層から成る半導体装置に分離する工程と、を有することを特徴とする半導体装置の製造方法。
The first organic material is selectively formed by forming a first opening that exposes a part of the pad electrode on the surface of the semiconductor substrate on which the pad electrode is formed via the first insulating film. A step of ink-jet printing,
Baking the first organic material to form a second insulating film;
A step of inkjet printing a conductive paste on the second insulating film including a part of the pad electrode exposed in the first opening according to a predetermined pattern;
Baking the conductive paste to form a wiring layer;
A step of selectively inkjet-printing a second organic material so as to form a second opening exposing a part of the pad electrode on the second insulating film including the wiring layer; ,
Baking the second organic material to form a protective layer;
And a step of dicing the semiconductor substrate and each layer stacked thereon to separate the semiconductor device from a plurality of semiconductor chips and each layer stacked thereon.
前記導電性ペーストは、銀ペーストであることを特徴とする請求項1記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive paste is a silver paste. 前記導電性ペーストは、銅ペーストであることを特徴とする請求項1記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the conductive paste is a copper paste. 前記第1の有機材料は、レジスト材料であることを特徴とする請求項1記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the first organic material is a resist material. 前記第2の有機材料は、レジスト材料であることを特徴とする請求項1記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the second organic material is a resist material.
JP2004256380A 2004-09-03 2004-09-03 Method of manufacturing semiconductor device Pending JP2006073838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004256380A JP2006073838A (en) 2004-09-03 2004-09-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004256380A JP2006073838A (en) 2004-09-03 2004-09-03 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2006073838A true JP2006073838A (en) 2006-03-16

Family

ID=36154115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004256380A Pending JP2006073838A (en) 2004-09-03 2004-09-03 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2006073838A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267248A (en) * 2008-04-28 2009-11-12 Oki Semiconductor Co Ltd Thin film resistor element and manufacturing method of the same
KR100956090B1 (en) 2006-11-17 2010-05-07 가부시키가이샤 리코 Method of manufacturing multilevel interconnect structure and multilevel interconnect structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134537A (en) * 2000-10-24 2002-05-10 Rohm Co Ltd Method of fabricating semiconductor device
JP2003174118A (en) * 2001-12-07 2003-06-20 Hitachi Ltd Method of manufacturing semiconductor device and semiconductor device
WO2004070820A1 (en) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134537A (en) * 2000-10-24 2002-05-10 Rohm Co Ltd Method of fabricating semiconductor device
JP2003174118A (en) * 2001-12-07 2003-06-20 Hitachi Ltd Method of manufacturing semiconductor device and semiconductor device
WO2004070820A1 (en) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. Wiring fabricating method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956090B1 (en) 2006-11-17 2010-05-07 가부시키가이샤 리코 Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
JP2009267248A (en) * 2008-04-28 2009-11-12 Oki Semiconductor Co Ltd Thin film resistor element and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US20120267155A1 (en) Circuit substrate
JP3707481B2 (en) Manufacturing method of semiconductor device
US7651886B2 (en) Semiconductor device and manufacturing process thereof
US20070232051A1 (en) Method for forming metal bumps
KR20080046827A (en) Fabrication method of electronic device having a sacrificial anode and electronic device fabricated thereby
JP2005235860A (en) Semiconductor device and manufacturing method thereof
US20070161223A1 (en) Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
US20100207271A1 (en) Semiconductor device
US7511320B2 (en) Semiconductor device and manufacturing method of the same
US20180247887A1 (en) Printed circuit board, and semiconductor package including the same
KR100752106B1 (en) Semiconductor device and manufacturing method for the same
TWI525766B (en) Chip package
JP4936695B2 (en) Semiconductor device and manufacturing method thereof
JP2012074406A (en) Semiconductor device and method of manufacturing the semiconductor device
US20130213692A1 (en) Fabricating method of circuit board and circuit board
JP2006073838A (en) Method of manufacturing semiconductor device
US8186049B2 (en) Method of making a circuit structure
JP3568869B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2003218278A (en) Method for manufacturing wafer-level chip-scaled package
US20080083115A1 (en) Method for repairing metal finish layer on surface of electrical connection pad of circuit board
US20060223299A1 (en) Fabricating process of an electrically conductive structure on a circuit board
JP2005150578A (en) Semiconductor device and its manufacturing method
KR100195292B1 (en) Metal bump manufacturing method by screen print using multi layer mask
US7378345B2 (en) Metal electroplating process of an electrically connecting pad structure of circuit board and structure thereof
KR101671973B1 (en) The multi layer metal bump structure and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Effective date: 20100310

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100428

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100526

A521 Written amendment

Effective date: 20100817

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20100901

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20101001

Free format text: JAPANESE INTERMEDIATE CODE: A912

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Effective date: 20110526

Free format text: JAPANESE INTERMEDIATE CODE: A7422