JP2006054033A

JP2006054033A - 光ディスク装置

Info

Publication number: JP2006054033A
Application number: JP2005147036A
Authority: JP
Inventors: Tsuguaki Mashita; 著明真下
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2004-07-12
Filing date: 2005-05-19
Publication date: 2006-02-23
Also published as: TW200603088A; TWI278839B; KR20060049910A; KR100697772B1

Abstract

【課題】ＨＤ−ＤＶＤにおいて、アドレス情報の検出精度を向上する。
【解決手段】ＨＤ−ＤＶＤ光ディスク１０に対してデータの記録再生する際に、アドレスデコード回路２８でアドレス情報を復調してシステムコントローラ３２に供給する。システムコントローラ３２は、ＣＲＣでエラーチェックを行い、ＣＲＣが一致しない場合に、ウォブルの同相の波の数が規定値の４個ではないビットをエラービットとみなして置換処理し、ＣＲＣが一致する組合せを探索してエラー訂正する。
【選択図】図１

Description

本発明は光ディスク装置に関し、特にグルーブを用いてデータの記録／再生を行う高密度の光ディスク装置に関する。

近年、次世代ＤＶＤとしてＨＤ（Ｈｉ−Ｄｅｆｉｎｉｔｉｏｎ）−ＤＶＤが提案されている。ＨＤ−ＤＶＤにおいては、現行ＤＶＤのディスク構造を踏襲してＤＶＤとの互換性を確保しつつ、ＤＶＤ以上のさらなる高密度化を図っている。

ＨＤ−ＤＶＤの一つの特徴は、ランドとグルーブのいずれにも情報を記録するランド・グルーブ記録方式を採用した点にある。ランドトラック及びグルーブトラックをウォブル（蛇行）させ、このウォブルにアドレス情報を埋め込む。具体的には、位相変調を用いて０度の位相の波４個でビット「０」、１８０度の位相の波４個でビット「１」としてアドレス情報を表現する。同位相の波を４個と複数個設けるのは、冗長性によるアドレス情報検出精度の向上を図ったものである。なお、アドレス情報は、２進データをグレーコードに変換してウォブルに埋め込まれる。ここに、グレーコードとは、隣接する２進データの間の符号間距離、すなわち反転ビット数を１とするコードである。これにより、アドレス「０」は「００００００００」、アドレス１は「０００００００１」、アドレス「２」は「００００００１１」、アドレス「３」は「００００００１０」、アドレス「４」は「０００００１１０」等とグレーコードで表現される。

一方、グルーブをウォブルさせてアドレス情報を埋め込み、グルーブのみにデータの記録又は再生を行うことも可能である。この場合、ランドにアドレス情報を付与する必要がないので、アドレス情報をグレーコードに変換して埋め込む必要はない。また、グルーブのアドレス情報に、ＣＲＣ（巡回冗長検査：Cyclic Redundancy Check）用の検査ビットを付加することも可能である。グルーブのみにデータを記録する場合でも、位相変調を用いて０度の位相の波４個でビット「０」、１８０度の位相の波４個でビット「１」としてアドレス情報を表現する。グルーブ及びランドにデータを記録する光ディスクの場合と同様に４個の同位相の波で１ビットを表現するのは、両光ディスクをともに一つの光ディスク装置で駆動できるようにするためである。グルーブのみにデータを記録する光ディスクを「ＨＤＤＶＤ−Ｒ」（ライトワンス）とし、グルーブ及びランドにデータを記録する光ディスクを「ＨＤＤＶＤ−ＲＷ」（リライタブル）とすると、ＲあるいはＲＷのいずれも駆動することが可能になる。

「日経エレクトロニクス１０月１３日号」日経ＢＰ社，２００３年１０月１３日発行，ｐ１２６−１３４

このように、位相変調を用いて０度の位相の波４個でビット値「０」、１８０度の位相の波４個でビット値「１」としてアドレス情報を表現しており、基本的に多数決の原理で「０」あるいは「１」を確定することができる。すなわち、０度の位相の波が３個、１８０度の位相の波が１個だけ検出された場合、これは「０」であると確定することができる。しかしながら、０度の位相の波が３個であっても、それが真に「０」であるか保証できないため、検出精度をより向上できれば望ましい。さらに、０度の位相の波が２個、１８０度の位相の波が２個とそれぞれ半々に検出された場合、いずれのデータであるか判定できない。
もちろん、ＣＲＣ用検査ビットを用いてＣＲＣを行い、読み取りエラーか否かを判定することが可能であるが、例えば９ビットの検査ビットを付加した場合でも、３ビット以内の誤りが生じていることを検出できるにとどまり、エラーを訂正して正しいアドレスを確定することができない。

本発明の目的は、位相変調を用いて同位相の波４個でデータ「０」、「１」を表現しアドレス情報を埋め込む光ディスクに対し、アドレス情報の検出（あるいは復調）精度を向上させる装置を提供することにある。

本発明は、グルーブをウォブルさせることでアドレス情報が埋め込まれた光ディスクのグルーブにデータの記録あるいは再生を行う光ディスク装置であって、前記ウォブルは、同位相の波Ｎ個で１つのビットデータを構成し、前記アドレス情報には、所定のＣＲＣ用検査ビットが付加され、前記ウォブルを再生して得られるアドレス情報のＣＲＣ結果が一致しない場合に、前記ウォブルの同位相の波がＮ／２個であるビットを読み取りエラービットと判定して、前記ＣＲＣ用検査ビットに一致するようにビットデータを置換するアドレス決定手段を有する。

また、本発明は、グルーブをウォブルさせることでアドレス情報が埋め込まれた光ディスクのグルーブにデータの記録あるいは再生を行う光ディスク装置であって、前記ウォブルは、同位相の波Ｎ個で１つのビットデータを構成し、前記アドレス情報には、所定のＣＲＣ用検査ビットが付加され、前記ウォブルを再生して得られるアドレス情報のＣＲＣ結果が一致しない場合に、前記ウォブルの同位相の波がＮ−１個以下であるビットを読み取りエラービットと判定して前記ＣＲＣ用検査ビットに一致するようにビットデータを置換するアドレス決定手段を有する。

また、本発明は、グルーブをウォブルさせることでアドレス情報が埋め込まれた光ディスクのグルーブにデータの記録あるいは再生を行う光ディスク装置であって、前記ウォブルは、同位相の波Ｎ個で１つのビットデータを構成し、前記アドレス情報には、所定のＣＲＣ用検査ビットが付加され、前記ウォブルを再生して得られるアドレス情報のＣＲＣ結果が一致しない場合に、前記ウォブルの同位相の波がＮ／２個であるビットを読み取りエラービットと判定して、前記ＣＲＣ用検査ビットに一致するようにビットデータを置換し、前記置換によっても前記ＣＲＣ用検査ビットに一致しない場合には、前記ウォブルの同位相の波がＮ−１個以下であるビットを読み取りエラービットと判定して前記ＣＲＣ用検査ビットに一致するようにビットデータを置換するアドレス決定手段を有する。

本発明では、ＣＲＣ結果が一致しない場合に、ウォブルの同相波の数に着目し、これが規定値のＮ個あれば正常であり、規定値以外、すなわちＮ／２個である場合や、Ｎ−１個である場合に、このビットにおいてエラーが生じてＣＲＣ結果が不一致となったものとみなし、当該ビットをエラービットとして置換処理することでエラー訂正する。

以下、図面に基づき本発明の実施形態について説明する。

図１には、本実施形態に係る光ディスク装置の全体構成図が示されている。光ディスク１０はスピンドルモータ（ＳＰＭ）１２により回転駆動される。スピンドルモータＳＰＭ１２は、ドライバ１４で駆動され、ドライバ１４はサーボプロセッサ３０により所望の回転速度となるようにサーボ制御される。本実施形態では、一例として、ドライバ１４は光ディスク１０を内周から外周の間で複数のゾーンに分割し、各ゾーンにおいて線速度一定（ＺＣＬＶ）となるように駆動する。光ディスク１０の一例はＨＤＤＶＤ−Ｒである。

光ピックアップ１６は、レーザ光を光ディスク１０に照射するためのレーザダイオード（ＬＤ）や光ディスク１０からの反射光を受光して電気信号に変換するフォトディテクタ（ＰＤ）を含み、光ディスク１０に対向配置される。光ピックアップ１６はスレッドモータ１８により光ディスク１０の半径方向に駆動され、スレッドモータ１８はドライバ２０で駆動される。ドライバ２０は、ドライバ１４と同様にサーボプロセッサ３０によりサーボ制御される。また、光ピックアップ１６のＬＤはドライバ２２により駆動され、ドライバ２２はオートパワーコントロール回路（ＡＰＣ）２４により駆動電流が所望の値となるように制御される。ＡＰＣ２４は、光ディスク１０のテストエリア（ＰＣＡ）において実行されたＯＰＣ（Optimum Power Control）により選択された最適記録パワーとなるようにドライバ２２の駆動電流を制御する。ＯＰＣは、光ディスク１０のＰＣＡに記録パワーを複数段に変化させてテストデータを記録し、該テストデータを再生してその信号品質を評価し、所望の信号品質が得られる記録パワーを選択する処理である。信号品質には、β値やγ値、変調度、ジッタ等が用いられる。

光ディスク１０に記録されたデータを再生する際には、光ピックアップ１６のＬＤから再生パワーのレーザ光が照射され、その反射光がＰＤで電気信号に変換されて出力される。光ピックアップ１６からの再生信号はＲＦ回路２６に供給される。ＲＦ回路２６は、再生信号からフォーカスエラー信号やトラッキングエラー信号を生成し、サーボプロセッサ３０に供給する。サーボプロセッサ３０は、これらのエラー信号に基づいて光ピックアップ１６をサーボ制御し、光ピックアップ１６をオンフォーカス状態及びオントラック状態に維持する。

光ピックアップ１６は、光ディスク１０のグルーブに対して記録／再生を行う。光ディスク１０には螺旋状にグルーブが形成されている。また、ＲＦ回路２６は、再生信号に含まれるアドレス信号をアドレスデコード回路２８に供給する。アドレスデコード回路２８はアドレス信号から光ディスク１０のアドレスデータを復調し、サーボプロセッサ３０やシステムコントローラ３２に供給する。アドレスデータは、光ディスク１０のグルーブにウォブルとして埋め込まれる。光ディスク１０は、アドレスデータとして、セグメントアドレス及びトラックアドレスを含む。アドレスデータは、位相変調され、０度の位相の波４個でビット値「０」、１８０度の位相の波４個でビット値「１」を表現する。これら４個の同相の波は冗長系を構成する。

ＲＦ回路２６は、再生ＲＦ信号を２値化回路３４に供給する。２値化回路３４は、再生信号を２値化し、得られた信号をエンコード／デコード回路３６に供給する。エンコード／デコード回路３６では、２値化信号を復調及びエラー訂正して再生データを得、当該再生データをインタフェースＩ／Ｆ４０を介してパーソナルコンピュータなどのホスト装置に出力する。なお、再生データをホスト装置に出力する際には、エンコード／デコード回路３６はバッファメモリ３８に再生データを一旦蓄積した後に出力する。

光ディスク１０にデータを記録する際には、ホスト装置からの記録すべきデータはインターフェースＩ／Ｆ４０を介してエンコード／デコード回路３６に供給される。エンコード／デコード回路３６は、記録すべきデータをバッファメモリ３８に格納し、当該記録すべきデータをエンコードして変調データ（ＥＴＭ変調（Eight to Twelve Modulation））としてライトストラテジ回路４２に供給する。ライトストラテジ回路４２は、変調データを所定の記録ストラテジに従ってマルチパルス（パルストレーン）に変換し、記録データとしてドライバ２２に供給する。記録ストラテジは、例えばマルチパルスにおける先頭パルスのパルス幅や後続パルスのパルス幅、パルスデューティから構成される。記録ストラテジは記録品質に影響することから、通常はある最適ストラテジに固定される。ＯＰＣ時に記録ストラテジを併せて設定してもよい。記録データによりパワー変調されたレーザ光は光ピックアップ１６のＬＤから照射されて光ディスク１０にデータが記録される。データを記録した後、光ピックアップ１６は再生パワーのレーザ光を照射して当該記録データを再生し、ＲＦ回路２６に供給する。ＲＦ回路２６は再生信号を２値化回路３４に供給し、２値化されたデータはエンコード／デコード回路３６に供給される。エンコード／デコード回路３６は、変調データをデコードし、バッファメモリ３８に記憶されている記録データと照合する。ベリファイの結果はシステムコントローラ３２に供給される。システムコントローラ３２はベリファイの結果に応じて引き続きデータを記録するか、あるいは交替処理を実行するかを決定する。

このような構成において、グルーブにデータを記録／再生すべく、グルーブトラックをトレースしてアドレスデコード回路２８でアドレスを検出してシステムコントローラ３２に供給する場合、正常な読み取りの場合には連続して４個の同相の波を検出でき、この場合にはその位相に応じてビット値が「０」あるいは「１」として確定できる。しかしながら、３個の同相の波しか検出されなかった場合、あるいは２個の同相の波しか検出されなかった場合にはアドレス情報の読み取りエラーのおそれがある。前者の場合（同相の波が３個）には、多数決の原理によりその位相をもってビット値を確定することもできるが、その信頼性は相対的に低くなる。後者の場合（同相の波が２個）に至っては、多数決の原理ではビット値を確定することができない。いずれの場合においても、０または１のいずれかとして読み取ってＣＲＣ用検査ビットと一致するか否かを判定し、一致しなければ読み取ったアドレス情報はエラーということになる。ＣＲＣは周知の技術であり、検査対象のデータを２進データとみなして生成多項式という計算式で処理して一定のビット数の検査用ビットを生成し、検査対象のデータに付加する。復調側では、検査対象のデータを再生して生成多項式で処理して検査用ビットと一致するか否かを判定することでエラーの有無を判定する。パリティビットは、１ビットのＣＲＣ用検査ビットであり、１ビットのエラーを検出できる。ＣＲＣ用検査ビットを９ビットとすると、３ビット以内のエラーを検出できるが、どのビットにエラーが生じているかは不明なので、エラーを訂正することはできない。特に、アドレス情報が１２ビットで構成されている場合、これら１２ビットの可能な組合せを全て探索することは現実的ではない。

そこで、本実施形態では、読み取ったアドレス情報のＣＲＣの結果がＣＲＣ用検査ビットと一致せず、読み取りエラーが生じたと判定した場合に、アドレス情報のどのビット位置にエラーが生じたのかを検出し、これによりエラー訂正を可能としている。エラーが生じたビット位置の特定は、同相の波が４個か否かで行う。すなわち、同相の波が４個の場合には正しく読み取っていると判定し、同相の波が４個でない場合には、当該ビット位置にエラーが生じたと判定する。

図２には、アドレスデコード回路２８における、同相の波の数をカウントする計数回路が示されている。また、図３には、図２の各部におけるタイミングチャートが示されている。計数回路は、ＲＦ信号から抽出されたウォブル信号を２値化する２値化器２８ａ、排他的論理和（ＥＯＲ）ゲート２８ｂ及びカウンタ２８ｃを有して構成される。

２値化器２８ａは、入力されたウォブル信号を２値化して出力する。図３（ａ）には入力ウォブル信号が示されており、図３（ｂ）には２値化されたウォブル信号が示されている。２値化されたウォブル信号は、ＥＯＲゲート２８ｂに供給される。一方、図示しないＰＬＬ回路からの基準クロック信号もＥＯＲゲート２８ｂに供給される。図３（ｃ）には基準クロック信号が示されている。

ＥＯＲゲート２８ｂは、２値化ウォブル信号と基準クロック信号との排他的論理和を演算してカウンタ２８ｃに出力する。図３（ｄ）には出力信号が示されている。２値化ウォブル信号と基準クロック信号がともにＨあるいはＬのときに出力信号はＬ、２値化ウォブル信号と基準クロック信号の一方がＨで他方がＬのときに出力信号はＨとなる。したがって、図３における期間Ｔａ（アドレス情報の１ビットデータ長）においてウォブルが正常に読み取られた場合、２値化ウォブル信号にはＨのパルスが４個存在し、基準クロック信号と常に同一値となるから出力信号は常にＬとなり、カウンタ２８ｃではパルス数は０個、すなわち０度の同相の波の数は４個と検出される。また、図３における期間Ｔｂにおいてもウォブルが正常に読み取られた場合、２値化ウォブル信号にはＬのパルスが４個存在し、基準クロック信号と常に同一値となるから出力信号は常にＨとなり、カウンタ２８ｃではパルス数は０個、すなわち１８０度の同相の波の数は４個と検出される。ところが、図３における期間Ｔｃにおいてウォブル読み取りにエラーが生じ、４個の波のうち２番目の波１１０を検出できない場合には、２値化ウォブル信号にはＨのパルスが３個しか含まれないこととなり、基準クロック信号とこの部分において値が異なることになるから出力信号にはパルス２００が１個含まれることになる。したがって、カウンタ２８ｃではパルス数は１個、すなわち０度の同相の波の数は３個と検出される。以上のようにして、同相の波の数がカウントされ、システムコントローラ３２に供給される。

図４には、本実施形態のアドレス情報デコード処理フローチャートが示されている。まず、カウンタ２８ｃで位相０度の波の数Ｃをカウントする（Ｓ１０１）。次に、システムコントローラ３２は、Ｃ＝０または４、すなわち波の数が０個または４個であるか否かを判定する（Ｓ１０２）。波の数が４個である場合には、そのビット値は「０」であると決定でき、波の数が０個（つまり１８０度の波の数が４個）である場合には、そのビット値は「１」であると決定できるから読み取りエラーは生じない。

一方、Ｃ＝０または４ではない場合、すなわち、Ｃ＝１、２あるいは３である場合には、システムコントローラ３２は、当該ビットにエラーフラグを設定する（Ｓ１０３）。エラーフラグが設定されたビットが、エラー訂正されるべきビットとして特定される。

図５には、システムコントローラ３２におけるＣＲＣのフローチャートが示されている。アドレスデコード回路２８で再生されたアドレス情報を入力する（Ｓ２０１）。このとき、図４に示された処理も並行して実行されているから、アドレス情報とともにエラーフラグの有無も入力する。例えば、１２ビットのアドレス情報の場合に、アドレス情報が「０００００００００１１１」であり、第２位ビットと第３位ビットにエラーフラグがセットされている等である。次に、システムコントローラ３２は、入力したアドレス情報を２進データとみなして生成多項式を用いて処理し、ＣＲＣ値を生成して予め付加されたＣＲＣ用検査ビットと一致するか否かを判定する（Ｓ２０２）。ＣＲＣがＯＫ、すなわちＣＲＣ用検査ビットと一致する場合には、読み取りが正常に行われたとしてアドレスを確定する。一方、ＣＲＣがＮＧ、すなわちＣＲＣ用検査ビットと一致しない場合には、システムコントローラ３２はエラーフラグで特定されるビット位置を置換することでエラーを訂正する（Ｓ２０３）。

図６には、図５におけるＳ２０３の詳細処理フローチャートが示されている。まず、システムコントローラ３２は、エラーフラグがセットされたビット（エラービット）が複数個あるか否かを判定する（Ｓ３０１）。エラービットが１個だけである場合には、そのエラービットを０あるいは１に置換することでエラー訂正が完了する（Ｓ３０２）。一方、エラービットが複数個ある場合には、これらのエラービットを置換し、ＣＲＣ用検査ビットと一致するかを判定し、一致しない場合に再びエラービットを置換してＣＲＣを行う処理を繰り返す（Ｓ３０３、Ｓ３０４）。以上の繰り返し処理は、エラービットの可能な組合せの全てについて実行する。例えば、エラービットが２個ある場合には、（０，０）、（０，１）、（１，０）、（１，１）の全ての組合せについて生成多項式で処理してＣＲＣ用検査ビットと一致するか否かを判定する。なお、これらの組合せのうち、アドレスデコード回路２８から入力した組合せ（現状の組合せ）については、既にＣＲＣを行っているので再度行う必要はない。したがって、エラービットが２個の場合には残りの３つの組合せについてＣＲＣを実行してＣＲＣを実行すれば足りる。同様に、エラービットが３ビットの場合には、残りの７通りの組合せについてＣＲＣを実行すれば足りる。エラービットを置換してＣＲＣを実行し、ＣＲＣがＯＫとなる組合せが見出された場合には、その組合せが正しいアドレス情報となるのでエラー訂正を終了する（Ｓ３０５）。ここで、Ｓ３０３の処理において、エラービットを置換する際に、エラービットの可能な組合せの全てについて実行するのではなく、最も確からしい組合せについてまず（優先的に）実行してもよい。最も確からしい組合せは、アドレスが連続しているとの前提の下で、アドレスが確定済みの直前のアドレスから１番地進んでいるアドレスとなる組合せである。可能な組合せの中で、直前のアドレスから１番地進んでいるアドレスとなる組合せをまず実行し、生成多項式で処理してＣＲＣ用検査ビットと一致するか否かを判定する。この処理で一致すれば、他の組合せを実行する必要はなくなり、訂正処理が高速になる。直前のアドレスから１番地進んでいる組合せを実行してもＣＲＣ用検査ビットと一致しない場合、他の組合せを実行する。

このように、本実施形態では、アドレス情報に付加されたＣＲＣ用検査ビットを用いてＣＲＣを行い、ＣＲＣがＮＧである場合には、同相の波の数が０個あるいは４個ではないビットにおいてエラーが生じたものとみなしてエラービット位置を特定し、当該エラービットを置換することでエラー訂正することにより、ＣＲＣのエラー検出能力の範囲内において確実にエラーを訂正して正しいアドレス情報を得ることができる。

なお、本実施形態では、同相の波の数ＣをカウントするとともにＣＲＣを行い、ＣＲＣの結果が不一致である場合に同相の波の数Ｃが４個ではないビットを置換しているが、ＣＲＣの結果が不一致である場合に、その後に当該アドレス情報の同相の波の数をカウントし、同相の波の数が４個でないビットを置換してもよい。

また、本実施形態では、同相の波の数が４個でないビットをエラービットとみなして置換しているが、同相の波の数が２個のビットのみをエラービットとみなして置換してもよい。すなわち、同相の波の数が１個または３個の場合には多数決の原理によりビット値を決定するが、これらはある程度の信頼性を有しているためエラービットではないとして処理するのである。同相の波の数が２個のビットのみをエラービットとみなして置換してもＣＲＣが一致するような組合せが存在しなかった場合、次に同相の波の数が１個または３個のビットもエラービットとみなしてこれらを置換するような処理アルゴリズムを用いてもよい。

図７には、この場合の処理フローチャートが示されている。まず、アドレス情報を再生して入力した後、システムコントローラ３２はアドレス情報のＣＲＣ値（生成多項式で処理した値）がＣＲＣ用検査ビットに一致するか否かを判定する（Ｓ４０２）。ＣＲＣが一致せずにＮＧと判定された場合、同相の波の数Ｃが２個のビットを置換してＣＲＣが一致するか否かを判定する（Ｓ４０３、Ｓ４０４）。Ｃ＝２のビットが複数存在する場合、可能な全ての組合せについて置換し、そのＣＲＣが一致するか否かを判定する。上記のとおり、直前のアドレスから１番地だけ進んだアドレスとなる組合せからまず（優先的に）試行し、そのＣＲＣが一致するか否かを判定してもよい。ＣＲＣが一致した場合には、その組合せでアドレス情報を確定する（Ｓ４０８）。一方、Ｃ＝２のビットの全ての組合せを試行してもＣＲＣが一致しない場合には、次にＣ＝１，２，３のビットをエラービットとみなして置換する（Ｓ４０５）。そして、再びＣＲＣが一致するか否かを判定する。（Ｓ４０６）。ＣＲＣが一致した場合には、その組合せでアドレス情報を確定する（Ｓ４０８）。全ての組合せを試行してもＣＲＣが一致しない場合には、最終的にエラーと判定する（Ｓ４０７）。このように、まず、Ｃ＝２のビットのみについて置換し、その後、Ｃ＝１，２，３のビットを置換することで、エラー訂正時間の短縮が期待できる。

さらに、ＣＲＣがＮＧで、ビット情報において位相０度の波の数が２個（位相１８０度の波の数が２個）のビットが４個以上（ＣＲＣの検出能力以上）あった場合には、エラー訂正不能と判定し、そのままＮＧとして処理してもよい。

実施形態の全体構成図である。実施形態のアドレスデコード回路の構成図である。ウォブル信号のタイミングチャートである。実施形態のエラービット特定処理フローチャートである。実施形態のエラー訂正処理フローチャートである。エラー訂正の詳細処理フローチャートである。エラー訂正の他の処理フローチャートである。

符号の説明

１０光ディスク（ＨＤ−ＤＶＤ）、２８アドレスデコード回路、３２システムコントローラ。

Claims

グルーブをウォブルさせることでアドレス情報が埋め込まれた光ディスクのグルーブにデータの記録あるいは再生を行う光ディスク装置であって、
前記ウォブルは、同位相の波Ｎ個で１つのビットデータを構成し、
前記アドレス情報には、所定のＣＲＣ用検査ビットが付加され、
前記ウォブルを再生して得られるアドレス情報のＣＲＣ結果が一致しない場合に、前記ウォブルの同位相の波がＮ／２個であるビットを読み取りエラービットと判定して、前記ＣＲＣ用検査ビットに一致するようにビットデータを置換するアドレス決定手段
を有することを特徴とする光ディスク装置。
グルーブをウォブルさせることでアドレス情報が埋め込まれた光ディスクのグルーブにデータの記録あるいは再生を行う光ディスク装置であって、
前記ウォブルは、同位相の波Ｎ個で１つのビットデータを構成し、
前記アドレス情報には、所定のＣＲＣ用検査ビットが付加され、
前記ウォブルを再生して得られるアドレス情報のＣＲＣ結果が一致しない場合に、前記ウォブルの同位相の波がＮ−１個以下であるビットを読み取りエラービットと判定して前記ＣＲＣ用検査ビットに一致するようにビットデータを置換するアドレス決定手段
を有することを特徴とする光ディスク装置。
グルーブをウォブルさせることでアドレス情報が埋め込まれた光ディスクのグルーブにデータの記録あるいは再生を行う光ディスク装置であって、
前記ウォブルは、同位相の波Ｎ個で１つのビットデータを構成し、
前記アドレス情報には、所定のＣＲＣ用検査ビットが付加され、
前記ウォブルを再生して得られるアドレス情報のＣＲＣ結果が一致しない場合に、前記ウォブルの同位相の波がＮ／２個であるビットを読み取りエラービットと判定して、前記ＣＲＣ用検査ビットに一致するようにビットデータを置換し、前記置換によっても前記ＣＲＣ用検査ビットに一致しない場合には、前記ウォブルの同位相の波がＮ−１個以下であるビットを読み取りエラービットと判定して前記ＣＲＣ用検査ビットに一致するようにビットデータを置換するアドレス決定手段
を有することを特徴とする光ディスク装置。
請求項１〜３のいずれかに記載の装置において、
前記アドレス決定手段は、前記読み取りエラービットと判定されたビットが複数存在する場合に、ビット値の可能な組合せの中から前記ＣＲＣ用検査ビットに一致する組合せを選択して置換することを特徴とする光ディスク装置。
請求項１〜３のいずれかに記載の装置において、
前記アドレス決定手段は、前記読み取りエラービットと判定されたビットが複数存在する場合に、ビット値の可能な組合せの中から既に確定した直前のアドレスから１番地だけ進んだアドレスとなる組合せを選択して前記ＣＲＣ用検査ビットに一致するか否かを判定し、一致する場合にその組合せで置換することを特徴とする光ディスク装置。