JP2006053770A - データ処理装置、データ復元装置、データ処理方法及びデータ処理プログラム - Google Patents
データ処理装置、データ復元装置、データ処理方法及びデータ処理プログラム Download PDFInfo
- Publication number
- JP2006053770A JP2006053770A JP2004235238A JP2004235238A JP2006053770A JP 2006053770 A JP2006053770 A JP 2006053770A JP 2004235238 A JP2004235238 A JP 2004235238A JP 2004235238 A JP2004235238 A JP 2004235238A JP 2006053770 A JP2006053770 A JP 2006053770A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- output
- inverted
- inversions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Abstract
【課題】連続的に送られてくる入力データのデータ毎に変化するビット変化に基因して記憶装置等へのデータ書込みや読出し時にスイッチング増大によって消費電力が増大したり、伝送路上の信号線間で干渉が生じる不具合を低減することを可能とすること。
【解決手段】現在のnビットの出力データと次のnビットの出力データとを比較し、対応するビットごとに反転しているか否かを検出する手段と、検出したビット反転の数がn/2より多いか否かを判定する手段と、判定の結果に基づき、前記現在の出力データが前記次の出力データに対して反転しているか否かを示す追加ビットを生成する手段と、前記判定の結果、ビット反転の数がn/2より多い場合、前記次の出力データの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合、前記次の出力データをそのまま出力する手段、とを備える。
【選択図】 図1
【解決手段】現在のnビットの出力データと次のnビットの出力データとを比較し、対応するビットごとに反転しているか否かを検出する手段と、検出したビット反転の数がn/2より多いか否かを判定する手段と、判定の結果に基づき、前記現在の出力データが前記次の出力データに対して反転しているか否かを示す追加ビットを生成する手段と、前記判定の結果、ビット反転の数がn/2より多い場合、前記次の出力データの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合、前記次の出力データをそのまま出力する手段、とを備える。
【選択図】 図1
Description
本発明は、ディジタル信号を扱うデータ処理装置、データ復元装置、データ処理方法及びデータ処理プログラムに関し、特に、連続的に送られてくるパラレル入力データについて入力データ毎のビット変化に基因して記憶装置等へのデータ書き込み時等にスイッチング動作が増加することにより消費電力が増大するなどの不具合を低減したデータ処理装置、データ復元装置、データ処理方法及びデータ処理プログラムに関する。
従来、記憶装置にデータを格納する場合、格納するデータをそのまま記憶装置に書き込み、また書き込んだデータをそのまま読み出して使用する。
或いは、特許文献1〜3に示されてるように、連続したデータを書き込み、読み出しする場合は、グレイコード等で加工されたデータを格納することによりビット変化量を減らす方法がある。
特開平5−28747号公報
特開平5−114924号公報
特開平5−129962号公報
上記の記憶装置にデータをそのまま書き込んだり、読み出したり方法では、現在のデータと次のデータとで格納するデータのビット変化が不規則で、かつ最大では全てのビットが同時に変化する場合があり、ビットがスイッチングする際の電流が多くなり、電力消費が多くなる問題がある。
また、上記の特許文献1〜3の方法では、スイッチングするビットの数は減るものの、状態遷移を使用したりするので(例えば特許文献1の図3及び図4など参照)、必ず書き込んだ順番に読み出さないとデータの再生ができず、ランダムにデータアクセスすることができないという問題がある。
そこで、本発明は上記の問題に鑑み、連続的に送られてくる入力データについて入力データごとに変化するビット変化に基因して記憶装置等へのデータ書き込みや読み出し時にスイッチング動作が増加することにより消費電力が増大したり、伝送路上の信号線間で相互干渉が生じたりする不具合を低減することができるデータ処理装置、データ復元装置、データ処理方法及びデータ処理プログラムを提供することを目的とするものである。
本発明によるデータ処理装置は、現在出力しているnビットのデータと次に出力するnビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する手段と、検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定する手段と、判定の結果に基づき、前記現在出力しているnビットのデータが前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットを生成する手段と、前記判定の結果、ビット反転の数がn/2より多い場合には、前記次に出力するnビットのデータの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合は、前記次に出力するnビットのデータをそのまま出力する手段と、を具備したものである。
本発明のこのような構成によれば、例えば順次入力するデータについて、現在のデータに対して次のデータのビットの反転数が少なくなるようにデータ処理するので、記憶装置等にデータを格納する際にスイッチング動作により消費する電流を低減することが可能となる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することが可能となる。
本発明において、前記次に出力するnビットのデータに対して前記追加ビットを加えたデータを格納する手段をさらに具備したものである。
これにより、記憶装置にデータを格納する際にスイッチング動作により消費する電流を低減することができる。
本発明によるデータ復元装置は、前記データ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットと該追加ビットを除いたデータの各ビットとの排他的論理和をとり、元データを復元するものである。
本発明のこのような構成によれば、復元の際には、データのサイクルには依存せず、読み出し順はランダムであってもその読み出したデータを復元できる。また、記憶装置等から読み出す場合も、書き込んだ順番に依存しないので、記憶システム、伝送システム及び記録再生システム等のあらゆるシステムに応用することが可能である。
また、本発明によるデータ復元装置は、前記データ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットを除いたデータの各ビットについて1の補数の絶対値をとり、元データを復元するものである。
本発明のこのような構成によれば、復元の際には、データのサイクルには依存せず、読み出し順はランダムであってもその読み出したデータを復元できる。また、記憶装置等から読み出す場合も、書き込んだ順番に依存しないので、記憶システム、伝送システム及び記録再生システム等のあらゆるシステムに応用することが可能である。ソフトウェア的にかつ比較的簡単に復元できるので、特別なデータ復元装置を搭載しない機器にも利用可能である。
本発明によるデータ処理方法は、現在出力しているnビットのデータと次に出力するnビットのデータとを比較し、対応するビットごとに反転しているか否かを検出するステップと、検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定するステップと、判定の結果に基づき、前記現在出力しているnビットのデータが前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットを生成するステップと、前記判定の結果、ビット反転の数がn/2より多い場合には、前記次に出力するnビットのデータの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合は、前記次に出力するnビットのデータをそのまま出力するステップと、を備えている。
本発明のこのような方法によれば、例えば順次入力するデータについて、現在のデータに対して次のデータのビットの反転数が少なくなるようにデータ処理するので、記憶装置等にデータを格納する際にスイッチング動作により消費する電流を低減することが可能となる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することが可能となる。
本発明によるデータ処理プログラムは、コンピュータに、現在出力しているnビットのデータと次に出力するnビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する処理と、検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定する処理と、判定の結果に基づき、前記現在出力しているnビットのデータが前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットを生成する処理と、前記判定の結果、ビット反転の数がn/2より多い場合には、前記次に出力するnビットのデータの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合は、前記次に出力するnビットのデータをそのまま出力する処理と、を実行させることを特徴とする。
本発明のこのようなプログラムによれば、例えば順次入力するデータについて、現在のデータに対して次のデータのビットの反転数が少なくなるようにデータ処理するので、記憶装置等にデータを格納する際にスイッチング動作により消費する電流を低減することが可能となる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することが可能となる。
発明の実施の形態について図面を参照して説明する。
図1は本発明の実施例1のデータ処理装置の回路図を示している。
図1に示すデータ処理装置は、D−フリップフロップFF1-1,FF2-1,…FFn-1と、セレクタSL1,SL2,…SLnと、D−フリップフロップFF1-2,FF2-2,…FFn-2、FF(n+1)-2と、排他的論理和回路EX1,EX2,…EXnと、多数決回路MAJと、バッファアンプBU1,BU2,…BUn,BUn+1と、出力端子1,2,…n,n+1とを備えて構成されている。D−フリップフロップはいずれも、ディジタル信号が入力するD入力端子、クロック信号が入力するCL入力端子、ディジタル信号が出力するQ出力端子、及びその反転信号が出力する/Q出力端子を有している。いずれのD−フリップフロップのCL入力端子にも、一定周期の同じクロック信号が入力される。
D−フリップフロップFF1-1,FF2-1,…FFn-1は、nビットのデータの各ビットがパラレルに同時入力し、そのnビットの入力データの各ビットをクロック周期に応じた時間、保持して出力する機能を有する。
セレクタSL1,SL2,…SLnは、D−フリップフロップFF1-1,FF2-1,…FFn-1から出力されるnビットの正論理のビット出力Qとこれを反転した負論理のビット出力/Qの2つの出力を入力し、多数決回路MAJからの多数決判定結果をセレクト信号として用いていずれか一方の出力Q又は/Qを選択して出力するものである。
D−フリップフロップFF1-2,FF2-2,…FFn-2は、セレクタSL1,SL2,…SLnでそれぞれ選択されたビット出力をそれぞれクロック周期に応じた時間、保持して出力する機能を有する。D−フリップフロップFF(n+1)-2は、多数決回路MAJの判定結果を追加ビットとして保持する機能を有する。追加ビットは後述するように順次入力する前記nビットの入力データについて前のデータと次にデータとでnビット中のビット変化(反転) が多いか少ないかを示すフラグとして機能する。
バッファアンプBU1,BU2,…BUnは、D−フリップフロップFF1-2,FF2-2,…FFn-2からのnビットの出力データを出力端子1,2,…nに出力するための出力バッファとして機能する。バッファアンプBUn+1は、D−フリップフロップFF(n+1)-2からの追加ビットを追加ビット出力用の出力端子n+1に出力するための出力バッファである。
排他的論理和回路EX1,EX2,…EXnはそれぞれ、D−フリップフロップFF1-2,FF2-2,…FFn-2からの現在出力しているnビットのデータの各ビットと、D−フリップフロップFF1-1,FF2-1,…FFn-1からの次に出力するnビットのデータの各ビットとの排他的論理和をとることにより、前後のデータの対応するビットが互いに反転しているか否かを検出する機能を有する。
多数決回路MAJは、排他的論理和回路EX1,EX2,…EXnからの全ての排他的論理和の検出出力を入力し、検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否か、即ち反転ビット数がデータの全ビット数nの半分より多いか否かを判定する機能を有し、その判定結果を、前記現在出力しているnビットのデータが前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットとして出力する一方、前記判定結果をセレクト信号として用いてセレクタSL1,SL2,…SLnのそれぞれに入力する2つのフリップフロップ出力のうち非反転出力Qか反転出力/Qかを選択させるために使用する。
次に、図1の動作を、図2のフローチャートを参照して説明する。
D−フリップフロップFF1-2,FF2-2,…FFn-2ではそれぞれ、現在出力しているnビットのデータの各ビットを保持しており、前段のD−フリップフロップFF1-1,FF2-1,…FFn-1には、次に出力するnビットのデータが入力され、その入力データの各ビットが保持される(ステップS1)。そして、現在出力しているnビットのデータのそれぞれのビットと次に出力するnビットのデータのそれぞれのビットとを排他的論理和回路EX1,EX2,…EXnにて比較し排他的論理和をとることで、前後のデータの対応するビットが反転しているか否かを検出する(ステップS2)。
多数決回路MAJでは、排他的論理和回路EX1,EX2,…EXnで検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定する(ステップS3)。多数決回路MAJの判定の結果、ビット反転の数がn/2より多い場合には、追加ビット出力用のD−フリップフロップFF(n+1)-2には追加ビットとして‘1’を出力する一方(ステップS4)、セレクタSL1,SL2,…SLnが前記の判定の結果に基づいて前記次に出力するnビットのデータの全てのビットを反転させて後段のD−フリップフロップFF1-2,FF2-2,…FFn-2に出力する(ステップS5)。これにより、出力端子1,2,…nに出力する次の出力データが確定する(ステップS7)。
また、ステップS3で、ビット反転の数がn/2以下の場合は、追加ビット出力用のD−フリップフロップFF(n+1)-2には追加ビットとして‘0’を出力し(ステップS6)、セレクタSL1,SL2,…SLnは前記D−フリップフロップFF1-1,FF2-1,…FFn-1に保持している次に出力するnビットのデータの全てのビットを反転せずに後段のD−フリップフロップFF1-2,FF2-2,…FFn-2にそのまま出力する。これにより、出力端子n+1に出力する次の出力データが確定する(ステップS7)。
なお、多数決回路MAJの判定結果、即ち、反転しているか否かを示すフラグ(追加ビット)を出力する際には、確定したnビットの出力データに同期させて出力することになる。この同期については、セレクタSL1,SL2,…SLnにて選択された非反転出力Q若しくは反転出力/Qの各データビットは一旦D−フリップフロップFF1-2,FF2-2,…FFn-2にそれぞれ保持され、また多数決回路MAJからの判定出力である追加ビットは一旦D−フリップフロップFF(n+1)-2に保持されることで、データビットと追加ビットとの同期をとっている。
出力端子1,2,…n,n+1に出力される(n+1)ビットの出力データは、データ格納手段としての図示しない記憶装置に格納されたり、或いは、(n+1)本の信号線からなる伝送路上へ出力されたりする。
前後のビットの反転率が低減されることで、記憶装置へのデータの格納の際に、消費する電流を低減することができる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することができる。
また、記憶装置に格納された、或いは伝送先の受信バッファに取り込まれた、前後のデータのビットの反転数を少なくしたデータを、元のデータに復元する際には、データ復元装置において、追加ビットを加えたデータを入力し、その追加ビットと該追加ビットを除いたデータの各ビットとの排他的論理和をとることにより、元のデータを復元したり、或いは特別なデータ復元装置を搭載していない場合でも、追加ビットを加えたデータを入力し、その追加ビットを除いたデータの各ビットについて1の補数の絶対値をとり、元のデータを復元する。
次に、図1の装置の動作について具体的なデータ例を用いて説明する。
図3は、図1の装置において、n=8、即ち8ビットのデータを10個順次入力し、前後のデータの対応ビットの反転数を少なくするようにデータ処理(加工)する場合の動作を説明するための図である。
図3(a)で、サイクル(cycle)で示される縦軸は、入力データが順次入力される回数を示し、横軸は入力データの1ビット目(左方)から8ビット目(右方)までの各ビットを示している。網掛けになっている箇所が、前のサイクルのデータのビットに対して次のサイクルのデータのビットが反転していることを示しており、反転するビット(網掛け箇所)は合計で37ある。
図3(b)は、この図3(a)のcycle2以降について本発明による図2のデータ処理手法を用いてデータ処理した場合の、データビットを示している。このデータ処理済みのデータビットについても、網掛けになっている箇所が、前のデータのビットに対して次のデータのビットが反転していることを示している。出力ビットが1ビット増えるが、反転するビット(網掛け箇所)は合計で25となり、約30%反転率を低減することができる。
例えば、図3(a)で、cycle1の現データとその次のcycle2のデータについて見ると、1ビット目は1→0であるため、反転(網掛け)しており、2ビット目は1→1で変化なし、3ビット目は1→0で反転(網掛け)、4ビット目は0→1で反転(網掛け)しており、5ビット目は1→1で変化なし、6ビット目は0→1で反転(網掛け)、7ビット目は0→1で反転(網掛け)、8ビット目は1→0で反転(網掛け)している。従って、cycle2の反転数は、6ビットであり、全ビット数8の1/2を越えるので、図3(b)に示すように図1の多数決回路で追加ビット‘1’が生成されるとともに、図3(a)で示した8ビットデータ‘01011110’が反転されて、図3(b)に示すように‘10100001’となる。
そして、次のデータとして、図3(a)のcycle3のデータ‘10111000’が入力されると、これを前回の出力である図3(b)のcycle2のデータ‘10100001’と比較することになる。1ビット目は1→1で変化なし、2ビット目は0→0で変化なし、3ビット目は1→1で変化なし、4ビット目は0→1で反転(網掛け)、5ビット目は0→1で反転(網掛け)、6ビット目は0→0で変化なし、7ビット目は0→0で変化なし、8ビット目は1→0で反転(網掛け)している。従って、cycle3の反転数は、3ビットであり、全ビット数8の1/2以下であるので、図3(b)に示すように図1の多数決回路で追加ビット‘0’が生成されるとともに、図3(a)で示した8ビットデータ‘10111000’が反転されずに、そのまま出力され、図3(b)に示すように‘10111000’となる。
cycle4以降も同様に、前回の出力データと次に出力しようとする次のデータをビット比較し、ビット変化量が全体のビット数の1/2よりも多けれぱ出力データをビット反転し、ビット反転したことを追加ビットを1にすることで示す。なお、反転するビット(網掛け箇所)数が同数の場合は反転させない。
図4は図3の動作説明をタイミングチャート形式に表したものである。X1が本発明の手法を用いない場合(従来手法)の出力データの変化を示す。X2がX1の出力データに対して本発明の手法を適用した場合の出力データの変化を示す。出力データいずれも8ビットビットである。C1〜C10はデータのサイクル(cycle)を示す。
サイクルC1からC2に出力を変化させようとした場合、従来手法の場合では出力データが0xE9(11101001)→0x5E (01011110)と変化し、合計で6ビットが変化される。本発明の手法を適用した場合、6ビット>8ビット/2であるので、サイクルC2の出力データは0x5E(01011110)をビット反転した0xA1 (10100001)とする。追加ビットを1にすることで、このデータがビット反転されていることを示す。
次にサイクルC2からC3へ変化するときは、X2の前出力データ0xAl (10100001)と次出力データ0xB8(10111000)をビット比較する。ここでビット変化量は3ビットであるため、3ビット<8ビット/2であるので出力データはビット反転せずにそのまま出力する。ビット反転を行わないので追加ビットは0を出力する。サイクルC4以降についても同様である。
このように、サイクル毎に毎回、前回の出力と次の出力とを比較して、反転するビットが少なくなるように処理(加工)することで、ビット変化量を減らし、記憶装置等へのデータ格納の際に消費する電力を低減することができる。
また、記憶装置等から読み出す時は、追加したビットと各ビットとの排他的論理和をとれば、元データに復元でき、この復元の際には、データのサイクル(cycle)には依存せず、読み出し順はランダムであってもその読み出したデータを復元できる。
以上述べた実施例1によれば、現在出力しているnビットのデータと次に出力するnビットのデータにつき、この2つのデータの対応する前後のビットの反転率を低減することで、記憶装置等へのデータの格納の際に消費する電流を低減することができる。また、記憶装置等から読み出す場合も、書き込んだ順番に依存しないので、記憶システム、伝送システム及び記録再生システム等のあらゆるシステムに応用することが可能である。
次に、実施例1の図2で述べたと同様なデータ処理方法を、マイクロコンピュータのプログラムROMなど、読み出し専用の記憶装置に適用する場合について説明する。
図5は本発明の実施例2のプログラムデータ用のデータ処理方法に係るフローチャートを示している。ここでは、マイクロコンピュータのバイナリコードに図2のデータ処理方法を適用した場合について説明する。
先ず、プログラミング言語でプログラミングする(ステップS11)。次に、コンパイラによってプログラミング言語を‘01…’のような機械語に翻訳する(ステップS12)。そして翻訳された機械語‘01…’を、図2で述べたような本発明手法を用いて「現データと次データとの間で反転するビット数が少なくなるように」バイナリデータの変換を行い(ステップS13)、それをバイナリROMコードとしてプログラムROMに書き込む(ステップS14)。これによって、プログラムROMへのデータの格納の際に消費する電流を低減することが可能となる。
マイクロコンピュータを動作させるときは、ROMからCPUがプログラムデータを読んで、フラグとしての追加ビットに‘1’が立っていればプログラムデータを反転してRAM等に読み出し、追加ビットが‘0’ならばプログラムデータそのままRAM等に読み出して、実行することになる。
本発明は、記憶装置等へデータを格納する場合に限らず、記憶装置等からデータを読み出す場合や、伝送路上でデータを送受する場合などにも利用することができ、記憶システム、伝送システム及び記録再生システム等の種々のディジタル信号処理システムに応用することが可能である。
FF1-1,FF2-1,…FFn-1:D−フリップフロップ、SL1,SL2,…SLn:セレクタ、FF1-2,FF2-2,…FFn-2、FF(n+1)-2:D−フリップフロップ、EX1,EX2,…EXn:排他的論理和回路、MAJ:多数決回路、BU1,BU2,…BUn,BUn+1:バッファアンプ、1,2,…n,n+1:出力端子。
Claims (6)
- 現在出力しているnビットのデータと次に出力するnビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する手段と、
検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定する手段と、
判定の結果に基づき、前記現在出力しているnビットのデータが前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットを生成する手段と、
前記判定の結果、ビット反転の数がn/2より多い場合には、前記次に出力するnビットのデータの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合は、前記次に出力するnビットのデータをそのまま出力する手段と、
を具備したことを特徴とするデータ処理装置。 - 前記次に出力するnビットのデータに対して前記追加ビットを加えたデータを格納する手段をさらに具備したことを特徴とする請求項1に記載のデータ処理装置。
- 請求項1又は2に記載のデータ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットと該追加ビットを除いたデータの各ビットとの排他的論理和をとり、元データを復元するデータ復元装置。
- 請求項1又は2に記載のデータ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットを除いたデータの各ビットについて1の補数の絶対値をとり、元データを復元するデータ復元装置。
- 現在出力しているnビットのデータと次に出力するnビットのデータとを比較し、対応するビットごとに反転しているか否かを検出するステップと、
検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定するステップと、
判定の結果、ビット反転の数がn/2より多い場合には、前記次に出力するnビットのデータの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合は、前記次に出力するnビットのデータをそのまま出力するステップと、
前記判定の結果に基づき、前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットを生成するステップと、
を備えたことを特徴とするデータ処理方法。 - コンピュータに、
現在出力しているnビットのデータと次に出力するnビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する処理と、
検出したビット反転の数をカウントし、ビット反転の数がn/2より多いか否かを判定する処理と、
判定の結果、ビット反転の数がn/2より多い場合には、前記次に出力するnビットのデータの全てのビットを反転させて出力し、ビット反転の数がn/2以下の場合は、前記次に出力するnビットのデータをそのまま出力する処理と、
前記判定の結果に基づき、前記次に出力するnビットのデータに対して反転しているか否かを示す追加ビットを生成する処理と、
を実行させることを特徴とするデータ処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004235238A JP2006053770A (ja) | 2004-08-12 | 2004-08-12 | データ処理装置、データ復元装置、データ処理方法及びデータ処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004235238A JP2006053770A (ja) | 2004-08-12 | 2004-08-12 | データ処理装置、データ復元装置、データ処理方法及びデータ処理プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006053770A true JP2006053770A (ja) | 2006-02-23 |
Family
ID=36031210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004235238A Withdrawn JP2006053770A (ja) | 2004-08-12 | 2004-08-12 | データ処理装置、データ復元装置、データ処理方法及びデータ処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006053770A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008102705A (ja) * | 2006-10-18 | 2008-05-01 | Canon Inc | メモリアクセス制御回路及びその方法 |
JP2010536080A (ja) * | 2007-08-09 | 2010-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データをメモリに格納するときのエネルギー削減の方法 |
CN103761055A (zh) * | 2014-01-13 | 2014-04-30 | 联想(北京)有限公司 | 一种信息处理的方法及电子设备 |
-
2004
- 2004-08-12 JP JP2004235238A patent/JP2006053770A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008102705A (ja) * | 2006-10-18 | 2008-05-01 | Canon Inc | メモリアクセス制御回路及びその方法 |
JP2010536080A (ja) * | 2007-08-09 | 2010-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データをメモリに格納するときのエネルギー削減の方法 |
CN103761055A (zh) * | 2014-01-13 | 2014-04-30 | 联想(北京)有限公司 | 一种信息处理的方法及电子设备 |
CN103761055B (zh) * | 2014-01-13 | 2017-01-11 | 联想(北京)有限公司 | 一种信息处理的方法及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4700051B2 (ja) | 暗号装置及び暗号方法 | |
US8041856B2 (en) | Skip based control logic for first in first out buffer | |
JP4574994B2 (ja) | メモリ外付けマイコン | |
JP2006053770A (ja) | データ処理装置、データ復元装置、データ処理方法及びデータ処理プログラム | |
JP5384210B2 (ja) | データ送信装置、データ受信装置、及びデータ伝送システム | |
JP2007174312A (ja) | 符号化回路およびデジタル信号処理回路 | |
JP5061498B2 (ja) | ジッタ補正方法及び回路 | |
JP4567753B2 (ja) | パリティ生成回路、計数回路および計数方法 | |
JPH1083356A (ja) | ストアしたディジタル・データのエラーを隠す方法および装置 | |
KR20210073197A (ko) | 인버전 신호 생성 회로 | |
US5590371A (en) | Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip | |
JP4317738B2 (ja) | 平均値算出装置および平均値算出方法 | |
JP2006318002A (ja) | クロック分周回路 | |
KR100294770B1 (ko) | 반도체기억장치 | |
JP2009278394A (ja) | メッセージ送信回路及び半導体集積回路 | |
JP2004240299A (ja) | ハッシュ関数処理装置 | |
JP3001414B2 (ja) | 符号誤り訂正装置 | |
JP3225763B2 (ja) | 符号化装置および復号化装置 | |
JP2000278538A (ja) | 算術符号化・復号化装置および方法 | |
JP3152017B2 (ja) | 符号伝送装置 | |
CN114840175A (zh) | 一种实现取余运算的装置、方法及运算芯片 | |
JP3557366B2 (ja) | 大小比較方法および装置 | |
JP2004128758A (ja) | ノイズ低減装置 | |
WO2017030680A1 (en) | N-bit compare logic with single-ended inputs | |
JP2000165369A (ja) | 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |