JP2006049498A - Method of manufacturing connecting terminal - Google Patents
Method of manufacturing connecting terminal Download PDFInfo
- Publication number
- JP2006049498A JP2006049498A JP2004226979A JP2004226979A JP2006049498A JP 2006049498 A JP2006049498 A JP 2006049498A JP 2004226979 A JP2004226979 A JP 2004226979A JP 2004226979 A JP2004226979 A JP 2004226979A JP 2006049498 A JP2006049498 A JP 2006049498A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- mold
- terminal
- semiconductor element
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
Description
本発明は、接続端子の製造方法に係り、特に、半導体素子の電気的特性の検査を行う検査装置と半導体素子との間や、半導体素子と基板との間を電気的に接続する接続端子の製造方法に関する。 The present invention relates to a method for manufacturing a connection terminal, and in particular, a connection terminal for electrically connecting an inspection apparatus for inspecting electrical characteristics of a semiconductor element and a semiconductor element, or between a semiconductor element and a substrate. It relates to a manufacturing method.
一般的に、基板に半導体素子を実装する際には、基板又は半導体素子のどちらか一方に接続端子を設け、この接続端子により基板と半導体素子との間を電気的に接続する。この際、基板と半導体素子との間に熱膨張係数の差が存在し、温度変化が生じた場合には、基板と接続端子との間及び/又は半導体素子と接続端子との間の接続部分に応力が集中して、接続部分の信頼性が低下する。 Generally, when a semiconductor element is mounted on a substrate, a connection terminal is provided on either the substrate or the semiconductor element, and the substrate and the semiconductor element are electrically connected by the connection terminal. At this time, if there is a difference in thermal expansion coefficient between the substrate and the semiconductor element, and a temperature change occurs, a connection portion between the substrate and the connection terminal and / or between the semiconductor element and the connection terminal. The stress concentrates on the surface, and the reliability of the connection portion decreases.
そのため、接続端子は、熱膨張係数の差に起因する応力を緩和するためにバネ性を有した構成とする場合がある。このような接続端子には、S字形状のワイヤ状接続端子やカンチレバー形状の片持ち梁状接続端子等がある。また、これらのバネ性を有した接続端子は、半導体素子の電気的特性の検査を行う検査装置にも設けられており(例えば、検査装置のツールであるプローブカード)、近年の半導体素子の微細化に伴い、微細な形状とされた接続端子を精度良く形成することが望まれている。 For this reason, the connection terminal may have a spring property in order to relieve stress caused by the difference in thermal expansion coefficient. Examples of such connection terminals include S-shaped wire connection terminals and cantilever-shaped cantilever connection terminals. In addition, these spring-connected connection terminals are also provided in an inspection apparatus that inspects the electrical characteristics of a semiconductor element (for example, a probe card that is a tool for an inspection apparatus). With this trend, it is desired to accurately form a connection terminal having a fine shape.
図1及び図2を参照して、ワイヤ状接続端子16の製造方法について説明する。図1及び図2は、従来のワイヤ状接続端子の製造工程を示した図である。始めに、図1に示すように、ワイヤボンディング15を用いて、基板11上に設けられた各パッド12にS字状の金ワイヤ13を順次形成する。その後、図2に示すように、金ワイヤ13を覆うようにNi系のめっき膜14を設けることでワイヤ状接続端子16が形成される。Ni系のめっき膜14は、ワイヤ状接続端子16を適度な硬さにして、ワイヤ状接続端子16にバネ性を持たせるためのものである(例えば、特許文献1参照。)。
With reference to FIG.1 and FIG.2, the manufacturing method of the wire-
このような構成とされたワイヤ状接続端子16により、基板11と半導体素子(図示せず)とを接続することで、基板11と半導体素子との熱膨張係数の差により発生する応力を吸収することができる。
By connecting the
次に、図3乃至図8を参照して、従来の片持ち梁状接続端子30の製造方法について説明する。図3乃至図8は、従来の片持ち梁状接続端子の製造工程を示した図である。始めに、図3に示すように、パッド22を有した基板21に開口部23Aを有したレジスト膜23を形成する。次に、図4に示すように、レジスト膜23上に開口部23Aを露出する開口部24Aを有したレジスト膜24を形成する。
Next, a conventional method for manufacturing the
続いて、図5に示すように、開口部23A,24Aにめっき膜26を設け、めっき膜26とパッド22とを電気的に接続する。次に、図6に示すように、図5に示した構造体上に、めっき膜26の一部を露出する開口部27Aを有したレジスト膜27を形成する。次に、図7に示すように、開口部27Aにめっき膜28を設ける。このめっき膜28は、半導体素子(図示せず)と接続される部分である。その後、図8に示すように、レジスト膜23,24,27をレジスト剥離液により除去することで、バネ性を有したカンチレバー状の片持ち梁状接続端子30が形成される(例えば、特許文献2参照。)。
しかしながら、ワイヤ状接続端子16の場合には、ワイヤボンディング15により各パッド12にS字状の金ワイヤ13を順次形成するため、各金ワイヤ13の形状にバラツキが生じて、ワイヤ状接続端子16を介して基板11と半導体素子とを接続する場合やワイヤ状接続端子16を介して半導体素子と検査装置とを接続する場合において、電気的な接続の信頼性が低下してしまうという問題があった。また、各パッド12にS字状の金ワイヤ13を順次形成するため、ワイヤ状接続端子16の生産性が低下してしまうという問題があった。
However, in the case of the wire-
また、片持ち梁状接続端子30の場合には、一度に複数の片持ち梁状接続端子30を精度良く形成することができるが、片持ち梁状接続端子30を形成する際には、開口部を有した3層のレジスト膜23,24,27を形成する工程と、2度のめっき膜形成工程とが必要であるため、工程数が多くなり、生産性が低下するという問題があった。
Further, in the case of the
そこで本発明は、上述した問題点に鑑みなされたものであり、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法を提供することを目的とする。 Then, this invention is made in view of the problem mentioned above, and it aims at providing the manufacturing method of the connecting terminal which can improve the processing precision of a connecting terminal and can improve the productivity of a connecting terminal. To do.
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。 In order to solve the above-mentioned problems, the present invention is characterized by the following measures.
請求項1記載の発明では、段差を備え、バネ性を有した接続端子の製造方法において、前記接続端子の前記段差に対応した凹部を複数備えた金型に、レジスト膜を塗布するレジスト膜形成工程と、前記レジスト膜に前記金型を露出し、前記接続端子の形状に対応した開口部を形成する開口部形成工程と、電鋳法により前記開口部に露出された前記金型にめっき膜を形成するめっき膜形成工程とを有したことを特徴とする接続端子の製造方法により、解決できる。 According to the first aspect of the present invention, in the method of manufacturing a connection terminal having a step and having a spring property, a resist film is formed by applying a resist film to a mold having a plurality of recesses corresponding to the step of the connection terminal. A step of exposing the mold to the resist film and forming an opening corresponding to the shape of the connection terminal; and a plating film on the mold exposed to the opening by electroforming This can be solved by a method for manufacturing a connection terminal, characterized in that it has a plating film forming step of forming a film.
上記発明によれば、接続端子の段差に対応した凹部を備えた金型にレジスト膜を塗布し、金型を露出し、接続端子の形状に対応した開口部をレジスト膜に形成して、電鋳法により開口部に露出された金型に接続端子となるめっき膜を形成することにより、接続端子の加工精度を向上できると共に、従来よりも工程数を削減して、接続端子の生産性を向上させることができる。 According to the above invention, a resist film is applied to a mold having a recess corresponding to the step of the connection terminal, the mold is exposed, and an opening corresponding to the shape of the connection terminal is formed in the resist film. By forming a plating film to be a connection terminal on the mold exposed in the opening by casting, the processing accuracy of the connection terminal can be improved and the number of processes can be reduced compared to the conventional method, thereby improving the productivity of the connection terminal. Can be improved.
請求項2記載の発明では、前記凹部は、複数の深さの異なる溝部を有したことを特徴とする請求項1に記載の接続端子の製造方法により、解決できる。
The invention according to claim 2 can be solved by the method of manufacturing the connection terminal according to
上記発明によれば、凹部を複数の深さの異なる溝部を有した構成とすることで、接続端子に段差を設けることができる。 According to the said invention, a level | step difference can be provided in a connection terminal by setting it as the structure which has the groove part from which several depths differ in a recessed part.
請求項3記載の発明では、前記開口部は、レーザ描画法により形成されたことを特徴とする請求項1または2に記載の接続端子の製造方法により、解決できる。 According to a third aspect of the invention, the opening can be solved by the method for manufacturing a connection terminal according to the first or second aspect, wherein the opening is formed by a laser drawing method.
上記発明によれば、複数の深さの異なる溝部を有した凹部に設けられたレジスト膜に対して、開口部を精度良く形成することができる。 According to the said invention, an opening part can be accurately formed with respect to the resist film provided in the recessed part which has the groove part from which several depth differs.
請求項4記載の発明では、前記開口部は、露光現像によるフォトプロセスにより形成されたことを特徴とする請求項1または2に記載の接続端子の製造方法により、解決できる。 According to a fourth aspect of the present invention, the opening can be solved by the method for manufacturing a connection terminal according to the first or second aspect, wherein the opening is formed by a photo process by exposure and development.
上記発明によれば、複数の凹部に設けられたレジスト膜に対して、一括して精度良く開口部を形成することができる。 According to the above invention, it is possible to form the openings with high accuracy collectively for the resist film provided in the plurality of recesses.
本発明によれば、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, while being able to improve the processing precision of a connection terminal, the manufacturing method of the connection terminal which can improve the productivity of a connection terminal can be provided.
次に、図面に基づいて本発明の実施例を説明する。
(第1実施例)
始めに、図9及び図10を参照して、本発明の第1実施例による接続端子50について説明する。図9は、本発明の第1実施例による接続端子の側面図であり、図10は、図9に示した接続端子の平面図である。なお、図9において、X,X方向は、接続面55A,56Aの面方向を示しており、Z,Z方向は、X,X方向に直交する方向(支持部53,54の延在方向)を示している。
Next, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
First, the
接続端子50は、段差D1,D2を有しており、大略すると接続端子本体51と、基板用端子部55と、半導体素子用端子部56とを有した構成とされている。接続端子本体51はクランク状に形成されており、板部52と、支持部53,54とを有した構成とされている。板部52は、X,X方向に対して平行となるように配置されている。また、板部52は、所望の長さL2となるように構成されている。
The
支持部54は、板部52と直交するよう板部52の一方の端部に設けられている。支持部54は、板部52と基板用端子部55との間を支持するためのものである。この支持部54により、板部52と基板用端子部55との間には、段差D1が設けられている。段差D1は、例えば、200μm〜500μmの範囲内で適宜選択することができる。
The
支持部56は、板部52と直交するように板部52の他方の端部に設けられている。支持部56は、板部52と半導体素子用端子部56との間を支持するためのものである。この支持部56により、板部52と半導体素子用端子部56との間には、段差D2が設けられている。段差D2は、例えば、100μm〜250μmの範囲内で適宜選択することができる。
The
基板用端子部55は、基板65(図11参照)が接続される接続面55Aを有している。基板用端子部55は、接続面55AがX,X方向に対して平行となるよう支持部54に配設されている。基板用端子部55は、所望の長さL3となるように設定されている。
The
半導体素子用端子部56は、半導体素子60(図11参照)が接続される接続面56Aを有している。半導体素子用端子部56は、接続面56AがX,X方向に対して平行となるよう支持部53に配設されている。半導体素子用端子部56は、所望の長さL1となるように設定されている。
The semiconductor
上記構成とされた接続端子50の厚さM1は、例えば、10μm〜100μmの範囲内で適宜選択することができる。また、接続端子50の幅W1は、例えば、30μm〜100μmの範囲内で適宜選択することができる。接続端子50は、電鋳法により形成されためっき膜により構成されている。めっき膜の材料には、例えば、ニッケル、銅、金、銀、Ni系合金等を用いることができる。
The thickness M1 of the
図11は、第1実施例の接続端子により接続された基板と半導体素子との断面図である。図11に示すように、基板65の接続パッド68上に設けられたはんだボール69には、基板用端子部55が接続され、半導体素子用端子部56には、半導体素子60が接続されることで、接続端子50は基板65と半導体素子60との間を電気的に接続する。
FIG. 11 is a cross-sectional view of the substrate and the semiconductor element connected by the connection terminal of the first embodiment. As shown in FIG. 11, the
接続端子50は、クランク状の接続端子本体51に基板用端子部55及び半導体素子用端子部56が接続された構成とされているため、バネ性を有しており、基板65と半導体素子60との間の熱膨張係数の差により発生する応力を吸収することができる。
Since the
次に、図12及び図13を参照して、接続端子50を製造する際に用いる金型75について説明する。図12は、金型の平面図であり、図13は、図12に示した金型のA−A線方向の断面図である。なお、図12及び図13において、X,X方向は凹部74の長さ方向、Y,Y方向は凹部74の幅方向、W2は凹部74の幅(以下、幅W2とする)、L4はX,X方向に配設された凹部74の間隔(以下、間隔L4とする)、L5は第2の溝部77の長さ(以下、長さL5とする)、L6は第1の溝部76の長さ(以下、長さL6とする)、75Aは金型75の上面(以下、上面75Aとする)をそれぞれ示している。また、D3は金型75の上面75Aを基準にした際の第1の溝部76の深さ(以下、深さD3とする)、D4は第1の溝部76の底面76Aを基準にした際の第2の溝部77の深さ(以下、深さD4とする)、74a〜74dは、凹部74に露出された金型75の側面(以下、それぞれ側面74a〜74dとする)をそれぞれ示している。
Next, with reference to FIG.12 and FIG.13, the metal mold | die 75 used when manufacturing the connecting
金型75には、接続端子50の段差D1,D2に対応した凹部74が複数設けられている。凹部74は、第1の溝部76と、第1の溝部76とは深さの異なる第2の溝部77とにより構成されている。
The
第1の溝部76は、幅W2、長さL6、深さD3の溝部である。幅W2は、接続端子50の幅W1よりも大きくなるように構成されている(W2>W1)。第1の溝部76の長さL6は、接続端子50の板部52の長さL2と略等しくされている(L2=L6)。また、深さD3は、接続端子50の段差D1の大きさと略等しくなるように構成されている(D3=D1)。
The
第2の溝部77は、幅W2、長さL5、深さD4の溝部である。第2の溝部77の長さL5は、接続端子50の半導体素子用端子部56の長さL1よりも大きくなるよう構成されている(L5>L1)。また、深さD4は、接続端子50の段差D2の大きさと略等しくなるように構成されている(D4=D2)。
The
次に、上記構成とされた金型75を用いた本発明の第1実施例の接続端子50の製造方法について説明する。図14、図16、及び図18は、本発明の第1実施例の接続端子の製造工程を示した平面図であり、図15は、図14に示した接続端子の製造工程のA−A線方向の断面図であり、図17は、図16に示した接続端子の製造工程のA−A線方向の断面図である。また、図19は、図18に示した接続端子の製造工程のA−A線方向の断面図であり、図20は、接続端子が形成されたレジスト膜剥離処理後の金型の断面図であり、図21は、基板と金型に形成された接続端子とが接続された状態を示した断面図であり、図22は、金型及び接続端子が配設された基板の断面図である。なお、図14、図16、及び図18において、X,X方向は、凹部74の長さ方向、Y,Y方向は凹部74の幅方向をそれぞれ示している。
Next, a method for manufacturing the
図14及び図15に示すように、金型75にレジスト膜80を塗布する。レジスト膜80は、凹部74を埋め込むと共に、レジスト膜80の上面80Aが金型の上面75Aよりも上方となるような厚さに形成する。
As shown in FIGS. 14 and 15, a resist
続いて、図16及び図17に示すように、金型75を露出するよう接続端子50の形状に対応した開口部83をレジスト膜80に形成する。開口部83の幅は、接続端子50の幅W1と等しく、開口部83により第2の溝部77の底面77Aが露出された部分の長さはL1(半導体素子用端子部56の長さL1と等しい)、開口部83により第1の溝部76の底面76Aが露出された部分の長さがL2(板部52の長さL2と等しい)、開口部83により金型75の上面75Aが露出された部分の長さがL3(基板用端子部55の長さL3と等しい)となるように開口部83を有したレジスト膜80が形成されている。
Subsequently, as shown in FIGS. 16 and 17, an
また、開口部83と対向する金型75の側面74a,74b,75dには、レジスト膜80が設けられている。金型75の側面74a,74b,75dに設けられたレジスト膜80は、電鋳させた際に金型75の側面74a,74b,75dからめっき膜が析出することを防止するためのものである。
In addition, a resist
レジスト膜80に開口部83を形成する際には、レーザ描画を用いることができる。レーザ描画を用いることにより、深さの異なる第1及び第2の溝部76,77に設けられたレジスト膜80に対して精度良く開口部83を形成することができる。また、レジスト膜80に感光性材料を使用することにより、レーザ描画の代わりにフォトプロセスを用いて、複数の開口部83を一括して精度良く形成することができる。
When the
次に、図18及び図19に示すように、電鋳法を用いて、開口部83に露出された金型75からめっき膜を析出させる。これにより、接続端子本体51と、基板用端子部55と、半導体素子用端子部56とを有した接続端子50を、精度良く、一度に大量に形成することができる。電鋳は、めっき膜が厚さM1になるまで行われる。
Next, as shown in FIGS. 18 and 19, a plating film is deposited from the
電鋳とは、電気化学的に金属製品を作製する技術であり、より具体的には、電解浴の中で、電着させる金属をプラス、母型(金型)をマイナスとし、直流電流を流して、母型の表面に金属製品となるめっき膜を析出させ、このめっき膜を母型から剥がして金属製品を作製する方法である。接続端子50を構成するめっき膜の材料としては、ニッケル、銅、金、銀、Ni系合金等を用いることができる。また、ニッケルをめっき膜の材料として用いる場合には、電解浴として、例えば、スルファミン酸ニッケル浴を用いることができる。
Electroforming is a technique for producing metal products electrochemically. More specifically, in an electrolytic bath, the metal to be electrodeposited is positive, the master (mold) is negative, and direct current is reduced. This is a method of depositing a plating film to be a metal product on the surface of the mother mold and peeling the plating film from the mother mold to produce a metal product. As a material of the plating film constituting the
続いて、図20に示すように、レジスト膜80をレジスト剥離液により除去する。次に、図21に示すように、基板65のパッド68上に設けられたはんだボール69を溶融させ、はんだボール69と接続端子50の基板用端子部55とを接触させて、はんだボール69と基板用端子部55とを電気的に接続する。その後、図22に示すように、金型75から接続端子50が接続された基板65を離間させることで、基板65にバネ性を有した接続端子50を設けることができる。
Subsequently, as shown in FIG. 20, the resist
以上、説明したように接続端子50の段差に対応した凹部74を複数設けた金型75にレジスト膜80を塗布し、レーザ描画法またはフォトプロセスにより接続端子50の形状に対応した開口部83をレジスト膜80に形成し、その後、電鋳法により開口部83に露出された金型75上にめっき膜を形成することで、接続端子50の加工精度を向上できると共に、従来の片持ち梁状接続端子30を形成する場合と比較して工程数を削減し、一度に大量の接続端子50を形成して接続端子50の生産性を向上させることができる。また、このような接続端子50を用いて、半導体素子60と基板65とを接続することで、半導体素子60と基板65との間の電気的な接続の信頼性を向上させることができる。
As described above, the resist
なお、本実施例では、基板65に接続端子50を設け、接続端子50を介して半導体素子60と基板65とを電気的に接続する場合を例に挙げて説明したが、本実施例の接続端子50を半導体素子60の電気的特性の検査を行う検査装置に設けても良く、本実施例と同様な効果を得ることができる。また、半導体素子60に接続端子50を設け、接続端子50を介して半導体素子60と基板65とを接続させても良い。
In this embodiment, the case where the
(第2実施例)
図23及び図25を参照して、本発明の第2実施例による接続端子90について説明する。図23は、本発明の第2実施例による接続端子の斜視図であり、図24は、図23に示した接続端子の平面図である。また、図25は、接続端子を介して接続された基板及び半導体素子の断面図である。なお、図23において、Z,Z方向は、支持部94,95の延在方向を示している。
(Second embodiment)
A
接続端子90は、段差D5,D6を有しており、大略すると接続端子本体92と、基板用端子部91と、半導体素子用端子部96とを備えた構成とされている。
The
接続端子本体92は、スパイラル部93と、支持部94,95とを有した構成とされている。スパイラル部93は、幅W3を有し、スパイラル形状に構成されている。スパイラル部93の幅W3は、例えば、30μm〜100μmの範囲内で適宜選択することができる。スパイラル部93の外周側面には、Z,Z方向に延在する支持部94がスパイラル部93よりも上方側に位置するよう設けられている。支持部94は、基板用端子部91とスパイラル部93との間を支持するためのものである。また、スパイラル部93の内周側面には、Z,Z方向に延在する支持部95がスパイラル部93よりも下方側に位置するよう設けられている。支持部95は、スパイラル部93と半導体素子用端子部96との間を支持するためのものである。
The connection terminal
基板用端子部91は、接続面91Aを有しており、板状に構成されている。基板用端子部91は、図25に示すように、基板65と電気的に接続するためのものである。また、接続面91Aは、基板65に設けられたはんだボール69が接続される面である(図25参照)。基板用端子部91とスパイラル部93との間には、段差D5が設けられている。段差D5は、例えば、200μm〜500μmの範囲内で適宜選択することができる。なお、半導体素子60の電気的特性の検査を行う検査装置(図示せず)に接続端子90を適用する場合には、基板用端子部91が検査装置と電気的に接続される。
The
半導体素子用端子部96は、接続面96Aを有しており、円筒形状に構成されている。半導体素子用端子部96は、図25に示すように、半導体素子60と電気的に接続するためのものである。また、接続面96Aは、半導体素子60と接続される面である(図25参照)。半導体素子用端子部96とスパイラル部93との間には、段差D6が設けられている。段差D6は、例えば、100μm〜250μmの範囲内で適宜選択することができる。なお、半導体素子60の電気的特性の検査を行う検査装置(図示せず)に接続端子90を適用する場合にも、半導体素子用端子部96に半導体素子60が接続される。
The semiconductor
上記構成とされた接続端子90は、厚さM2とされている。厚さM2は、例えば、10μm〜100μmの範囲内で適宜選択することができる。接続端子90は、電鋳法により形成されためっき膜により構成されている。めっき膜の材料には、例えば、ニッケル、銅、金、銀、Ni系合金等を用いることができる。
The
次に、図26及び図27を参照して、接続端子90を製造する際に用いる金型105について説明する。図26は、第2実施例の金型の平面図であり、図27は、図26に示した金型のB−B線方向の断面図である。なお、図26及び図27において、R2は第1の円筒状溝部107の直径(以下、直径R2とする)、R3は第2の円筒状溝部108の直径(以下、直径R3とする)、W4は第1の円筒状溝部107に露出された金型105の面105Cの幅(以下、幅W4とする)、105aは第1の円筒状溝部107に露出された金型105の側面(以下、側面105aとする)、105bは第2の円筒状溝部108に露出された金型105の側面(以下、側面105bとする)をそれぞれ示している。
Next, with reference to FIG.26 and FIG.27, the metal mold | die 105 used when manufacturing the connecting
また、図27において、D7は、金型105の上面105Aを基準とした際の第1の円筒状溝部107の深さ(以下、深さD7とする)、D8は、第1の円筒状溝部107に露出された金型105の面105Bを基準にした際の第2の円筒状溝部108の深さ(以下、深さD8とする)をそれぞれ示している。
In FIG. 27, D7 is the depth of the first cylindrical groove 107 (hereinafter referred to as depth D7) when the
金型105には、接続端子90の段差に対応した凹部106が複数設けられている。凹部106は、第1の円筒状溝部107と、第2の円筒状溝部108とにより構成されている。第1及び第2の円筒状溝部107,108は、複数の深さの異なる溝部である。
The
第1の円筒状溝部107は、直径R2、深さD7の円筒形状の溝部である。直径R2は、半導体素子用端子部96の直径R1よりも大きくなるように構成されている(R2>R1)。また、深さD7は、接続端子90の段差D5の大きさと略等しくなるように構成されている(D7=D5)。
The first
第2の円筒状溝部108は、直径R3、深さD8の円筒形状をした溝部である。直径R3は、第1の円筒状溝部107の直径R2よりも小さくなるように構成されている(R2>R3)。また、深さD8は、接続端子90の段差D6と略同じ大きさとされている(D8=D6)。
The second
次に、上記金型105を用いて行われる本発明の第2実施例の接続端子90の製造方法について説明する。図28、図30、及び図33は、本発明の第2実施例の接続端子の製造工程を示した平面図であり、図29は、図28に示した接続端子の製造工程のB−B線方向の断面図であり、図31は、図30に示した接続端子の製造工程のB−B線方向の断面図であり、図32は、図30に示した接続端子の製造工程のC−C線方向の断面図である。また、図34は、図33に示した接続端子の製造工程のB−B線方向の断面図であり、図35は、図33に示した接続端子の製造工程のC−C線方向の断面図であり、図36は、レジスト剥離処理後の金型の断面図であり、図37は、接続端子にはんだボールが接触された際の金型と基板の断面図であり、図38は、接続端子が取り外された金型、及び接続端子が接続された基板の断面図である。なお、図36乃至図38においては、金型105のみB−B線方向の断面図として図示し、接続端子90については全体像が分かるように図示する。
Next, a method for manufacturing the
始めに、図28及び図29に示すように、金型105にレジスト膜110を塗布する。レジスト膜110は、凹部106を埋め込むと共に、金型105の上面105Aを覆うような厚さとされている。
First, as shown in FIGS. 28 and 29, a resist
続いて、図30乃至図32に示すように、接続端子90の形状に対応した開口部111をレジスト膜110に複数形成する。開口111は、半導体素子用端子部96の形状に対応した円筒状開口部112と、接続端子本体92の形状に対応したスパイラル状開口部113と、基板用端子部91の形状に対応した端子用開口部114とにより構成されている。
Subsequently, as shown in FIGS. 30 to 32, a plurality of
円筒状開口部112は、円筒形状に構成されており、円筒状開口部112の中心軸が第2の溝部108の中心軸と略一致すると共に、金型105の面105Cを露出するように形成されている。円筒状開口部112の直径R4は、第2の溝部108の直径R3よりも小さく、かつ半導体素子用端子部96の直径R1と略等しくなるようにされている(R1=R4<R3)。
The
また、金型105の側面105bには、レジスト膜110が設けられている。金型105の側面105bにレジスト膜110を設けることで、電鋳した際、金型105の側面105bからめっき膜が析出することを抑制することができる。このレジスト膜110の厚さW6は、例えば、2μm以上とすることができる。
A resist
スパイラル状開口部113は、スパイラル形状に構成されており、金型105の面105B,105Cの一部を露出するように形成されている。スパイラル部93に対応した溝部の幅W5は、面105Bの幅W4よりも小さく、かつスパイラル部93の幅W3と略等しくなるように構成されている(W3=W5<W4)。端子用開口部114は、金型105の上面105Aを露出するように形成されている。
The
このような開口部111をレジスト膜90に形成する際には、レーザ描画を用いることができる。レーザ描画を用いることにより、深さの異なる第1及び第2の溝部107,108に設けられたレジスト膜110に対して精度良く開口部111を形成することができる。また、レジスト膜90に感光性材料を使用することにより、レーザ描画の代わりにフォトプロセスを用いて、複数の開口部111を一括して精度良く形成することができる。
When the
次に、図33乃至図35に示すように、電鋳により開口部111に露出された金型105からめっき膜を析出させて、接続端子本体92と、基板用端子部91と、半導体素子用端子部96とを有した接続端子90を形成する。電鋳は、めっき膜が厚さM2となるまで行われる。接続端子90を構成するめっき膜の材料としては、ニッケル、銅、金、銀、Ni系合金等を用いることができる。また、ニッケルをめっき膜の材料として用いる場合には、電解浴として、例えば、スルファミン酸ニッケル浴を用いることができる。
Next, as shown in FIGS. 33 to 35, a plating film is deposited from the
続いて、図36に示すように、レジスト膜110をレジスト剥離液により除去する。次に、図37に示すように、基板65のパッド68上に設けられたはんだボール69(外部接続端子)を溶融させ、はんだボール69と接続端子90の基板用端子部91とを接触させて、はんだボール69と基板用端子部91とを電気的に接続する。その後、図38に示すように、金型105から接続端子90と接続された基板65を離間させることで、基板65に接続端子90を設けることができる。
Subsequently, as shown in FIG. 36, the resist
上記説明したように、接続端子90の段差に対応した凹部106を複数設けた金型105にレジスト膜110を塗布し、レーザ描画法またはフォトプロセスにより接続端子90の形状に対応した開口部111をレジスト膜110に形成し、その後、電鋳法により開口部111に露出された金型105上にめっき膜を形成することで、接続端子90の加工精度を向上できると共に、従来の片持ち梁状接続端子30を形成する場合と比較して工程数を削減し、一度に大量の接続端子90を形成して接続端子00の生産性を向上させることができる。また、このような接続端子90を用いて、半導体素子60と基板65とを接続することで、半導体素子60と基板65との間の電気的な接続の信頼性を向上させることができる。
As described above, the resist
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、接続端子は、バネ性を有しておれば良く、接続端子の形状は、第1及び第2実施例に示した接続端子50,90の形状に限定されない。また、第1及び第2実施例に示した金型75,105の代わりに、樹脂基材に凹部74又は凹部106を設け、電鋳に対応可能なめっき用シード層を表面に形成した凹部74又は凹部106を備えた樹脂基材を覆い、これを用いて、電鋳により接続端子50,90を形成しても良い。
The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Deformation / change is possible. In addition, the connection terminal should just have springiness, and the shape of a connection terminal is not limited to the shape of the
本発明は、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法に適用できる。 The present invention can be applied to a method of manufacturing a connection terminal that can improve the processing accuracy of the connection terminal and improve the productivity of the connection terminal.
11,21 基板
12,22 パッド
13 金ワイヤ
14 Ni系のめっき膜
15 ワイヤボンディング
16 ワイヤ状接続端子
23,24,27,80,110 レジスト膜
23A,24A,27A,83,111 開口部
26,28 めっき膜
30 片持ち梁状接続端子
50,90 接続端子
51,92 接続端子本体
52 板部
53,54,94,95 支持部
55,91 基板用端子部
55A,56A,91A,96A 接続面
56,96 半導体素子用端子部
60 半導体素子
68 接続パッド
69 はんだボール
74,106 凹部
74a〜74d,105a,105b 側面
75,105 金型
75A,80A 上面
76 第1の溝部
76A,77A 底面
77 第2の溝部
93 スパイラル部
105B,105C,105A 面
107 第1の円筒状溝部
108 第2の円筒状溝部
112 円筒状開口部
113 スパイラル状開口部
114 端子用開口部
D1,D2,D5,D6 段差
D3,D4,D7,D8 深さ
L1〜L6 長さ
M1,M2 厚さ
R1〜R4 直径
W1〜W6 幅
11, 21
Claims (4)
前記接続端子の前記段差に対応した凹部を複数備えた金型に、レジスト膜を塗布するレジスト膜形成工程と、
前記レジスト膜に前記金型を露出し、前記接続端子の形状に対応した開口部を形成する開口部形成工程と、
電鋳法により前記開口部に露出された前記金型にめっき膜を形成するめっき膜形成工程とを有したことを特徴とする接続端子の製造方法。 In the method of manufacturing a connection terminal having a step and having spring properties,
A resist film forming step of applying a resist film to a mold having a plurality of recesses corresponding to the steps of the connection terminals;
An opening forming step of exposing the mold to the resist film and forming an opening corresponding to the shape of the connection terminal;
And a plating film forming step of forming a plating film on the mold exposed in the opening by electroforming.
The method for manufacturing a connection terminal according to claim 1, wherein the opening is formed by a photo process by exposure and development.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226979A JP2006049498A (en) | 2004-08-03 | 2004-08-03 | Method of manufacturing connecting terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226979A JP2006049498A (en) | 2004-08-03 | 2004-08-03 | Method of manufacturing connecting terminal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049498A true JP2006049498A (en) | 2006-02-16 |
Family
ID=36027726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226979A Pending JP2006049498A (en) | 2004-08-03 | 2004-08-03 | Method of manufacturing connecting terminal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049498A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888953B2 (en) | 2008-05-19 | 2011-02-15 | Shinko Electric Industries Co., Ltd. | Probe card |
JP2015065484A (en) * | 2002-07-19 | 2015-04-09 | 富士機械製造株式会社 | Work system for substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211218A (en) * | 1991-08-26 | 1993-08-20 | Hughes Aircraft Co | Electrical connection provided with molded contact |
JP2001284421A (en) * | 2000-01-20 | 2001-10-12 | Advantest Corp | Contact structure |
JP2002252443A (en) * | 2001-02-23 | 2002-09-06 | Toshiba Chem Corp | Printed wiring board and manufacturing method thereof |
JP2003043064A (en) * | 2001-08-02 | 2003-02-13 | Micronics Japan Co Ltd | Metal mold for producing contact element and its production method, and producing method of contact element |
JP2003232809A (en) * | 1996-05-17 | 2003-08-22 | Formfactor Inc | Microelectronic contact structure and its manufacturing method |
-
2004
- 2004-08-03 JP JP2004226979A patent/JP2006049498A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211218A (en) * | 1991-08-26 | 1993-08-20 | Hughes Aircraft Co | Electrical connection provided with molded contact |
JP2003232809A (en) * | 1996-05-17 | 2003-08-22 | Formfactor Inc | Microelectronic contact structure and its manufacturing method |
JP2001284421A (en) * | 2000-01-20 | 2001-10-12 | Advantest Corp | Contact structure |
JP2002252443A (en) * | 2001-02-23 | 2002-09-06 | Toshiba Chem Corp | Printed wiring board and manufacturing method thereof |
JP2003043064A (en) * | 2001-08-02 | 2003-02-13 | Micronics Japan Co Ltd | Metal mold for producing contact element and its production method, and producing method of contact element |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015065484A (en) * | 2002-07-19 | 2015-04-09 | 富士機械製造株式会社 | Work system for substrate |
US7888953B2 (en) | 2008-05-19 | 2011-02-15 | Shinko Electric Industries Co., Ltd. | Probe card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129418B2 (en) | Suspension board with circuit and producing method thereof | |
JP2009055055A (en) | Method of manufacturing semiconductor device | |
JP2007059557A (en) | Semiconductor package and manufacturing method therefor | |
KR100394326B1 (en) | Semiconductor device, fabrication method thereof and metal substrate for use of the same | |
JP5948881B2 (en) | Lead frame for semiconductor devices | |
JPH01235170A (en) | Micro i/o pin and its manufacture | |
JP5333353B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
JP6492930B2 (en) | Lead frame for semiconductor device and manufacturing method thereof | |
JP4421550B2 (en) | Probes and probe cards | |
US7670874B2 (en) | Plated pillar package formation | |
JP2006049498A (en) | Method of manufacturing connecting terminal | |
CN116230552A (en) | Processing method of MLO (multilayer ceramic optical disc) for FCBGA (FCBGA) and product thereof | |
US5403466A (en) | Silver plating process for lead frames | |
JP2001035577A (en) | Electrical connector and manufacture thereof | |
US7061261B2 (en) | Semiconductor inspection device and method for manufacturing contact probe | |
JP2002260753A (en) | Manufacturing method of sheets with bumps | |
JP2005187921A (en) | Electromolding substrate, manufacturing method therefor and method for manufacturing plated layer | |
JP7059139B2 (en) | Manufacturing method of substrate for mounting semiconductor elements | |
TW201211545A (en) | A manufacturing method for probe | |
JP3993218B2 (en) | Manufacturing method of semiconductor device | |
JP6644978B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof | |
JP7145414B2 (en) | Lead frame and its manufacturing method, and semiconductor device and its manufacturing method | |
JP6493312B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
KR20060127499A (en) | Metal chip scale packaging | |
JP2644194B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070611 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100420 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100817 Free format text: JAPANESE INTERMEDIATE CODE: A02 |