JP2006042394A - Balanced high-frequency circuit - Google Patents
Balanced high-frequency circuit Download PDFInfo
- Publication number
- JP2006042394A JP2006042394A JP2005300648A JP2005300648A JP2006042394A JP 2006042394 A JP2006042394 A JP 2006042394A JP 2005300648 A JP2005300648 A JP 2005300648A JP 2005300648 A JP2005300648 A JP 2005300648A JP 2006042394 A JP2006042394 A JP 2006042394A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- circuit
- phase
- impedance
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、弾性表面波フィルタや高周波増幅器等の平衡型高周波デバイスを用いた平衡型高周波回路に関するものである。 The present invention relates to a balanced high-frequency circuit using a balanced high-frequency device such as a surface acoustic wave filter or a high-frequency amplifier.
近年、移動体通信の発展に伴い、使用されるデバイスの高性能化、小型化が期待されている。さらに、デバイス間のクロストークなどに対する雑音特性の良好化を目的として、RF段に使用されるフィルタや半導体素子の平衡化(バランス化)が進み、良好なバランス特性が求められている。フィルタに関しては、従来より、弾性表面波フィルタが広く用いられている。特に、縦モード型の弾性表面波フィルタはIDT電極の構成上、平衡−不平衡変換が容易に実現でき、平衡型入出力端子を有するRF段のフィルタとして、低ロス、高減衰、良好なバランス特性が期待されている。 In recent years, with the development of mobile communication, higher performance and smaller size of devices used are expected. Furthermore, for the purpose of improving noise characteristics against crosstalk between devices, etc., balancing (balancing) of filters and semiconductor elements used in the RF stage has progressed, and good balance characteristics are required. Conventionally, surface acoustic wave filters have been widely used for filters. In particular, the longitudinal mode type surface acoustic wave filter can easily realize balanced-unbalanced conversion due to the configuration of the IDT electrode, and has a low loss, high attenuation, and good balance as an RF stage filter having balanced input / output terminals. Characteristics are expected.
以下、従来の平衡型高周波デバイスについて説明する。図28に従来の平衡型高周波デバイス2801の構成を示す。平衡型高周波デバイス2801は、不平衡型入出力端子である入力端子INと、平衡型入出力端子である出力端子OUT1、OUT2とにより構成される。
Hereinafter, a conventional balanced high frequency device will be described. FIG. 28 shows a configuration of a conventional balanced high-
また、平衡型高周波デバイスにおいては、インピーダンス整合が必要とされる。図29に示すのは、整合回路を有する従来の平衡型高周波デバイスの構成の一例である。図29(a)において、平衡型高周波デバイス2901は、不平衡型入出力端子である入力端子INと、平衡型入出力端子である出力端子OUT1、OUT2とにより構成される。さらに、出力端子間には整合回路2902が接続される。また、図29(b)において、平衡型高周波デバイス2903は、不平衡型入出力端子である入力端子INと、平衡型入出力端子である出力端子OUT1、OUT2とにより構成される。さらに、出力端子OUT1、OUT2と接地面の間には整合回路2904、2905がそれぞれ接続される。このような整合回路に関しては、平衡型高周波デバイスと平衡型入出力端子の特性インピーダンスとの整合をとるために用いられていた。
In balanced high-frequency devices, impedance matching is required. FIG. 29 shows an example of the configuration of a conventional balanced high-frequency device having a matching circuit. In FIG. 29A, the balanced high-
このような平衡型高周波デバイスの一例として、従来の弾性表面波フィルタについて説明する。図30に示すのは、平衡型入出力端子を有する弾性表面波フィルタ3001の構成図である。図30において、弾性表面波フィルタ3001は、圧電基板3002上に、第1、第2、第3のインターディジタルトランスデューサ電極(以下、IDT電極とする)3003、3004、3005と第1、第2の反射器電極3006、3007とにより構成される。第1のIDT電極3003の一方の電極指は出力端子OUT1に接続され、第1のIDT電極3003の他方の電極指は出力端子OUT2に接続される。また、第2、第3のIDT電極3004、3005の一方の電極指を入力端子INに接続し、他方を接地する。以上の構成とすることにより、不平衡型−平衡型入出力端子を有する弾性表面波フィルタを実現することができる。また、図30の弾性表面波フィルタにおいて、入出力端子のインピーダンスはそれぞれ50Ωと設計されている。
A conventional surface acoustic wave filter will be described as an example of such a balanced high-frequency device. FIG. 30 is a configuration diagram of a surface
また、整合回路を有する平衡型高周波デバイスの一例として、従来の弾性表面波フィルタについて説明する。図31に示すのは、整合回路を有する弾性表面波フィルタ3101の構成図である。図31において、弾性表面波フィルタ3101は、圧電基板3102上に、第1、第2、第3のインターディジタルトランスデューサ電極(以下、IDT電極とする)3103、3104、3105と第1、第2の反射器電極3106、3107とにより構成される。第1のIDT電極3103は2つの分割IDT電極に分割され、第1の分割IDT電極3108の一方の電極指は出力端子OUT1に接続され、第2の分割IDT電極3109の一方の電極指は出力端子OUT2に接続され、第1、第2の分割IDT電極の他方の電極指は電気的に接続される。また、第2、第3のIDT電極3104、3105の一方の電極指は入力端子INに接続され、他方は接地される。さらに、出力端子間には、整合回路としてインダクタ3110が接続されている。以上の構成とすることにより、不平衡型−平衡型入出力端子を有する弾性表面波フィルタを実現することができる。また、図31の弾性表面波フィルタにおいて、入出力端子のインピーダンスは入力側が50Ω、出力側が150Ωと設計されており、インピーダンス変換の機能を有する。
A conventional surface acoustic wave filter will be described as an example of a balanced high-frequency device having a matching circuit. FIG. 31 is a configuration diagram of a surface
図32に示すのは、図30で示した従来の900MHz帯の弾性表面波フィルタの特性図である。図32において、(a)は通過特性であり、(b)は通過帯域(925MHzから960MHzまで)における振幅バランス特性であり、(c)は通過帯域における位相バランス特性である。図32より、通過帯域において、振幅バランス特性は−0.67dB〜+0.77dB、位相バランス特性は−6.3°〜+9.4°と大きく劣化している。 FIG. 32 is a characteristic diagram of the conventional 900 MHz band surface acoustic wave filter shown in FIG. In FIG. 32, (a) is a pass characteristic, (b) is an amplitude balance characteristic in a pass band (925 MHz to 960 MHz), and (c) is a phase balance characteristic in the pass band. From FIG. 32, in the pass band, the amplitude balance characteristic is greatly degraded from −0.67 dB to +0.77 dB, and the phase balance characteristic is significantly degraded from −6.3 ° to + 9.4 °.
ここで、振幅バランス特性とは、入力端子INと出力端子OUT1との信号振幅と、入力端子INと出力端子OUT2との信号振幅との振幅差を表したものであり、この値が零となればバランス特性の劣化はない。また、位相バランス特性とは、入力端子INと出力端子OUT1との信号位相と、入力端子INと出力端子OUT2との信号位相との位相差の180°からのずれを表したものであり、この値が零となればバランス特性の劣化はない。 Here, the amplitude balance characteristic represents the amplitude difference between the signal amplitude of the input terminal IN and the output terminal OUT1 and the signal amplitude of the input terminal IN and the output terminal OUT2, and this value cannot be zero. There is no deterioration of the balance characteristics. The phase balance characteristic represents a deviation from 180 ° of the phase difference between the signal phase of the input terminal IN and the output terminal OUT1 and the signal phase of the input terminal IN and the output terminal OUT2. If the value is zero, there is no deterioration of the balance characteristic.
しかしながら、上述の平衡型高周波デバイス、及びその一例として説明した弾性表面波フィルタにおいては、重要な電気的特性の一つであるバランス特性の劣化が大きいという課題があった。 However, the above-described balanced high-frequency device and the surface acoustic wave filter described as an example thereof have a problem that the balance characteristic, which is one of important electrical characteristics, is greatly deteriorated.
本発明では、平衡型高周波デバイスに関して、劣化原因を考察することによりバランス特性の改善手法を導き、良好なバランス特性を有する平衡型高周波回路を提供することを目的とするものである。 An object of the present invention is to provide a balanced high-frequency circuit having a good balance characteristic by deriving a method for improving the balance characteristic by considering the cause of deterioration of the balanced high-frequency device.
上述した課題を解決するために、第1の本発明は、第1の平衡型端子を有するフィルタと第2の平衡型端子を有するデバイスとを前記第1、第2の平衡型端子を介して接続する平衡型伝送線路の間に接続される平衡型高周波回路であって、
前記第1の平衡型端子と接続される平衡型入力端子と、
前記第2の平衡型端子と接続される平衡型出力端子と、
前記平衡型入力端子間または前記平衡型出力端子間の少なくとも一方の端子間に電気的に接続された位相回路を備え、
前記位相回路は、前記平衡型伝送線路を流れる信号の差動信号成分に対して所定の周波数に対して接地面に対して並列共振する並列共振回路であり、前記並列共振回路は、少なくとも3つのリアクタンス素子により構成されており、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面との間に第1のリアクタンス素子が接続されており、前記平衡型入力端子の他方または前記平衡型出力端子の他方と接地面との間に第2のリアクタンス素子が接続されており、前記平衡型入力端子間または前記平衡型出力端子間に第3のリアクタンス素子が接続されており、前記第1、第2のリアクタンス素子のインピーダンスの虚数部と前記第3のリアクタンス素子のインピーダンスの虚数部との極性が異なり、前記信号の同相信号成分に関しては、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面とのインピーダンス、及び前記平衡型入力端子の他方または前記平衡型出力端子の他方と接地面とのインピーダンスは、前記第1の平衡型端子あるいは前記第2の平衡型端子の特性インピーダンスの2倍以下であり、前記信号の同相信号成分を低減する平衡型高周波回路である。
In order to solve the above-described problem, the first aspect of the present invention provides a filter having a first balanced terminal and a device having a second balanced terminal via the first and second balanced terminals. A balanced high-frequency circuit connected between the balanced transmission lines to be connected,
A balanced input terminal connected to the first balanced terminal;
A balanced output terminal connected to the second balanced terminal;
A phase circuit electrically connected between at least one of the balanced input terminals or between the balanced output terminals;
The phase circuit is a parallel resonant circuit that resonates in parallel with a ground plane with respect to a predetermined frequency with respect to a differential signal component of a signal flowing through the balanced transmission line, and the parallel resonant circuit includes at least three A first reactance element is connected between one of the balanced input terminals or one of the balanced output terminals and a ground plane, and the other of the balanced input terminals or the A second reactance element is connected between the other of the balanced output terminals and the ground plane, and a third reactance element is connected between the balanced input terminals or between the balanced output terminals, The imaginary part of the impedance of the first and second reactance elements and the imaginary part of the impedance of the third reactance element are different in polarity, and the in-phase signal component of the signal is Then, the impedance of one of the balanced input terminals or one of the balanced output terminals and the ground plane, and the impedance of the other of the balanced input terminals or the other of the balanced output terminals and the ground plane are: It is a balanced high-frequency circuit that reduces the in-phase signal component of the signal by being not more than twice the characteristic impedance of the first balanced terminal or the second balanced terminal.
第2の本発明は、前記信号の同相信号成分の接地面に対するインピーダンスが、前記第1の平衡型端子あるいは前記第2の平衡型端子の特性インピーダンスの0.5倍以下である第1の本発明の平衡型高周波回路である。 In the second aspect of the present invention, the impedance of the in-phase signal component of the signal with respect to the ground plane is 0.5 times or less the characteristic impedance of the first balanced terminal or the second balanced terminal. It is a balanced high-frequency circuit of the present invention.
第3の本発明は、第1の平衡型端子を有するフィルタと第2の平衡型端子を有するデバイスとを前記第1、第2の平衡型端子を介して接続する平衡型伝送線路の間に接続される平衡型高周波回路であって、
前記第1の平衡型端子と接続される平衡型入力端子と、
前記第2の平衡型端子と接続される平衡型出力端子と、
前記平衡型入力端子間または前記平衡型出力端子間の少なくとも一方の端子間に電気的に接続された位相回路を備え、
前記位相回路は、前記平衡型伝送線路を流れる信号の同相信号成分に対して所定の周波数に対して接地面に対して直列共振する直列共振回路であり、前記直列共振回路は、少なくとも3つのリアクタンス素子により構成されており、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面との間に第1、及び第2のリアクタンス素子が接続されており、前記第1、及び第2のリアクタンス素子の接続点と接地面との間に第3のリアクタンス素子が接続されており、前記第1、第2のリアクタンス素子のインピーダンスの虚数部と前記第3のリアクタンス素子のインピーダンスの虚数部との極性が異なり、前記信号の差動信号成分に関しては、前記第1、及び第2のリアクタンス素子の間に仮想接地面が形成され、前記第1、及び第2のリアクタンス素子のインピーダンスを大きくすることにより、前記平衡型入力端子の一方または前記平衡型出力端子の一方と前記仮想接地面とのインピーダンス、及び前記平衡型入力端子の他方または前記平衡型出力端子の他方と前記接地面とのインピーダンスが大きく設定される構成であって、前記直列共振回路により前記信号の同相信号成分を低減する平衡型高周波回路である。
According to a third aspect of the present invention, there is provided a balanced transmission line connecting a filter having a first balanced terminal and a device having a second balanced terminal via the first and second balanced terminals. A balanced high-frequency circuit connected,
A balanced input terminal connected to the first balanced terminal;
A balanced output terminal connected to the second balanced terminal;
A phase circuit electrically connected between at least one of the balanced input terminals or between the balanced output terminals;
The phase circuit is a series resonance circuit that resonates in series with a ground plane with respect to a predetermined frequency with respect to an in-phase signal component of a signal flowing through the balanced transmission line, and the series resonance circuit includes at least three series resonance circuits. The first and second reactance elements are connected between one of the balanced input terminals or one of the balanced output terminals and a ground plane. A third reactance element is connected between the connection point of the second reactance element and the ground plane, and the imaginary part of the impedance of the first and second reactance elements and the impedance of the third reactance element With respect to the differential signal component of the signal, a virtual ground plane is formed between the first and second reactance elements, the polarity of the imaginary part is different, and the first and second The impedance of one of the balanced input terminals or one of the balanced output terminals and the virtual ground plane and the other of the balanced input terminals or the balanced output terminal Is a balanced high-frequency circuit that reduces the in-phase signal component of the signal by the series resonance circuit.
以上の説明から明らかなように、本発明は、良好なバランス特性を有する平衡型高周波回路を提供することができる。 As is apparent from the above description, the present invention can provide a balanced high-frequency circuit having a good balance characteristic.
以下に、本発明にかかる平衡型高周波回路と、その本発明に関連する平衡型高周波デバイスの各種実施の形態を図面を参照して説明する。 Hereinafter, various embodiments of a balanced high-frequency circuit according to the present invention and a balanced high-frequency device related to the present invention will be described with reference to the drawings.
(実施の形態1)
以下、本発明の実施の形態1の平衡型高周波デバイスについて図面を参照して説明する。図1に本発明の実施の形態1の平衡型高周波デバイス101の構成を示す。図1において、平衡型高周波デバイス101は、平衡型素子102と位相回路103とにより構成される。また、平衡型素子102において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路103が接続される。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスを実現することができる。
(Embodiment 1)
Hereinafter, the balanced high-frequency device according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of a balanced high-
まず、平衡型高周波デバイスのバランス特性劣化原因に関して、弾性表面波フィルタを用いて考察を行う。図30に示す従来の弾性表面波フィルタ201に関しては、バランス特性が劣化するという課題があった。ここでは、図2に示す構成にてバランス特性の解析を行った。図2において、弾性表面波フィルタ201は、バランス特性の劣化のない理想的な弾性表面波フィルタ202と容量成分203、204とにより構成される。理想的な弾性表面波フィルタ202の入力側と出力側の間に容量成分203、204を接続することにより、弾性表面波フィルタ201の寄生成分による結合を仮定している。
First, the cause of the deterioration of the balance characteristics of the balanced high-frequency device will be discussed using a surface acoustic wave filter. The conventional surface
図3に、これらの容量成分203、204を0.1pFした時のフィルタ特性を示す。図3に関して、(a)は通過帯域における振幅バランス特性であり、(b)は通過帯域における位相バランス特性である。図3のバランス特性の解析結果は、図32で示した従来の弾性表面波フィルタの実測特性と、バランス特性劣化の傾向として非常によく一致している。よって、バランス特性の劣化に関しては、平衡型素子の入力端子と出力端子との結合が主要因と考えられる。
FIG. 3 shows filter characteristics when these
次に、本発明の実施の形態1における平衡型高周波デバイスの動作について図面を用いて説明する。図4に示すのは、本発明の実施の形態1における平衡型高周波デバイス101の動作概略を示すものである。平衡型高周波デバイス101のバランス特性の劣化に関しては入力端子と出力端子との間の寄生成分による結合が主要因として考えられる。このことは、平衡型入出力端子を流れる信号成分を、同相信号成分と差動信号成分とを用いて表すことにより説明できると考えた。即ち、入力端子INから入力される信号成分iは、平衡型素子102により差動信号成分id1、id2として差動出力される。しかしながら、寄生成分による結合は出力端子OUT1、OUT2のそれぞれに差動化されずに同相信号成分ic1、ic2として重畳することになり、この同相信号成分ic1、ic2がバランス特性劣化の原因となる。
Next, the operation of the balanced high-frequency device according to
よって、本発明の実施の形態では、位相回路103が所定の周波数において共振回路として動作して平衡型素子102から出力端子側をみた同相信号成分ic1、ic2のインピーダンスを平衡型素子102から出力端子側をみた差動信号成分id1、id2のインピーダンスよりも低くすることにより、同相信号成分ic1、ic2を低減することができる。
Therefore, in the embodiment of the present invention, the
以上説明したように、本発明の平衡型高周波デバイス101は、位相回路103を用いて同相信号成分ic1、ic2を低減することにより、バランス特性の優れた平衡型高周波デバイスを実現することができる。
As described above, the balanced high-
なお、本実施の形態では、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2であり、出力端子間には位相回路103が接続されるとして説明したが、これに限らない。入力側の端子は平衡型入出力端子である入力端子であり、出力側の端子は不平衡型入出力端子である出力端子であり、入力端子間には位相回路103が接続されていても構わない。
In this embodiment, the input terminal is the input terminal IN which is an unbalanced input / output terminal, and the output terminal is the output terminals OUT1 and OUT2 which are balanced input / output terminals. In the above description, the
(実施の形態2)
以下、本発明の実施の形態2の平衡型高周波デバイスについて図面を参照して説明する。図5に本発明の実施の形態2の平衡型高周波デバイス501の構成を示す。図5において、平衡型高周波デバイス501は、平衡型素子502と位相回路503、504とにより構成される。また、平衡型素子502において、入力側の端子は平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。以上の構成とすることにより平衡型−平衡型入出力端子を有する平衡型高周波デバイスを実現することができる。
(Embodiment 2)
Hereinafter, a balanced high-frequency device according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 5 shows the configuration of a balanced high-
本発明の平衡型高周波デバイス501においても、位相回路503が所定の周波数において共振回路として動作して平衡型素子502から入力端子側をみた同相信号成分ic1、ic2のインピーダンスを平衡型素子502から入力端子側をみた差動信号成分id1、id2のインピーダンスよりも低くして、位相回路504が所定の周波数において共振回路として動作して平衡型素子502から出力端子側をみた同相信号成分ic1、ic2のインピーダンスを平衡型素子502から出力端子側をみた差動信号成分id1、id2のインピーダンスよりも低くすることにより、同相信号成分ic1、ic2を低減し、バランス特性の優れた平衡型高周波デバイスを実現できるものである。
Also in the balanced high-
(実施の形態3)
以下、本発明の実施の形態3の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路として、より具体的な回路構成を示す。図6に本発明の実施の形態2の平衡型高周波デバイス601の構成を示す。図6において、平衡型高周波デバイス601は、平衡型素子602と位相回路603とにより構成される。また、平衡型素子602において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、位相回路603は伝送線路604により構成され、出力端子間に配置される。伝送線路604の長さはλ/2(ここで、λは波長)であり、その位相変化量は180°である。また、ここで、λは通過帯域内、或いは通過帯域近傍の周波数に対する長さである。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスを実現することができる。
(Embodiment 3)
Hereinafter, a balanced high-frequency device according to a third embodiment of the present invention will be described with reference to the drawings. Here, a more specific circuit configuration is shown as the phase circuit. FIG. 6 shows the configuration of a balanced high-
次に、図面を用いて、平衡型高周波デバイス601の動作を説明する。図7(a)に示すように、入力端子INから平衡型素子602に信号成分iが入力されると、平衡型素子からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。出力端子間に配置された伝送線路604は同相信号成分ic1、ic2と差動信号成分id1、id2に対して、それぞれ異なる動作となる。即ち、同相信号成分ic1、ic2に関しては、図7(b)に示すように、出力端子OUT1、OUT2のそれぞれに先端開放のλ/4線路が接続された構成となって直列共振回路として動作して、出力端子の接地面に対するインピーダンスはショートに近づき、同相信号成分ic1、ic2が出力端子OUT1、OUT2に伝達されることはない。
Next, the operation of the balanced high-
また、差動信号成分id1、id2に関しては、伝送線路604の中点で仮想接地面が設けられるため出力端子OUT1、OUT2のそれぞれに先端短絡のλ/4線路が接続された構成となって並列共振回路として動作して、出力端子の接地面に対するインピーダンスはオープンに近づき、差動信号成分id1、id2は出力端子OUT1、OUT2に伝達される。
Further, regarding the differential signal components id1 and id2, since a virtual ground plane is provided at the midpoint of the
以上説明したように、本発明の実施の形態3における平衡型高周波デバイスは、位相回路として伝送線路604を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイスを実現できるものである。
As described above, the balanced high-frequency device according to the third embodiment of the present invention can reduce in-phase signal components by using the
なお、本実施の形態においては、位相回路を伝送線路にて構成しているが、この構成はこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。 In this embodiment, the phase circuit is configured by a transmission line. However, this configuration is not limited to this, and the same effect as the present invention can be obtained if the configuration operates as a phase circuit. It is done.
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しても構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
なお、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。 In this embodiment, the input terminal is described as an unbalanced type and the output terminal is described as a balanced type. However, the input terminal may be a balanced type and the output terminal may be an unbalanced type. Further, both the input terminal and the output terminal may be balanced.
(実施の形態4)
以下、本発明の実施の形態4の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路として、より具体的な回路構成を示す。図8に本発明の実施の形態4の平衡型高周波デバイスの構成を示す。図8において、平衡型高周波デバイス801は、平衡型素子802と位相回路803とにより構成される。また、平衡型素子802において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。
(Embodiment 4)
Hereinafter, a balanced high-frequency device according to a fourth embodiment of the present invention will be described with reference to the drawings. Here, a more specific circuit configuration is shown as the phase circuit. FIG. 8 shows the configuration of a balanced high-frequency device according to the fourth embodiment of the present invention. In FIG. 8, the balanced high-
位相回路803は、インピーダンス素子804、805、806により構成される。この時、出力端子OUT1、OUT2はそれぞれインピーダンス素子804、805を介して接地され、インピーダンス素子806は出力端子間に接続され、位相回路803は出力端子間に接続される構成となる。ここで、インピーダンス素子804と805のインピーダンスは実質上同じ値であり、また、インピーダンス素子806のインピーダンスの虚数部は、インピーダンス素子804、805のインピーダンスの虚数部と極性が逆となる。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスが得られる。
The
次に、具体的なインピーダンス素子を用いて、本発明の実施の形態4における平衡型高周波デバイスの動作について説明する。図9は、本発明の実施の形態4における平衡型高周波デバイスの動作説明図である。図9(a)に示すように位相回路901はコンデンサ902、903、インダクタ904とにより構成される。図9(a)に示すように、入力端子INから平衡型素子802に信号成分iが入力されると、平衡型素子からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。ここで、出力端子間に接続されるインダクタ904は差動信号成分id1、id2に関して仮想接地点905を形成する。
Next, the operation of the balanced high-frequency device according to Embodiment 4 of the present invention will be described using specific impedance elements. FIG. 9 is an operation explanatory diagram of the balanced high-frequency device according to the fourth embodiment of the present invention. As shown in FIG. 9A, the
図9(b)に差動信号成分id1、id2に関する位相回路901の等価回路を示す。差動信号成分id1、id2に関して、インダクタ904は仮想接地点905を形成するので、出力端子OUT1では、コンデンサ902とインダクタ904の一部とが、出力端子OUT2ではコンデンサ903とインダクタ904の一部とが、接地面に対して並列共振回路を形成することになり、この並列共振周波数を通過帯域内、或いは通過帯域近傍となるように設計することにより、所定の周波数の差動信号成分id1、id2は、接地面に対してインピーダンスが無限大に近づき、接地面に短絡されることなく出力端子に伝達される。即ち、差動信号成分に関しては、図7(c)で示した動作と実質上同じになる。図9(c)に同相信号成分ic1、ic2に関する位相回路901の等価回路を示す。同相信号成分に関しては、OUT1とOUT2とはほぼ同電位となり、インダクタンス904は同相信号成分ic1、ic2に関しては仮想接地点を形成することがなく、OUT1とOUT2とは実質上オープンとなる。ここでインダクタ904の一部とは、仮想接地点905までのことを意味する(図9(b)参照)。
FIG. 9B shows an equivalent circuit of the
よって、平衡型入出力端子OUT1、OUT2と接地面との間に配置されるインピーダンス素子としてのコンデンサ902、903のインピーダンスを十分小さい値に設計することにより、同相信号成分ic1、ic2は接地面に短絡され、平衡型入出力端子に伝達されることはない。
Therefore, by designing the impedances of the
また、本発明の実施の形態4における位相回路は、図10に示す構成でもよい。図10は、本発明の実施の形態4における平衡型高周波デバイスの動作説明図である。図10(a)に示すように位相回路1001はインダクタ1002、1003、コンデンサ1004とにより構成される。図10(a)に示すように、入力端子INから平衡型素子802に信号成分iが入力されると、平衡型素子からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。ここで、出力端子間に接続されるコンデンサ1004は差動信号成分id1、id2に関して仮想接地点1005を形成する。
Further, the phase circuit according to Embodiment 4 of the present invention may have the configuration shown in FIG. FIG. 10 is an operation explanatory diagram of the balanced high-frequency device according to the fourth embodiment of the present invention. As shown in FIG. 10A, the
図10(b)に差動信号成分id1、id2に関する位相回路1001の等価回路を示す。図10(b)に示すように、差動信号成分id1、id2に関しては、コンデンサ1004は差動信号成分id1、id2に関して仮想接地点1005を形成するので、出力端子OUT1側では、インダクタ1002とコンデンサ1004の一部とが、出力端子OUT2側では、インダクタ1003とコンデンサ1004の一部とが、接地面に対して並列共振回路を形成することになり、この並列共振周波数が通過帯域内、或いは通過帯域近傍となるように設計することにより、所望周波数の差動信号成分id1、id2は、接地面に対するインピーダンスが無限大に近づき、接地面に短絡されることなく出力端子に伝達される。即ち、差動信号成分id1、id2に関しては、図7(c)で示した動作と実質上同じになる。図10(c)に同相信号成分ic1、ic2に関する位相回路1001の等価回路を示す。同相信号成分に関しては、OUT1とOUT2とはほぼ同電位となり、コンデンサ1004は同相信号成分ic1、ic2に関しては仮想接地点を形成することがなく、OUT1とOUT2とは実質上オープンとなる。ここで、コンデンサ1004の一部とは、仮想接地点までを意味する(図10(b)参照)。
FIG. 10B shows an equivalent circuit of the
よって、平衡型入出力端子OUT1、OUT2と接地面との間に配置されるインピーダンス素子としてのインダクタ1002、1003のインピーダンスを十分小さい値に設計することにより、同相信号成分ic1、ic2は接地面に短絡され、平衡型入出力端子に伝達されることはない。
Therefore, by designing the impedances of the
以上説明したように、本発明の実施の形態4における平衡型高周波デバイスは、位相回路として3つのインピーダンス素子を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。 As described above, the balanced high-frequency device according to the fourth embodiment of the present invention can reduce in-phase signal components by using three impedance elements as the phase circuit, and has a balanced type with excellent balance characteristics. A high frequency device can be realized.
なお、本実施の形態においては、位相回路を構成するインピーダンス素子としてのインダクタ、コンデンサの個数や構成はこれに限るものではなく、また、インピーダンス素子804、805の素子値を実質上同じとしているが、これは必ずしも同じである必要がなく、回路構成により最適に選ばれるものであり、位相回路として動作する構成であれば、本発明と同様の効果が得られる。
In the present embodiment, the number and configuration of inductors and capacitors as impedance elements constituting the phase circuit are not limited to this, and the element values of the
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。 In this embodiment, the input terminal is an unbalanced type and the output terminal is a balanced type. However, the input terminal may be a balanced type and the output terminal may be an unbalanced type. Further, both the input terminal and the output terminal may be balanced.
(実施の形態5)
以下、本発明の実施の形態5の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路として、より具体的な回路構成を示す。図11に本発明の実施の形態5の平衡型高周波デバイス1101の構成を示す。図11において、平衡型高周波デバイス1101は、平衡型素子1102と位相回路1103とにより構成される。また、平衡型素子1102において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型端子である出力端子OUT1、OUT2である。
(Embodiment 5)
Hereinafter, a balanced high-frequency device according to a fifth embodiment of the present invention will be described with reference to the drawings. Here, a more specific circuit configuration is shown as the phase circuit. FIG. 11 shows the configuration of a balanced
位相回路1103は、インピーダンス素子1104、1105、1106により構成される。インピーダンス素子1104、1105は出力端子間に直列に接続され、インピーダンス素子1104、1105の中点1107はインピーダンス素子1106を介して接地され、位相回路1103は出力端子間に接続される構成となる。ここで、インピーダンス素子1106のインピーダンスの虚数部の極性は、インピーダンス素子1104、1105のインピーダンスの虚数部と極性が逆となる。また、インピーダンス素子1104、1105のインピーダンスは実質上同じ値である。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスが得られる。
The
次に、具体的なインピーダンス素子を用いて、本発明の平衡型高周波デバイスの動作について説明する。図12は、本発明の平衡型高周波デバイスの動作説明図である。図12(a)に示すように、位相回路1201はインダクタ1202、1203、コンデンサ1204とにより構成される。図12(a)に示すように、入力端子INから平衡型素子1102に信号成分iが入力されると、平衡型素子1102からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。図12(b)に差動信号成分に関して、位相回路1201の等価回路を示す。図12(b)に示すように、差動信号成分id1、id2に関しては、インダクタ1202と1203の接続点1205は仮想接地点となるため、インダクタ1202、1203の値を十分大きくすることにより、接地面に対するインピーダンスを大きくすることがき、差動信号成分id1、id2は出力端子OUT1、OUT2に伝達される。
Next, the operation of the balanced high-frequency device of the present invention will be described using specific impedance elements. FIG. 12 is an explanatory diagram of the operation of the balanced high-frequency device of the present invention. As shown in FIG. 12A, the
また、図12(c)に同相信号成分に関して、位相回路1201の等価回路をい示す。図12(c)に示すように、同相信号成分ic1、ic2に関しては、インダクタ1202と1203の接続点1205は仮想接地点とならないので、インダクタ1202とコンデンサ1204の一部、インダクタ1203とコンデンサ1204の一部とが所定の周波数において直列共振回路を形成するように設計することにより、同相信号成分は接地面に短絡され、出力端子OUT1、OUT2に伝達されることはない。ここで、コンデンサ1204の一部とは、等価的に並列接続となる一方のことを意味する(図12(c)参照)。
FIG. 12C shows an equivalent circuit of the
また、本発明の位相回路は、図13に示す構成でもよい。図13は、本発明の平衡型高周波デバイスの動作説明図である。図13(a)に示すように、位相回路1301はコンデンサ1302、1303、インダクタ1304により構成される。図13(a)に示すように、入力端子INから平衡型素子1102に信号成分iが入力されると、平衡型素子1102からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。図13(b)に差動信号成分id1、id2に関して位相回路1301の等価回路を示す。図13(b)に示すように、差動信号成分id1、id2に関しては、コンデンサ1302と1303の接続点1305は仮想接地点となるため、コンデンサ1302、1303の値を十分小さくすることにより、接地面に対するインピーダンスを大きくすることがき、差動信号成分は出力端子OUT1、OUT2に伝達される。
The phase circuit of the present invention may have the configuration shown in FIG. FIG. 13 is an explanatory diagram of the operation of the balanced high-frequency device of the present invention. As shown in FIG. 13A, the
また、図13(c)に同相信号成分ic1、ic2に関して位相回路1301の等価回路を示す。図13(c)に示すように、同相信号成分ic1、ic2に関しては、コンデンサ1302と1303の接続点1305は仮想接地点とならないので、コンデンサ1302とインダクタ1304の一部、コンデンサ1303とインダクタ1304の一部とが所定の周波数において直列共振回路を形成するように設計することにより、同相信号成分は接地面に短絡され、出力端子OUT1、OUT2に伝達されることはない。ここで、インダクタ1304の一部とは、等価的に並列接続となる一方のことを意味する(図13(c)参照)。
FIG. 13C shows an equivalent circuit of the
以上説明したように、本発明の実施の形態5における平衡型高周波デバイスは、位相回路として3つのインピーダンス素子を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。 As described above, the balanced high-frequency device according to the fifth embodiment of the present invention can reduce in-phase signal components by using three impedance elements as the phase circuit, and is a balanced type with excellent balance characteristics. A high frequency device can be realized.
なお、本実施の形態においては、位相回路を構成するインピーダンス素子としてのインダクタ、コンデンサの個数や構成はこれに限るものではなく、また、インピーダンス素子1104、1105の素子値を実質上同じとしているが、これは必ずしも同じである必要がなく、回路構成により最適に選ばれるものであり、位相回路として動作する構成であれば、本発明と同様の効果が得られる。
In the present embodiment, the number and configuration of inductors and capacitors as impedance elements constituting the phase circuit are not limited to this, and the element values of the
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。 In this embodiment, the input terminal is an unbalanced type and the output terminal is a balanced type. However, the input terminal may be a balanced type and the output terminal may be an unbalanced type. Further, both the input terminal and the output terminal may be balanced.
(実施の形態6)
以下、本発明の実施の形態6の平衡型高周波デバイスについて図面を参照して説明する。ここでは、平衡型高周波デバイスの具体的な構成について、平衡型素子として弾性表面波フィルタを用いた場合について述べる。図14に本発明の平衡型デバイスの構成を示す。図14において、平衡型高周波デバイス1401は、平衡型素子である弾性表面波フィルタ1402と位相回路1403とにより構成される。また、弾性表面波フィルタ1402において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路1403が接続される。
(Embodiment 6)
Hereinafter, a balanced high-frequency device according to a sixth embodiment of the present invention will be described with reference to the drawings. Here, a specific configuration of the balanced high-frequency device will be described in the case where a surface acoustic wave filter is used as the balanced element. FIG. 14 shows the configuration of the balanced device of the present invention. In FIG. 14, a balanced high-
弾性表面波フィルタ1402は、圧電基板1404上に、第1、第2、第3のインターディジタルトランスデューサ電極(以下、IDT電極とする)1405、1406、1407と第1、第2の反射器電極1408、1409とにより構成される。第1のIDT電極1405の一方の電極指は出力端子OUT1に接続され、第1のIDT電極1405の他方の電極指は出力端子OUT2に接続される。また、第2、第3のIDT電極1406、1407の一方の電極指は入力端子INに接続され、他方は接地される。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスが得られる。
The surface
次に、本実施の形態における平衡型高周波デバイスの具体的な特性を示す。図15に示すのは、位相回路1403として図6に示す位相回路603を用いた時の平衡型高周波デバイス1401の特性である。ここで、位相回路603を構成する伝送線路604の長さはλ/2であり、位相回路としての位相量は180°である。図15において、(a)は通過特性であり、(b)は通過帯域の振幅バランス特性であり、(c)は通過帯域の位相バランス特性である。図32に示す従来の特性に比べて、バランス特性は大幅に改善されており、ほぼ理想状態に近い特性となっている。また、通過特性に関しても、通過帯域高域側の減衰量が5dB程度改善している。
Next, specific characteristics of the balanced high-frequency device in the present embodiment will be shown. FIG. 15 shows characteristics of the balanced high-
次に、伝送線路604の長さを変化させた場合について評価を行った。図16に示すのは、伝送線路604の長さを変えた時のバランス特性である。図16において、(a)は振幅バランス特性であり、(b)は位相バランス特性である。また、1601、1602はそれぞれ本実施の形態の弾性表面波フィルタにおける通過帯域内の振幅バランス特性における劣化の最大値と最小値であり、1603、1604はそれぞれ本実施の形態の弾性表面波フィルタにおける通過帯域内の位相バランス特性における劣化の最大値と最小値である。また、破線で示すのは、従来の弾性表面波フィルタにおけるバランス特性の劣化の最大値と最小値である。図16より、伝送線路長がλ/4から3λ/4の範囲で、バランス特性が改善している。また、位相量を3λ/8から5λ/8の範囲とすることで、振幅バランス特性がほぼ−5dB〜+5dB、位相バランス特性がほぼ−0.5°〜+0.5°の範囲となるより良好なバランス特性が得られる。
Next, the case where the length of the
次に、他の構成の位相回路を用いた時の特性を示す。図17に示すのは、位相回路1403として図9に示す位相回路901を用いた時の平衡型高周波デバイス1401の特性である。ここで、コンデンサ902、903のキャパシタンスはCg1、Cg2は実質上同じ値であり、通過帯域内周波数においてそのインピーダンスが3Ωとなるように設計されている。また、インダクタ904のインダクタンスLbは、Cg1とLb/2、Cg2とLb/2の並列共振周波数が通過帯域内になるように設計されている。
Next, characteristics when a phase circuit of another configuration is used are shown. FIG. 17 shows the characteristics of the balanced high-
図17において、(a)は通過特性であり、(b)は通過帯域の振幅バランス特性であり、(c)は通過帯域の位相バランス特性である。図32に示す従来の特性に比べて、バランス特性は大幅に改善されており、ほぼ理想状態に近い特性となっている。また、通過特性に関しても、通過帯域高域側の減衰量が5dB程度改善している。 In FIG. 17, (a) is a pass characteristic, (b) is an amplitude balance characteristic of the pass band, and (c) is a phase balance characteristic of the pass band. Compared to the conventional characteristic shown in FIG. 32, the balance characteristic is greatly improved, and the characteristic is almost close to the ideal state. Further, with respect to the pass characteristics, the attenuation on the high side of the pass band is improved by about 5 dB.
次に、コンデンサ902、903のインピーダンスが変化した場合の評価を行った。図18に示すのは、コンデンサ902、903のインピーダンスを端子の特性インピーダンスで割った規格化インピーダンスに対するバランス特性である。ここでは、平衡型出力端子の特性インピーダンスは50Ωであるので、それぞれの端子の特性インピーダンスは25Ωとしている。図18において、(a)は振幅バランス特性であり、(b)は位相バランス特性である。また、1801、1802はそれぞれ本実施の形態の弾性表面波フィルタにおける通過帯域内の振幅バランス特性における劣化の最大値と最小値であり、1803、1804はそれぞれ本実施の形態の弾性表面波フィルタにおける通過帯域内の位相バランス特性における劣化の最大値と最小値である。図18より、規格化インピーダンスが2以下の範囲で、バランス特性が改善している。
Next, evaluation was performed when the impedance of the
次に、さらに他の構成の位相回路を用いた時の特性を示す。図19に示すのは、位相回路1403として図10に示す位相回路1001を用いた時の平衡型高周波デバイス1401の特性である。ここで、インダクタ1002、1003のインダクタンスの値Lg1、Lg2は実質上同じ値であり、通過帯域内周波数においてそのインピーダンスが3Ωとなるように設計されている。また、コンデンサ1004のキャパシタンスCbは、Lg1と2Cb、Lg2と2Cbの並列共振周波数が通過帯域内になるように設計されている。
Next, characteristics when a phase circuit having another configuration is used will be described. FIG. 19 shows characteristics of the balanced high-
図19において、(a)は通過特性であり、(b)は通過帯域の振幅バランス特性であり、(c)は通過帯域の位相バランス特性である。図32に示す従来の特性に比べて、バランス特性は大幅に改善されており、ほぼ理想状態に近い特性となっている。また、通過特性に関しても、通過帯域高域側の減衰量が5dB程度改善している。 In FIG. 19, (a) is the pass characteristic, (b) is the amplitude balance characteristic of the pass band, and (c) is the phase balance characteristic of the pass band. Compared to the conventional characteristic shown in FIG. 32, the balance characteristic is greatly improved, and the characteristic is almost close to the ideal state. Further, with respect to the pass characteristics, the attenuation on the high side of the pass band is improved by about 5 dB.
次に、インダクタ1002、1003のインピーダンスが変化した場合の評価を行った。図20に示すのは、インダクタ1002、1003のインピーダンスを端子の特性インピーダンスで割った規格化インピーダンスに対するバランス特性である。ここでは、平衡型出力端子の特性インピーダンスは50Ωであるので、それぞれの端子の特性インピーダンスは25Ωとしている。図20において、(a)は振幅バランス特性であり、(b)は位相バランス特性である。また、2001、2002はそれぞれ本実施の形態の弾性表面波フィルタにおける通過帯域内の振幅バランス特性における劣化の最大値と最小値であり、2003、2004はそれぞれ本実施の形態の弾性表面波フィルタにおける通過帯域内の位相バランス特性における劣化の最大値と最小値である。
Next, evaluation was performed when the impedance of the
図20より、規格化インピーダンスが2以下の範囲で、位相バランス特性が改善している。さらに、規格化インピーダンスが0.5以下の範囲では振幅バランス特性も改善できている。よって、規格化インピーダンスが2以下の範囲とするのがよく、好ましくは、規格化インピーダンスが0.5以下の範囲とすれば、バランス特性を改善することができる。 As shown in FIG. 20, the phase balance characteristic is improved when the normalized impedance is 2 or less. Further, the amplitude balance characteristic can be improved in the range where the normalized impedance is 0.5 or less. Therefore, the normalized impedance should be in the range of 2 or less, and preferably the balance characteristic can be improved if the normalized impedance is in the range of 0.5 or less.
以上説明したように、本発明の実施の形態6における平衡型高周波デバイス1401は、位相回路として3つのインピーダンス素子を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイスを実現することができる。
As described above, the balanced high-
また、本実施の形態では、位相回路として伝送線路を用いて説明したが、その伝送線路長が実質上λ/2となることが好ましい。これは、伝送線路長がλ/2からずれるにつれて位相回路がインダクタやコンデンサとして動作することになり、出力端子側から平衡型素子をみた通過帯域近傍2101のインピーダンスが整合状態からずれるためである。例えば、伝送線路の長さが3λ/8の場合には、図21(a)に示すように、通過帯域2101のインピーダンスは誘導性となる。この場合には、図22に示すように、位相回路2201は、出力端子間に、位相回路としての伝送線路604と整合回路としてのコンデンサ2202を並列に接続すればよい。この構成とすることにより、図21(b)に示すように、出力端子側から平衡型素子をみた通過帯域近傍2102のインピーダンスはスミスチャートの中心となり、インピーダンス整合が実現できるものである。このように、位相回路は、インピーダンス整合を行う整合回路を含む構成としても構わない。
In this embodiment, the transmission line is used as the phase circuit. However, it is preferable that the transmission line length is substantially λ / 2. This is because as the transmission line length deviates from λ / 2, the phase circuit operates as an inductor or a capacitor, and the impedance in the vicinity of the
また、伝送線路の長さが3λ/8ということは、その位相量が135°であり、この整合回路を付加することにより、位相量が180°に近づき、実質上、伝送線路の長さがλ/2に近づくのと等価になる。よって、この整合回路を加えることにより、伝送線路の長さを短くでき、小型化が実現できるものである。 Also, if the length of the transmission line is 3λ / 8, the phase amount is 135 °. By adding this matching circuit, the phase amount approaches 180 °, and the length of the transmission line is substantially reduced. Equivalent to approaching λ / 2. Therefore, by adding this matching circuit, the length of the transmission line can be shortened and downsizing can be realized.
なお、本実施の形態においては、位相回路を伝送線路、或いは3つのインピーダンス素子を用いて構成したが、この構成に限るものではない。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。 In the present embodiment, the phase circuit is configured using a transmission line or three impedance elements. However, the present invention is not limited to this configuration. Further, the number and configuration of inductors and capacitors as impedance elements are not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit.
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成としても構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。 In this embodiment, the input terminal is an unbalanced type and the output terminal is a balanced type. However, the input terminal may be a balanced type and the output terminal may be an unbalanced type. Further, both the input terminal and the output terminal may be balanced.
(実施の形態7)
以下、本発明の実施の形態7の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路に整合回路が含まれる場合の具体的な構成について述べる。図23(a)に本発明の実施の形態7における平衡型高周波デバイスの構成を示す。図23(a)において、平衡型高周波デバイス2301は、平衡型素子2302と位相回路2303とにより構成される。また、平衡型素子2302において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路2303が接続される。
(Embodiment 7)
Hereinafter, a balanced high-frequency device according to a seventh embodiment of the present invention will be described with reference to the drawings. Here, a specific configuration when the phase circuit includes a matching circuit will be described. FIG. 23 (a) shows the configuration of a balanced high-frequency device according to
位相回路2303は、インピーダンス素子であるコンデンサ2304、2305、インダクタ2306と整合回路としてのインダクタ2307とにより構成される。この時、出力端子OUT1、OUT2はそれぞれコンデンサ2304、2305を介して接地され、インダクタ2306は出力端子間に接続され、位相回路2303は出力端子間に接続される構成となる。さらに、位相回路2303には、整合回路としてのインダクタ2307が含まれる。
The
インダクタ2306は差動信号成分に関して仮想接地点2308を形成する。よって、出力端子OUT1では、コンデンサ2304とインダクタ2306の一部とが、出力端子OUT2ではコンデンサ2305とインダクタ2306の一部とが、接地面に対して並列共振回路を形成することになり、この並列共振周波数を通過帯域内、或いは通過帯域近傍となるように設計することにより、所定の周波数の差動信号成分は、接地面に対してインピーダンスが無限大に近づき、接地面に短絡されることなく出力端子に伝達される。即ち、差動信号成分に関しては、図7(c)で示した動作と実質上同じになる。
The
さらに、インダクタ2306は同相信号成分に関しては仮想接地点を形成することがない。よって、平衡型入出力端子OUT1、OUT2と接地面との間に配置されるインピーダンス素子としてのコンデンサ2304、2305のインピーダンスを十分小さい値に設計することにより、同相信号成分は接地面に短絡され、平衡型入出力端子に伝達されることはない。
Further, the
以上説明したように、本実施の形態における位相回路2303はコンデンサ2304、2305とインダクタ2306により所定の周波数における共振回路が構成され、整合回路としてのインダクタ2307が含まれる構成であり、この場合においても、同相信号成分が低減され、優れたバランス特性を有する平衡型高周波デバイスを実現することができる。
As described above, the
また、インダクタ2307は、インダクタ2306に取り込むことも可能である。即ち、インダクタ2306とインダクタ2307の合成インダクタンス2309を用いればよい。この場合には、インダクタ2306とインダクタ2307は並列接続となるので、インダクタ2306、2307、合成インダクタ2309のインダクタンスをそれぞれLb、Lm、Ltとすると、Lt=(Lb×Lm)/(Lb+Lm)となり、インダクタンスの値を小さくすることができる。また、素子個数を低減でき、回路構成の小型化が実現できるものである。
Further, the
但し、この場合には、所定の周波数の意味合いが異なる。即ち、コンデンサ2304、2305のキャパシタンスをCg1、Cg2すると、コンデンサ2304、2305、インダクタンス2306により形成される整合状態でのそれぞれの出力端子における差動信号成分の並列共振周波数f1、f2は、f1=1/{2π×√(Lb/2)×√(Cg1)}、f2=1/{2π×√(Lb/2)×√(Cg2)}となる。ここで、整合回路としてのインダクタ2307を含めると、全体としての並列共振周波数f1t、f2tは、f1=1/{2π×√(Lt/2)×√(Cg1)}、f2=1/{2π×√(Lt/2)×√(Cg2)}となり、見かけ上、所定の周波数からシフトするものである。
However, in this case, the meaning of the predetermined frequency is different. That is, when the capacitances of the
即ち、位相回路2303全体の並列共振周波数は通過帯域内、或いは通過帯域近傍からインダクタLmの分だけずれることになるが、整合状態において、出力端子OUT1では、コンデンサ2304とインダクタ2306の一部とが、出力端子OUT2ではコンデンサ2305とインダクタ2306の一部とが、接地面に対して並列共振回路を形成して、コンデンサ2304、2305の接地面に対するインピーダンスが十分小さければ、同相信号成分が低減できるという効果は同じである。ここで、インダクタ2306の一部とは、仮想接地面までのことを意味する。
That is, the parallel resonance frequency of the
なお、本実施の形態における回路構成はこれに限るものではなく、整合回路の動作、共振回路としての動作が本発明と実質上同じであれば、本発明と同様に、優れたバランス特性を有する平衡型高周波デバイスを実現できる。 Note that the circuit configuration in the present embodiment is not limited to this, and as long as the operation of the matching circuit and the operation as the resonance circuit are substantially the same as those of the present invention, the circuit has excellent balance characteristics as in the present invention. A balanced high-frequency device can be realized.
また、インピーダンス素子としてのコンデンサの値Cg1、Cg2を実質上同じとし、インピーダンス素子としてのインダクタの値Lg1、Lg2を実質上同じとしているが、これは必ずしも同じである必要がなく、回路構成により最適に選ばれるものである。 Further, although the values Cg1 and Cg2 of the capacitor as the impedance element are substantially the same and the values Lg1 and Lg2 of the inductor as the impedance element are substantially the same, this is not necessarily the same, and is optimal depending on the circuit configuration. It is chosen.
(実施の形態8)
以下、本発明の実施の形態8の平衡型高周波デバイスについて図面を参照して説明する。ここでは、平衡型高周波デバイスの具体的な特性について、平衡型素子として弾性表面波フィルタを用いた場合について述べる。図24に本発明の平衡型高周波デバイス2401の構成を示す。図24において、平衡型高周波デバイス2401は、平衡型素子である弾性表面波フィルタ2402と位相回路2403とにより構成される。また、弾性表面波フィルタ2402において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路2403が接続される。
(Embodiment 8)
Hereinafter, a balanced high-frequency device according to an eighth embodiment of the present invention will be described with reference to the drawings. Here, specific characteristics of the balanced high-frequency device will be described in the case where a surface acoustic wave filter is used as the balanced element. FIG. 24 shows the configuration of a balanced high-
弾性表面波フィルタ2402は、圧電基板2404上に、第1、第2、第3のインターディジタルトランスデューサ電極(以下、IDT電極とする)2405、2406、2407と第1、第2の反射器電極2408、2409とにより構成される。第1のIDT電極2405は2つの分割IDT電極に分割され、第1、第2の分割IDT電極2410、2411の一方の電極指は出力端子OUT1、OUT2に接続される。第1、第2の分割IDT電極2410、2411の他方の電極指は電気的に接続され、それらの電極指は仮想接地される構成となる。また、第2、第3のIDT電極2406、2407の一方の電極指は入力端子INに接続され、他方は接地される。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスが得られる。
The surface
本発明の実施の形態8における平衡型高周波デバイス2401においても、位相回路2403を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。
Also in the balanced high-
なお、本実施の形態においては、位相回路としては、伝送線路、或いは3つのインピーダンス素子を用いて構成しても構わない。また、位相回路の構成はこれに限るものではなく、位相回路として動作する構成であれば本発明と同様の効果が得られる。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。 In the present embodiment, the phase circuit may be configured using a transmission line or three impedance elements. Further, the configuration of the phase circuit is not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit. Further, the number and configuration of inductors and capacitors as impedance elements are not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit.
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。 In this embodiment, the input terminal is an unbalanced type and the output terminal is a balanced type. However, the input terminal may be a balanced type and the output terminal may be an unbalanced type. Further, both the input terminal and the output terminal may be balanced.
(実施の形態9)
以下、本発明の実施の形態9の平衡型高周波デバイスについて図面を参照して説明する。ここでは、平衡型高周波デバイスの具体的な特性について、平衡型素子として弾性表面波フィルタを用いた場合について述べる。図25に本発明の実施の形態9における平衡型高周波デバイス2501の構成を示す。図25において、平衡型高周波デバイス2501は、平衡型素子である弾性表面波フィルタ2502と位相回路2503とにより構成される。また、弾性表面波フィルタ2502において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路2503が接続される。
(Embodiment 9)
Hereinafter, a balanced high-frequency device according to a ninth embodiment of the present invention will be described with reference to the drawings. Here, specific characteristics of the balanced high-frequency device will be described in the case where a surface acoustic wave filter is used as the balanced element. FIG. 25 shows the configuration of a balanced high-
弾性表面波フィルタ2502は、圧電基板2504上に、第1、第2、第3のインターディジタルトランスデューサ電極(以下、IDT電極とする)2505、2506、2507と第1、第2の反射器電極2508、2509とにより構成される。第1のIDT電極2505の一方の電極指は入力端子INに接続され、他方は接地される。第2、第3のIDT電極2506、2507の一方の電極指は出力端子OUT1、OUT2に接続され、第2、第3のIDT電極2506、2507の他方の電極指は接地される。以上の構成とすることにより不平衡型−平衡型入出力端子を有する平衡型高周波デバイスが得られる。
The surface
本発明の平衡型高周波デバイス2501においても、位相回路2503を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。
Also in the balanced high-
なお、本実施の形態においては、位相回路としては、伝送線路、或いは3つのインピーダンス素子を用いて構成しても構わない。また、位相回路の構成はこれに限るものではなく、位相回路として動作する構成であれば本発明と同様の効果が得られる。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。 In the present embodiment, the phase circuit may be configured using a transmission line or three impedance elements. Further, the configuration of the phase circuit is not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit. Further, the number and configuration of inductors and capacitors as impedance elements are not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit.
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。 In this embodiment, the input terminal is an unbalanced type and the output terminal is a balanced type. However, the input terminal may be a balanced type and the output terminal may be an unbalanced type. Further, both the input terminal and the output terminal may be balanced.
(実施の形態10)
以下、本発明の実施の形態10の平衡型高周波デバイスについて図面を参照して説明する。図26に本発明の実施の形態10における平衡型高周波デバイス2601の構成を示す。ここでは、平衡型高周波デバイスの具体的な構成について、平衡型素子として半導体素子を用いた場合について述べる。図26において、平衡型高周波デバイス2601は、平衡型素子である半導体素子2602と位相回路2603、2608とにより構成される。また、半導体素子2602において、入力側の端子は平衡型入出力端子である入力端子IN1、IN2であり、出力側の端子は平衡型端子である出力端子OUT1、OUT2である。さらに、入力端子間には位相回路2603が接続されており、出力端子間には位相回路2608が接続される。
(Embodiment 10)
The balanced high-frequency device according to the tenth embodiment of the present invention will be described below with reference to the drawings. FIG. 26 shows a configuration of balanced high-
次に、半導体素子2602の構成について説明する。2604a、2604b、2605a、2605bはバイポーラトランジスタであり、2606a、2606bはインダクタである。入力端子IN1はDCカットキャパシタ2607aを介してバイポーラトランジスタ2604aのベースに接続され、入力端子IN2はDCカットキャパシタ2607bを介してバイポーラトランジスタ2604bのベースに接続される。バイポーラトランジスタ2604a、2604bのコレクタはバイポーラトランジスタ2605a、2605bのエミッタにそれぞれ接続され、バイポーラトランジスタ2605a、2605bのコレクタはDCカットキャパシタ2609a、2609bをそれぞれ介し、出力端子OUT1、OUT2にそれぞれ接続される。バイポーラトランジスタ2604a、2604bのエミッタはインダクタ2606a、2606bを介してそれぞれ接地される。バイアス回路2610はバイポーラトランジスタ2604a、2604bのベースにバイアス電流を供給する。バイアス回路2611はバイポーラトランジスタ2605a、2605bのベースにバイアス電流を供給する。電源電圧Vccはチョークインダクタ2912a、2912bを介してバイポーラトランジスタ2605a、2605bのコレクタにそれぞれ供給される。以上の構成により、平衡型半導体デバイスは増幅器として動作する。
Next, the configuration of the
本発明の実施の形態10における平衡型高周波デバイス2601においても、位相回路2603、2608を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイスを実現することができる。
Also in balanced high-
なお、本実施の形態においては、位相回路としては、伝送線路、或いは3つのインピーダンス素子を用いて構成しても構わない。また、位相回路の構成はこれに限るものではなく、位相回路として動作する構成であれば本発明と同様の効果が得られる。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。 In the present embodiment, the phase circuit may be configured using a transmission line or three impedance elements. Further, the configuration of the phase circuit is not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit. Further, the number and configuration of inductors and capacitors as impedance elements are not limited to this, and the same effect as the present invention can be obtained as long as the configuration operates as a phase circuit.
また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。 Further, when forming the phase circuit, it may be configured using a transmission line or a chip component on the circuit board, or may be built in a board or package on which a balanced element is mounted. Further, a part of the phase circuit may be configured in a laminated device formed by forming electrode patterns on a plurality of dielectric layers and laminating the dielectric layers. Furthermore, by making the laminated device have other circuit functions, the balanced high-frequency device of the present invention and the laminated device are integrated into a composite device, thereby realizing the multi-function and miniaturization of the balanced high-frequency device. It can be done.
また、本実施の形態では、入力端子及び出力端子をともに平衡型として説明したが、入力端子または出力端子のいずれか一方が不平衡型であり、他方が平衡型であっても構わない。 In this embodiment, the input terminal and the output terminal are both described as balanced. However, either the input terminal or the output terminal may be unbalanced and the other may be balanced.
また、本実施の形態においては、半導体素子は4つバイポーラトランジスタを用いて構成されるとしたが、これに限るものではない。 In this embodiment, the semiconductor element is configured using four bipolar transistors. However, the present invention is not limited to this.
また、本実施の形態では、半導体素子2602が増幅器である場合について説明したが、これに限らない。半導体素子2602はミキサや、発振器であっても構わない。要するに半導体素子2602は、平衡型端子を有する半導体デバイスであればよい。
Further, although the case where the
(実施の形態11)
以下、本発明の実施の形態11の平衡型高周波回路について図面を参照して説明する。図27に示すのは、本発明の平衡型デバイスを用いた平衡型高周波回路2701のブロック図である。図27において、送信回路から出力される送信信号は、送信増幅器2702、送信フィルタ2703、スイッチ2704を介してアンテナ2705より送信される。また、アンテナ2705より受信された受信信号は、スイッチ2704、受信フィルタ2706、受信増幅器2707を介して受信回路に入力される。ここで、送信増幅器2702は平衡型であり、スイッチ2704は不平衡型であるので、送信フィルタ2703は不平衡−平衡型入出力端子を有する構成となる。また、受信増幅器2707は平衡型であり、スイッチ2704は不平衡型であるので、受信フィルタ2706は不平衡−平衡型入出力端子を有する構成となる。
(Embodiment 11)
Hereinafter, a balanced high-frequency circuit according to an eleventh embodiment of the present invention will be described with reference to the drawings. FIG. 27 is a block diagram of a balanced high-
本発明の平衡型デバイスを平衡型高周波回路2701の送信フィルタ2703、または受信フィルタ2706に、本発明の平衡型高周波デバイスを送信増幅器2702、または受信増幅器2707に適用することにより、バランス特性の劣化による送信時の変調精度劣化を抑えることができ、また、バランス特性の劣化による受信時の感度劣化を抑えることができ、高性能な平衡型高周波回路を実現することができる。
By applying the balanced type device of the present invention to the
また、スイッチ2704が平衡型、送信増幅器2702、または受信増幅器2707が不平衡型の場合には、送信フィルタ2703、または受信フィルタ2706の平衡型と不平衡型の入出力端子を入れ替えることにより同様の効果が得られる。
In addition, when the
また、平衡型高周波回路2701において、送信と受信とを切り換える手段としてスイッチ2704を用いて説明したが、これは共用器であっても構わない。
In the balanced high-
また、本実施の形態の平衡型高周波回路においては、回路基板上に本発明の位相回路を形成してもよい。例えば、図27において、回路基板上の平衡型伝送線路の間2708、2709に形成することにより、同相信号成分のクロストークによるバランス特性劣化を抑え、優れた平衡型高周波回路が実現できるものである。 In the balanced high-frequency circuit of this embodiment, the phase circuit of the present invention may be formed on a circuit board. For example, in FIG. 27, by forming 2708 and 2709 between balanced transmission lines on the circuit board, deterioration of balance characteristics due to crosstalk of in-phase signal components can be suppressed, and an excellent balanced high-frequency circuit can be realized. is there.
また、本発明の実施の形態においては、平衡型高周波デバイスとして、弾性表面波フィルタや半導体素子を用いて説明したが、これに限るものではなく、バランス動作する他のデバイスにも適用できるものである。 In the embodiments of the present invention, the balanced high-frequency device has been described using a surface acoustic wave filter or a semiconductor element. However, the present invention is not limited to this and can be applied to other devices that perform a balance operation. is there.
また、高周波信号を取り扱うデバイスに関しては、周波数が高いほど、寄生成分が大きくなり、クロストークなどにより同相信号成分が増加しバランス特性の劣化がより大きくなる。よって、本発明の平衡型高周波デバイスに関しては、周波数が高いほどその効果も大きく、また、位相回路を形成する伝送線路やインピーダンス素子の素子サイズを小型化できるものである。 For devices that handle high-frequency signals, the higher the frequency, the larger the parasitic component, and the in-phase signal component increases due to crosstalk or the like, resulting in greater deterioration of balance characteristics. Therefore, the higher the frequency, the greater the effect of the balanced high-frequency device of the present invention, and the element size of the transmission line and impedance element forming the phase circuit can be reduced.
本発明にかかる平衡型高周波回路は、良好なバランス特性を有し、弾性表面波フィルタや高周波増幅器等の平衡型高周波デバイスを用いた平衡型高周波回路として有用である。 The balanced high-frequency circuit according to the present invention has a good balance characteristic and is useful as a balanced high-frequency circuit using a balanced high-frequency device such as a surface acoustic wave filter or a high-frequency amplifier.
101 平衡型高周波デバイス
102 平衡型素子
103 位相回路
201 弾性表面波フィルタ
202 理想的な弾性表面波フィルタ
203,204 容量成分
501 平衡型高周波デバイス
502 平衡型素子
503,504 位相回路
601 平衡型高周波デバイス
602 平衡型素子
603 位相回路
604 伝送線路
801 平衡型高周波デバイス
802 平衡型素子
803 位相回路
804,805,806 インピーダンス素子
901 位相回路
902,903 コンデンサ
904 インダクタ
905 仮想接地点
1001 位相回路
1002,1003 インダクタ
1004 コンデンサ
1005 仮想接地点
1101 平衡型高周波デバイス
1102 平衡型素子
1103 位相回路
1104,1105,1106 インピーダンス素子
1201 位相回路
1202,1203 インダクタ
1204 コンデンサ
1205 接続点
1301 位相回路
1302,1303 コンデンサ
1304 インダクタ
1305 接続点
1401 平衡型高周波デバイス
1402 弾性表面波フィルタ
1403 位相回路
1404 圧電基板
1405 第1のIDT電極
1406 第2のIDT電極
1407 第3のIDT電極
1408 第1の反射器電極
1409 第2の反射器電極
1601,1801,2001 従来の弾性表面波フィルタの振幅バランス特
性劣化の最大値
1602,1802,2002 従来の弾性表面波フィルタの振幅バランス特
性劣化の最小値
1603,1803,2003 従来の弾性表面波フィルタの位相バランス特
性劣化の最大値
1604,1804,2004 従来の弾性表面波フィルタの位相バランス特
性劣化の最小値
2101,2102 通過帯域周波数近傍を示す領域
2201 位相回路
2202 コンデンサ
2301 平衡型高周波デバイス
2302 平衡型素子
2303 位相回路
2304,2305 コンデンサ
2306 インダクタ
2307 整合回路としてのインダクタ
2308 仮想接地点
2309 合成インダクタ
2401 平衡型高周波デバイス
2402 弾性表面波フィルタ
2403 位相回路
2404 圧電基板
2405 第1のIDT電極
2406 第2のIDT電極
2407 第3のIDT電極
2408 第1の反射器電極
2409 第2の反射器電極
2410 第1の分割IDT電極
2411 第2の分割IDT電極
2501 平衡型高周波デバイス
2502 弾性表面波フィルタ
2503 位相回路
2504 圧電基板
2505 第1のIDT電極
2506 第2のIDT電極
2507 第3のIDT電極
2508 第1の反射器電極
2509 第2の反射器電極
2601 平衡型高周波デバイス
2602 半導体素子
2603 位相回路
2604a,2604b,2605a,2605b バイポーラトランジスタ
2606a,2606b インダクタ
2607 DCカットキャパシタ
2608 バイパスキャパシタ
2609a,2609b DCカットキャパシタ
2610,2611 バイアス回路
2612a,2612b チョークインダクタ
2701 平衡型高周波回路
2702 送信増幅器
2703 送信フィルタ
2704 スイッチ
2705 アンテナ
2706 受信フィルタ
2707 受信増幅器
2708,2709 平衡型伝送線路
2801,2901 平衡型高周波デバイス
2902,2904,2905 整合回路
2903 平衡型高周波デバイス
3001 弾性表面波フィルタ
3002 圧電基板
3003 第1のIDT電極
3004 第2のIDT電極
3005 第3のIDT電極
3006 第1の反射器電極
3007 第2の反射器電極
3101 弾性表面波フィルタ
3102 圧電基板
3103 第1のIDT電極
3104 第2のIDT電極
3105 第3のIDT電極
3106 第1の反射器電極
3107 第2の反射器電極
3108 第1の分割IDT電極
3109 第2の分割IDT電極
3110 インダクタ
DESCRIPTION OF SYMBOLS 101 Balance type high frequency device 102 Balance type element 103 Phase circuit 201 Surface acoustic wave filter 202 Ideal surface acoustic wave filter 203,204 Capacitance component 501 Balance type high frequency device 502 Balance type element 503,504 Phase circuit 601 Balance type high frequency device 602 Balanced element 603 Phase circuit 604 Transmission line 801 Balanced high frequency device 802 Balanced element 803 Phase circuit 804, 805, 806 Impedance element 901 Phase circuit 902, 903 capacitor 904 inductor 905 Virtual ground point 1001 Phase circuit 1002, 1003 Inductor 1004 Capacitor 1005 Virtual ground point 1101 Balanced high-frequency device 1102 Balanced element 1103 Phase circuit 1104, 1105, 1106 Impedance element 120 1 phase circuit 1202, 1203 inductor 1204 capacitor 1205 connection point 1301 phase circuit 1302, 1303 capacitor 1304 inductor 1305 connection point 1401 balanced high frequency device 1402 surface acoustic wave filter 1403 phase circuit 1404 piezoelectric substrate 1405 first IDT electrode 1406 second IDT electrode 1407 Third IDT electrode 1408 First reflector electrode 1409 Second reflector electrode 1601, 1801, 2001 Maximum value of amplitude balance characteristic degradation of conventional surface acoustic wave filter 1602, 1802, 2002 Conventional elastic surface Minimum value of deterioration of amplitude balance characteristic of wave filter 1603, 1803, 2003 Maximum value of deterioration of phase balance characteristic of conventional surface acoustic wave filter 1604, 1804, 2004 Conventional elasticity table Minimum value of phase balance characteristic degradation of wave filter 2101, 2102 Region indicating passband frequency vicinity 2201 Phase circuit 2202 Capacitor 2301 Balanced high frequency device 2302 Balanced element 2303 Phase circuit 2304, 2305 Capacitor 2306 Inductor 2307 Inductor 2308 as matching circuit Virtual ground point 2309 Synthetic inductor 2401 Balanced high-frequency device 2402 Surface acoustic wave filter 2403 Phase circuit 2404 Piezoelectric substrate 2405 First IDT electrode 2406 Second IDT electrode 2407 Third IDT electrode 2408 First reflector electrode 2409 Second Reflector electrode 2410 first divided IDT electrode 2411 second divided IDT electrode 2501 balanced high-frequency device 2502 surface acoustic wave filter 2503 phase rotation 2504 Piezoelectric substrate 2505 First IDT electrode 2506 Second IDT electrode 2507 Third IDT electrode 2508 First reflector electrode 2509 Second reflector electrode 2601 Balanced high-frequency device 2602 Semiconductor element 2603 Phase circuits 2604a, 2604b, 2605a, 2605b Bipolar transistor 2606a, 2606b Inductor 2607 DC cut capacitor 2608 Bypass capacitor 2609a, 2609b DC cut capacitor 2610, 2611 Bias circuit 2612a, 2612b Choke inductor 2701 Balanced high frequency circuit 2702 Transmit amplifier 2703 Transmit filter 2704 Switch 2705 Antenna 2270 2707 Reception amplifier 2708, 2709 Balanced transmission line 28 1,2901 Balanced high-frequency device 2902, 2904, 2905 Matching circuit 2903 Balanced high-frequency device 3001 Surface acoustic wave filter 3002 Piezoelectric substrate 3003 First IDT electrode 3004 Second IDT electrode 3005 Third IDT electrode 3006 First reflection 3007 2nd reflector electrode 3101 Surface acoustic wave filter 3102 Piezoelectric substrate 3103 1st IDT electrode 3104 2nd IDT electrode 3105 3rd IDT electrode 3106 1st reflector electrode 3107 2nd reflector electrode 3108 First divided IDT electrode 3109 Second divided IDT electrode 3110 Inductor
Claims (3)
前記第1の平衡型端子と接続される平衡型入力端子と、
前記第2の平衡型端子と接続される平衡型出力端子と、
前記平衡型入力端子間または前記平衡型出力端子間の少なくとも一方の端子間に電気的に接続された位相回路を備え、
前記位相回路は、前記平衡型伝送線路を流れる信号の差動信号成分に対して所定の周波数に対して接地面に対して並列共振する並列共振回路であり、前記並列共振回路は、少なくとも3つのリアクタンス素子により構成されており、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面との間に第1のリアクタンス素子が接続されており、前記平衡型入力端子の他方または前記平衡型出力端子の他方と接地面との間に第2のリアクタンス素子が接続されており、前記平衡型入力端子間または前記平衡型出力端子間に第3のリアクタンス素子が接続されており、前記第1、第2のリアクタンス素子のインピーダンスの虚数部と前記第3のリアクタンス素子のインピーダンスの虚数部との極性が異なり、前記信号の同相信号成分に関しては、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面とのインピーダンス、及び前記平衡型入力端子の他方または前記平衡型出力端子の他方と接地面とのインピーダンスは、前記第1の平衡型端子あるいは前記第2の平衡型端子の特性インピーダンスの2倍以下であり、前記信号の同相信号成分を低減する平衡型高周波回路。 A balanced high-frequency circuit connected between a balanced transmission line that connects a filter having a first balanced terminal and a device having a second balanced terminal via the first and second balanced terminals. Because
A balanced input terminal connected to the first balanced terminal;
A balanced output terminal connected to the second balanced terminal;
A phase circuit electrically connected between at least one of the balanced input terminals or between the balanced output terminals;
The phase circuit is a parallel resonant circuit that resonates in parallel with a ground plane with respect to a predetermined frequency with respect to a differential signal component of a signal flowing through the balanced transmission line, and the parallel resonant circuit includes at least three A first reactance element is connected between one of the balanced input terminals or one of the balanced output terminals and a ground plane, and the other of the balanced input terminals or the A second reactance element is connected between the other of the balanced output terminals and the ground plane, and a third reactance element is connected between the balanced input terminals or between the balanced output terminals, The imaginary part of the impedance of the first and second reactance elements and the imaginary part of the impedance of the third reactance element are different in polarity, and the in-phase signal component of the signal is Then, the impedance of one of the balanced input terminals or one of the balanced output terminals and the ground plane, and the impedance of the other of the balanced input terminals or the other of the balanced output terminals and the ground plane are: A balanced high-frequency circuit that is less than twice the characteristic impedance of the first balanced terminal or the second balanced terminal and reduces the in-phase signal component of the signal.
前記第1の平衡型端子と接続される平衡型入力端子と、
前記第2の平衡型端子と接続される平衡型出力端子と、
前記平衡型入力端子間または前記平衡型出力端子間の少なくとも一方の端子間に電気的に接続された位相回路を備え、
前記位相回路は、前記平衡型伝送線路を流れる信号の同相信号成分に対して所定の周波数に対して接地面に対して直列共振する直列共振回路であり、前記直列共振回路は、少なくとも3つのリアクタンス素子により構成されており、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面との間に第1、及び第2のリアクタンス素子が接続されており、前記第1、及び第2のリアクタンス素子の接続点と接地面との間に第3のリアクタンス素子が接続されており、前記第1、第2のリアクタンス素子のインピーダンスの虚数部と前記第3のリアクタンス素子のインピーダンスの虚数部との極性が異なり、前記信号の差動信号成分に関しては、前記第1、及び第2のリアクタンス素子の間に仮想接地面が形成され、前記第1、及び第2のリアクタンス素子のインピーダンスを大きくすることにより、前記平衡型入力端子の一方または前記平衡型出力端子の一方と前記仮想接地面とのインピーダンス、及び前記平衡型入力端子の他方または前記平衡型出力端子の他方と前記接地面とのインピーダンスが大きく設定される構成であって、前記直列共振回路により前記信号の同相信号成分を低減する平衡型高周波回路。 A balanced high-frequency circuit connected between a balanced transmission line that connects a filter having a first balanced terminal and a device having a second balanced terminal via the first and second balanced terminals. Because
A balanced input terminal connected to the first balanced terminal;
A balanced output terminal connected to the second balanced terminal;
A phase circuit electrically connected between at least one of the balanced input terminals or between the balanced output terminals;
The phase circuit is a series resonance circuit that resonates in series with a ground plane with respect to a predetermined frequency with respect to an in-phase signal component of a signal flowing through the balanced transmission line, and the series resonance circuit includes at least three series resonance circuits. The first and second reactance elements are connected between one of the balanced input terminals or one of the balanced output terminals and a ground plane. A third reactance element is connected between the connection point of the second reactance element and the ground plane, and the imaginary part of the impedance of the first and second reactance elements and the impedance of the third reactance element With respect to the differential signal component of the signal, a virtual ground plane is formed between the first and second reactance elements, the polarity of the imaginary part is different, and the first and second The impedance of one of the balanced input terminals or one of the balanced output terminals and the virtual ground plane and the other of the balanced input terminals or the balanced output terminal The balanced high-frequency circuit is configured to reduce the in-phase signal component of the signal by the series resonance circuit, in which the impedance between the other of the two and the ground plane is set large.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005300648A JP4339838B2 (en) | 2002-03-15 | 2005-10-14 | Balanced high-frequency circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002071861 | 2002-03-15 | ||
JP2005300648A JP4339838B2 (en) | 2002-03-15 | 2005-10-14 | Balanced high-frequency circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003066389A Division JP3748556B2 (en) | 2002-03-15 | 2003-03-12 | Balanced high-frequency device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042394A true JP2006042394A (en) | 2006-02-09 |
JP4339838B2 JP4339838B2 (en) | 2009-10-07 |
Family
ID=35906774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005300648A Expired - Lifetime JP4339838B2 (en) | 2002-03-15 | 2005-10-14 | Balanced high-frequency circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4339838B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058934A (en) * | 2011-09-08 | 2013-03-28 | Tdk Corp | Antenna device |
JP2013062791A (en) * | 2011-08-19 | 2013-04-04 | Canon Inc | Differential transmission circuit and printed circuit board |
JP2014220592A (en) * | 2013-05-02 | 2014-11-20 | 富士通株式会社 | Transmission circuit and signal transmission/reception circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163784A (en) * | 1996-12-04 | 1998-06-19 | Nippon Telegr & Teleph Corp <Ntt> | Power distribution/synthesis circuit |
JPH11298295A (en) * | 1998-04-10 | 1999-10-29 | Mitsubishi Electric Corp | Unbalance-balance converter and balanced mixer |
JP2000165203A (en) * | 1998-11-30 | 2000-06-16 | Japan Radio Co Ltd | Active balun circuit |
JP2001036310A (en) * | 1999-07-23 | 2001-02-09 | Nec Corp | 180-degree phase shifter |
JP2002084165A (en) * | 2000-06-27 | 2002-03-22 | Murata Mfg Co Ltd | Surface acoustic wave device |
JP2003069360A (en) * | 2001-08-22 | 2003-03-07 | Kyocera Corp | Balun transformer |
JP3748556B2 (en) * | 2002-03-15 | 2006-02-22 | 松下電器産業株式会社 | Balanced high-frequency device |
-
2005
- 2005-10-14 JP JP2005300648A patent/JP4339838B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163784A (en) * | 1996-12-04 | 1998-06-19 | Nippon Telegr & Teleph Corp <Ntt> | Power distribution/synthesis circuit |
JPH11298295A (en) * | 1998-04-10 | 1999-10-29 | Mitsubishi Electric Corp | Unbalance-balance converter and balanced mixer |
JP2000165203A (en) * | 1998-11-30 | 2000-06-16 | Japan Radio Co Ltd | Active balun circuit |
JP2001036310A (en) * | 1999-07-23 | 2001-02-09 | Nec Corp | 180-degree phase shifter |
JP2002084165A (en) * | 2000-06-27 | 2002-03-22 | Murata Mfg Co Ltd | Surface acoustic wave device |
JP2003069360A (en) * | 2001-08-22 | 2003-03-07 | Kyocera Corp | Balun transformer |
JP3748556B2 (en) * | 2002-03-15 | 2006-02-22 | 松下電器産業株式会社 | Balanced high-frequency device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062791A (en) * | 2011-08-19 | 2013-04-04 | Canon Inc | Differential transmission circuit and printed circuit board |
JP2013058934A (en) * | 2011-09-08 | 2013-03-28 | Tdk Corp | Antenna device |
JP2014220592A (en) * | 2013-05-02 | 2014-11-20 | 富士通株式会社 | Transmission circuit and signal transmission/reception circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4339838B2 (en) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1345323B1 (en) | Balanced high-frequency device and balance-characteristics improving method and balanced high-frequency circuit using the same | |
US11050412B2 (en) | Acoustic filter using acoustic coupling | |
JP3973915B2 (en) | High frequency filter, high frequency circuit, antenna duplexer, and wireless terminal | |
US8004371B2 (en) | Band reject filters | |
US7283016B2 (en) | Balanced acoustic wave filter and acoustic wave filter | |
KR100809172B1 (en) | Baw duplexer without phase shifter | |
JP5813822B2 (en) | Balun composed of four LC elements | |
US7194247B2 (en) | Dual-channel passband filtering system using acoustic resonators in lattice topology | |
JP3748556B2 (en) | Balanced high-frequency device | |
US6952142B2 (en) | Frequency-selective balun transformer | |
US7224240B2 (en) | Balanced high-frequency filter, antenna duplexer, balanced high-frequency circuit and communication apparatus | |
JP4339838B2 (en) | Balanced high-frequency circuit | |
JP2001185951A (en) | Voltage-controlled oscillator and communication device | |
US9118297B2 (en) | Elastic wave device and duplexing device | |
JP2000341074A (en) | Differential surface acoustic wave filter | |
US10680580B2 (en) | Saw filter with a large bandwidth | |
JP2007174713A (en) | High-frequency filter, high-frequency circuit, antenna duplexer, and radio terminal | |
JP4285608B2 (en) | Balance filter | |
JP2006129131A (en) | Balanced high-frequency filter, common utility antenna, and balanced high-frequency circuit | |
Orlov et al. | Design of high selectivity low-loss ladder filters for balanced loads | |
WO2003001668A1 (en) | Surface acoustic wave device | |
CN109818594A (en) | High frequency filter and multiplexer | |
JP2008258676A (en) | Surface acoustic wave device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4339838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |