JP2006033217A - Microstripline and characteristic impedance control method - Google Patents
Microstripline and characteristic impedance control method Download PDFInfo
- Publication number
- JP2006033217A JP2006033217A JP2004206832A JP2004206832A JP2006033217A JP 2006033217 A JP2006033217 A JP 2006033217A JP 2004206832 A JP2004206832 A JP 2004206832A JP 2004206832 A JP2004206832 A JP 2004206832A JP 2006033217 A JP2006033217 A JP 2006033217A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- width
- microstrip line
- ground metal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
Description
本発明は、マイクロストリップ線路及び特性インピーダンス制御方法に関し、例えば、電子デバイス、光デバイス及びそれらのモジュール等で利用される配線線路として用いることができる。 The present invention relates to a microstrip line and a characteristic impedance control method, and can be used as, for example, a wiring line used in an electronic device, an optical device, and a module thereof.
半導体電子デバイスや半導体光デバイスの最近の急速な高速化にともなって、半導体素子上に構成される配線線路においてもマイクロストリップ線路構造が用いられる場合が増加してきた。 With the recent rapid increase in the speed of semiconductor electronic devices and semiconductor optical devices, the number of cases in which a microstrip line structure is used also in a wiring line formed on a semiconductor element has increased.
図5は、従来のマイクロストリップ線路の一例の概略断面構造図である。同図に示すように、マイクロストリップ線路50は、基板51と、基板51の上に形成されたグランドメタル52と、グランドメタル52の上に形成された誘電体層53と、誘電体層53の上に形成された信号線54とからなり、誘電体層53をグランドメタル52及び信号線54で挟んだ構造を有する。
FIG. 5 is a schematic cross-sectional structure diagram of an example of a conventional microstrip line. As shown in the figure, the
また、図6は、従来のマイクロストリップ線路の一例の概略断面構造図である。同図に示すように、マイクロストリップ線路60は、グランドメタル62と、グランドメタル62の上に形成された基板としての誘電体層63と、誘電体層63の上に形成された信号線64とからなる。作製方法としては、比較的硬度の高い誘電体基板(誘電体層63)の表裏面に、蒸着等の方法によりグランドメタル62及び信号線64を形成して、作製する。
FIG. 6 is a schematic sectional view showing an example of a conventional microstrip line. As shown in the figure, the
マイクロストリップ線路50,60の特性インピーダンスは、信号線54,64の幅、信号線54,64とグランドメタル52,62のギャップ(誘電体層53,63の厚さ)及び信号線54,64とグランドメタル52,62の間の誘電率(誘電体層53,63の誘電率)で決定される。なお、図面において各部材の「幅」は、図面における左右方向の長さを言うものとする。
The characteristic impedances of the
高周波電気信号の発生源や測定器等の特性インピーダンスは、一般的に50Ωであるため、半導体素子自体や半導体素子上の配線線路の特性インピーダンスについても50Ωに整合したものが設計されることが多い。このため、高周波信号に対する半導体素子の良好な特性を実現するために、精密な構造制御プロセスが必要となっている。 Since the characteristic impedance of a high-frequency electric signal generation source or measuring instrument is generally 50Ω, the characteristic impedance of the semiconductor element itself or the wiring line on the semiconductor element is often designed to match 50Ω. . For this reason, a precise structure control process is required in order to realize good characteristics of the semiconductor element with respect to high-frequency signals.
この精密な構造制御プロセスとして、高周波線路となるマイクロストリップ線路等の電極を作製する際には、一般的に、プロセスする基板表面を平坦に保ち、フォトリソグラフィ工程におけるパターン精度を確保しやすくしたプロセス手順が採用されている。 As this precise structure control process, when producing electrodes such as microstrip lines that become high-frequency lines, a process that generally keeps the substrate surface to be processed flat and facilitates ensuring pattern accuracy in the photolithography process. The procedure is adopted.
例えば、グランドメタル52,62の幅を大きく設計して、その上の誘電体層53,63も同じ幅とすることで、最も細かいパターンとなる信号線54,64のパターン精度を確保しやすいプロセス工程が採用されている。
For example, the
一般的に、マイクロストリップ線路等の作製では、誘電体層の表裏面に信号線パターンやグランドメタルパターンを形成する手法が用いられており、これに起因して、従来のマイクロストリップ線路50,60は、誘電体層53,63の幅とグランドメタル52,62の幅が同じ、または、グランドメタル52,62の幅に比べて誘電体層53,63の幅が大きい構造を有している(例えば、下記非特許文献1、特許文献1を参照。)。
In general, in the production of a microstrip line or the like, a technique of forming a signal line pattern or a ground metal pattern on the front and back surfaces of a dielectric layer is used, and as a result,
しかしながら、マイクロストリップ線路において、グランドメタルの幅と誘電体層の幅が同等となるような従来の構造では、マイクロストリップ線路の特性制御や作製方法が制限されるという問題があった。 However, in the conventional structure in which the width of the ground metal is equal to the width of the dielectric layer in the microstrip line, there is a problem that the characteristic control of the microstrip line and the manufacturing method are limited.
例えば、半導体素子の配線部分に、特性インピーダンス50Ωのマイクロストリップ線路を幅50μmの信号線、比誘電率4の特性を有する誘電体層により構成する場合には、誘電体層の厚さは約25μmとなる。 For example, when a microstrip line having a characteristic impedance of 50Ω is formed in a wiring portion of a semiconductor element by a dielectric layer having a characteristic of a signal line having a width of 50 μm and a relative dielectric constant of 4, the thickness of the dielectric layer is about 25 μm. It becomes.
精細なパターン形成を必要とする素子作製においては、フォトリソグラフィ工程での精度を確保できるように、ウエハ表面を平坦にすることが重要となるが、上述するように、例えば誘電体層の厚さが約25μmとなった場合には、電子デバイスや光デバイス部分との段差が大きくなり、その後のプロセスが困難となる。例えば、誘電体層の上に形成する信号線パターンの精度が劣化して、配線線路の特性インピーダンス制御ができない等の問題が生じる。 In device fabrication that requires fine pattern formation, it is important to flatten the wafer surface so as to ensure accuracy in the photolithography process. As described above, for example, the thickness of the dielectric layer Is about 25 μm, the step difference from the electronic device and the optical device becomes large, and the subsequent process becomes difficult. For example, the accuracy of the signal line pattern formed on the dielectric layer is deteriorated, causing a problem that the characteristic impedance of the wiring line cannot be controlled.
また、誘電体層について比誘電率及び層厚が固定されている場合に、特性インピーダンスを制御して例えば50Ωとするためには、信号線の幅を調整する必要があるが、信号線の幅によって信号線そのもののマイクロ波ロスが増加するという問題がある。 In addition, when the relative permittivity and the layer thickness of the dielectric layer are fixed, in order to control the characteristic impedance to be, for example, 50Ω, it is necessary to adjust the width of the signal line. As a result, the microwave loss of the signal line itself increases.
例えば、誘電体層の形成をSiO2等のスパッタによって行う場合には、層厚を精密に制御することができる一方、層厚を大きくするとクラックが発生するおそれがあるため、層厚は大きくても1μm程度にしかできない。この場合、特性インピーダンスを50Ωに調整するためには、信号線の幅を小さくしなければならず、信号線の幅の制御が非常に困難となる問題や、マイクロ波ロスが増加するという問題が生じる。 For example, when the dielectric layer is formed by sputtering such as SiO 2 , the layer thickness can be precisely controlled. On the other hand, if the layer thickness is increased, cracks may occur. Can only be about 1 μm. In this case, in order to adjust the characteristic impedance to 50Ω, it is necessary to reduce the width of the signal line, which makes it difficult to control the width of the signal line and increases the microwave loss. Arise.
一方、実際の半導体デバイス上のマイクロストリップ線路では、プロセスの容易性、誘電体層の厚さが比較的確保しやすいという観点から、誘電体材料としてポリイミド材料やBCB材料を用いることが多い。この場合には、層厚を大きくすることは可能であるが、層厚の精度制御が低いという理由から、特性インピーダンス制御が難しい、更には歩留まりを上げにくい(再現性を確保しにくい)という問題が生じる。 On the other hand, in a microstrip line on an actual semiconductor device, a polyimide material or a BCB material is often used as a dielectric material from the viewpoint of easy process and relatively easy securing of a dielectric layer thickness. In this case, it is possible to increase the layer thickness, but because the accuracy control of the layer thickness is low, it is difficult to control the characteristic impedance, and it is difficult to increase the yield (reproducibility is difficult to ensure). Occurs.
また、劈開によって素子を切り出して得られる半導体光デバイスにおいては、劈開をしやすいように半導体基板を薄く研磨することが一般的であるが、ポリイミド等の誘電体層の厚さを大きくした場合には、基板と厚い誘電体層との応力差が大きくなり、研磨工程においてウエハに反りが生じて、基板にクラックが入るという問題がある。 Also, in semiconductor optical devices obtained by cutting out elements by cleavage, it is common to polish the semiconductor substrate thinly to facilitate cleavage, but when the thickness of a dielectric layer such as polyimide is increased However, there is a problem that a stress difference between the substrate and the thick dielectric layer becomes large, the wafer is warped in the polishing process, and the substrate is cracked.
本発明は上記状況に鑑みてなされたものであり、特性インピーダンスの制御を容易にして、歩留まりを向上させ、基板の研磨工程におけるクラックのおそれを抑制したマイクロストリップ線路及び特性インピーダンス制御方法を提供することを目的とする。 The present invention has been made in view of the above situation, and provides a microstrip line and a characteristic impedance control method that facilitate control of characteristic impedance, improve yield, and suppress the possibility of cracks in a substrate polishing process. For the purpose.
上記課題を解決する本発明に係るマイクロストリップ線路は、
信号線とグランドメタルとが誘電体層を介して設けられたマイクロストリップ線路において、
前記誘電体層の一部を、当該誘電体層の誘電率とは異なる誘電率を有する材料で置き換えることにより、前記信号線と前記グランドメタルの間の実効的な誘電率を調整したことを特徴とするマイクロストリップ線路である。
The microstrip line according to the present invention that solves the above problems is as follows.
In a microstrip line in which a signal line and a ground metal are provided via a dielectric layer,
An effective dielectric constant between the signal line and the ground metal is adjusted by replacing a part of the dielectric layer with a material having a dielectric constant different from that of the dielectric layer. This is a microstrip line.
誘電体層の一部を誘電率の異なる材料で置き換えて実効的な誘電率を調整するとは、例えば、誘電体層の誘電率よりも低い誘電率を有する材料で置き換えて、実効的な誘電率を減少させたり、誘電体層の誘電率よりも高い誘電率を有する材料で置き換えて、実効的な誘電率を増加させたりして調整する。また、例えば、誘電体層の一部を固体材料で置き換えるだけでなく、誘電体層の一部を除去して空気等の気体で置き換えるようにしてもよい。 Adjusting the effective dielectric constant by replacing a part of the dielectric layer with a material having a different dielectric constant means, for example, replacing the dielectric layer with a material having a dielectric constant lower than the dielectric constant of the dielectric layer. The effective dielectric constant is adjusted by decreasing the value or replacing the dielectric layer with a material having a dielectric constant higher than that of the dielectric layer. Further, for example, not only a part of the dielectric layer may be replaced with a solid material, but a part of the dielectric layer may be removed and replaced with a gas such as air.
また、上記マイクロストリップ線路において、
前記誘電体層の一部又は全体の幅は、前記グランドメタルの幅よりも小さいことを特徴とするマイクロストリップ線路である。
In the microstrip line,
The microstrip line is characterized in that a part or the whole width of the dielectric layer is smaller than a width of the ground metal.
また、上記マイクロストリップ線路において、
前記誘電体層の幅は、前記信号線の幅と略同じであることを特徴とするマイクロストリップ線路である。
In the microstrip line,
The microstrip line is characterized in that the width of the dielectric layer is substantially the same as the width of the signal line.
また、上記マイクロストリップ線路において、
前記誘電体層の幅は、前記信号線の幅よりも小さいことを特徴とするマイクロストリップ線路である。
In the microstrip line,
The microstrip line is characterized in that a width of the dielectric layer is smaller than a width of the signal line.
また、上記マイクロストリップ線路において、
特性インピーダンスが50Ωであることを特徴とするマイクロストリップ線路である。
In the microstrip line,
The microstrip line has a characteristic impedance of 50Ω.
また、上記マイクロストリップ線路において、
当該マイクロストリップ線路は、半導体基板上に作製されていることを特徴とするマイクロストリップ線路である。
In the microstrip line,
The microstrip line is a microstrip line produced on a semiconductor substrate.
上記課題を解決する本発明に係る特性インピーダンス制御方法は、
信号線とグランドメタルとが誘電体層を介して設けられてなり、前記誘電体層の一部又は全体の幅が前記グランドメタルの幅よりも小さいマイクロストリップ線路を用いて、
前記誘電体層の幅を変化させることにより、マイクロストリップ線路の特性インピーダンスを制御することを特徴とする特性インピーダンス制御方法である。
The characteristic impedance control method according to the present invention that solves the above problems is as follows.
A signal line and a ground metal are provided via a dielectric layer, and a microstrip line in which a part or the whole width of the dielectric layer is smaller than a width of the ground metal,
The characteristic impedance control method is characterized in that the characteristic impedance of the microstrip line is controlled by changing the width of the dielectric layer.
上述する種々の発明は、誘電体層の実効的な誘電率を制御することにより、誘電体層の層厚や信号線の線路幅に自由度を与えて、上記課題を解決するマイクロストリップ線路及び特性インピーダンス制御方法である。 The various inventions described above provide a microstrip line and a microstrip line that solve the above problems by controlling the effective dielectric constant of the dielectric layer, thereby giving freedom to the layer thickness of the dielectric layer and the line width of the signal line. This is a characteristic impedance control method.
本発明に係るマイクロストリップ線路によれば、グランドメタルと信号線のギャップが十分確保できない、あるいはグランドメタルと信号線のギャップに制限があるようなマイクロストリップ線路においても、特性インピーダンスの制御が可能となる。 According to the microstrip line according to the present invention, it is possible to control the characteristic impedance even in a microstrip line in which the gap between the ground metal and the signal line cannot be sufficiently secured or the gap between the ground metal and the signal line is limited. Become.
また、誘電体層の厚さが同じ条件で、信号線の幅を広げることができるため、マイクロ波ロスを低減させることができる。特に半導体電子デバイス、半導体光デバイスにおいては、配線部分のマイクロストリップ線路構造における誘電体層の厚さが制限される場合があるので、このロス低減効果は有効である。また、パターン幅の最も細かい信号線の幅を従来よりも広くすることができるため、プロセスに要求される精度を緩和することができる。 Further, since the width of the signal line can be increased under the same dielectric layer thickness, microwave loss can be reduced. In particular, in semiconductor electronic devices and semiconductor optical devices, the loss reduction effect is effective because the thickness of the dielectric layer in the microstrip line structure of the wiring portion may be limited. Further, since the width of the signal line with the finest pattern width can be made wider than before, the accuracy required for the process can be relaxed.
また、本発明に係るマイクロストリップ線路の構造を利用し、誘電体層の幅をエッチング等で除去することにより、マイクロストリップ線路の特性インピーダンスを制御することができる(インピーダンス制御方法とすることができる)。この制御方法によれば、信号線を傷つけることがないため、信号線の抵抗を損なうことなく線路の特性インピーダンスを制御することができる。特に、誘電体材料として層厚の制御が困難な有機膜を使用したマイクロストリップ線路等においても、インピーダンス調整が可能となる。これらの結果、製品の歩留まりを向上させることができる。 Further, the characteristic impedance of the microstrip line can be controlled by using the structure of the microstrip line according to the present invention and removing the width of the dielectric layer by etching or the like (the impedance control method can be used). ). According to this control method, since the signal line is not damaged, the characteristic impedance of the line can be controlled without impairing the resistance of the signal line. In particular, the impedance can be adjusted even in a microstrip line or the like using an organic film whose layer thickness is difficult to control as a dielectric material. As a result, the product yield can be improved.
また、信号線周辺以外の誘電体層を除去する本発明の構造では、厚い誘電体層を構成した場合にも、その誘電体層が基板全面に存在しないため、特に劈開の必要な半導体光デバイスの作製プロセスにおいて、研磨時の応力に基づく基板の反りの発生、基板へのクラックの発生を抑制でき、高歩留まりの作製が可能となる。 Further, in the structure of the present invention in which the dielectric layer other than the periphery of the signal line is removed, even when a thick dielectric layer is formed, the dielectric layer does not exist on the entire surface of the substrate. In this manufacturing process, generation of warpage of the substrate based on stress during polishing and generation of cracks in the substrate can be suppressed, and high yield can be manufactured.
以下、本発明の実施形態を図面を用いて詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, although an embodiment of the present invention is described in detail using a drawing, the present invention is not limited to this.
<第1の実施形態>
図1は、第1の実施形態に係るマイクロストリップ線路の概略断面構造図である。同図に示すように、本実施形態に係るマイクロストリップ線路10は、基板11と、基板11の上に形成されたグランドメタル12と、グランドメタル12の上に形成された誘電体層13と、誘電体層13の上に形成された信号線14とからなり、誘電体層13の幅がグランドメタル12の幅に比べて小さい構造となっている。
<First Embodiment>
FIG. 1 is a schematic cross-sectional structure diagram of the microstrip line according to the first embodiment. As shown in the figure, a
<第2の実施形態>
図2は、第2の実施形態に係るマイクロストリップ線路の概略断面構造図である。同図に示すように、本実施形態に係るマイクロストリップ線路20は、基板21と、基板21の上に形成されたグランドメタル22と、グランドメタル22の上に形成された誘電体層23と、誘電体層23の上に形成された信号線24とからなり、誘電体層23の幅がグランドメタル22の幅に比べて小さく、かつ誘電体層23の幅と信号線24の幅が同等の構造となっている。
<Second Embodiment>
FIG. 2 is a schematic cross-sectional structure diagram of the microstrip line according to the second embodiment. As shown in the figure, the
<第3の実施形態>
図3は、第3の実施形態に係るマイクロストリップ線路の概略断面構造図である。同図に示すように、本実施形態に係るマイクロストリップ線路30は、基板31と、基板31の上に形成されたグランドメタル32と、グランドメタル32の上に形成された誘電体層33と、誘電体層33の上に形成された信号線34とからなり、誘電体層33の幅がグランドメタル32の幅に比べて小さく、かつ誘電体層33の幅が信号線24の幅に比べて小さい構造となっている。
<Third Embodiment>
FIG. 3 is a schematic sectional view of a microstrip line according to the third embodiment. As shown in the figure, a
<実施形態に係るマイクロストリップ線路の作製方法>
図4は、第1の実施形態に係るマイクロストリップ線路の作製プロセスを説明する図である。同図に示すように、まず、基板11の上にグランドメタル12を形成し(同図(a))、更にグランドメタル12の上に、グランドメタル12の幅と同じ幅を有する誘電体層13’(幅調整前の誘電体層)を形成した(同図(b))。
<Method for Producing Microstrip Line According to Embodiment>
FIG. 4 is a diagram for explaining a microstrip line manufacturing process according to the first embodiment. As shown in the figure, first, a
本実施形態では、誘電体層13’を形成する誘電体材料としてポリイミドを用い、スピンコートによりグランドメタル12の上にポリイミド材料を塗布後、ポリイミドをベークして固化することにより、制御した層厚を有する誘電体層13’を形成した。
In the present embodiment, polyimide is used as a dielectric material for forming the
次に、固化した誘電体層13’の上面に信号線14を形成し(同図(c))、更に信号線14を覆うようにレジストパターン15を形成した(同図(d))。
Next, the
その後、レジストパターン15をマスクとして、誘電体層13’に対して例えばO2−RIE等のドライエッチング等を行い、誘電体層13’の不要な部分を除去することにより、所望の幅を有する誘電体層13を形成した(同図(e))。
Thereafter, by using the resist
最後に、信号線14を覆うレジストパターン15を取り除くことにより、第1の実施形態に係るマイクロストリップ構造10を作製した(同図(f))。
Finally, by removing the resist
上述する、マイクロストリップ線路の作製方法では、信号線14を覆って形成したレジストパターン15をマスクとして、誘電体層13’の不要な部分をドライエッチングにより除去したが、信号線14自体をメタルマスクと見なしてドライエッチングを行ってもよい。この場合、図2に示す第2の実施形態に係るマイクロストリップ線路20を作製することができる。
In the microstrip line manufacturing method described above, unnecessary portions of the dielectric layer 13 'are removed by dry etching using the resist
また、第2の実施形態に係るマイクロストリップ線路20を形成した後、更に、例えばO2アッシャー等による処理を行い、信号線24直下の誘電体層23の一部を除去することにより、図3に示す第3の実施形態に係るマイクロストリップ線路30を作製することができる。
Further, after forming the
上述するマイクロストリップ線路の作製方法以外にも、例えば、誘電体材料として感光性のポリイミドを用いることにより、誘電体層の幅をフォトリソグラフィ法によって制御してもよい。 In addition to the microstrip line manufacturing method described above, for example, the width of the dielectric layer may be controlled by photolithography by using photosensitive polyimide as the dielectric material.
<実施形態に係るマイクロストリップ線路のインピーダンス制御>
次に、実施形態に係るマイクロストリップ線路を用いて、インピーダンス制御(トリミング)を実施した結果(下記、表1を参照。)について説明する。
<Impedance Control of Microstrip Line According to Embodiment>
Next, the results (see Table 1 below) of impedance control (trimming) using the microstrip line according to the embodiment will be described.
信号線の幅を10μm、ポリイミドで形成した誘電体層の厚さを3μm、幅を200μm(グランドメタルの幅は200μm)として作製したマイクロストリップ線路において、その特性インピーダンスはネットワークアナライザによる評価から39.65Ωと見積もられた。 The characteristic impedance of a microstrip line manufactured with a signal line width of 10 μm, a dielectric layer made of polyimide of 3 μm and a width of 200 μm (the width of the ground metal is 200 μm) is 39.65Ω based on evaluation by a network analyzer. It was estimated.
このウエハに対して、更に、信号線をマスクとしてO2−RIEによるドライエッチングを行い、誘電体層の幅を信号線の幅と同程度の1Oμmとしたところ、その特性インピーダンスは41.97Ωとなった。 The wafer is further subjected to dry etching by O 2 -RIE using the signal line as a mask, and when the width of the dielectric layer is set to 1 Oμm, which is the same as the width of the signal line, the characteristic impedance is 41.97Ω. It was.
更に、このウエハに対して、O2アッシャーおよび弱アルカリ性溶液による後処理を施し、誘電体層の幅を約5μmとしたところ、その特性インピーダンスは50.38Ωとなった。 Furthermore, when this wafer was post-treated with O 2 asher and a weak alkaline solution, the width of the dielectric layer was about 5 μm, the characteristic impedance was 50.38Ω.
以上のように、誘電体層の幅を変化させることにより、インピーダンスの制御を容易に行うことができ、素子を作製した後にもインピーダンス調整が可能であることが分かった。 As described above, it was found that the impedance can be easily controlled by changing the width of the dielectric layer, and the impedance can be adjusted even after the device is manufactured.
誘電体層の幅を変化させることにより、層のサイドに存在する空気の誘電率を利用して、信号線に対する実効的な誘電率を減少させることができ、インピーダンス制御が可能となる。 By changing the width of the dielectric layer, the dielectric constant of air existing on the side of the layer can be used to reduce the effective dielectric constant for the signal line, and impedance control can be performed.
また、従来のマイクロストリップ線路と同様の設計で作製したマイクロストリップ線路において、誘電体層の厚さを3μm、幅を200μm(グランドメタルの幅も同じ)、信号線の幅を約7μmとした場合には、その特性インピーダンスは約50Ωであったが、信号線のマイクロ波ロスは1mm当たり1.35dBであった。 In the case of a microstrip line manufactured with the same design as a conventional microstrip line, the thickness of the dielectric layer is 3 μm, the width is 200 μm (the width of the ground metal is the same), and the width of the signal line is about 7 μm. The characteristic impedance was about 50Ω, but the microwave loss of the signal line was 1.35 dB per mm.
一方、実施形態に係るマイクロストリップ線路において、誘電体層の厚さを3μm、幅を5μm(グランドメタルの幅は200μm)、信号線の幅を10μmとした場合には、信号線のマイクロ波ロスは1mm当たり0.83dBであり、従来構造に比べて0.52dBのロス低減効果を確認した。 On the other hand, in the microstrip line according to the embodiment, when the thickness of the dielectric layer is 3 μm, the width is 5 μm (the width of the ground metal is 200 μm), and the width of the signal line is 10 μm, the microwave loss of the signal line Was 0.83 dB per mm, confirming the loss reduction effect of 0.52 dB compared to the conventional structure.
すなわち、実施形態に係るマイクロストリップ線路では、誘電体層の幅を小さくして実効的な誘電率を減少させることにより、同じ特性インピーダンスを得る場合であっても、信号線の幅を大きくすることができ、マイクロ波ロスを減少させたり、信号線の幅の制御を容易にしたりすることができる。 That is, in the microstrip line according to the embodiment, the width of the signal line is increased even when the same characteristic impedance is obtained by reducing the effective dielectric constant by reducing the width of the dielectric layer. Therefore, the microwave loss can be reduced and the control of the width of the signal line can be facilitated.
なお、実施形態に係るマイクロストリップ線路は、半導体基板上だけでなく、モジュール内の配線などに用いられるアルミナ基板上でも同様の効果を奏することは言うまでもない。 Needless to say, the microstrip line according to the embodiment has the same effect not only on a semiconductor substrate but also on an alumina substrate used for wiring in a module.
実施形態に係るマイクロストリップ線路の構造は、半導体基板上に従来と同様の作製プロセスによってマイクロストリップ線路を精度よく作製し、その後、誘電体部分をRIE等のドライエッチング等で除去して構成してもよい。このことにより、従来の作製プロセスを踏襲した上で、実施形態に係るマイクロストリップ線路を簡単に作製できるメリットを有する。 The structure of the microstrip line according to the embodiment is configured by accurately manufacturing a microstrip line on a semiconductor substrate by a manufacturing process similar to the conventional one, and then removing the dielectric portion by dry etching such as RIE. Also good. This has the merit that the microstrip line according to the embodiment can be easily manufactured after following the conventional manufacturing process.
10 マイクロストリップ線路
11 基板
12 グランドメタル
13 誘電体層
13’ 幅調整前の誘電体層
14 信号線
15 レジストパターン
20,30 マイクロストリップ線路
21,31 基板
22,32 グランドメタル
23,33 誘電体層
24,34 信号線
50,60 マイクロストリップ線路
51 基板
52,62 グランドメタル
53,63 誘電体層
54,64 信号線
DESCRIPTION OF
20, 30
50, 60
Claims (7)
前記誘電体層の一部を、当該誘電体層の誘電率とは異なる誘電率を有する材料で置き換えることにより、前記信号線と前記グランドメタルの間の実効的な誘電率を調整したことを特徴とするマイクロストリップ線路。 In a microstrip line in which a signal line and a ground metal are provided via a dielectric layer,
An effective dielectric constant between the signal line and the ground metal is adjusted by replacing a part of the dielectric layer with a material having a dielectric constant different from that of the dielectric layer. A microstrip line.
前記誘電体層の一部又は全体の幅は、前記グランドメタルの幅よりも小さいことを特徴とするマイクロストリップ線路。 In the microstrip line according to claim 1,
The microstrip line according to claim 1, wherein a width of a part or the whole of the dielectric layer is smaller than a width of the ground metal.
前記誘電体層の幅は、前記信号線の幅と略同じであることを特徴とするマイクロストリップ線路。 In the microstrip line according to claim 1,
The width of the dielectric layer is substantially the same as the width of the signal line.
前記誘電体層の幅は、前記信号線の幅よりも小さいことを特徴とするマイクロストリップ線路。 In the microstrip line according to claim 1,
The width of the dielectric layer is smaller than the width of the signal line.
特性インピーダンスが50Ωであることを特徴とするマイクロストリップ線路。 In the microstrip line according to any one of claims 1 to 4,
A microstrip line having a characteristic impedance of 50Ω.
当該マイクロストリップ線路は、半導体基板上に作製されていることを特徴とするマイクロストリップ線路。 The microstrip line according to any one of claims 1 to 5,
The microstrip line is manufactured on a semiconductor substrate.
前記誘電体層の幅を変化させることにより、マイクロストリップ線路の特性インピーダンスを制御することを特徴とする特性インピーダンス制御方法。 A signal line and a ground metal are provided via a dielectric layer, and a microstrip line in which a part or the whole width of the dielectric layer is smaller than a width of the ground metal,
A characteristic impedance control method, wherein the characteristic impedance of the microstrip line is controlled by changing the width of the dielectric layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206832A JP2006033217A (en) | 2004-07-14 | 2004-07-14 | Microstripline and characteristic impedance control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206832A JP2006033217A (en) | 2004-07-14 | 2004-07-14 | Microstripline and characteristic impedance control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006033217A true JP2006033217A (en) | 2006-02-02 |
Family
ID=35899066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206832A Pending JP2006033217A (en) | 2004-07-14 | 2004-07-14 | Microstripline and characteristic impedance control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006033217A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863409B1 (en) | 2007-04-17 | 2008-10-14 | 순천향대학교 산학협력단 | Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same |
US8400237B2 (en) | 2007-10-09 | 2013-03-19 | Panasonic Corporation | Circuit device including a nano-composite dielectric film |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02235406A (en) * | 1989-03-08 | 1990-09-18 | A T R Hikari Denpa Tsushin Kenkyusho:Kk | Microwave line |
JPH04368005A (en) * | 1991-06-14 | 1992-12-21 | Sanyo Electric Co Ltd | Microwave transmission line |
JPH0537207A (en) * | 1991-07-25 | 1993-02-12 | Mitsubishi Electric Corp | Signal transmission line |
JPH07176945A (en) * | 1993-12-21 | 1995-07-14 | Matsushita Electric Works Ltd | Printed antenna |
JPH09232855A (en) * | 1996-02-20 | 1997-09-05 | Mitsubishi Electric Corp | Electronic component |
JPH09246814A (en) * | 1996-03-07 | 1997-09-19 | Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk | High frequency transmission line |
JPH1092689A (en) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | Capacitor and its manufacturing method |
JPH11122032A (en) * | 1997-10-11 | 1999-04-30 | Yokowo Co Ltd | Microstrip antenna |
JPH11136023A (en) * | 1997-10-27 | 1999-05-21 | Nec Corp | Micro strip antenna |
JP2004032755A (en) * | 2002-06-27 | 2004-01-29 | Harris Corp | High-frequency quarter wavelength converter |
-
2004
- 2004-07-14 JP JP2004206832A patent/JP2006033217A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02235406A (en) * | 1989-03-08 | 1990-09-18 | A T R Hikari Denpa Tsushin Kenkyusho:Kk | Microwave line |
JPH04368005A (en) * | 1991-06-14 | 1992-12-21 | Sanyo Electric Co Ltd | Microwave transmission line |
JPH0537207A (en) * | 1991-07-25 | 1993-02-12 | Mitsubishi Electric Corp | Signal transmission line |
JPH07176945A (en) * | 1993-12-21 | 1995-07-14 | Matsushita Electric Works Ltd | Printed antenna |
JPH09232855A (en) * | 1996-02-20 | 1997-09-05 | Mitsubishi Electric Corp | Electronic component |
JPH09246814A (en) * | 1996-03-07 | 1997-09-19 | Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk | High frequency transmission line |
JPH1092689A (en) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | Capacitor and its manufacturing method |
JPH11122032A (en) * | 1997-10-11 | 1999-04-30 | Yokowo Co Ltd | Microstrip antenna |
JPH11136023A (en) * | 1997-10-27 | 1999-05-21 | Nec Corp | Micro strip antenna |
JP2004032755A (en) * | 2002-06-27 | 2004-01-29 | Harris Corp | High-frequency quarter wavelength converter |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863409B1 (en) | 2007-04-17 | 2008-10-14 | 순천향대학교 산학협력단 | Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same |
US8400237B2 (en) | 2007-10-09 | 2013-03-19 | Panasonic Corporation | Circuit device including a nano-composite dielectric film |
JP5337041B2 (en) * | 2007-10-09 | 2013-11-06 | パナソニック株式会社 | Circuit equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3755453B2 (en) | Inductor component and method for adjusting inductance value thereof | |
US20020094688A1 (en) | Method of forming fine patterns | |
JP6330911B2 (en) | Electronic device and method of manufacturing electronic device | |
US20060128119A1 (en) | Semiconductor device fabrication method | |
JP2006033217A (en) | Microstripline and characteristic impedance control method | |
KR20060072679A (en) | Manufacturing method for semiconductor device | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
JP6491784B1 (en) | Single crystal silicon carbide substrate, method for manufacturing single crystal silicon carbide substrate, and semiconductor laser | |
KR100715600B1 (en) | Method of fabricating the fine pattern | |
JPH10312980A (en) | Manufacture of semiconductor device | |
WO2024070320A1 (en) | Glass substrate, multilayer wiring substrate, and glass substrate manufacturing method | |
JP2001148423A (en) | Method for manufacturing semiconductor device | |
KR20220062828A (en) | Hard mask manufacturing method and semiconductor device manufacturing method using the same | |
TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
US8912099B2 (en) | Method of manufacturing semiconductor device | |
KR20020060334A (en) | Method for improving wafer uniformity | |
JP2006073701A (en) | Method for monitoring etching process | |
JP3068098B1 (en) | Stencil mask and manufacturing method | |
KR100868634B1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JPH01189939A (en) | Semiconductor integrated circuit | |
JPH05283378A (en) | Manufacture of semiconductor device | |
JP2010087202A (en) | Method of manufacturing semiconductor device | |
JP2004320051A (en) | Stencil mask | |
KR20050002010A (en) | Method for manufacturing contact hole | |
JP2005150145A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |