JP2006032793A - Method for forming ferroelectric film and method for manufacturing semiconductor memory device - Google Patents

Method for forming ferroelectric film and method for manufacturing semiconductor memory device Download PDF

Info

Publication number
JP2006032793A
JP2006032793A JP2004212073A JP2004212073A JP2006032793A JP 2006032793 A JP2006032793 A JP 2006032793A JP 2004212073 A JP2004212073 A JP 2004212073A JP 2004212073 A JP2004212073 A JP 2004212073A JP 2006032793 A JP2006032793 A JP 2006032793A
Authority
JP
Japan
Prior art keywords
temperature
ferroelectric
forming
heat treatment
ferroelectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004212073A
Other languages
Japanese (ja)
Inventor
Keisuke Tanaka
圭介 田中
Kazuhiro Kaihara
一裕 海原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004212073A priority Critical patent/JP2006032793A/en
Publication of JP2006032793A publication Critical patent/JP2006032793A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming a ferroelectric film exhibiting sufficient polarization characteristics even in the case of a microvolume indispensable to obtain a high integration semiconductor memory device. <P>SOLUTION: In the method for forming a ferroelectric film comprising a step for depositing a ferroelectric material film on a supporting substrate, and a step for sintering the ferroelectric material film by performing a plurality of heat treatment steps one of which includes a temperature rising step A, a temperature holding step B, and a temperature lowering step C wherein the temperature rising step A includes a step for raising the temperature of the substrate at a rate lowering gradually as the temperature of the substrate rises. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、強誘電体膜の形成方法及び強誘電体膜を容量絶縁膜とする半導体記憶装置の製造方法に関する。   The present invention relates to a method for forming a ferroelectric film and a method for manufacturing a semiconductor memory device using the ferroelectric film as a capacitive insulating film.

近年デジタル技術の進展に伴い、大容量のデータを処理、保存する傾向が推進される中で電子機器が一段と高度化し、使用される半導体装置もその半導体素子の微細化が急速に進んできている。   In recent years, with the advancement of digital technology, electronic devices have become more sophisticated as the tendency to process and store large volumes of data has been promoted, and semiconductor devices used have been rapidly miniaturized. .

それに伴ってダイナミックランダムアクセスメモリの高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究開発されている。   Accordingly, in order to realize high integration of the dynamic random access memory, a technique using a high dielectric as a capacitive insulating film instead of the conventional silicon oxide or nitride has been widely researched and developed.

さらに従来にない低動作電圧かつ高速書き込み読み出し可能な不揮発性メモリの実用化を目指し、自発分極特性を有する強誘電体膜を用いた半導体記憶装置に関する研究開発が盛んに行われ、キロビットクラスの不揮発メモリが実用化されている。   In addition, with the aim of commercializing a nonvolatile memory with low operating voltage and high-speed writing / reading that has never been seen before, research and development on a semiconductor memory device using a ferroelectric film having spontaneous polarization characteristics has been actively conducted. Memory is in practical use.

現在、強誘電体不揮発メモリのさらなる高集積化の実現のため、容量素子の電極面積の小型化と強誘電体からなる容量絶縁膜の薄膜による容量素子の微細化に関する研究開発が特に盛んに行われている。   Currently, in order to achieve higher integration of ferroelectric non-volatile memory, research and development on capacitive element miniaturization with a capacitive insulating film thin film made of a ferroelectric substance is particularly active. It has been broken.

これらの高集積強誘電体不揮発メモリを実現するための最重要課題は、微細な容量素子を特性劣化なくCMOS集積回路に集積化できる手法を開発することである。   The most important issue for realizing these highly integrated ferroelectric nonvolatile memories is to develop a technique capable of integrating a minute capacitor element in a CMOS integrated circuit without deterioration of characteristics.

容量絶縁膜となる強誘電体の材料としては、チタンジルコン酸鉛(以下、PZTという)やタンタル酸ストロンチウムビスマス(以下、SBTという)やチタン酸ビスマスランタン(以下、BLTという)やチタン酸ビスマス等のペロブスカイト構造あるいは層状ペロブスカイト構造を有する金属酸化物が用いられている。特に、CMOS集積プロセスと整合性の良い低温焼結が可能な強誘電体としてチタン酸ビスマスやBLTが着目されている。例えば、SBTからなる強誘電体膜を形成する方法の従来技術(特許文献1)を、図11を用いて以下に説明する。図11のS20〜S28の工程において、SBTの前駆体膜を基板上にスピン塗布し、前駆体膜中の有機成分を除去した後に、S29〜S31の工程において、RTP(Rapid Thermal Process)等によって前駆体膜を急速昇温加熱焼結して強誘電体膜を形成する工程が行われる。この焼結工程は、500〜600℃の温度で加熱する仮焼結と呼ばれる工程(S29)と、それに続く600〜800℃の温度で加熱する本焼結(S31)と呼ばれる工程を含み、この焼結工程によって、強誘電体膜中に強誘電体結晶粒が結晶成長される(特許文献1)。
特開平9−260612号公報
Examples of the ferroelectric material used as the capacitor insulating film include lead titanium zirconate (hereinafter referred to as PZT), strontium bismuth tantalate (hereinafter referred to as SBT), bismuth lanthanum titanate (hereinafter referred to as BLT), and bismuth titanate. Metal oxides having a perovskite structure or a layered perovskite structure are used. In particular, bismuth titanate and BLT are attracting attention as ferroelectrics that can be sintered at low temperature with good compatibility with CMOS integrated processes. For example, a conventional technique (Patent Document 1) for forming a ferroelectric film made of SBT will be described below with reference to FIG. In the steps S20 to S28 of FIG. 11, after the SBT precursor film is spin-coated on the substrate and the organic components in the precursor film are removed, in the steps S29 to S31, RTP (Rapid Thermal Process) or the like is performed. A step of rapidly heating and sintering the precursor film to form a ferroelectric film is performed. This sintering process includes a process called pre-sintering (S29) that is heated at a temperature of 500 to 600 ° C., and a process called main sintering (S31) that is heated at a temperature of 600 to 800 ° C. Ferroelectric crystal grains are grown in the ferroelectric film by the sintering process (Patent Document 1).
JP-A-9-260612

しかし、ペロブスカイト構造のAサイトに揮発性の高い元素であるBiが存在するような強誘電体材料であるBLTやチタン酸ビスマス等を容量絶縁膜として用いる場合、上記のような焼結を行う際に以下の課題が発生することを見出した。   However, when using BLT, bismuth titanate, or the like, which is a ferroelectric material in which Bi, which is a highly volatile element, exists at the A site of the perovskite structure as a capacitive insulating film, when performing the above-described sintering We found that the following problems occur.

MOD(Metal Organic Decomposition)法やMOCVD(Metal Organic Chemical Vapor Deposition)法等により、BLTやチタン酸ビスマス等の強誘電体材料からなる強誘電体材料膜を基板上に堆積した後、ランプ加熱炉を用いたRTP法で強誘電体材料膜に対して、前述の仮焼結と本焼結からなる急速昇温加熱焼結を行うことで、強誘電体材料膜中に結晶粒を結晶成長する場合、十分な分極率を有する強誘電体膜が得られないことが判った。特に本焼結時において、昇温レートを一定として昇温した場合、昇温レートが低い場合には、結晶粒の結晶核の発生が多くなりすぎ、分極率の小さいc軸方向への結晶粒の配向性が高くなる。一方、昇温レートが低い場合には、c軸方向への結晶粒の配向は抑制可能であるが、結晶粒を十分な大きさに成長させることができず、結果として分極率が小さくなってしまう。   After a ferroelectric material film made of a ferroelectric material such as BLT or bismuth titanate is deposited on the substrate by MOD (Metal Organic Decomposition) method or MOCVD (Metal Organic Chemical Vapor Deposition) method, a lamp heating furnace is installed. When crystal grains grow in the ferroelectric material film by performing the rapid heating and heating sintering consisting of the above-mentioned temporary sintering and main sintering to the ferroelectric material film by the RTP method used It was found that a ferroelectric film having a sufficient polarizability could not be obtained. In particular, during the main sintering, when the temperature is raised at a constant temperature rise rate, if the temperature rise rate is low, the number of crystal nuclei in the crystal grains is excessively increased, and the crystal grains in the c-axis direction have a low polarizability. The orientation of is increased. On the other hand, when the temperature rising rate is low, the orientation of the crystal grains in the c-axis direction can be suppressed, but the crystal grains cannot be grown to a sufficient size, resulting in a low polarizability. End up.

一般に強誘電体は等方な結晶構造を持つのではなく、大きい自発分極値の分極方向と、小さい自発分極値の分極方向あるいは分極を発生しない非極性方向からなる非対称な結晶構造を持つ。図12にBLTの単位結晶格子の模式図を示す。BLTは、図12に示すように、酸化ビスマス層81と擬似ペロブスカイト層82とがc軸方向に交互に積層した構造を有している。酸化ビスマス層81は酸素84とBi83から構成され、擬似ペロブスカイト層82は、酸素84とAサイト元素85とBサイト元素86から構成され、Aサイトには、LaあるいはBiが入り、BサイトにはTiが入る。BLTは、a軸とb軸方向を含むab面内に自発分極の大きい方向を持ち、c軸方向には小さな自発分極を持つ。不揮発メモリとしてデータを保持するためには、BLTの分極の大きいab面を対向電極に印加された電場方向と略平行に配置しなければならない。これは、BLTに限られず、結晶軸に異方性を有する結晶構造を有する強誘電体に共通する課題である。   In general, a ferroelectric does not have an isotropic crystal structure, but has an asymmetric crystal structure composed of a polarization direction of a large spontaneous polarization value and a polarization direction of a small spontaneous polarization value or a nonpolar direction that does not generate polarization. FIG. 12 shows a schematic diagram of a unit crystal lattice of BLT. As shown in FIG. 12, the BLT has a structure in which bismuth oxide layers 81 and pseudo-perovskite layers 82 are alternately stacked in the c-axis direction. The bismuth oxide layer 81 is composed of oxygen 84 and Bi83, the pseudo-perovskite layer 82 is composed of oxygen 84, an A site element 85, and a B site element 86, La or Bi enters the A site, and the B site contains Ti enters. BLT has a direction with a large spontaneous polarization in the ab plane including the a-axis and b-axis directions, and a small spontaneous polarization in the c-axis direction. In order to retain data as a non-volatile memory, the ab surface having a large BLT polarization must be arranged substantially parallel to the direction of the electric field applied to the counter electrode. This is not limited to BLT, and is a problem common to ferroelectrics having a crystal structure having anisotropy in the crystal axis.

しかし、従来の容量絶縁膜の製造方法で容量素子を形成すると、前述のようにc軸配向しやすく、不揮発メモリとして必要な保持電荷量を確保できる強誘電体膜を形成することが出来ない。以上の課題は、高集積な半導体記憶装置を実現するために、容量素子を微細化する場合において、大きな問題となっていた。   However, when a capacitor element is formed by a conventional method of manufacturing a capacitor insulating film, as described above, it is not easy to form a ferroelectric film that can be easily c-axis oriented and can secure a necessary charge amount for a nonvolatile memory. The above problem has been a major problem when miniaturizing a capacitor element in order to realize a highly integrated semiconductor memory device.

本発明は、上記課題に鑑みて、高集積半導体記憶装置の実現に不可欠な微小体積においても、十分な分極特性を有する強誘電体膜の形成方法及びその強誘電体膜を容量絶縁膜とする半導体記憶装置の製造方法を提供する。   In view of the above problems, the present invention provides a method for forming a ferroelectric film having sufficient polarization characteristics even in a minute volume indispensable for realizing a highly integrated semiconductor memory device, and uses the ferroelectric film as a capacitive insulating film. A method for manufacturing a semiconductor memory device is provided.

発明者らは、強誘電体材料の急速昇温加熱焼結の際の温度プロファイルに着目し、分極が大きい配向成分を有する強誘電体結晶粒の成長を促進させることができ、かつ、十分な大きさの結晶粒の成長が可能であることを見出した。   The inventors pay attention to the temperature profile during the rapid temperature heating and sintering of the ferroelectric material, can promote the growth of ferroelectric crystal grains having an orientation component with a large polarization, and sufficient It has been found that crystal grains of a size can be grown.

本発明の第1の強誘電体膜の形成方法は、支持基板上に強誘電体材料膜を堆積する工程と、前記強誘電体材料膜に対して複数の加熱処理を行うことにより、前記強誘電体材料膜を焼結させる工程を備えた強誘電体膜の形成方法において、前記複数の加熱処理のうちの一つの加熱処理Pは、昇温工程と、温度保持工程と、降温工程とを含み、前記昇温工程は、前記基板の温度の上昇とともに低下していく昇温速度で前記基板の温度を昇温する工程を含むことを特徴とする。   The first ferroelectric film forming method of the present invention includes a step of depositing a ferroelectric material film on a support substrate and performing a plurality of heat treatments on the ferroelectric material film, thereby In the method for forming a ferroelectric film including the step of sintering the dielectric material film, one of the heat treatments P includes a temperature raising step, a temperature holding step, and a temperature lowering step. And the temperature raising step includes a step of raising the temperature of the substrate at a rate of temperature rise that decreases as the temperature of the substrate increases.

本発明の第2の強誘電体膜の形成方法は、前記第1の強誘電体膜の形成方法において、前記一つの加熱処理Pの前に、前記一つの加熱処理Pとは異なる加熱処理を行う工程を含み、前記一つの加熱処理Pとは異なる加熱処理は、昇温工程と、第1の温度保持工程と、第1の温度保持工程の後で、かつ、前記第1の温度保持工程における温度よりも高い温度で前記基板を加熱する第2の温度保持工程と、降温工程とを含むことを特徴とする。   According to a second method for forming a ferroelectric film of the present invention, in the first method for forming a ferroelectric film, a heat treatment different from the one heat treatment P is performed before the one heat treatment P. The heat treatment different from the one heat treatment P includes a temperature raising step, a first temperature holding step, a first temperature holding step, and the first temperature holding step. Including a second temperature holding step of heating the substrate at a temperature higher than the temperature in step (b), and a temperature lowering step.

本発明の半導体記憶装置の製造方法は、支持基板上に下部電極を形成する工程と、前記下部電極の上に、本発明の前記第1又は第2の強誘電体膜の形成方法により強誘電体膜からなる容量絶縁膜を形成する工程と、前記容量絶縁膜の上に、上部電極を形成する工程とを含むことを特徴とする。   The method of manufacturing a semiconductor memory device according to the present invention includes a step of forming a lower electrode on a support substrate, and a ferroelectric by the method for forming the first or second ferroelectric film of the present invention on the lower electrode. The method includes a step of forming a capacitive insulating film made of a body film, and a step of forming an upper electrode on the capacitive insulating film.

本発明の第1及び第2の強誘電体膜の形成方法によれば、十分な分極特性を有する強誘電体膜を形成することができる。すなわち、第1の強誘電体膜の形成方法によれば、強誘電体結晶粒の核発生が生じる温度領域における処理時間を短時間にし、強誘電体結晶粒の結晶成長が行われる温度領域での処理時間を長くすることで、強誘電体結晶粒の核発生を適度に抑制することができることから、分極が大きい配向成分を有する強誘電体結晶粒の成長を促進させることができ、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。その結果、十分な分極特性を有する強誘電体膜を形成することができる。   According to the first and second ferroelectric film forming methods of the present invention, a ferroelectric film having sufficient polarization characteristics can be formed. That is, according to the first method for forming a ferroelectric film, the processing time in the temperature region where nucleation of ferroelectric crystal grains occurs is shortened, and in the temperature region where the crystal growth of ferroelectric crystal grains is performed. By lengthening the treatment time, it is possible to moderately suppress the nucleation of ferroelectric crystal grains, it is possible to promote the growth of ferroelectric crystal grains having an orientation component having a large polarization, and Crystal growth of a sufficiently large ferroelectric crystal grain can be performed. As a result, a ferroelectric film having sufficient polarization characteristics can be formed.

また、第2の強誘電体膜の形成方法によれば、一つの加熱処理Pの前の加熱工程の第1の温度保持工程において強誘電体材料膜中のBi等の揮発性の高い元素の抜けを防ぐ温度で強誘電体材料膜の仮焼結を行うことができ、第2の温度保持工程においてc軸配向が抑制された状態で強誘電体結晶粒の核生成を行うことができるため、強誘電体膜の組成ズレとc軸配向の抑制を同時に実現することができる。更に、一つの加熱処理Pにおける本焼結において、分極が大きい配向成分を有する強誘電体結晶粒の成長を促進させることができ、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。その結果、十分な分極特性を有する強誘電体膜を形成することができる。   Also, according to the second ferroelectric film forming method, in the first temperature holding step of the heating step before one heat treatment P, the highly volatile element such as Bi in the ferroelectric material film Since the ferroelectric material film can be pre-sintered at a temperature that prevents detachment, and nucleation of ferroelectric crystal grains can be performed in a state where c-axis orientation is suppressed in the second temperature holding step. In addition, the composition deviation of the ferroelectric film and the suppression of the c-axis orientation can be realized at the same time. Furthermore, in the main sintering in one heat treatment P, the growth of ferroelectric crystal grains having an orientation component with large polarization can be promoted, and the crystal growth of sufficiently large ferroelectric crystal grains can be promoted. It can be carried out. As a result, a ferroelectric film having sufficient polarization characteristics can be formed.

本発明の半導体記憶装置の製造方法によれば、十分な分極特性を有する強誘電体膜を容量絶縁膜とする容量素子を実現できることから、容量素子の微細化が図れ、高集積な半導体記憶装置を実現できる。すなわち、分極が大きい配向成分を有し、かつ、十分な大きさの強誘電体結晶粒を有する、あるいは、これに加えてc軸配向の抑制が実現され、かつ、組成ズレが防止されて、十分な分極特性を有する強誘電体膜を容量絶縁膜とする容量素子を実現できることから、容量素子の微細化が図れ、高集積な半導体記憶装置を実現できる。   According to the method for manufacturing a semiconductor memory device of the present invention, it is possible to realize a capacitor element using a ferroelectric film having sufficient polarization characteristics as a capacitor insulating film. Therefore, the capacitor element can be miniaturized and a highly integrated semiconductor memory device can be realized. Can be realized. That is, it has an orientation component with a large polarization and has a sufficiently large ferroelectric crystal grain, or in addition to this, suppression of c-axis orientation is realized, and composition deviation is prevented, Since a capacitor element using a ferroelectric film having sufficient polarization characteristics as a capacitor insulating film can be realized, the capacitor element can be miniaturized and a highly integrated semiconductor memory device can be realized.

本発明の第1の強誘電体膜の形成方法においては、前記昇温速度は、前記基板の温度が550℃未満の場合において9℃/秒以上であり、550℃以上の場合において9℃/秒以下であることが好ましい。特に、550℃未満の場合において10〜20℃/秒とし、550℃以上の場合において2〜7℃/秒とすると好ましい。また、本発明の第1の強誘電体膜の形成方法において、前記温度保持工程における最高温度は、700℃以下であることが好ましい。このような構成とすることで、分極が大きい配向成分を有する強誘電体結晶粒の成長を促進させることができ、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。前記温度保持工程におけるさらに好ましい最高温度は、600℃〜700℃の範囲である。   In the first method for forming a ferroelectric film of the present invention, the rate of temperature increase is 9 ° C./second or more when the temperature of the substrate is lower than 550 ° C., and 9 ° C./second when the temperature is 550 ° C. or higher. It is preferable that it is below second. In particular, when the temperature is less than 550 ° C., it is preferably 10 to 20 ° C./sec. In the first method for forming a ferroelectric film of the present invention, the maximum temperature in the temperature holding step is preferably 700 ° C. or lower. By adopting such a configuration, it is possible to promote the growth of ferroelectric crystal grains having an orientation component with a large polarization, and it is possible to perform crystal growth of sufficiently large ferroelectric crystal grains. . A more preferable maximum temperature in the temperature holding step is in the range of 600 ° C to 700 ° C.

本発明の第1の強誘電体膜の形成方法において、前記降温工程は、前記基板の温度の低下とともに低下していく降温速度で前記基板の温度を降温する工程を含むこと望ましい。このような構成とすることで、降温工程において十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。特に、前記降温速度は、前記基板の温度が500℃以上の場合において5℃/秒以上であり、500℃未満の場合において5℃/秒以下であることが好ましい。さらに好ましくは、前記基板の温度が500℃以上の場合において7〜15℃/秒の範囲であり、500℃未満の場合においては1〜3℃/秒の範囲である。   In the first method for forming a ferroelectric film of the present invention, it is preferable that the temperature lowering step includes a step of lowering the temperature of the substrate at a temperature lowering rate that decreases as the temperature of the substrate decreases. With this configuration, it is possible to perform crystal growth of sufficiently large ferroelectric crystal grains in the temperature lowering process. In particular, the cooling rate is preferably 5 ° C./second or more when the temperature of the substrate is 500 ° C. or more, and preferably 5 ° C./second or less when the temperature is less than 500 ° C. More preferably, the temperature is in the range of 7 to 15 ° C./second when the temperature of the substrate is 500 ° C. or higher, and in the range of 1 to 3 ° C./second when the temperature is lower than 500 ° C.

本発明の第2の強誘電体膜の形成方法において、前記一つの加熱処理Pとは異なる加熱処理における前記降温工程は、前記第2の温度保持工程に続いて行われることが望ましい。
このようにすると、c軸配向の抑制の効果が高くなる。
In the second method for forming a ferroelectric film of the present invention, it is preferable that the temperature lowering step in the heat treatment different from the one heat treatment P is performed following the second temperature holding step.
If it does in this way, the effect of suppression of c-axis orientation will become high.

本発明の第2の強誘電体膜の形成方法において、前記第2の温度保持工程における最高温度は、前記一つの加熱処理Pにおける温度保持工程における最高温度よりも低い温度であることが望ましい。このようにすると、一つの加熱処理Pの前の加熱工程の第2の温度保持工程における最高温度を、本焼結である一つの加熱処理Pにおける温度保持工程における最高温度よりも低くすることで、結晶粒を十分に大きくすることが可能となる。特に、第2の温度保持工程における最高温度を650℃以下とするとよい。前記第2の温度保持工程におけるさらに好ましい最高温度は、550℃〜650℃の範囲である。   In the second method for forming a ferroelectric film of the present invention, the maximum temperature in the second temperature holding step is preferably lower than the maximum temperature in the temperature holding step in the one heat treatment P. By doing so, by making the maximum temperature in the second temperature holding step of the heating step before one heat treatment P lower than the maximum temperature in the temperature holding step in one heat treatment P that is the main sintering. The crystal grains can be made sufficiently large. In particular, the maximum temperature in the second temperature holding step is preferably 650 ° C. or lower. A more preferable maximum temperature in the second temperature holding step is in a range of 550 ° C to 650 ° C.

本発明の第2の強誘電体膜の形成方法において、前記第2の温度保持工程における最高温度への昇温速度は、平均30℃/秒であることが望ましい。このようにすると、第2の温度保持工程における最高温度への昇温の際における強誘電体材料膜中のBi等の揮発性の高い元素の抜けを効果的に防止することができる。   In the second method for forming a ferroelectric film of the present invention, it is desirable that the rate of temperature increase to the maximum temperature in the second temperature holding step is 30 ° C./second on average. In this way, it is possible to effectively prevent the escape of highly volatile elements such as Bi in the ferroelectric material film when the temperature is raised to the maximum temperature in the second temperature holding step.

本発明の第2の強誘電体膜の形成方法において、前記第2の温度保持工程における最高温度に保持する時間は、前記一つの加熱処理Pとは異なる加熱処理において、同一温度に保持する時間のうちで最も短いことが望ましい。   In the second method for forming a ferroelectric film of the present invention, the time for maintaining the maximum temperature in the second temperature maintaining step is the time for maintaining the same temperature in the heat treatment different from the one heat treatment P. The shortest of these is desirable.

このようにすると、第2の温度保持工程における最高温度に保持している間における強誘電体材料膜中のBi等の揮発性の高い元素の抜けを効果的に防止することができ、かつ、c軸配向の抑制の効果が高くなる。特に、前記第2の温度保持工程における最高温度に保持する時間を2秒以下することが好ましい。さらに前記第2の温度保持工程における最高温度に保持する好ましい保持時間は0.5〜1秒の範囲である。   In this way, it is possible to effectively prevent the escape of highly volatile elements such as Bi in the ferroelectric material film while maintaining the maximum temperature in the second temperature maintaining step, and The effect of suppressing c-axis orientation is enhanced. In particular, it is preferable that the time for maintaining the maximum temperature in the second temperature holding step is 2 seconds or less. Furthermore, the preferable holding time which hold | maintains to the highest temperature in a said 2nd temperature holding process is the range of 0.5 to 1 second.

本発明の第2の強誘電体膜の形成方法において、前記降温工程は、前記基板の温度の低下とともに低下していく降温速度で前記基板の温度を降温する工程を含むことが望ましい。
このようにすると、前記一つの加熱処理Pとは異なる加熱処理である仮焼結における降温工程においてのc軸配向の抑制の効果が高くなる。あるいは、結晶粒を十分に大きくすることが可能となる。特に、降温速度を、基板の温度が500℃以上の場合において5℃/秒以上とし、500℃未満の場合において5℃/秒以下とすることが好ましい。さらに好ましくは、前記基板の温度が500℃以上の場合において7〜15℃/秒の範囲であり、500℃未満の場合においては1〜3℃/秒の範囲である。
In the second method for forming a ferroelectric film of the present invention, it is preferable that the temperature lowering step includes a step of lowering the temperature of the substrate at a temperature lowering rate that decreases as the temperature of the substrate decreases.
If it does in this way, the effect of suppression of c-axis orientation in the temperature-falling process in temporary sintering which is heat processing different from said one heat processing P will become high. Alternatively, the crystal grains can be made sufficiently large. In particular, the rate of temperature decrease is preferably 5 ° C./second or more when the substrate temperature is 500 ° C. or more, and 5 ° C./second or less when the temperature is less than 500 ° C. More preferably, the temperature is in the range of 7 to 15 ° C./second when the temperature of the substrate is 500 ° C. or higher, and in the range of 1 to 3 ° C./second when the temperature is lower than 500 ° C.

本発明の第2の強誘電体膜の形成方法において、前記一つの加熱処理Pとは異なる加熱処理における前記昇温工程は、10℃/秒以下の昇温速度で前記基板の温度を昇温する工程を含むことが望ましい。   In the second method for forming a ferroelectric film of the present invention, the temperature raising step in the heat treatment different from the one heat treatment P raises the temperature of the substrate at a temperature rise rate of 10 ° C./second or less. It is desirable to include the process to do.

このようにすると、前記一つの加熱処理Pとは異なる加熱処理である仮焼結における昇温工程においての強誘電体材料膜中のBi等の揮発性の高い元素の抜けを効果的に防止することができ、かつ、c軸配向の抑制の効果が高くなる。   In this way, it is possible to effectively prevent escape of highly volatile elements such as Bi in the ferroelectric material film in the temperature raising step in the preliminary sintering, which is a heat treatment different from the one heat treatment P. And the effect of suppressing c-axis orientation is enhanced.

本発明の第1あるいは第2の強誘電体膜の形成方法において、前記強誘電体膜は、Bi4-x+yxTi312(但し、Aは、La、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及びVからなる群から選ばれた元素であり、x及びyは、0≦x≦2及び0<y≦(4−x)×0.1を満たす。)の一般式で表わされる強誘電体材料であることが望ましい。このようにすると、ペロブスカイト構造のAサイトにBiが存在するような強誘電体材料を用いて強誘電体膜を形成する際に、本焼結の際における強誘電体結晶粒のc軸配向を抑制でき、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。あるいは、これに加えて、仮焼結の際における揮発性の高いBiの抜けを防止でき、組成ズレを防止することができる。その結果、十分な分極特性を有する強誘電体膜を形成することができる。 In the first or second method of forming a ferroelectric film of the present invention, the ferroelectric film may be Bi 4-x + y A x Ti 3 O 12 (where A is La, Pr, Nd, Sm). , Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, and V, and x and y are 0 ≦ x ≦ 2 and 0 <y ≦ (4-x It is desirable that the ferroelectric material is represented by the general formula: Thus, when forming a ferroelectric film using a ferroelectric material in which Bi is present at the A site of the perovskite structure, the c-axis orientation of the ferroelectric crystal grains during the main sintering is changed. It is possible to suppress the growth of sufficiently large ferroelectric crystal grains. Alternatively, in addition to this, it is possible to prevent the escape of Bi having high volatility during the preliminary sintering, and it is possible to prevent composition deviation. As a result, a ferroelectric film having sufficient polarization characteristics can be formed.

以下、本発明の実施形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

なお、ここで、強誘電体材料膜とは、焼結の工程を経る前の段階における強誘電体を構成する元素を含む膜であり、例えば、MOD法で堆積された強誘電体の前駆体膜や、MOCVD法やスパッタ法で堆積された、その後の熱処理工程の前段階における膜を含むものである。また、仮焼結の工程を経た強誘電体材料膜のことを強誘電体膜ということもある。   Here, the ferroelectric material film is a film containing an element constituting the ferroelectric material in the stage before passing through the sintering process. For example, the ferroelectric material film is deposited by the MOD method. It includes a film and a film deposited by MOCVD or sputtering and in the previous stage of the subsequent heat treatment process. In addition, the ferroelectric material film that has undergone the pre-sintering process may be referred to as a ferroelectric film.

(実施形態1)
以下、本発明の一実施形態にかかる強誘電体膜の形成方法及びその強誘電体膜を容量絶縁膜とする半導体記憶装置の製造方法について図1〜図5を参照しながら説明する。
(Embodiment 1)
Hereinafter, a method for forming a ferroelectric film according to an embodiment of the present invention and a method for manufacturing a semiconductor memory device using the ferroelectric film as a capacitive insulating film will be described with reference to FIGS.

なお、本実施形態では、本実施形態にかかる強誘電体膜を強誘電体キャパシタ(容量素子)の容量絶縁膜に用いる場合について説明しているが、本実施形態に係る強誘電体膜は、強誘電体キャパシタ以外にも、MFS(Metal-Ferroelectric-Semiconductor)型トランジスタ、MFIS(Metal-Ferroelectric-Insulator-Semiconductor)型トランジスタ又はMFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor)型トランジスタ等の半導体記憶装置の容量絶縁膜として用いることもできる。   In the present embodiment, the case where the ferroelectric film according to the present embodiment is used as a capacitor insulating film of a ferroelectric capacitor (capacitor element) has been described, but the ferroelectric film according to the present embodiment is In addition to ferroelectric capacitors, semiconductor memories such as MFS (Metal-Ferroelectric-Semiconductor) type transistors, MFIS (Metal-Ferroelectric-Insulator-Semiconductor) type transistors, or MFMIS (Metal-Ferroelectric-Metal-Insulator-Semiconductor) type transistors It can also be used as a capacitive insulating film of the device.

(1)半導体記憶装置の製造方法
図1は、本実施形態にかかる半導体記憶装置の製造方法を説明するための要部工程断面図である。まず、図1Aに示すように、半導体基板11の表面部に素子分離領域12を形成した後、半導体基板11の上にゲート絶縁膜13を介してゲート電極14を形成する。次に、ゲート電極14をマスクとして低濃度の不純物をイオン注入した後、ゲート電極14の上面及び側面にゲート保護絶縁膜15を形成し、その後、ゲート電極14及びゲート保護絶縁膜15をマスクとして高濃度の不純物をイオン注入して、メモリセルトランジスタである電界効果型トランジスタ17のソース領域又はドレイン領域となるLDD構造を有する不純物拡散層16を形成する。次に、電界効果型トランジスタ17を覆うように、半導体基板11の上に全面に亘ってシリコン酸化膜からなる絶縁膜18(膜厚は約600nm)を堆積し、該絶縁膜18にドライエッチングによりコンタクトホール(直径は約0.24μm)を形成する。次に、CVD法により絶縁膜18の上に全面に亘って、タングステン又はポリシリコン膜からなる導電膜を堆積した後、該導電膜における絶縁膜18の上に存在する部分をエッチバック又はCMP法により除去することにより、電界効果型トランジスタ17のソース領域又はドレイン領域となる不純物拡散層16のうちの一方と接続するコンタクトプラグ19を形成する。
(1) Manufacturing Method of Semiconductor Memory Device FIG. 1 is a cross-sectional view of main steps for explaining a manufacturing method of a semiconductor memory device according to the present embodiment. First, as shown in FIG. 1A, an element isolation region 12 is formed on a surface portion of a semiconductor substrate 11, and then a gate electrode 14 is formed on the semiconductor substrate 11 via a gate insulating film 13. Next, after ion-implanting low-concentration impurities using the gate electrode 14 as a mask, a gate protective insulating film 15 is formed on the upper surface and side surfaces of the gate electrode 14, and then using the gate electrode 14 and the gate protective insulating film 15 as a mask. Impurity diffusion layers 16 having an LDD structure to be a source region or a drain region of a field effect transistor 17 which is a memory cell transistor are formed by ion implantation of a high concentration impurity. Next, an insulating film 18 (thickness: about 600 nm) made of a silicon oxide film is deposited over the entire surface of the semiconductor substrate 11 so as to cover the field effect transistor 17, and the insulating film 18 is dry-etched by dry etching. A contact hole (diameter is about 0.24 μm) is formed. Next, a conductive film made of tungsten or a polysilicon film is deposited over the entire surface of the insulating film 18 by CVD, and then a portion of the conductive film existing on the insulating film 18 is etched back or CMP. As a result, the contact plug 19 connected to one of the impurity diffusion layers 16 to be the source region or drain region of the field effect transistor 17 is formed.

次に、図1Bに示すように、スパッタリング法により、絶縁膜18の上に全面に亘って、下から順次堆積されたチタン膜、窒化チタン膜、イリジウム、酸化イリジウム膜及び白金膜からなる積層膜(合計の膜厚は約200nm)を形成した後、該積層膜をドライエッチングによりパターニングすることにより、図2に示すように、コンタクトプラグ9と接続された下部電極20を形成する。   Next, as shown in FIG. 1B, a laminated film composed of a titanium film, a titanium nitride film, an iridium, an iridium oxide film, and a platinum film sequentially deposited from below over the entire surface of the insulating film 18 by sputtering. (The total film thickness is about 200 nm), and then the laminated film is patterned by dry etching to form the lower electrode 20 connected to the contact plug 9 as shown in FIG.

次に、図1Cに示すように、MOD法、MOCVD法又はスパッタリング法により、下部電極20及び絶縁膜18の上に全面に亘って、ビスマス層状ペロブスカイト構造を有するBLTからなり100nm以下(本実施形態では75nm)の膜厚を有する強誘電体膜を形成した後、該強誘電体膜をパターニングすることにより、下部電極20の上に跨り且つ下部電極108の外側に延びる容量絶縁膜21を形成する。強誘電体膜の形成方法については、後述で詳細に説明する。   Next, as shown in FIG. 1C, the entire surface of the lower electrode 20 and the insulating film 18 is made of BLT having a bismuth layered perovskite structure by a MOD method, an MOCVD method, or a sputtering method. After forming a ferroelectric film having a thickness of 75 nm), the ferroelectric film is patterned to form a capacitive insulating film 21 that extends over the lower electrode 20 and extends outside the lower electrode 108. . A method for forming the ferroelectric film will be described in detail later.

次に、図1Dに示すように、容量絶縁膜21の上に全面に亘って、下から順次堆積された白金膜及びチタン膜からなる積層膜又は白金膜及び窒化チタン膜からなる積層膜を形成した後、該積層膜をドライエッチングによりパターニングすることにより、上部電極22を形成する。これにより、下部電極20、容量絶縁膜21及び上部電極22から構成される容量素子23を形成する。   Next, as shown in FIG. 1D, a laminated film made of a platinum film and a titanium film or a laminated film made of a platinum film and a titanium nitride film is formed on the entire surface of the capacitor insulating film 21 sequentially from the bottom. After that, the upper electrode 22 is formed by patterning the laminated film by dry etching. As a result, a capacitive element 23 composed of the lower electrode 20, the capacitive insulating film 21 and the upper electrode 22 is formed.

この後、図示していないが、下部電極20、上部電極22に接続される配線等を形成し、半導体記憶装置を完成させる。   Thereafter, although not shown, wirings connected to the lower electrode 20 and the upper electrode 22 are formed to complete the semiconductor memory device.

(2)強誘電体膜の形成方法
次に、容量絶縁膜21となる本実施形態にかかる強誘電体膜の形成方法を、図2を参照しながら説明する。
(2) Method for Forming Ferroelectric Film Next, a method for forming a ferroelectric film according to the present embodiment, which becomes the capacitive insulating film 21, will be described with reference to FIG.

図2は、本実施形態にかかる強誘電体膜の形成方法を説明するための工程図である。   FIG. 2 is a process diagram for explaining the method of forming a ferroelectric film according to the present embodiment.

まず、ステップS11において、MOD法、MOCVD法又はスパッタリング法により、下部電極20及び絶縁膜18の上に全面に亘って、ビスマス層状ペロブスカイト構造を有するBLTからなり100nm以下の膜厚を有する強誘電体材料膜を堆積する。   First, in step S11, a ferroelectric material composed of BLT having a bismuth layered perovskite structure over the entire surface of the lower electrode 20 and the insulating film 18 by a MOD method, an MOCVD method, or a sputtering method and having a thickness of 100 nm or less. Deposit material film.

次に、ステップS12において、RTP法により、基板11に対していわゆる仮焼結である第1の加熱処理を行う。第1の加熱処理は、550℃で1分の温度保持を行う温度プロファイルAあるいは、550℃で温度保持を行う第1の温度保持工程と、それに続く600℃で温度保持を行う第2の温度保持工程を含む温度プロファイルBにより行う。この温度プロファイルについては、後述で詳細に説明する。   Next, in step S <b> 12, a first heat treatment that is so-called temporary sintering is performed on the substrate 11 by the RTP method. In the first heat treatment, a temperature profile A for holding the temperature at 550 ° C. for 1 minute or a first temperature holding step for holding the temperature at 550 ° C., followed by a second temperature for holding the temperature at 600 ° C. The temperature profile B including the holding process is performed. This temperature profile will be described in detail later.

次に、ステップS13において、該強誘電体材料膜(容量絶縁膜)の上に全面に亘って、下から順次堆積された白金膜及びチタン膜からなる積層膜又は白金膜及び窒化チタン膜からなる積層膜を形成した後、該積層膜をドライエッチングによりパターニングすることにより、上部電極22を形成する。   Next, in step S13, a laminated film or a platinum film and a titanium nitride film made of a platinum film and a titanium film sequentially deposited from the bottom over the entire surface of the ferroelectric material film (capacitive insulating film). After forming the laminated film, the upper electrode 22 is formed by patterning the laminated film by dry etching.

次に、ステップS14において、RTP法により、基板11に対していわゆる本焼結である第2の加熱処理を行う。第2の加熱処理では、基板11の温度の上昇とともに低下していく降温速度で基板11の温度を昇温する昇温工程に続いて、700℃の温度保持を1分間行う。   Next, in step S14, the substrate 11 is subjected to a second heat treatment that is so-called main sintering by the RTP method. In the second heat treatment, the temperature is maintained at 700 ° C. for one minute following the temperature raising step of raising the temperature of the substrate 11 at a temperature lowering rate that decreases as the temperature of the substrate 11 rises.

以上により、該強誘電体材料膜中に強誘電体結晶粒を結晶成長させることができ、容量絶縁膜21となる強誘電体膜が形成できる。   As described above, ferroelectric crystal grains can be grown in the ferroelectric material film, and a ferroelectric film to be the capacitor insulating film 21 can be formed.

なお、ステップS13の上部電極22の形成は、ステップS14である第2回目の熱処理の後に行ってもよい。   The formation of the upper electrode 22 in step S13 may be performed after the second heat treatment in step S14.

ここで、上記第2の加熱処理が、基板の温度の上昇とともに低下していく降温速度で基板の温度を昇温する昇温工程を含むことで、強誘電体結晶粒の核発生が生じる温度領域における処理時間を短時間にし、強誘電体結晶粒の結晶成長が行われる温度領域での処理時間を長くすることで、強誘電体結晶粒の核発生を適度に抑制することができることから、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。   Here, the second heat treatment includes a temperature raising step of raising the temperature of the substrate at a temperature lowering rate that decreases with an increase in the temperature of the substrate, whereby a temperature at which nucleation of ferroelectric crystal grains occurs. By shortening the processing time in the region and increasing the processing time in the temperature region where the crystal growth of the ferroelectric crystal grains is performed, it is possible to moderately suppress the nucleation of the ferroelectric crystal grains, Crystal growth of a sufficiently large ferroelectric crystal grain can be performed.

また、上記第1の加熱処理が、第1の温度保持工程と、第1の温度保持工程の後で、かつ、前記第1の温度保持工程における温度よりも高い温度で前記基板を加熱する第2の温度保持工程を含むことで、第1の温度保持工程において強誘電体材料膜中の揮発性の高いBiの抜けを防ぐ温度で強誘電体材料膜の仮焼結を行うことができ、第2の温度保持工程においてc軸配向が抑制された状態で強誘電体結晶粒の核生成を行うことができるため、強誘電体膜の組成ズレとc軸配向の抑制を同時に実現することができる。   In the first heat treatment, the first temperature holding step, the first temperature holding step, and after heating the substrate at a temperature higher than the temperature in the first temperature holding step. By including the temperature holding step of 2, the ferroelectric material film can be pre-sintered at a temperature that prevents escape of highly volatile Bi in the ferroelectric material film in the first temperature holding step, Since the nucleation of the ferroelectric crystal grains can be performed in a state where the c-axis orientation is suppressed in the second temperature holding step, it is possible to simultaneously realize the compositional deviation of the ferroelectric film and the suppression of the c-axis orientation. it can.

その結果、十分な分極特性を有する強誘電体膜を形成することができる。また、このような強誘電体膜を容量素子の容量絶縁膜とすることで、容量素子の微細化が図れ、高集積な半導体記憶装置を実現できる。   As a result, a ferroelectric film having sufficient polarization characteristics can be formed. Further, by using such a ferroelectric film as a capacitive insulating film of a capacitive element, the capacitive element can be miniaturized and a highly integrated semiconductor memory device can be realized.

(実施例1)
図3A及びBは、前記第2の加熱処理の温度プロファイルであり、横軸は時間であり、縦軸は基板温度である。なお、図3Cは、前記第1の加熱処理の温度プロファイルである。
Example 1
3A and 3B are temperature profiles of the second heat treatment, the horizontal axis is time, and the vertical axis is the substrate temperature. FIG. 3C is a temperature profile of the first heat treatment.

図3Aは、本実施形態の実施例1にかかる強誘電体膜の形成方法における前記第2の加熱処理の温度プロファイルであり、図3Bは、比較のための前記第2の加熱処理の温度プロファイルである。   FIG. 3A is a temperature profile of the second heat treatment in the method for forming a ferroelectric film according to Example 1 of the present embodiment, and FIG. 3B is a temperature profile of the second heat treatment for comparison. It is.

図3Aに示す温度プロファイルは、昇温工程Aと、温度保持工程Bと、降温工程Cからなる。昇温工程Aにおいて、昇温速度を、1〜13℃/秒として基板の温度が550℃未満の場合において9℃/秒以上とし、550℃以上の場合において9℃/秒以下としている。温度保持工程Bでの保持温度及び保持時間は700℃及び1分であり、降温工程Cにおいて、降温速度を、基板の温度が500℃以上の場合において5℃/秒以上とし、500℃未満の場合において5℃/秒以下としている。   The temperature profile shown in FIG. 3A includes a temperature raising step A, a temperature holding step B, and a temperature lowering step C. In the temperature raising step A, the rate of temperature rise is 1 to 13 ° C./second, 9 ° C./second or more when the substrate temperature is less than 550 ° C., and 9 ° C./second or less when the substrate temperature is 550 ° C. or more. The holding temperature and holding time in the temperature holding process B are 700 ° C. and 1 minute, and in the temperature lowering process C, the temperature lowering rate is 5 ° C./second or more when the substrate temperature is 500 ° C. or more, and less than 500 ° C. In some cases, it is set to 5 ° C./second or less.

一方、図3Bに示す温度プロファイルは、昇温工程A´と、温度保持工程B´と降温工程C´からなる。昇温工程A´において、昇温速度は30℃/秒であり、温度保持工程B´での保持温度及び保持時間は700℃及び1分である。   On the other hand, the temperature profile shown in FIG. 3B includes a temperature raising step A ′, a temperature holding step B ′, and a temperature lowering step C ′. In the temperature raising step A ′, the temperature raising rate is 30 ° C./second, and the holding temperature and holding time in the temperature holding step B ′ are 700 ° C. and 1 minute.

なお、図3Cに示す、前記第1の加熱処理の温度プロファイルは、昇温工程a´と、温度保持工程b´と降温工程c´からなる。昇温工程a´において、昇温速度は5℃/秒であり、温度保持工程b´での保持温度及び保持時間は550℃及び1分である。   Note that the temperature profile of the first heat treatment shown in FIG. 3C includes a temperature raising step a ′, a temperature holding step b ′, and a temperature lowering step c ′. In the temperature raising step a ′, the temperature raising rate is 5 ° C./second, and the holding temperature and holding time in the temperature holding step b ′ are 550 ° C. and 1 minute.

以下、図4〜図6を用いて、本発明の実施形態の実施例1にかかる強誘電体膜の形成方法の効果について説明する。   Hereinafter, the effect of the method for forming a ferroelectric film according to Example 1 of the embodiment of the present invention will be described with reference to FIGS.

図4A及びBは、それぞれ、図3A及びBの温度プロファイルにより形成した強誘電体膜の分極特性を示すヒステリシスループを測定した結果である。横軸は印加電圧(V)であり、縦軸は分極率(μmC/cm2)である。なお、測定は、3通りの最大印加電圧(1.8V、3V及び5V)で行い、重ねてプロットしている。 4A and 4B show the results of measuring hysteresis loops showing the polarization characteristics of the ferroelectric film formed by the temperature profiles of FIGS. 3A and 3B, respectively. The horizontal axis is the applied voltage (V), and the vertical axis is the polarizability (μmC / cm 2 ). In addition, the measurement is performed with three kinds of maximum applied voltages (1.8 V, 3 V, and 5 V), and plotted in an overlapping manner.

また、図5A及びBは、それぞれ、図3A及びBの温度プロファイルにより形成した強誘電体膜のX線回折プロファイルを測定した結果である。   5A and 5B show the results of measuring the X-ray diffraction profile of the ferroelectric film formed by the temperature profiles of FIGS. 3A and 3B, respectively.

また、図6A及びBは、それぞれ、図3A及びBの温度プロファイルにより形成した強誘電体膜の表面SEM写真である。   6A and 6B are surface SEM photographs of the ferroelectric film formed by the temperature profiles of FIGS. 3A and 3B, respectively.

比較例である図4Bでは、強誘電体膜の分極特性を示す分極率2Prは、最大印加電圧を1.8Vとした場合、8.2μmC/cm2であるのに対して、本発明である図4Aでは、15.5μmC/cm2と大きな分極率が実現できていることがわかる。ここで、2Prは、図4A及びBにおいて、分極特性を示すヒステリシス曲線と縦軸との正の交点を+Pr、負の交点を−Prとした場合、2Pr=+Pr−(−Pr)で与えられる。 In FIG. 4B which is a comparative example, the polarizability 2Pr indicating the polarization characteristics of the ferroelectric film is 8.2 μmC / cm 2 when the maximum applied voltage is 1.8 V, which is the present invention. In FIG. 4A, it can be seen that a large polarizability of 15.5 μm C / cm 2 can be realized. Here, 2Pr is given by 2Pr = + Pr − (− Pr) in FIGS. 4A and 4B, where the positive intersection of the hysteresis curve indicating the polarization characteristics and the vertical axis is + Pr and the negative intersection is −Pr. .

また、比較例である図5Bでは、分極が大きい配向成分である(117)面からのX線回折ピーク強度が比較的小さいのに対して、本発明である図5Aでは、分極が大きい配向成分である(117)面からのX線回折ピーク強度が、比較例と比べて非常に大きくなっていることが判る。   Moreover, in FIG. 5B which is a comparative example, the X-ray diffraction peak intensity from the (117) plane which is an orientation component having a large polarization is relatively small, whereas in FIG. It can be seen that the X-ray diffraction peak intensity from the (117) plane is much larger than that of the comparative example.

また、図6A及びBの表面SEM写真を比較すると、比較例である図6Bでは、強誘電体結晶粒の大きさが小さいのに対して、本発明である図6Aでは、強誘電体結晶粒の大きさが比較例よりも大きくなっていることが判る。   Further, when comparing the surface SEM photographs of FIGS. 6A and B, the size of the ferroelectric crystal grains is small in FIG. 6B which is a comparative example, whereas in FIG. 6A which is the present invention, the ferroelectric crystal grains are small. It can be seen that is larger than the comparative example.

以上の結果から、本発明の実施形態の実施例1にかかる強誘電体膜の形成方法によれば、分極が大きい配向成分を有する強誘電体結晶粒の成長を促進させることができ、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができ、その結果、十分な分極特性を有する強誘電体膜を形成することができることが判る。   From the above results, according to the method for forming a ferroelectric film according to Example 1 of the embodiment of the present invention, it is possible to promote the growth of ferroelectric crystal grains having an orientation component with large polarization, and It can be seen that a sufficiently large ferroelectric crystal grain can be grown, and as a result, a ferroelectric film having sufficient polarization characteristics can be formed.

(実施例2)
図7A及びBは、前記第2の加熱処理の温度プロファイルであり、横軸は時間であり、縦軸は基板温度である。なお、図7Cは、前記第1の加熱処理の温度プロファイルである。
(Example 2)
7A and 7B are temperature profiles of the second heat treatment, the horizontal axis is time, and the vertical axis is the substrate temperature. FIG. 7C is a temperature profile of the first heat treatment.

図7Aは、本実施形態の実施例1にかかる強誘電体膜の形成方法における前記第2の加熱処理の温度プロファイルであり、図7Bは、比較のための前記第2の加熱処理の温度プロファイルである。   FIG. 7A is a temperature profile of the second heat treatment in the method for forming a ferroelectric film according to Example 1 of the present embodiment, and FIG. 7B is a temperature profile of the second heat treatment for comparison. It is.

図7Aに示す温度プロファイルは、図3Aに示す温度プロファイルと同じである。   The temperature profile shown in FIG. 7A is the same as the temperature profile shown in FIG. 3A.

一方、図7Bに示す温度プロファイルも、図3Bに示す温度プロファイルと同じである。   On the other hand, the temperature profile shown in FIG. 7B is the same as the temperature profile shown in FIG. 3B.

なお、図7Cに示す、本実施形態の実施例2にかかる強誘電体膜の形成方法における前記第1の加熱処理の温度プロファイルは、昇温工程aと、第1の温度保持工程bと、第2の温度保持工程dと、降温工程eからなり、第1の温度保持工程と第2の温度保持工程の間に昇温工程cが設けられている。昇温工程aにおいて、昇温速度は5℃/秒であり、第1の温度保持工程bでの保持温度及び保持時間は550℃及び1分であり、第2の温度保持工程dでの保持温度及び保持時間は600℃及び1秒であり、降温工程eにおいて、降温速度を、基板の温度が500℃以上の場合において5℃/秒以上とし、500℃未満の場合において5℃/秒以下とし、昇温工程cにおいて、昇温速度は平均30℃/秒としている。   Note that the temperature profile of the first heat treatment in the method for forming a ferroelectric film according to Example 2 of the present embodiment shown in FIG. 7C is as follows: a temperature raising step a, a first temperature holding step b, It consists of a second temperature holding step d and a temperature lowering step e, and a temperature raising step c is provided between the first temperature holding step and the second temperature holding step. In the temperature raising step a, the temperature raising rate is 5 ° C./second, the holding temperature and holding time in the first temperature holding step b are 550 ° C. and 1 minute, and holding in the second temperature holding step d The temperature and holding time are 600 ° C. and 1 second, and in the temperature lowering step e, the rate of temperature decrease is 5 ° C./second or more when the substrate temperature is 500 ° C. or more, and 5 ° C./second or less when the temperature is less than 500 ° C. In the temperature raising step c, the temperature raising rate is set at an average of 30 ° C./second.

以下、図8〜10を用いて、本発明の実施形態にかかる強誘電体膜の形成方法の効果について説明する。   Hereinafter, the effect of the method for forming a ferroelectric film according to the embodiment of the present invention will be described with reference to FIGS.

図8A及びBは、それぞれ、図7A及びBの温度プロファイルにより形成した強誘電体膜の分極特性を示すヒステリシスループを測定した結果である。横軸は印加電圧(V)であり、縦軸は分極率(μmC/cm2)である。なお、測定は、3通りの最大印加電圧(1.8V、3V及び5V)で行い、重ねてプロットしている。 8A and 8B show the results of measuring hysteresis loops showing the polarization characteristics of the ferroelectric film formed by the temperature profiles of FIGS. 7A and 7B, respectively. The horizontal axis is the applied voltage (V), and the vertical axis is the polarizability (μmC / cm 2 ). In addition, the measurement is performed with three kinds of maximum applied voltages (1.8 V, 3 V, and 5 V), and plotted in an overlapping manner.

また、図8A及びBは、それぞれ、図7A及びBの温度プロファイルにより形成した強誘電体膜のX線回折プロファイルを測定した結果である。   8A and 8B show the results of measuring the X-ray diffraction profile of the ferroelectric film formed by the temperature profiles of FIGS. 7A and 7B, respectively.

比較例である図8Bでは、強誘電体膜の分極特性を示す分極率2Prは、最大印加電圧を1.8Vとした場合、14.6μmC/cm2であるのに対して、本発明である図4Aでは、20.5μmC/cm2と非常に大きな分極率が実現できていることがわかる。 In FIG. 8B, which is a comparative example, the polarizability 2Pr indicating the polarization characteristics of the ferroelectric film is 14.6 μmC / cm 2 when the maximum applied voltage is 1.8 V, which is the present invention. In FIG. 4A, it can be seen that a very large polarizability of 20.5 μm C / cm 2 can be realized.

また、比較例である図9Bでは、分極が大きい配向成分である(117)面からのX線回折ピーク強度が比較的小さいのに対して、本発明である図5Aでは、分極が大きい配向成分である(117)面からのX線回折ピーク強度が、比較例と比べて非常に大きくなっていることが判る。また、本実施形態の実施例1の図5Aと比較すると、c軸配向成分である(004)面、(006)面及び(008)面からのX線回折ピーク強度が抑制されていることが判る。   In FIG. 9B, which is a comparative example, the X-ray diffraction peak intensity from the (117) plane, which is an orientation component having a large polarization, is relatively small, whereas in FIG. It can be seen that the X-ray diffraction peak intensity from the (117) plane is much larger than that of the comparative example. Further, compared with FIG. 5A of Example 1 of the present embodiment, the X-ray diffraction peak intensity from the (004) plane, (006) plane, and (008) plane, which are c-axis alignment components, is suppressed. I understand.

また、図10A及びBの表面SEM写真を比較すると、比較例である図10Bでは、強誘電体結晶粒の大きさが小さいのに対して、本発明である図10Aでは、強誘電体結晶粒の大きさが比較例よりも大きくなっていることが判る。   Further, comparing the surface SEM photographs of FIGS. 10A and 10B, the size of the ferroelectric crystal grains is small in FIG. 10B which is a comparative example, whereas in FIG. 10A which is the present invention, the ferroelectric crystal grains are small. It can be seen that is larger than the comparative example.

以上の結果から、本発明の実施形態の実施例2にかかる強誘電体膜の形成方法によれば、分極が大きい配向成分を有する強誘電体結晶粒の成長を促進させることができ、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。かつ、上記第1の温度プロファイルを図7Cのようにすることで、強誘電体膜中の揮発性の高いBiの抜けを防ぐ温度で強誘電体材料膜の仮焼結を行うことができ、かつ、c軸配向が抑制された状態で強誘電体結晶粒の核生成を行うことができ、その結果、十分な分極特性を有する強誘電体膜を形成することができることが判る。   From the above results, according to the method for forming a ferroelectric film according to Example 2 of the embodiment of the present invention, it is possible to promote the growth of ferroelectric crystal grains having an orientation component having a large polarization, and Crystal growth of a sufficiently large ferroelectric crystal grain can be performed. And by making the first temperature profile as shown in FIG. 7C, the ferroelectric material film can be pre-sintered at a temperature that prevents escape of highly volatile Bi in the ferroelectric film, In addition, it can be seen that ferroelectric crystal grains can be nucleated in a state in which c-axis orientation is suppressed, and as a result, a ferroelectric film having sufficient polarization characteristics can be formed.

実施例1及び実施例2における、図3A及び図7Aの温度プロファイルにおいて、昇温工程Aでは、昇温速度を、1〜13℃/秒として基板の温度が550℃未満の場合において9℃/秒以上とし、550℃以上の場合において9℃/秒以下とすることで、強誘電体結晶粒の核発生が生じる温度領域における処理時間を短時間にし、強誘電体結晶粒の結晶成長が行われる温度領域での処理時間を長くすることで、強誘電体結晶粒の核発生を適度に抑制することができることから、分極が大きい配向成分を有する結晶粒の成長を促進させることができ、かつ、十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。なお、昇温工程Aでの昇温速度については、これに限られるものではなく、最低限、基板の温度の上昇とともに低下していく昇温速度とすることで、ある程度の効果は得られる。   In the temperature profiles of FIGS. 3A and 7A in Example 1 and Example 2, in the temperature rising step A, the temperature rising rate is 1 to 13 ° C./second, and the substrate temperature is less than 550 ° C. When the temperature is 550 ° C. or more and 9 ° C./second or less, the processing time in the temperature region where the nucleation of the ferroelectric crystal grains occurs is shortened, and the crystal growth of the ferroelectric crystal grains is performed. By increasing the processing time in the temperature range, it is possible to moderately suppress the nucleation of ferroelectric crystal grains, it is possible to promote the growth of crystal grains having an orientation component having a large polarization, and Crystal growth of sufficiently large ferroelectric crystal grains can be performed. Note that the rate of temperature increase in the temperature increasing step A is not limited to this, and a certain degree of effect can be obtained by setting the rate of temperature increase to a minimum as the substrate temperature increases.

また、温度保持工程Bでの保持温度を700℃以下とすることで、強誘電体結晶粒のc軸配向を抑制できる。   Further, by setting the holding temperature in the temperature holding step B to 700 ° C. or less, the c-axis orientation of the ferroelectric crystal grains can be suppressed.

また、降温工程Cにおいて、降温速度を、基板の温度が500℃以上の場合において5℃/秒以上とし、500℃未満の場合において5℃/秒以下とすることで、降温工程Cにおいて十分な大きさの強誘電体結晶粒の結晶成長を行うことができる。降温工程Cでの降温速度については、これに限られるものではなく、最低限、基板の温度の低下とともに低下していく降温速度とすることで、ある程度の効果は得られる。   Further, in the temperature lowering step C, the temperature lowering rate is 5 ° C./second or more when the substrate temperature is 500 ° C. or more, and 5 ° C./second or less when the substrate temperature is less than 500 ° C .. Crystal growth of ferroelectric crystal grains having a size can be performed. The temperature decreasing rate in the temperature decreasing step C is not limited to this, and a certain degree of effect can be obtained by setting the temperature decreasing rate to decrease with a decrease in the substrate temperature.

実施例2における、図7Cの温度プロファイルにおいて、昇温工程aでは、昇温速度を5℃/秒としているが、10℃/秒以下とすることで、昇温工程aにおいての強誘電体材料膜中のBiの抜けを効果的に防止することができ、かつ、c軸配向の抑制の効果が高くなる。   In the temperature profile of FIG. 7C in Example 2, in the temperature raising step a, the rate of temperature rise is 5 ° C./second, but by setting it to 10 ° C./second or less, the ferroelectric material in the temperature raising step a The escape of Bi in the film can be effectively prevented, and the effect of suppressing c-axis orientation is enhanced.

また、第2の温度保持工程dでの保持温度を600℃としたが、第2の温度保持工程dでの最高温度を、前記第2の加熱処理での保持温度よりも低い温度とすることで、結晶粒を十分に大きくすることが可能となる。前記第2の加熱処理での保持温度を700℃とした場合には、650℃以下とすればよい。また、第2の温度保持工程dでの保持時間を2秒低下とすることで、第2の温度保持工程dにおける最高温度に保持している間における強誘電体材料膜中のBi等の揮発性の高い元素の抜けを効果的に防止することができ、かつ、c軸配向の抑制の効果が高くなる。第2の温度保持工程dでの保持時間については、これに限られるものではなく、最低限、第1の温度保持工程bの保持時間よりも短くすることで、ある程度の効果は得られる。   Further, the holding temperature in the second temperature holding step d is set to 600 ° C., but the maximum temperature in the second temperature holding step d is set to a temperature lower than the holding temperature in the second heat treatment. Thus, the crystal grains can be made sufficiently large. When the holding temperature in the second heat treatment is 700 ° C., the temperature may be 650 ° C. or lower. Further, by reducing the holding time in the second temperature holding step d by 2 seconds, the volatilization of Bi or the like in the ferroelectric material film during the holding at the maximum temperature in the second temperature holding step d. Of high-performance elements can be effectively prevented, and the effect of suppressing c-axis orientation is enhanced. The holding time in the second temperature holding step d is not limited to this, and a certain degree of effect can be obtained by making it shorter than the holding time in the first temperature holding step b.

また、降温工程eにおいて、降温速度を、基板の温度が500℃以上の場合において5℃/秒以上とし、500℃未満の場合において5℃/秒以下とすることで、降温工程eにおいてのc軸配向の抑制の効果が高くなる。あるいは、結晶粒を十分に大きくすることが可能となる。降温工程eでの降温速度については、これに限られるものではなく、最低限、基板の温度の低下とともに低下していく降温速度とすることで、ある程度の効果は得られる。   In the temperature lowering step e, the temperature decreasing rate is 5 ° C./second or more when the substrate temperature is 500 ° C. or higher, and 5 ° C./second or lower when the substrate temperature is less than 500 ° C. The effect of suppressing the axial orientation is enhanced. Alternatively, the crystal grains can be made sufficiently large. The temperature decreasing rate in the temperature decreasing step e is not limited to this, and a certain degree of effect can be obtained by setting the temperature decreasing rate to decrease with a decrease in the substrate temperature.

また、昇温工程cにおいて、昇温速度を平均30℃/秒とすることで、第2の温度保持工程dにおける最高温度への昇温の際における強誘電体材料膜中のBiの抜けを効果的に防止することができる。   Further, in the temperature raising step c, the rate of temperature rise is set to an average of 30 ° C./second, so that Bi in the ferroelectric material film is eliminated during the temperature rise to the maximum temperature in the second temperature holding step d. It can be effectively prevented.

また、第2の温度保持工程dに続いて、降温工程eを設けることで、c軸配向の抑制の効果が高くなる。   Further, by providing the temperature lowering step e subsequent to the second temperature holding step d, the effect of suppressing the c-axis orientation is enhanced.

なお、本実施形態において、容量絶縁膜21を構成する強誘電体材料として、BLTを用いているが、Bi4-x+yxTi312(Aは、La、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及びVからなる群から選ばれた元素であり、前記一般式におけるx及びyは、0≦x≦2及び0<y≦(4−x)×0.1を満たす)の一般式で表わされる強誘電体材料としてもよい。この場合も、AサイトのBiが抜けるのを抑制することができる。また、容量絶縁膜21を構成する強誘電体材料としては、Biを含む強誘電体材料に限られず、揮発性の高い元素を構成元素とする強誘電体材料であれば、同様の効果が得られる。更に、結晶軸に異方性を有する結晶構造を有する強誘電体材料であれば、自発分極の小さい結晶軸へ配向することを抑制しつつ、分極が大きい配向成分を有する結晶粒の成長を促進させることができる効果が得られる。 In this embodiment, BLT is used as the ferroelectric material constituting the capacitive insulating film 21, but Bi 4-x + y A x Ti 3 O 12 (A is La, Pr, Nd, Sm). , Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu and V are elements selected from the group consisting of x and y in the general formula: 0 ≦ x ≦ 2 and 0 <y ≦ A ferroelectric material represented by the general formula (4−x) × 0.1) may be used. Also in this case, it is possible to suppress the loss of Bi at the A site. The ferroelectric material constituting the capacitive insulating film 21 is not limited to the ferroelectric material containing Bi, and the same effect can be obtained as long as it is a ferroelectric material having a highly volatile element as a constituent element. It is done. Furthermore, in the case of a ferroelectric material having a crystal structure having anisotropy in the crystal axis, the growth of crystal grains having an orientation component having a large polarization is suppressed while suppressing the orientation to a crystal axis having a small spontaneous polarization. The effect which can be made is acquired.

また、本実施形態では、容量素子23の形状は平面形状としたが、基板に対して垂直な断面において、凹形状あるいは凸形状を有する立体構造を有する容量素子としてもよい。   In the present embodiment, the capacitor element 23 has a planar shape, but may be a capacitor element having a three-dimensional structure having a concave shape or a convex shape in a cross section perpendicular to the substrate.

本発明に係る強誘電体膜の形成方法及び半導体記憶装置の製造方法は、強誘電体キャパシタを利用したメモリ等に有用である。   The method for forming a ferroelectric film and the method for manufacturing a semiconductor memory device according to the present invention are useful for a memory using a ferroelectric capacitor.

本発明の一実施形態に係る半導体記憶装置の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor memory device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る強誘電体膜の形成方法を示す工程フローである。It is a process flow which shows the formation method of the ferroelectric film which concerns on one Embodiment of this invention. Aは本発明の一実施形態の実施例1に係る強誘電体膜の形成方法における第2の加熱処理の温度プロファイルであり、Bは比較のための第2の加熱処理の温度プロファイルであり、Cは第1の加熱処理の温度プロファイルである。A is a temperature profile of the second heat treatment in the method for forming a ferroelectric film according to Example 1 of one embodiment of the present invention, B is a temperature profile of the second heat treatment for comparison, C is a temperature profile of the first heat treatment. Aは本発明の一実施形態の実施例1に係る強誘電体膜の形成方法によって形成した強誘電体膜(本発明1)について測定したヒステリシスループであり、Bは比較のために形成した強誘電体膜(比較例1)について測定したヒステリシスループである。A is a hysteresis loop measured for a ferroelectric film (Invention 1) formed by the method of forming a ferroelectric film according to Example 1 of one embodiment of the present invention, and B is a strong loop formed for comparison. It is the hysteresis loop measured about the dielectric material film (comparative example 1). Aは本発明の一実施形態の実施例1に係る強誘電体膜の形成方法によって形成した強誘電体膜(本発明1)について測定したX線回折プロファイルであり、Bは比較のために形成した強誘電体膜(比較例1)について測定したX線回折プロファイルである。A is an X-ray diffraction profile measured for a ferroelectric film (Invention 1) formed by the method of forming a ferroelectric film according to Example 1 of one embodiment of the present invention, and B is formed for comparison. 3 is an X-ray diffraction profile measured for the ferroelectric film (Comparative Example 1). Aは本発明の一実施形態の実施例1に係る強誘電体膜の形成方法によって形成した強誘電体膜(本発明1)についての表面SEM写真であり、Bは比較のために形成した強誘電体膜(比較例1)についての表面SEM写真である。A is a surface SEM photograph of a ferroelectric film (Invention 1) formed by the method of forming a ferroelectric film according to Example 1 of one embodiment of the present invention, and B is a strong film formed for comparison. It is a surface SEM photograph about a dielectric film (comparative example 1). Aは本発明の一実施形態の実施例2に係る強誘電体膜の形成方法における第2の加熱処理の温度プロファイルであり、Bは比較のための第2の加熱処理の温度プロファイルであり、Cは、本発明の一実施形態の実施例2に係る強誘電体膜の形成方法における第1の加熱処理の温度プロファイルである。A is a temperature profile of the second heat treatment in the method of forming a ferroelectric film according to Example 2 of one embodiment of the present invention, B is a temperature profile of the second heat treatment for comparison, C is a temperature profile of the first heat treatment in the method for forming a ferroelectric film according to Example 2 of one embodiment of the present invention. Aは本発明の一実施形態の実施例2に係る強誘電体膜の形成方法によって形成した強誘電体膜について測定したヒステリシスループ(本発明2)であり、Bは比較のために形成した強誘電体膜について測定したヒステリシスループ(比較例2)である。A is a hysteresis loop (invention 2) measured for a ferroelectric film formed by the method for forming a ferroelectric film according to Example 2 of one embodiment of the present invention, and B is a strong loop formed for comparison. It is a hysteresis loop (comparative example 2) measured about the dielectric film. Aは本発明の一実施形態の実施例2に係る強誘電体膜の形成方法によって形成した強誘電体膜について測定したX線回折プロファイル(本発明2)であり、Bは比較のために形成した強誘電体膜について測定したX線回折プロファイル(比較例2)である。A is an X-ray diffraction profile (invention 2) measured for a ferroelectric film formed by the ferroelectric film forming method according to Example 2 of one embodiment of the present invention, and B is formed for comparison. 3 is an X-ray diffraction profile (Comparative Example 2) measured for the ferroelectric film. Aは本発明の一実施形態の実施例2に係る強誘電体膜の形成方法によって形成した強誘電体膜についての表面SEM写真(本発明2)であり、Bは比較のために形成した強誘電体膜についての表面SEM写真(比較例2)である。A is a surface SEM photograph (invention 2) of a ferroelectric film formed by the method of forming a ferroelectric film according to Example 2 of one embodiment of the present invention, and B is a strong film formed for comparison. It is a surface SEM photograph (comparative example 2) about a dielectric material film. 従来技術に係る強誘電体膜の形成方法を示す工程フローである。It is a process flow which shows the formation method of the ferroelectric film based on a prior art. BLTの結晶格子構造図である。It is a crystal lattice structure diagram of BLT.

符号の説明Explanation of symbols

11 半導体基板
12 素子分離領域
13 ゲート絶縁膜
14 ゲート電極
15 ゲート保護絶縁膜
16 不純物拡散層
17 メモリセルトランジスタである電界効果型トランジスタ
18 絶縁膜
19 コンタクトプラグ
20 下部電極
21 容量絶縁膜
22 上部電極
23 容量素子
81 酸化ビスマス層
82 擬似ペロブスカイト層
83 Bi
84 酸素
85 Aサイト元素
86 Bサイト元素
DESCRIPTION OF SYMBOLS 11 Semiconductor substrate 12 Element isolation region 13 Gate insulating film 14 Gate electrode 15 Gate protective insulating film 16 Impurity diffusion layer 17 Field effect transistor 18 which is a memory cell transistor Insulating film 19 Contact plug 20 Lower electrode 21 Capacitor insulating film 22 Upper electrode 23 Capacitance element 81 Bismuth oxide layer 82 Pseudo perovskite layer 83 Bi
84 Oxygen 85 A-site element 86 B-site element

Claims (17)

支持基板上に強誘電体材料膜を堆積する工程と、前記強誘電体材料膜に対して複数の加熱処理を行うことにより、前記強誘電体材料膜を焼結させる工程を備えた強誘電体膜の形成方法において、
前記複数の加熱処理のうちの一つの加熱処理Pは、昇温工程と、温度保持工程と、降温工程とを含み、
前記昇温工程は、前記基板の温度の上昇とともに低下していく昇温速度で前記基板の温度を昇温する工程を含むことを特徴とする強誘電体膜の形成方法。
A ferroelectric comprising a step of depositing a ferroelectric material film on a support substrate and a step of sintering the ferroelectric material film by performing a plurality of heat treatments on the ferroelectric material film In the film formation method,
One heat treatment P of the plurality of heat treatments includes a temperature raising step, a temperature holding step, and a temperature lowering step,
The method of forming a ferroelectric film, wherein the temperature raising step includes a step of raising the temperature of the substrate at a rate of temperature rise that decreases with an increase in the temperature of the substrate.
前記昇温速度は、前記基板の温度が550℃未満の場合において9℃/秒以上であり、550℃以上の場合において9℃/秒以上である請求項1に記載の強誘電体膜の形成方法。   2. The formation of a ferroelectric film according to claim 1, wherein the rate of temperature rise is 9 ° C./second or more when the temperature of the substrate is less than 550 ° C. and 9 ° C./second or more when the temperature is 550 ° C. or more. Method. 前記温度保持工程における最高温度は、700℃以下である請求項1に記載の強誘電体膜の形成方法。   The method for forming a ferroelectric film according to claim 1, wherein a maximum temperature in the temperature holding step is 700 ° C. or lower. 前記降温工程は、前記基板の温度の低下とともに低下していく降温速度で前記基板の温度を降温する工程を含む請求項1に記載の強誘電体膜の形成方法。   The method of forming a ferroelectric film according to claim 1, wherein the temperature lowering step includes a step of lowering the temperature of the substrate at a temperature lowering rate that decreases with a decrease in the temperature of the substrate. 前記降温速度は、前記基板の温度が500℃以上の場合において5℃/秒以上であり、500℃未満の場合において5℃/秒以下である請求項4に記載の強誘電体膜の形成方法。   5. The method of forming a ferroelectric film according to claim 4, wherein the temperature lowering rate is 5 ° C./second or more when the temperature of the substrate is 500 ° C. or more and 5 ° C./second or less when the temperature is less than 500 ° C. 6. . 前記一つの加熱処理Pの前に、前記一つの加熱工程とは異なる加熱処理を行う工程を含み、
前記一つの加熱処理Pとは異なる加熱処理は、昇温工程と、第1の温度保持工程と、第1の温度保持工程の後で、かつ、前記第1の温度保持工程における温度よりも高い温度で前記基板を加熱する第2の温度保持工程と、降温工程とを含む請求項1に記載の強誘電体膜の形成方法。
Before the one heat treatment P, including a step of performing a heat treatment different from the one heating step,
The heat treatment different from the one heat treatment P is higher than the temperature in the temperature raising step, the first temperature holding step, and the first temperature holding step, and in the first temperature holding step. The method for forming a ferroelectric film according to claim 1, further comprising a second temperature holding step of heating the substrate at a temperature and a temperature lowering step.
前記一つの加熱処理Pとは異なる加熱処理における前記降温工程は、前記第2の温度保持工程に続いて行う請求項6に記載の強誘電体膜の形成方法。   The method of forming a ferroelectric film according to claim 6, wherein the temperature lowering step in the heat treatment different from the one heat treatment P is performed subsequent to the second temperature holding step. 前記第2の温度保持工程における最高温度は、前記一つの加熱処理Pにおける温度保持工程における最高温度よりも低い温度である請求項6に記載の強誘電体膜の形成方法。   The method for forming a ferroelectric film according to claim 6, wherein the maximum temperature in the second temperature holding step is lower than the maximum temperature in the temperature holding step in the one heat treatment P. 前記第2の温度保持工程における最高温度は、650℃以下である請求項8に記載の強誘電体膜の形成方法。   The method for forming a ferroelectric film according to claim 8, wherein a maximum temperature in the second temperature holding step is 650 ° C. or less. 前記第2の温度保持工程における最高温度への昇温速度は、平均30℃/秒である請求項6に記載の強誘電体膜の形成方法。   The method for forming a ferroelectric film according to claim 6, wherein the rate of temperature increase to the maximum temperature in the second temperature holding step is 30 ° C./second on average. 前記第2の温度保持工程における最高温度に保持する時間は、前記一つの加熱処理Pとは異なる加熱処理において、同一温度に保持する時間のうちで最も短い請求項6に記載の強誘電体膜の形成方法。   7. The ferroelectric film according to claim 6, wherein the time for maintaining the maximum temperature in the second temperature maintaining step is the shortest of the time for maintaining the same temperature in the heat treatment different from the one heat treatment P. 8. Forming method. 前記第2の温度保持工程における最高温度に保持する時間は、2秒以下である請求項11に記載の強誘電体膜の形成方法。   The method for forming a ferroelectric film according to claim 11, wherein the time for maintaining the maximum temperature in the second temperature holding step is 2 seconds or less. 前記一つの加熱処理Pとは異なる加熱処理における前記降温工程は、前記基板の温度の低下とともに低下していく降温速度で前記基板の温度を降温する工程を含む請求項6に記載の強誘電体膜の形成方法。   The ferroelectric material according to claim 6, wherein the temperature lowering step in the heat treatment different from the one heat treatment P includes a step of lowering the temperature of the substrate at a temperature lowering rate that decreases with a decrease in the temperature of the substrate. Method for forming a film. 前記一つの加熱処理Pとは異なる加熱処理における前記降温速度は、前記基板の温度が500℃以上の場合において5℃/秒以上であり、500℃未満の場合において5℃/秒以下である請求項13に記載の強誘電体膜の形成方法。   The temperature lowering rate in a heat treatment different from the one heat treatment P is 5 ° C./second or more when the temperature of the substrate is 500 ° C. or more, and 5 ° C./second or less when the temperature is less than 500 ° C. Item 14. A method for forming a ferroelectric film according to Item 13. 前記一つの加熱処理Pとは異なる加熱処理における前記昇温工程は、10℃/秒以下の昇温速度で前記基板の温度を昇温する工程を含む請求項6に記載の強誘電体膜の形成方法。   The ferroelectric film according to claim 6, wherein the temperature raising step in the heat treatment different from the one heat treatment P includes a step of raising the temperature of the substrate at a temperature raising rate of 10 ° C./second or less. Forming method. 前記強誘電体膜は、Bi4-x+yxTi312(但し、Aは、La、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及びVからなる群から選ばれた元素であり、x及びyは、0≦x≦2及び0<y≦(4−x)×0.1を満たす。)の一般式で表わされる強誘電体材料である請求項1に記載の強誘電体膜の形成方法。 The ferroelectric film is Bi 4-x + y A x Ti 3 O 12 (where A is La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu And V, wherein x and y satisfy the following formula: 0 ≦ x ≦ 2 and 0 <y ≦ (4-x) × 0.1) The method of forming a ferroelectric film according to claim 1, wherein the ferroelectric film is a material. 支持基板上に下部電極を形成する工程と、
前記下部電極の上に、請求項1〜16のいずれかに記載の強誘電体膜の形成方法により強誘電体膜からなる容量絶縁膜を形成する工程と、
前記容量絶縁膜の上に、上部電極を形成する工程とを含むことを特徴とする半導体記憶装置の製造方法。
Forming a lower electrode on the support substrate;
Forming a capacitive insulating film made of a ferroelectric film on the lower electrode by the ferroelectric film forming method according to any one of claims 1 to 16,
And a step of forming an upper electrode on the capacitor insulating film.
JP2004212073A 2004-07-20 2004-07-20 Method for forming ferroelectric film and method for manufacturing semiconductor memory device Withdrawn JP2006032793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004212073A JP2006032793A (en) 2004-07-20 2004-07-20 Method for forming ferroelectric film and method for manufacturing semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212073A JP2006032793A (en) 2004-07-20 2004-07-20 Method for forming ferroelectric film and method for manufacturing semiconductor memory device

Publications (1)

Publication Number Publication Date
JP2006032793A true JP2006032793A (en) 2006-02-02

Family

ID=35898749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212073A Withdrawn JP2006032793A (en) 2004-07-20 2004-07-20 Method for forming ferroelectric film and method for manufacturing semiconductor memory device

Country Status (1)

Country Link
JP (1) JP2006032793A (en)

Similar Documents

Publication Publication Date Title
JP4998461B2 (en) Semiconductor device and manufacturing method thereof
JP5140972B2 (en) Manufacturing method of semiconductor device
KR19990013720A (en) Ferroelectric Capacitor, Manufacturing Method Thereof and Memory Cell Using the Capacitor
JP4299959B2 (en) Manufacturing method of semiconductor device
KR20170121082A (en) Manufacturing Method of Semiconductor Ferroelectric Memory Device and Semiconductor Ferroelectric Memory Transistor
US20050272171A1 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP5655585B2 (en) Manufacturing method of semiconductor device
JP2002533932A (en) Reduced diffusion of mobile ions from metal oxide ceramics into the substrate
US7456456B2 (en) Semiconductor device and method of manufacturing the same
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3641142B2 (en) Ferroelectric memory
JP2009071144A (en) Method of manufacturing ferroelectric memory device
JP4823895B2 (en) Semiconductor device and manufacturing method thereof
JP4928098B2 (en) Method for manufacturing ferroelectric capacitor
JP5561300B2 (en) Manufacturing method of semiconductor device
JP2009105223A (en) Semiconductor device, and its manufacturing method
JP2006032793A (en) Method for forming ferroelectric film and method for manufacturing semiconductor memory device
JP2006032792A (en) Method for forming ferroelectric film and method for manufacturing semiconductor memory device
JP5277657B2 (en) Semiconductor device and manufacturing method thereof
JP6217260B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006041425A (en) Semiconductor device having ferroelectric capacitor and manufacturing method therefor
JP2009054753A (en) Ferroelectric device, and manufacturing method thereof
JP2007184442A (en) Ferroelectric capacitor
KR100896027B1 (en) Semiconductor device and process for fabricating the same
JP2004363492A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002