JP2006032508A - Semiconductor laser device and its manufacturing method - Google Patents
Semiconductor laser device and its manufacturing method Download PDFInfo
- Publication number
- JP2006032508A JP2006032508A JP2004206732A JP2004206732A JP2006032508A JP 2006032508 A JP2006032508 A JP 2006032508A JP 2004206732 A JP2004206732 A JP 2004206732A JP 2004206732 A JP2004206732 A JP 2004206732A JP 2006032508 A JP2006032508 A JP 2006032508A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- forming
- current blocking
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、光通信分野などの光源、光増幅器、光変調器等として利用可能であり、InP系半導体材料を用いた半導体レーザ素子およびその製造方法に関する。 The present invention relates to a semiconductor laser element that can be used as a light source, an optical amplifier, an optical modulator, and the like in the field of optical communication and the like, and a manufacturing method thereof.
半導体レーザ素子は、一般に、活性層の両側に電流ブロック層を配置することによって、キャリアが活性層に効率よく注入されるようになるため、活性層でのキャリア密度が高くなり、レーザ特性の改善を図ることができる。 In general, a semiconductor laser device has a carrier density in the active layer that is efficiently injected by arranging current blocking layers on both sides of the active layer, thereby improving the laser characteristics. Can be achieved.
InP系半導体材料を用いた半導体レーザ素子では、InP基板上に、活性層およびn型InPからなるクラッド層を含むリッジ構造を形成した後、リッジ構造の両側にp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成し、続いてリッジ構造および電流ブロック層の上にn型InPからなるコンタクト層を形成している。 In a semiconductor laser device using an InP-based semiconductor material, a ridge structure including an active layer and a clad layer made of n-type InP is formed on an InP substrate, and then a p-type InP layer / n-type InP layer on both sides of the ridge structure. A current blocking layer composed of a stacked layer of / p-type InP layers is formed, and then a contact layer composed of n-type InP is formed on the ridge structure and the current blocking layer.
この構成において、電子がn型コンタクト層を経由して注入されると、電子の大部分はn型クラッド層から活性層への経路を通過する。一方、電流ブロック層は、逆バイアス状態のpn接合によって高抵抗となるため、電流が流れにくくなる。 In this configuration, when electrons are injected through the n-type contact layer, most of the electrons pass through the path from the n-type cladding layer to the active layer. On the other hand, since the current blocking layer has a high resistance due to the pn junction in the reverse bias state, it is difficult for current to flow.
従来のリッジ型半導体レーザ素子において、成膜プロセスの誤差によって、電流ブロック層を構成するn型InP層がn型クラッド層またはn型コンタクト層に接触してしまうと、電流が電流ブロック層へバイパスする漏れ電流が発生し、電流ブロック層の電流阻止機能が低下してしまう。 In a conventional ridge-type semiconductor laser device, if an n-type InP layer constituting the current blocking layer comes into contact with the n-type cladding layer or the n-type contact layer due to an error in the film formation process, the current is bypassed to the current blocking layer. Leakage current occurs, and the current blocking function of the current blocking layer is degraded.
本発明の目的は、電流ブロック層を構成するn型層とn型クラッド層またはn型コンタクト層との接触を防止して、漏れ電流を低減し、レーザ特性を向上できる半導体レーザ素子およびその製造方法を提供することである。 An object of the present invention is to prevent a contact between an n-type layer constituting an electric current blocking layer and an n-type clad layer or an n-type contact layer, to reduce a leakage current, and to improve a laser characteristic, and its manufacture Is to provide a method.
本発明に係る半導体レーザ素子は、p型InPからなる基板上に形成され、活性層およびn型InPからなるクラッド層を含むリッジ構造と、
リッジ構造の両側に形成され、p型InP層/n型InP層/p型InP層の積層からなる電流ブロック層とを備え、
リッジ構造の上面におけるリッジトップ幅のうねりが、10nm以下であることを特徴とする。
A semiconductor laser device according to the present invention is formed on a substrate made of p-type InP, and includes a ridge structure including an active layer and a clad layer made of n-type InP;
A current blocking layer formed on both sides of the ridge structure and comprising a stack of p-type InP layer / n-type InP layer / p-type InP layer;
The ridge top width undulation on the upper surface of the ridge structure is 10 nm or less.
また本発明に係る半導体レーザ素子の製造方法は、p型InPからなる基板上に、活性層、n型InPからなるクラッド層、Alを含む半導体からなるキャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、n型InPからなるコンタクト層を形成する工程とを含むことを特徴とする。
The method of manufacturing a semiconductor laser device according to the present invention includes a step of forming an active layer, a clad layer made of n-type InP, and a cap layer made of a semiconductor containing Al on a substrate made of p-type InP;
Forming a mask having a predetermined shape on the cap layer;
Etching the active layer, the clad layer, and the cap layer to form a ridge structure;
Forming a current blocking layer comprising at least a p-type InP layer / n-type InP layer / p-type InP layer on both sides of the ridge structure;
Removing the mask and cap layer;
Forming a contact layer made of n-type InP on the exposed cladding layer and current blocking layer.
また本発明に係る半導体レーザ素子の製造方法は、p型InPからなる基板上に、活性層、n型InPからなるクラッド層、キャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、n型InPからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、n型InP層を形成する前に、エッチングガスを導入して、下地のp型InP層に(111)B面を形成する工程を含むことを特徴とする。
The method of manufacturing a semiconductor laser device according to the present invention includes a step of forming an active layer, a clad layer made of n-type InP, and a cap layer on a substrate made of p-type InP,
Forming a mask having a predetermined shape on the cap layer;
Etching the active layer, the clad layer, and the cap layer to form a ridge structure;
Forming a current blocking layer comprising at least a p-type InP layer / n-type InP layer / p-type InP layer on both sides of the ridge structure;
Removing the mask and cap layer;
Forming a contact layer made of n-type InP on the exposed cladding layer and current blocking layer,
The step of forming the current blocking layer includes a step of forming an (111) B surface in the underlying p-type InP layer by introducing an etching gas before forming the n-type InP layer.
また本発明に係る半導体レーザ素子の製造方法は、p型InPからなる基板上に、活性層、n型InPからなるクラッド層、キャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、n型InPからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、n型InP層を形成した後に、エッチングガスを導入して、p型InP層の(111)B面の上に成長したn型InPを除去する工程を含むことを特徴とする。
The method of manufacturing a semiconductor laser device according to the present invention includes a step of forming an active layer, a clad layer made of n-type InP, and a cap layer on a substrate made of p-type InP,
Forming a mask having a predetermined shape on the cap layer;
Etching the active layer, the clad layer, and the cap layer to form a ridge structure;
Forming a current blocking layer comprising at least a p-type InP layer / n-type InP layer / p-type InP layer on both sides of the ridge structure;
Removing the mask and cap layer;
Forming a contact layer made of n-type InP on the exposed cladding layer and current blocking layer,
The step of forming the current blocking layer includes the step of removing the n-type InP grown on the (111) B surface of the p-type InP layer by introducing an etching gas after forming the n-type InP layer. It is characterized by.
本発明によれば、リッジ構造の上面におけるリッジトップ幅のうねりを10nm以下に制御することによって、電流ブロック層を構成するn型InP層が成長する際に、n型クラッド層またはn型コンタクト層との接触を防止できる。その結果、電流ブロック層への漏れ電流を低減できるため、レーザ特性を向上させることができる。 According to the present invention, the n-type cladding layer or the n-type contact layer is formed when the n-type InP layer constituting the current blocking layer grows by controlling the ridge top width undulation on the upper surface of the ridge structure to 10 nm or less. Can be prevented. As a result, the leakage current to the current blocking layer can be reduced, so that the laser characteristics can be improved.
また、電流ブロック層を形成する際、リッジ構造の最上層としてAlを含む半導体からなるキャップ層を形成することによって、リッジ側面でのInP成長を抑制できる。そのため電流ブロック層を構成するn型InP層が成長する際に、n型クラッド層またはn型コンタクト層との接触を防止できる。その結果、電流ブロック層への漏れ電流を低減できるため、レーザ特性を向上させることができる。 Further, when forming the current blocking layer, InP growth on the side surface of the ridge can be suppressed by forming a cap layer made of a semiconductor containing Al as the uppermost layer of the ridge structure. Therefore, contact with the n-type cladding layer or the n-type contact layer can be prevented when the n-type InP layer constituting the current blocking layer is grown. As a result, the leakage current to the current blocking layer can be reduced, so that the laser characteristics can be improved.
実施の形態1.
図1〜図3は、本発明に係る半導体レーザ素子の製造方法の一例を示す断面図である。なお理解容易のため、一部の層について断面ハッチングを付与している。
1 to 3 are cross-sectional views showing an example of a method of manufacturing a semiconductor laser device according to the present invention. For easy understanding, cross-sectional hatching is given to some layers.
まず図1(a)に示すように、p型InPからなる基板1の上に、順次、p型InPからなるバッファ層2、活性層3、n型InPからなるクラッド層4、キャップ層5をMOCVD(有機金属化学気相成長法)などを用いて形成する。
First, as shown in FIG. 1A, a
活性層3は、例えば、InGaAsP井戸層とInGaAsP障壁層を含む多重量子井戸構造を有し、キャリア反転分布により光利得が生ずる領域である。
The
キャップ層5は、InGaAsなどで形成可能であり、後の工程で電流ブロック層を形成する際にクラッド層4を保護する役割を果たし、電流ブロック層を形成した後にエッチングで除去される。
The
次に図1(b)に示すように、キャップ層5の上に、スパッタ等を用いてSiO2膜を全面に形成した後、フォトレジストを塗布し、写真製版技術を用いて所定の形状(例えば、3μm幅のストライプ形状)を有するマスク6を形成する。
Next, as shown in FIG. 1B, an SiO 2 film is formed on the entire surface of the
次に図1(c)に示すように、HBr等のウェットエッチングによって、マスク6の下方にリッジ構造が形成されるように、キャップ層5からバッファ層2の途中までを除去する。このリッジ構造は、略台形状の断面を有し、マスク6のストライプ方向(紙面垂直方向)に沿って細長く形成される。リッジ構造の幅や輪郭形状は、マスク6の寸法、エッチング時間、エッチング温度などで制御可能である。
Next, as shown in FIG. 1C, the
ここで、リッジ構造の方向に関して、p型InP基板1の上面が(100)面を有する場合、リッジ構造の長手方向は、逆メサ方位に相当する[011]方位に設定している。
Here, with respect to the direction of the ridge structure, when the upper surface of the p-
続いて、MOCVDによる選択埋め込み成長を用いて、リッジ構造の両側に電流ブロック層を形成する。まず図2(d)に示すように、バッファ層2の上面からリッジ構造のキャップ層5までを覆うように、電流ブロック層の第1層となるp型InP層11を形成する。このときマスク6により選択成長が行われ、SiO2からなるマスク6の上にはInPは成長しない。また、p型InP層11の上部は、マスク6とリッジ構造との界面から(111)B面を形成しながら成長する。
Subsequently, current blocking layers are formed on both sides of the ridge structure using selective buried growth by MOCVD. First, as shown in FIG. 2D, a p-
次に図2(e)に示すように、p型InP層11の上に、電流ブロック層の第2層となるn型InP層12を形成する。
Next, as shown in FIG. 2 (e), an n-
図4(a)は、電流ブロック層のp型InP層11の成長の様子を示す部分斜視図であり、図4(b)は、図4(a)中のA1−A1線およびA2−A2線に沿った断面の様子を示す断面図である。なお理解容易のため、図4(a)ではマスク6を省略して図示している。
FIG. 4A is a partial perspective view showing the growth state of the p-
InPは、(111)B面を形成しながら成長する性質を有する。(111)B面はP原子だけが露出しているため、(111)B面がいったん形成されるとInPの成長速度が低下することから、成長停止面として機能するようになる。図4(a)において、p型InP層11の上部に(111)B面が平坦状に出現している。
InP has a property of growing while forming a (111) B plane. Since only the P atoms are exposed on the (111) B surface, the growth rate of InP decreases once the (111) B surface is formed, so that it functions as a growth stop surface. In FIG. 4A, the (111) B surface appears flat on the p-
p型InP層11の上に、電流ブロック層の第2層となるn型InP層12を形成する場合、理想的にはn型InP層12は(111)B面の上では成長しない。しかしながら、リッジトップ幅のうねりやマスク6の汚染などの影響により、p型InP層11の(111)B面が一様な平面状に形成されない場合、(111)B面の上にn型InP層12の成長が進行することがある。
When the n-
例えば、リッジトップ幅にうねりがあった場合、図4(a)に示すように、(111)B面を有する複数の傾斜面がうねりのエッジラインに沿ってステップ状に形成される。この状態でn型InP層12を成膜した場合、各傾斜面の段差面にもn型InPが成長するようになる。すなわち、n型InPは、図4(b)の紙面垂直方向に成長して、最もリッジ幅の広いA1−A1断面では(111)B面が揃うように、A2−A2断面では(111)B面に沿ってステップ状に形成される。こうしたステップ状の成長はマスク裏面に汚染があった場合等にも同様に発生する。
For example, when there is a undulation in the ridge top width, as shown in FIG. 4A, a plurality of inclined surfaces having a (111) B surface are formed in a step shape along the edge line of the undulation. When the n-
n型InPがp型InP層11の(111)B面に存在すると、n型InP層12とリッジ上部のn型クラッド層4あるいはn型コンタクト層7とが電気的に接触してしまい、電流ブロック層の電流阻止機能が低下してしまう。
If n-type InP is present on the (111) B surface of the p-
本実施形態では、図1(c)に示すように、エッチングを用いてリッジ構造を形成する際に、エッチング条件の最適化によって、リッジトップ幅のうねりを10nm以下に抑制している。なお、リッジトップ幅のうねりとは、リッジ上面から見て片側エッジに関する変動幅である。うねりを低減化することによって、電流ブロック層のp型InP層11を成膜する場合、(111)B面を有する傾斜面の段差エリアが小さくなるため、次のn型InP層12の成膜工程において、(111)B面でのn型InPの成長を抑制できる。その結果、電流ブロック層への漏れ電流を低減できるため、レーザ特性を向上させることができる。
In this embodiment, as shown in FIG. 1C, when the ridge structure is formed by etching, the ridge top width undulation is suppressed to 10 nm or less by optimizing the etching conditions. The waviness of the ridge top width is a fluctuation width related to one edge when viewed from the top surface of the ridge. When the p-
図2(e)に戻って、p型InP層11の上に、第2層となるn型InP層12を形成する場合、リッジトップ幅のうねりを抑制していてもp型InP層11の(111)B面にn型InPが成長する可能性がある。この対策として、n型InP層12においてドーパントとして作用するS(硫黄)の濃度を、1.5×1019cm−3以上に設定することが好ましい。これにより(111)B面上でのInの拡散長(マイグレーション長)を増大させることが可能となり、(111)B面におけるn型InP成長を抑制できる。
Returning to FIG. 2 (e), when the n-
また、p型InP層11の成膜プロセスが終了した段階で、p型InP層11の上部に一様な(111)B面が形成されていることが望ましいが、(111)B面が形成されていない部分が生ずる可能性がある。この対策として、p型InP層11の成膜プロセス終了後に、MOCVD反応炉にHClガス等のエッチングガスを導入して、p型InP層11の露出面を軽くエッチングすることが好ましい。これにより(111)B面が形成されていない部分が選択的にエッチングされて、この部分にp型InP層11の(111)B面を形成することができる。
Further, it is desirable that a uniform (111) B surface is formed on the p-
次に図2(f)に示すように、n型InP層12の形成後、MOCVD反応炉にHClガス等のエッチングガスを導入して、n型InP層12の露出面を軽くエッチングすることが好ましい。これによりp型InP層11の(111)B面に残留したn型InPを清浄に除去することができる。なお、(111)B面で成長したn型InPは、[111]方向に高いエッチングレートを有するため、HClガスにより除去可能である。
Next, as shown in FIG. 2F, after the n-
次に図3(g)に示すように、n型InP層12の上に、電流ブロック層の第3層となるp型InP層13を形成する。こうしてp型InP層11の(111)B面にはp型InP層13が形成され、n型InP層12はリッジから完全に分離できるため、電流ブロック層への漏れ電流を低減できる。
Next, as shown in FIG. 3G, a p-
このようにして電流ブロック層を形成した後、図3(h)に示すように、HF等のウェットエッチングによってマスク6を除去し、続いてHNO3等のウェットエッチングによってキャップ層5を除去する。
After the current blocking layer is formed in this way, as shown in FIG. 3H, the
次に図3(i)に示すように、露出したクラッド層4および電流ブロック層の上に、MOCVDなどを用いてn型InPからなるコンタクト層7を形成する。続いて、コンタクト層7の上面および基板1の下面に電極をそれぞれ形成した後、劈開などでチップ分割と光共振面形成を行うことによって、半導体レーザ素子が得られる。
Next, as shown in FIG. 3I, a
実施の形態2.
本実施形態では、キャップ層5を形成する材料として、InGaAsの代わりに、AlGaInAsまたはAlInAsなど、Alを含み、P(リン)を含まないIII−V族半導体を使用している。キャップ層5は、AlGaInAsまたはAlInAsからなる単層で構成してもよく、あるいはAlGaInAsまたはAlInAsからなる第1層と、InGaAsからなる第2層との複合構造で構成してもよい。
In this embodiment, as a material for forming the
こうした構成により、電流ブロック層の第1層となるp型InP層11を形成する際、p型InP層11の上部における(111)B面の上終端がマスク6とリッジとの界面ではなく、キャップ層5とn型InPクラッド層4との界面に位置するようになる。そのため、第2層となるn型InP層12を形成する場合、リッジトップ幅のうねりやマスク6の汚染による影響を受けなくなり、(111)B面におけるn型InP成長を抑制することができる。
With this configuration, when forming the p-
キャップ層5をAlGaInAsまたはAlInAsからなる第1層と、InGaAsからなる第2層との複合構造で構成した場合、キャップ層5は50nm以上の厚さを有することが好ましい。これにより(111)B面の上終端とマスク6との間隔を充分に確保することができ、n型InP層12を形成する場合、リッジトップ幅のうねりやマスク6の汚染による影響を排除できる。
When the
このときキャップ層5を構成するAlGaInAsまたはAlInAsからなる層は、1×1017cm−3以上のO(酸素)濃度を有することが好ましい。これにより酸化アルミニウムの表面濃度が高くなり、キャップ層5の側面におけるInP成長を抑制することができる。さらに、リッジ構造の形成後、電流ブロック層を形成する前に、AlGaInAsまたはAlInAsからなる層の表面を酸化させる工程を追加することが好ましく、これによりキャップ層5の側面におけるInP成長をより抑制できる。
At this time, the layer made of AlGaInAs or AlInAs constituting the
なお、上述した各実施形態において、リッジ構造は、バッファ層2、活性層3、クラッド層4を備えた例を示したが、これ以外にも他の半導体層を含んでいても本発明は同様に適用可能である。
In each of the above-described embodiments, the ridge structure includes the
また各実施形態において、電流ブロック層は、p型InP層11、n型InP層12、p型InP層13の三層からなる積層構造を有する例を示したが、これ以外にも他の半導体層を含んでいても本発明は同様に適用可能である。
In each of the embodiments, the current blocking layer has an example of a laminated structure including three layers of the p-
1 基板、 2 バッファ層、 3 活性層、 4 クラッド層、 5 キャップ層、
6 マスク、 7 コンタクト層、 11 p型InP層、 12 n型InP層、
13 p型InP層。
1 substrate, 2 buffer layer, 3 active layer, 4 cladding layer, 5 cap layer,
6 mask, 7 contact layer, 11 p-type InP layer, 12 n-type InP layer,
13 p-type InP layer.
Claims (13)
リッジ構造の両側に形成され、p型InP層/n型InP層/p型InP層の積層からなる電流ブロック層とを備え、
リッジ構造の上面におけるリッジトップ幅のうねりが、10nm以下であることを特徴とする半導体レーザ素子。 a ridge structure formed on a substrate made of p-type InP and including an active layer and a clad layer made of n-type InP;
A current blocking layer formed on both sides of the ridge structure and comprising a stack of p-type InP layer / n-type InP layer / p-type InP layer;
A semiconductor laser device, wherein a ridge top width undulation on an upper surface of a ridge structure is 10 nm or less.
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、n型InPからなるコンタクト層を形成する工程とを含むことを特徴とする半導体レーザ素子の製造方法。 forming an active layer, a clad layer made of n-type InP, and a cap layer made of a semiconductor containing Al on a substrate made of p-type InP;
Forming a mask having a predetermined shape on the cap layer;
Etching the active layer, the clad layer, and the cap layer to form a ridge structure;
Forming a current blocking layer comprising at least a p-type InP layer / n-type InP layer / p-type InP layer on both sides of the ridge structure;
Removing the mask and cap layer;
And a step of forming a contact layer made of n-type InP on the exposed cladding layer and current blocking layer.
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、n型InPからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、n型InP層を形成する前に、エッチングガスを導入して、下地のp型InP層に(111)B面を形成する工程を含むことを特徴とする半導体レーザ素子の製造方法。 forming an active layer, a clad layer made of n-type InP, and a cap layer on a substrate made of p-type InP;
Forming a mask having a predetermined shape on the cap layer;
Etching the active layer, the clad layer, and the cap layer to form a ridge structure;
Forming a current blocking layer comprising at least a p-type InP layer / n-type InP layer / p-type InP layer on both sides of the ridge structure;
Removing the mask and cap layer;
Forming a contact layer made of n-type InP on the exposed cladding layer and current blocking layer,
The step of forming the current blocking layer includes a step of introducing an etching gas and forming a (111) B surface in the underlying p-type InP layer before forming the n-type InP layer. A method for manufacturing a laser element.
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともp型InP層/n型InP層/p型InP層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、n型InPからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、n型InP層を形成した後に、エッチングガスを導入して、p型InP層の(111)B面の上に成長したn型InPを除去する工程を含むことを特徴とする半導体レーザ素子の製造方法。 forming an active layer, a clad layer made of n-type InP, and a cap layer on a substrate made of p-type InP;
Forming a mask having a predetermined shape on the cap layer;
Etching the active layer, the clad layer, and the cap layer to form a ridge structure;
Forming a current blocking layer comprising at least a p-type InP layer / n-type InP layer / p-type InP layer on both sides of the ridge structure;
Removing the mask and cap layer;
Forming a contact layer made of n-type InP on the exposed cladding layer and current blocking layer,
The step of forming the current blocking layer includes the step of removing the n-type InP grown on the (111) B surface of the p-type InP layer by introducing an etching gas after forming the n-type InP layer. A method for manufacturing a semiconductor laser device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206732A JP5025898B2 (en) | 2004-07-14 | 2004-07-14 | Manufacturing method of semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206732A JP5025898B2 (en) | 2004-07-14 | 2004-07-14 | Manufacturing method of semiconductor laser device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032508A true JP2006032508A (en) | 2006-02-02 |
JP5025898B2 JP5025898B2 (en) | 2012-09-12 |
Family
ID=35898515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206732A Expired - Fee Related JP5025898B2 (en) | 2004-07-14 | 2004-07-14 | Manufacturing method of semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5025898B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168356A (en) * | 2011-02-15 | 2012-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical modulation element and semiconductor optical integrated element |
JP7306779B2 (en) | 2019-09-13 | 2023-07-11 | 住友電工デバイス・イノベーション株式会社 | OPTO-SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09237940A (en) * | 1995-12-28 | 1997-09-09 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
-
2004
- 2004-07-14 JP JP2004206732A patent/JP5025898B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09237940A (en) * | 1995-12-28 | 1997-09-09 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168356A (en) * | 2011-02-15 | 2012-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical modulation element and semiconductor optical integrated element |
JP7306779B2 (en) | 2019-09-13 | 2023-07-11 | 住友電工デバイス・イノベーション株式会社 | OPTO-SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF |
Also Published As
Publication number | Publication date |
---|---|
JP5025898B2 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7720123B2 (en) | Buried type semiconductor laser | |
JP4792854B2 (en) | Semiconductor optical device and manufacturing method thereof | |
EP0486128B1 (en) | A semiconductor optical device and a fabricating method therefor | |
US20090252190A1 (en) | Semiconductor optical device and method of fabricating the same | |
JP2003229635A (en) | Semiconductor optical integrated element | |
JP4947778B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP4797782B2 (en) | Semiconductor optical device | |
JP2006253212A (en) | Semiconductor laser | |
JP2005286192A (en) | Optically integrated device | |
JP2010165759A (en) | Method of manufacturing integrated optical device | |
US7656921B2 (en) | Semiconductor laser device and method for manufacturing the same semiconductor laser device | |
JP5025898B2 (en) | Manufacturing method of semiconductor laser device | |
JP4917157B2 (en) | Ridge type semiconductor laser and method for manufacturing ridge type semiconductor laser | |
JP5277877B2 (en) | Manufacturing method of optical waveguide element | |
JP5217598B2 (en) | Manufacturing method of semiconductor light emitting device | |
TWI758822B (en) | semiconductor device | |
JP7168138B1 (en) | Semiconductor laser element and method for manufacturing semiconductor laser element | |
JP4430961B2 (en) | Electroabsorption type light modulation element and method for manufacturing the same | |
WO2023100214A1 (en) | Semiconductor laser and method for producing semiconductor laser | |
JP2010093156A (en) | Semiconductor optical element | |
JP2009087994A (en) | Method for manufacturing semiconductor laser device, and semiconductor laser device | |
JPS641072B2 (en) | ||
JP2010171262A (en) | Method of manufacturing semiconductor laser, and semiconductor laser | |
JP2005072526A (en) | Mmi type semiconductor laser and its manufacturing method | |
JP5834821B2 (en) | Manufacturing method of optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120620 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |