JP2006032025A - 圧電トランス制御回路 - Google Patents

圧電トランス制御回路 Download PDF

Info

Publication number
JP2006032025A
JP2006032025A JP2004206400A JP2004206400A JP2006032025A JP 2006032025 A JP2006032025 A JP 2006032025A JP 2004206400 A JP2004206400 A JP 2004206400A JP 2004206400 A JP2004206400 A JP 2004206400A JP 2006032025 A JP2006032025 A JP 2006032025A
Authority
JP
Japan
Prior art keywords
piezoelectric transformer
oscillation
frequency
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004206400A
Other languages
English (en)
Inventor
Takeshi Fujimura
健 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiheiyo Cement Corp
Original Assignee
Taiheiyo Cement Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiheiyo Cement Corp filed Critical Taiheiyo Cement Corp
Priority to JP2004206400A priority Critical patent/JP2006032025A/ja
Publication of JP2006032025A publication Critical patent/JP2006032025A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】
PWM調光時におけるオーバーシュートを防止する圧電トランス制御回路を提供する。
【解決手段】
制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、前記圧電トランスを間欠的に駆動するためのパルス発振信号を前記駆動手段に与えるパルス発振回路と、前記圧電トランスが間欠的に駆動されている場合に、前記駆動が停止されている期間では前記発振周波数を所定の周波数よりも高周波側にシフトさせ、前記駆動が再開される際に前記所定の周波数へ戻す発振周波数変調手段とを備える。
【選択図】図1

Description

本発明は、圧電トランス制御回路に関する。
近年、持ち運びの容易なノート型パーソナルコンピュータ等には、その表示装置として液晶表示器が広く用いられている。この液晶表示装置の内部には、液晶表示パネルを背照すべく、所謂バックライトとして冷陰極管が備えられており、その冷陰極管を点灯させる昇圧インバータには、昇圧用トランスとして、圧電トランスが普及しつつある。
圧電トランスは、出力負荷(負荷抵抗)の大きさによって昇圧比が大きく変化するという一般には好ましくない特性を有しているが、一方でこの負荷抵抗への依存性が冷陰極管のインバータ電源の特性に適しており、液晶表示器の薄型化、高効率化の要求に応える小型高電圧電源として注目されている。
このような圧電トランスの制御回路の一例が提案されている(特許文献1又は特許文献2を参照。)。この回路では、パルス発振回路から出力されるパルス発振信号により圧電トランスが間欠的に駆動されることで、圧電トランスの出力電圧が間欠的に出力され、パルス発振信号のデューティー比を変えることで、停止(消灯)期間と動作(点灯)期間の割合が変化し冷陰極管の明るさを変えることができる。所謂、PWM調光である。
図7は、そのようなPWM調光を行う圧電トランス制御回路の構成を示す図である。701は圧電トランスである。702は圧電トランス701の出力側に接続された冷陰極管等の負荷である。703は負荷に流れる電流を検出するための検出用抵抗Rdetである。704は、検出用抵抗703により検出される検出電圧を整流するための整流回路である。705は、整流回路704から出力される管電流検出電圧(Vdet)と、参照電圧Vref1との比較結果である差を増幅して出力する誤差アンプである。
708は、誤差アンプ705からの出力をサンプリングしてコンデンサに蓄積する、サンプルホールド回路である。サンプルホールド回路は、スイッチ708a、コンデンサ708b及びバッファ708cから構成され、スイッチ708aには、パルス発振回路709からスイッチ708aのオン/オフを制御する切替信号としてパルス発振信号Vpが与えられる。バッファからの出力は、電圧制御発振回路706の制御電圧Vctrとして出力される。
706は、制御電圧Vctrに応じた発振周波数を有する発振信号を出力する電圧制御発振回路である。707は電圧制御発振回路706の発振信号に応じて圧電トランス701を駆動する駆動回路である。709は、圧電トランス701が間欠的に駆動されるように、駆動回路707に対し停止期間と動作期間の割合に対応した所定のデューティー比を有するパルス発振信号を与えるパルス発振回路である。
このような圧電トランスの制御回路において、パルス発振回路709から出力されるパルス発振信号Vp、駆動回路707から圧電トランス701に与えられる駆動電圧、及び負荷である冷陰極管702を流れる管電流の関係は図8に示すようになる。
図8において、パルス発振信号がHIGHの期間では、圧電トランス701が駆動されて冷陰極管702が点灯し、LOWの期間では、圧電トランス701は駆動されずに冷陰極管702が消灯している。ここで、管電流の状態をみると、パルス発振信号VpがLOWからHIGHに切り替わる際に、規定値よりも大きな電流が流れていることが分かる。
このような現象は、一般にオーバーシュートと呼ばれ、消灯期間から点灯期間に変わる際に、冷陰極管に電圧が印加されてもすぐには電流が流れないために生ずるものである。このようなオーバーシュートが生ずると、冷陰極管の寿命に影響したり、冷陰極管に輝度むらが発生することがある。
特開平10−223388号公報 特許2845209号公報
このように、従来の圧電トランスの制御回路では、PWM調光時におけるオーバーシュートを効果的に軽減するように、冷陰極管の寿命や輝度むらを考慮した圧電トランスの動作制御は行われていなかった。
そこで、本発明は、PWM調光時におけるオーバーシュートを防止する圧電トランス制御回路を提供することを目的とする。
上記課題を解決するための本発明は、制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、前記圧電トランスを間欠的に駆動するためのパルス発振信号を前記駆動手段に与えるパルス発振回路と、前記圧電トランスが間欠的に駆動されている場合に、前記駆動が停止されている期間では前記発振周波数を所定の周波数よりも高周波側にシフトさせ、前記駆動が再開される際に前記所定の周波数へ戻す発振周波数変調手段とを備える。
本発明によれば、PWM調光時におけるオーバーシュートを軽減して、オーバーシュートによる冷陰極管の寿命への影響を軽減し、輝度むらの発生を抑えることが可能な圧電トランス制御回路を提供することができる。
以下、添付する図面を参照して、本発明の実施形態を説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に対応する圧電トランス制御回路のブロック構成図である。
図1において、101は圧電トランスである。102は圧電トランス101の出力側に接続された冷陰極管等の負荷である。103は負荷に流れる電流を検出するための検出用抵抗Rdetである。104は、検出用抵抗103により検出される検出電圧を整流するための整流回路である。105は、整流回路104から出力される管電流検出電圧(Vdet)と、参照電圧Vref1との比較結果である差を増幅して出力する誤差アンプである。
108は、誤差アンプ105からの出力をサンプリングしてコンデンサに蓄積する、サンプルホールド回路である。サンプルホールド回路は、スイッチ108a、コンデンサ108b及びバッファ108cから構成され、スイッチ108aには、パルス発振回路109からスイッチのオン/オフを制御する切替信号としてパルス発振信号Vpが与えられる。バッファからは、電圧Vctr1が誤差アンプ11へ出力される。
106は、制御電圧Vctr2に応じた発振周波数を有する発振信号を出力する電圧制御発振回路である。107は電圧制御発振回路106の発振信号に応じて圧電トランス101を駆動する駆動回路である。109は、圧電トランス101が間欠的に駆動されるように、駆動回路107に対し停止期間と動作期間の割合に対応した所定のデューティー比を有する発振信号を与えるパルス発振回路である。
110は波形整形回路であり、パルス発振回路109から入力されるパルス発振信号の反転信号Vp’を整形して加算回路111へ整形波形Vfを出力する。波形整形回路は例えばコンデンサで構成することができるが、出力信号につきHIGHからLOWへの立ち下がりの際に、立ち下がり時間を遅延させるための構成を有するものであれば、この構成に限定されるものではない。
111は、減算回路であり、サンプルホールド回路108からの出力Vctr1とVfとの差分を電圧制御発振回路の制御電圧Vctr2として出力する。
上記の構成を備える圧電トランス制御回路の動作について図2及び図3を参照して説明する。図2は、本実施形態に対応する圧電トランス制御回路の動作時の、パルス発振回路109から出力されるパルス発振信号(Vp)201、駆動回路107から圧電トランスに供給される駆動電圧202、波形整形回路110から減算回路111への出力信号203、電圧制御発振回路106の入力電圧204、発振周波数205、管電流の状態206をそれぞれ示す図である。
図3は、電圧制御発振回路106から出力される発振信号の発振周波数foscと、圧電トランス101の昇圧比Brとの関係を示した図である。
図1に示す制御回路は、駆動される以前の初期状態において、サンプルホールド回路108内のコンデンサ108bが0Vにリセットされている。ここで制御回路の駆動が開始されると、パルス発振回路109からのパルス発振信号VpがHIGHになると、スイッチ108aがオンとなり、誤差アンプ105とコンデンサ108bが接続される。
駆動開始当初は、負荷102に流れる電流が小さいために、整流回路104から出力される管電流検出電圧Vdetは参照電圧Vref1より小さいままであるので、誤差アンプ105からは正の電圧が出力され、コンデンサ108bが充電される。コンデンサ108bに充電された電圧は、バッファ108cを介して減算回路111へ出力され、波形整形回路110からの出力(Vf)分が減算されて、電圧制御発振回路の制御電圧Vctr2が生成される。
冷陰極管の点灯時、すなわちパルス発振信号VpがHIGHの間は、波形整形回路110からの出力は基本的にほぼ零であるから、減算回路111からはVctr1がそのまま出力される。点灯開始時はVctr1=Vctr2が小さいために、電圧制御発振回路から駆動回路107へ出力される発振信号の発振周波数は高い状態にあり、Vctr2が下がるに従って、発振周波数が低域側にシフトしていく。
図3の場合、圧電トランス101の駆動開始当初は、発振周波数は初期周波数のfaにあり、発振周波数が徐々に低域側へシフトしていくと共に、圧電トランスの昇圧率Brが上昇していく。
図1において、誤差アンプ105からの正の出力電圧によりコンデンサ108bの充電が行われ、Vctr1の電圧値が上昇するにつれて、電圧制御発振回路106からの発振信号の周波数が低くなり、管電流検出電圧Vdetが参照電圧Vref1と一致する状態まで発振周波数が低域側にシフトすると、誤差増幅アンプ105からの出力がほぼ零の状態となり、コンデンサ108bの充電電圧がほぼ一定に保たれることとなる。これにより、電圧制御発振回路106からの発振信号は低域側にシフトされた発振周波数において維持される。このときの発振周波数は、共振周波数よりもやや高周波よりで適切な効率が得られる周波数(fb)となっている。本明細書においては、このような駆動状態を「通常」の状態と呼ぶことにし、例えば、通常の発振周波数、といった場合は、この状態における発振周波数を意味する。
以上が、本発明における圧電トランス制御回路における基本的な動作であり、次に、本発明における、オーバーシュートを軽減するための動作制御について説明する。
波形整形回路110には、パルス発振回路からパルス発振信号Vpの反転信号Vp’が入力される。なお、波形整形回路110にインバータを追加してパルス発振信号Vpを反転しても良い。入力された信号は、図2の203に示すようにHIGHからLOWへの立ち下がりに遅延を有する信号に整形されて出力される。出力信号Vfは減算回路111へ入力されて、サンプルホールド回路108から入力されたVctr1から減算される。
ここで、管電流検出電圧Vdetが参照電圧Vref1とほぼ一致し、Vctr1がほぼ一定の電圧が得られる状態になっていると仮定すると、Vctr1は、ほぼ一定の状態で維持されることとなる。従って、出力信号Vfのような信号を減じた場合、パルス発振信号201がLOW、即ち消灯時は、減算結果である制御電圧Vctr2がVctr1よりも小さくなる。この状態においては、電圧制御発振回路106からの発振信号の周波数は高域側にシフトして、例えば図3に示す場合ではfcまで遷移する。
そして、点灯時にパルス発振信号がLOWからHIGHに切り替わる際には、所定の遅延が生じて出力信号Vf(203)は直ちにHIGHからLOWへ切り替わらないために、Vctr2の電圧レベルがVctr1の電圧レベルに復帰するまでに同様の遅延時間を要することとなる。
これにより、消灯から点灯への切替のタイミングにおいて、電圧制御発振回路106から出力される発振信号の周波数は依然として消灯時の高いまま(fc)で維持されながら、徐々に通常の点灯時の周波数(fb)に移行していくこととなる(図2の発振周波数205)。よって、点灯タイミングにおける昇圧比は通常(Brb)よりも低く抑えられ(Brc)、圧電トランスに印加される電圧も通常時よりも低くなるので、冷陰極管102に電流が流ない状態において印加される電圧を低くして、電圧が流れる状態になった場合でも過電流が流れにくくなる。
したがって、図2の206に管電流の状態の一例を示すように、消灯から点灯に切り替わったタイミングにおいて管電流が流れにくい状態は図8と同様であるが、通常に流れる状態になっても過電流が流れることなくオーバーシュートを防ぐことができる。
また、冷陰極管102が正常に動作する状態に移行する時点においては、電圧制御発振回路106への入力電圧Vctr2はVctr1に一致する電圧レベルへ復帰しているので、通常の動作を行うことが可能となり点灯時における輝度が損なわれることはない。
このように、本実施形態に対応する本発明によれば、波形整形回路から電圧制御発振回路を整形するための信号を出力して、消灯時は電圧制御発振回路106の制御電圧Vctr2を低いレベルとして発振周波数の高域側にシフトさせておき、消灯から点灯への切替のタイミングにおいては、制御電圧Vctr2が徐々に通常のレベル(Vctr1に一致するレベル)に復帰するようにして、発振周波数が高域側から低域側に徐々にシフトされるようにし、圧電トランスの駆動開始後、冷陰極管が正常に動作するまでの期間において、過大な電圧の冷陰極管への印加を防止できる。これにより、オーバーシュートを軽減、あるいは防止することができる。
[第2の実施形態]
第1の実施形態では、電圧制御発振回路106に入力される制御電圧を整形することにより、発振信号の発振周波数を制御したが、本実施形態では、制御電圧には手を加えることなく、電圧制御発振回路106における発振周波数を決定する回路構成を変更することにより、発振周波数を制御してオーバーシュートを軽減・防止するものである。
図4は、本実施形態に対応する圧電トランスの制御回路の構成を示すブロック図である。ここで、101から109までの構成は図1と同様であるので説明を省略する。
図4において、401は波形整形回路であり、図4に示すように例えばコンデンサC1、トランジスタT1、及びインバータで構成される。波形整形回路401の出力側には、電圧制御発振回路106に対して抵抗R1、R2が接続され、さらにR1及びR2と並列にコンデンサC2が接続されている。
電圧制御発振回路106では、まず三角波(又は鋸波)を生成し、この三角波から矩形波を生成して発振信号として出力している。ここで、最初に生成される三角波は合成抵抗値R(R1とR2の合成抵抗)で設定される電流がC2に充放電されることで生成される。また、電圧制御発振回路106の制御電圧Vctrによっても充放電電流は変化する。
本実施形態では、充電電流が小さくなって発振周波数は低くなる一方、充電電流が大きくなると発振周波数が高くなる。充電電流の変化は、例えば、制御電圧Vctrの大きさによって制御でき、制御電圧Vctrが大きくなると、充電電流は小さくなり、制御電圧Vctrが小さくなると充電電流は大きくなる。また、充電電流の大きさは制御電圧Vctrが一定の場合には、充放電の電流量を決める素子として作用する合成抵抗値Rの大きさを変化させることで制御できる。
図4において、波形整形回路401のトランジスタがONの時、R1がR2と同様に接地している状態が形成され、合成抵抗値Rは、R=R1・R2/(R1+R2)となる。一方、トランジスタがONからOFFに切り替わると、波形整形回路401内のコンデンサC1により、R1が接地された状態から徐々に浮いた状態に推移していく。そして、定常状態に移行してR1が完全に浮いた状態では、R=R2となる。
ここで、R2とR1・R2/(R1+R2)との間には、R2>R1・R2/(R1+R2)の関係が成立するので、トランジスタがONの場合には、電流量が相対的に大きくなり、その結果として発振周波数が高くなる。一方、トランジスタがOFFの場合には、電流量が相対的に小さくなり、その結果として発振周波数が低くなる。
トランジスタのON及びOFFは、パルス発振回路109からの入力信号Vpにより制御される。波形整形回路401はインバータを有しており、パルス発振回路109から入力されるパルス発振信号Vpを反転してトランジスタTrに与えるので、冷陰極管の消灯期間においては、トランジスタTrがONされ、同点灯期間においてOFFされることとなる。
このように、制御電圧Vctrが一定の場合であっても、波形整形回路を利用することにより、電圧制御発振回路106における発振信号の周波数範囲を高域側にシフトさせたり、元に戻したりすることが可能となる。この様子を図5に示す。図5において、501はトランジスタがOFFの状態において合成抵抗値R=R2の場合の制御電圧Vctrと発振周波数foscとの関係を示している。502は、トランジスタがONの状態において合成抵抗値R=R1・R2/(R1+R2)の場合の制御電圧Vctrと発振周波数foscとの関係を示している。圧電トランスが通常に駆動される場合の制御電圧VctrをVaとすると、制御電圧Vaにおいて、502の方が501よりも高周波であることが分かる。
なお、高周波側から通常の低周波側へ推移するのにかかる時間は、R1とC1の時定数によって決定される。
図6は、本実施形態に対応する圧電トランス制御回路の動作時の、パルス発振回路109から出力されるパルス発振信号601、駆動回路107から圧電トランスに供給される駆動電圧602、波形整形回路401からの出力信号603、発振周波数504、管電流の状態605をそれぞれ示す図である。
図6に示すように、パルス発振信号VpがLOWの期間である消灯時には、波形形成回路401からの出力Vfは、R1が接地されるので合成抵抗値R=R1・R2/(R1+R2)となって、発振周波数が高域側にシフトしている(604)。この状態で、パルス発振信号がLOWからHIGHへ切り替わると、トランジスタTrがOFFされR1の接地状態が解除されて、コンデンサC1への充電が開始され波形整形回路401からの出力Vfが徐々に上昇する。これにより、電圧制御発振回路106におけるコンデンサC2の充電電流が徐々に小さくなっていき、発振周波数が通常のレベルに徐々に復帰していく。
よって、点灯タイミングにおける昇圧比は、図3に示した通常(Brb)よりも低く抑えられ(Brc)、圧電トランスに印加される電圧も通常時よりも低くなるので、冷陰極管102に電流が流ない状態において印加される電圧を低くして、電圧が流れる状態になった場合でも過電流が流れにくくなる。
コンデンサC1が完全に充電され、定常状態に移行すると、合成抵抗値R=R2となってコンデンサC2の充電電流は一定に維持され、その時点において発振周波数は圧電トランス101の通常の駆動状態に対応する周波数に復帰しているので、正常な点灯動作が行われることとなる。
このように、本実施形態に対応する本発明では、冷陰極管102の消灯期間では、電圧制御発振回路106における発振信号の周波数範囲が通常の周波数範囲より高域側にシフトされ、圧電トランス101の駆動が再開されて、点灯期間に移行する場合には、発振信号の周波数範囲が通常の周波数範囲へ復帰することができる。これにより、制御電圧Vctrが不変のままでも、発振信号の発振周波数を消灯期間は高周波側へシフトし、点灯時に通常の発振周波数へ復帰させることが可能となる。
従って、圧電トランス101の駆動開始後、冷陰極管が正常に動作するまでの期間において、過大な電圧の冷陰極管への印加を防止できる。これにより、オーバーシュートを軽減、或いは防止することができる。
[その他の実施形態]
なお、上記の実施形態の圧電トランス制御回路では、電圧制御発振回路106から出力する発振信号の発振周波数を、負荷102に流れる電流値に基づく管電流検出電圧が、参照電圧に一致するように制御することにより調整していた。
本発明におけるオーバーシュート防止の技術は、このような圧電トランス制御回路のみに適用されるものではなく、他の制御回路、例えば、圧電トランスの入力電圧と出力電圧又は出力電流との位相差が所定値になるように周波数を制御する回路構成においても適用可能である。
また、上記の実施形態に対応する圧電トランス制御回路は、制御電圧Vctrが増加するに従って、電圧制御発振回路から出力される発振信号の発振周波数が低域側にシフトするように構成されていた。しかしながら、本発明における圧電トランスのオーバーシュート防止の技術は、このような圧電トランス制御回路に限定されることなく、制御電圧が増加するに従って、当該発振周波数が高域側にシフトするように構成された回路についても同様に適用可能である。
本発明の第1の実施形態に対応する圧電トランス制御回路の構成例を示す図である。 本発明の第1の実施形態に対応する圧電トランス制御回路の動作状態を説明するための図である。 本発明の第1の実施形態に対応する圧電トランスの動作状態を説明するための図である。 本発明の第2の実施形態に対応する圧電トランス制御回路の構成例を示す図である。 本発明の第2の実施形態に対応する電圧制御発振回路106の動作を説明するための図である。 本発明の第1の実施形態に対応する圧電トランス制御回路の動作状態を説明するための図である。 従来の圧電トランス制御回路の構成例を示す図である。 従来の圧電トランス制御回路の動作状態を説明するための図である。

Claims (3)

  1. 制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、
    前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、
    前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、
    前記圧電トランスを間欠的に駆動するためのパルス発振信号を前記駆動手段に与えるパルス発振回路と、
    前記圧電トランスが間欠的に駆動されている場合に、前記駆動が停止されている期間では前記発振周波数を所定の周波数よりも高周波側にシフトさせ、前記駆動が再開される際に前記所定の周波数へ戻す発振周波数変調手段と
    を備えることを特徴とする圧電トランスの制御回路。
  2. 前記発振周波数変調手段は、前記駆動が停止されている期間では、前記発振周波数が所定の周波数よりも高周波側にシフトするように前記制御電圧を整形し、前記駆動が再開される際に前記所定の周波数へ戻るように前記制御電圧を整形することを特徴とする請求項1に記載の圧電トランス制御回路。
  3. 前記発振周波数変調手段は、前記駆動が停止されている期間では、前記発振手段における発振信号の周波数範囲を所定の周波数範囲より高域側にシフトさせ、前記駆動が再開される際に前記所定の周波数範囲へ戻るように調整することを特徴とする請求項1に記載の圧電トランス制御回路。
JP2004206400A 2004-07-13 2004-07-13 圧電トランス制御回路 Pending JP2006032025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004206400A JP2006032025A (ja) 2004-07-13 2004-07-13 圧電トランス制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004206400A JP2006032025A (ja) 2004-07-13 2004-07-13 圧電トランス制御回路

Publications (1)

Publication Number Publication Date
JP2006032025A true JP2006032025A (ja) 2006-02-02

Family

ID=35898132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004206400A Pending JP2006032025A (ja) 2004-07-13 2004-07-13 圧電トランス制御回路

Country Status (1)

Country Link
JP (1) JP2006032025A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219322A (ja) * 2006-02-17 2007-08-30 Matsushita Electric Ind Co Ltd 液晶表示用バックライト装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219322A (ja) * 2006-02-17 2007-08-30 Matsushita Electric Ind Co Ltd 液晶表示用バックライト装置
JP4696953B2 (ja) * 2006-02-17 2011-06-08 パナソニック電工株式会社 液晶表示用バックライト装置

Similar Documents

Publication Publication Date Title
KR100910595B1 (ko) 발광 장치 어레이에서 전력 효율을 최적화하기 위한 방법및 장치
US6150772A (en) Gas discharge lamp controller
EP1209955B1 (en) Liquid crystal display back-lighting circuit
US7903081B2 (en) Backlight driver, display apparatus having the same and method of driving backlight
KR100616538B1 (ko) 싱글 스테이지 백라이트 인버터 및 그 구동방법
JP4473892B2 (ja) Lcdバックライトインバータ
AU2005200406A1 (en) Frequency Feedforward For Constant Light Output In Backlight Inventers
JP4618689B2 (ja) Lcdバックライトインバータ
KR20020017358A (ko) 액정표시기 백 라이트 인버터 구동 장치
JP3262014B2 (ja) 圧電トランスインバータ装置
US7521877B2 (en) Dimmer circuit for a discharge lighting apparatus
US7285922B2 (en) Driving apparatus for CCFL
JP4182081B2 (ja) 放電灯駆動装置
JP2002056996A (ja) 液晶バックライト調光方式
Lin The design and implementation of a new digital dimming controller for the backlight resonant inverter
KR20130015720A (ko) 백라이트 유닛, 제어 장치 및 그 제어 방법
JP2006032025A (ja) 圧電トランス制御回路
CN101151792B (zh) 交流电源装置
JPWO2008012942A1 (ja) 圧電トランスの調光騒音低減回路
JP4419501B2 (ja) 液晶表示装置
KR200211545Y1 (ko) 액정표시기 백 라이트 인버터 구동 장치
JP2006172749A (ja) ランプ点灯回路
KR200211853Y1 (ko) 액정표시기 백 라이트 인버터 구동 장치
WO2008001506A1 (fr) Circuit de réduction du bruit d'un transformateur piézoélectrique d'un gradateur de lumière
KR100709489B1 (ko) 가스 방전 램프의 디밍 제어방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091204