JP2006015700A - Image formation device and controlling method for this device - Google Patents
Image formation device and controlling method for this device Download PDFInfo
- Publication number
- JP2006015700A JP2006015700A JP2004198145A JP2004198145A JP2006015700A JP 2006015700 A JP2006015700 A JP 2006015700A JP 2004198145 A JP2004198145 A JP 2004198145A JP 2004198145 A JP2004198145 A JP 2004198145A JP 2006015700 A JP2006015700 A JP 2006015700A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- image forming
- image
- forming apparatus
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 230000006854 communication Effects 0.000 claims abstract description 72
- 238000004891 communication Methods 0.000 claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
Abstract
Description
本発明は、コンピュータ等の外部装置とのインターフェースを有し、該インターフェースを通して外部装置から入力される画像情報に基づいて記録紙に画像を形成するプリンタや複写機等の画像形成装置における省エネルギー制御に関するものである。 The present invention relates to energy saving control in an image forming apparatus such as a printer or a copier that has an interface with an external device such as a computer and forms an image on recording paper based on image information input from the external device through the interface. Is.
従来、この種の画像形成装置では、次のような複数の動作状態を有している。 Conventionally, this type of image forming apparatus has a plurality of operation states as follows.
第1はプリント状態であり、記録紙の搬送等を行い、プリント動作を行っている状態である。 The first is a printing state, in which recording paper is conveyed and the printing operation is performed.
第2はスタンバイ状態であり、プリントを直ちに実行できる状態である。例えば、電子写真方式のプリンタであれば、ハロゲンヒータを用いた熱定着の場合、スタンバイ時は、プリント時の定着温度、或いはそれよりやや低めの温度に維持するように温度制御を行っている。また、インクジェット方式のプリンタやオンデマンド定着器で定着するプリンタでは、このスタンバイ状態がないものもある。 The second is a standby state in which printing can be performed immediately. For example, in the case of an electrophotographic printer, in the case of thermal fixing using a halogen heater, temperature control is performed so that the fixing temperature during printing or a slightly lower temperature is maintained during standby. Some printers that use an ink jet printer or an on-demand fixing device do not have this standby state.
第3はスリープ状態であり、省エネルギーのために設けられた状態である。この状態では、スタンバイ時よりも消費電力を更に低下させている。このスリープ状態では、例えばアクチュエータ用の電源を停止したり、各種センサの電源を停止したりすることで低消費電力を実現している。 The third is a sleep state, which is a state provided for energy saving. In this state, the power consumption is further reduced compared to the standby mode. In this sleep state, for example, the power consumption for the actuator is stopped, or the power supply for various sensors is stopped to achieve low power consumption.
ところで、プリンタには、外部装置からの画像情報に基づいて画像信号を生成する画像処理手段と、画像信号に基づいて画像を形成する画像形成手段とを有しているものがあり、上述の動作状態の制御は、画像形成手段が行っている。また、スリープ状態への遷移、及びスリープ状態からの復帰指示は、外部装置からの情報等に基づいて画像処理手段から画像形成手段に対して行われている。 Incidentally, some printers include an image processing unit that generates an image signal based on image information from an external device and an image forming unit that forms an image based on the image signal. State control is performed by the image forming means. Further, the transition to the sleep state and the instruction to return from the sleep state are made from the image processing unit to the image forming unit based on information from the external device.
このような画像形成装置が通常のオフィス等で使われる場合、画像形成の状態よりも、画像形成を行っていない状態の方が長いことが多く、スリープ状態でより低消費電力であることが求められている。このため、不要な電源を停止するだけではなく、スリープ状態で画像形成手段のCPUのクロックを停止することで、より低消費電力とする構成が提案されている(例えば、特許文献1参照)。 When such an image forming apparatus is used in a normal office or the like, the state in which no image is formed is often longer than the state in which the image is formed, and the power consumption is required to be lower in the sleep state. It has been. For this reason, a configuration has been proposed in which not only the unnecessary power supply is stopped, but also the clock of the CPU of the image forming unit is stopped in the sleep state, thereby reducing the power consumption (for example, see Patent Document 1).
また、スリープ状態からの復帰においては、CPUのクロックを再度起動する方法として、画像処理手段から出力され、画像形成手段に入力されている起動用信号線で行う方法が開示されている。具体的には、起動用信号線をCPUのノンマスカブル割り込みポートに接続したり、リセットポートに接続したりすることで、スリープ状態からの復帰を実現している。
しかしながら、特許文献1に記載された方法では、画像処理手段と画像形成手段の間の信号線が増えることになり、コネクタやケーブルのピン数が増え、コストアップが生じるという欠点があった。 However, the method described in Patent Document 1 has a drawback in that the number of signal lines between the image processing unit and the image forming unit increases, the number of pins of the connector and cable increases, and the cost increases.
本発明は、生産コストのアップを最小限に抑えると共に、画像形成装置の低消費電力化を図ることを目的とする。 An object of the present invention is to minimize the increase in production cost and to reduce the power consumption of an image forming apparatus.
本発明は、外部装置からの画像情報に基づいて画像信号を生成する画像処理部と、生成された画像信号に基づいて画像を形成する画像形成部とを有する画像形成装置であって、前記画像形成部に、前記画像形成部の回路に供給するクロックを制御するクロック制御手段と、前記画像処理部との間で情報の通信を行う通信手段とを有し、前記クロック制御手段は、前記通信手段を介して前記画像処理部から特定モードを示す情報を受信した場合、前記通信手段へのクロックを維持し、その他の回路へのクロックを停止するように制御することを特徴とする。 The present invention is an image forming apparatus comprising: an image processing unit that generates an image signal based on image information from an external device; and an image forming unit that forms an image based on the generated image signal. The forming unit includes a clock control unit that controls a clock supplied to a circuit of the image forming unit, and a communication unit that communicates information with the image processing unit, and the clock control unit includes the communication unit When information indicating a specific mode is received from the image processing unit via the means, control is performed such that the clock to the communication means is maintained and the clock to other circuits is stopped.
また、本発明は、外部装置からの画像情報に基づいて画像信号を生成する画像処理部と、生成された画像信号に基づいて画像を形成する画像形成部とを有する画像形成装置の制御方法であって、前記画像形成部の回路に供給するクロックを制御するクロック制御工程と、前記画像処理部との間で情報の通信を行う通信工程とを有し、前記クロック制御工程は、前記通信工程において前記画像処理部から特定モードを示す情報を受信した場合、前記通信工程での通信を維持し、その他の回路へのクロックを停止するように制御することを特徴とする。 The present invention also provides an image forming apparatus control method comprising: an image processing unit that generates an image signal based on image information from an external device; and an image forming unit that forms an image based on the generated image signal. A clock control step for controlling a clock supplied to a circuit of the image forming unit, and a communication step for communicating information with the image processing unit, wherein the clock control step includes the communication step. When the information indicating the specific mode is received from the image processing unit, control is performed such that communication in the communication process is maintained and clocks to other circuits are stopped.
本発明によれば、生産コストのアップを最小限に抑えると共に、画像形成装置の低消費電力化を図ることができる。 According to the present invention, it is possible to minimize an increase in production cost and to reduce power consumption of the image forming apparatus.
以下、図面を参照しながら発明を実施するための最良の形態について詳細に説明する。本実施形態では、画像形成装置として、電子写真方式により画像を形成するレーザビームプリンタを例に説明するが、本発明はこれだけに限らず、複写機やファクシミリ装置にも適用可能である。 The best mode for carrying out the invention will be described below in detail with reference to the drawings. In this embodiment, a laser beam printer that forms an image by an electrophotographic method will be described as an example of the image forming apparatus. However, the present invention is not limited to this, and can be applied to a copying machine and a facsimile apparatus.
実施例1では、レーザビームプリンタにおけるエンジンコントローラの制御ICの中で、ビデオインターフェース通信以外の回路に供給されるクロックを停止させ、低消費電力を達成する場合について説明する。 In the first embodiment, a case will be described in which a clock supplied to a circuit other than video interface communication is stopped in a control IC of an engine controller in a laser beam printer to achieve low power consumption.
図1は、実施例1におけるレーザビームプリンタの概略構成を示す断面図である。図1に示すように、プリンタ本体(以下、本体)1は、記録紙Sを収納するカセット2を有し、カセット2から記録紙Sを給紙及び搬送するローラ5などが設けられている。そして、給紙ローラ5の下流には、レーザスキャナ部7からのレーザビームに基づいて記録紙S上にトナー像を形成する画像現像部8が設けられている。更に、画像現像部8の下流には、記録紙S上に形成されたトナー像を熱定着する定着器9が設けられており、その定着器9の下流には、記録の完了した記録紙Sを積載する排紙トレイ12が設けられている。
FIG. 1 is a cross-sectional view illustrating a schematic configuration of the laser beam printer according to the first embodiment. As shown in FIG. 1, a printer main body (hereinafter referred to as a main body) 1 includes a
また、エンジンコントローラ26は、レーザスキャナ部7、画像現像部8、定着器9による電子写真プロセスの制御や本体1内の記録紙の搬送制御などを行っている。
The
また、ビデオコントローラ27は、コンピュータ等の外部装置31と汎用インターフェース(USB、10BASE−T等)で接続されており、この汎用インターフェース30を通して送られてくる画像情報をビットデータに展開し、そのビットデータをビデオ信号として、エンジンコントローラ26へ送出している。また、汎用インターフェース30を通して送られてくる画像情報としては、予め外部装置31で画像処理され、ビットデータやビットデータが圧縮された圧縮データであっても良い。
The
また、ビデオインターフェース28は、ビデオコントローラ27とエンジンコントローラ26との間の通信手段として機能するものである。
The
図2は、実施例1におけるビデオインターフェース28の構成を示す図である。図2において、SCMDCK、SCMD、SSTSCK、SSTSは、ビデオコントローラ27とエンジンコントローラ26とのシリアル通信の信号線である。尚、ビデオコントローラ27とエンジンコントローラ26とは、全二重シリアル通信を行っている。
FIG. 2 is a diagram illustrating a configuration of the
まず、SCMDCKはシリアル通信の同期クロックであり、ビデオコントローラ27からエンジンコントローラ26へ送出される。次のSCMDはシリアル通信のビデオコントローラ27からエンジンコントローラ26へのデータ信号であり、SCMDCKに同期して送信される。ここでデータは、ビデオコントローラ27からエンジンコントローラ26への命令を示すコマンドデータである。
First, SCMDCK is a synchronous clock for serial communication, and is sent from the
次に、SSTSCKはシリアル通信の同期クロックであり、エンジンコントローラ26からビデオコントローラ27へ送出される。次のSSTSはシリアル通信のエンジンコントローラ26からビデオコントローラ27へのデータ信号であり、SSTSCKに同期して送信される。ここでデータは、エンジン部の内部状態を示すステータスデータである。上述のコマンドデータ及びステータスデータは共に16ビットのデータである。
Next, SSTSCK is a synchronous clock for serial communication, and is sent from the
次に、VSYNCは、エンジンコントローラ26からビデオコントローラ27に対して送出する画像出力の垂直方向(紙搬送方向)の同期をとる垂直同期信号である。そして、HSYNCは、エンジンコントローラ26からビデオコントローラ27に対して送出する画像出力の水平方向(ビーム走査方向)の同期をとる水平同期信号である。
Next, VSYNC is a vertical synchronization signal that synchronizes the image output sent from the
最後に、VDOは、ビデオコントローラ27がエンジンコントローラ26に対して垂直同期信号VSYNC及び水平同期信号HSYNCに同期させてドットイメージをシリアルに送出する画像信号である。
Finally, VDO is an image signal in which the
ここで、上述の構成からなるビデオコントローラ27とエンジンコントローラ26との間のシリアル通信に基づく画像形成プロセスについて説明する。
Here, an image forming process based on serial communication between the
まず、本体1に電源が投入され、ビデオコントローラ27のイニシャライズ等が終了し、シリアル通信可能な状態となると、ビデオコントローラ27はSCMDCKとSCMD(以下、コマンド通信ライン)でエンジンコントローラ26に対してシリアル通信可能であるというデータを送信する。
First, when power is turned on to the main body 1 and initialization of the
一方、エンジンコントローラ26は、ビデオコントローラ27からコマンドデータを受け取ると、現在のエンジンの内部状態をSSTSCKとSSTS(以下、ステータス信号ライン)でビデオコントローラ27へ送信する。
On the other hand, upon receiving command data from the
ここで、ビデオコントローラ27は、一定時間内にエンジンコントローラ26から上述のステータデータが送信されてくると、エンジン部が動作可能な状態にあると判断し、また一定時間以内にステータスデータが送信されてこないと、エンジンコントローラ26がシリアル通信可能な状態ではないと判断し、一定時間後に、再度コマンドデータを送信する。
Here, when the above-described stator data is transmitted from the
ビデオコントローラ27は、一定時間毎にコマンド通信ラインでエンジンコントローラ26に対してエンジン部がプリント可能か否かのステータスを要求し、この要求に応じてエンジンコントローラ26がステータス通信ラインでプリント可能か否かのステータスを返送する。
The
その後、プリント可能となると、ビデオコントローラ27はコンピュータ等の外部装置31からプリント要求を受け付け可能状態となり、プリント要求を受信すると、画像情報のドットイメージへの展開を行う。そして、展開処理が終了すると、ビデオコントローラは27コマンド通信ラインを介してプリント開始コマンドをエンジンコントローラ26へ送信する。
After that, when printing is possible, the
一方、エンジンコントローラ26は、プリント開始コマンドを受信すると、ローラ5で記録紙Sを給紙及び搬送する。エンジンコントローラ26は、記録紙Sの先端位置が特定の位置になると、垂直同期信号VSYNCをTRUEにする。これにより、ビデオコントローラ27は、垂直同期信号VSYNCのTRUEを確認すると、一定時間後に画像信号VDOの出力を開始する。
On the other hand, when receiving the print start command, the
エンジンコントローラ26は、プリント中に、レーザビーム走査に同期した所定のタイミングで水平同期信号HSYNCをビデオコントローラ27へ送出すると共に、画像信号VDOに基づいてレーザスキャナ7から発光するレーザビームを変調する。そして、画像現像部8がレーザビームの強度に応じた濃度で潜像を形成し、その潜像が記録紙Sに転写される。記録紙Sは画像現像部8を通過後、定着器9で画像が定着され、排紙トレイ12に積載される。
During printing, the
通常、プリンタ本体1では、プリント状態以外は、故障発生などの異常状態を除いて、スタンバイ状態かスリープ状態の何れかである。即ち、スタンバイ状態はプリントの要求があれば、即座にプリント状態に移行できる状態である。具体的には、定着器9の温度をプリント動作時の温度よりも低めの温度に制御している。但し、オンデマンド定着の場合は、定着器9のスタンバイ時の温度制御は不要となる。 Normally, the printer main body 1 is in a standby state or a sleep state except for an abnormal state such as the occurrence of a failure other than the print state. In other words, the standby state is a state in which if there is a print request, it can immediately shift to the print state. Specifically, the temperature of the fixing device 9 is controlled to a temperature lower than the temperature during the printing operation. However, in the case of on-demand fixing, temperature control during standby of the fixing device 9 is not necessary.
一方、スリープ状態は、上述のスタンバイ状態よりも消費電力を低減した状態である。スリープ状態では、アクチュエータの駆動に用いる電源やレーザ駆動又はセンサに用いる電源を停止させることで低消費電力を図っている。また、コントロールパネルの表示部のバックライトも消灯する。 On the other hand, the sleep state is a state in which power consumption is reduced as compared with the above-described standby state. In the sleep state, low power consumption is achieved by stopping the power source used for driving the actuator and the power source used for laser driving or sensors. In addition, the backlight of the display unit of the control panel is also turned off.
実施例1では、スタンバイ状態からスリープ状態への遷移は、ビデオコントローラ27からビデオインターフェース28を通してエンジンコントローラ26へ送出される特定のコマンドに基づいて行われる。
In the first embodiment, the transition from the standby state to the sleep state is performed based on a specific command sent from the
次に、ビデオコントローラ27から送出されるコマンドに基づいてエンジン部の状態を遷移させるエンジンコントローラ26の構成及び動作について説明する。
Next, the configuration and operation of the
図3は、実施例1におけるエンジンコントローラ26の構成を示す図である。図3に示すように、エンジンコントローラ26は、制御ICであるASIC113、CPU106、及び発振器105で構成されている。また、ASIC113とCPU106とはCPUバス112を介して接続され、発振器105はASIC113とCPU106にクロックを供給するものである。
FIG. 3 is a diagram illustrating a configuration of the
ASIC113には、ビデオコントローラ27とのシリアル通信を制御するビデオインターフェース通信回路101、CPU106との通信を制御するCPUインターフェース回路104、その他の回路110へ供給するためのゲーテッドクロックGCLK109を発生するゲーテッドクロック回路103、ゲーテッドクロック回路103のイネーブル/ディセーブルを制御するCLKEN制御回路102、及びその他の回路110が含まれている。
The
尚、その他の回路110は、図1に示したレーザスキャナ7、画像現像部8、定着器9などを制御する回路である。
The
上述のCPUインターフェース回路104は、CPU106とCPUバス112で接続され、CPU106からの通信に基づき、ASIC113内のレジスタの読み書きを行う。尚、レジスタは、ビデオインターフェース通信回路101、CLKEN制御回路102、その他の回路110の内部にそれぞれ存在するものとする。また、CPUインターフェース回路104とこれらのレジスタとは、ASIC113の内部バス111で接続されている。
The above-described
また、発振器105から出力されるクロックCLK107は、ASIC113のビデオインターフェース通信回路101、CLKEN制御回路102、ゲーテッドクロック回路103及びCPUインターフェース回路104と、CPU106に供給される。そして、ゲーテッドクロック回路103により発生するゲーテッドクロックGCLK109はその他の回路110のクロックとして供給される。
The
ここで、ゲーテッドクロック回路103で生成され、その他の回路110へ供給されるゲーテッドクロックGCLK109の制御について説明する。
Here, the control of the
まず、CPU106がCPUバス112、CPUインターフェース回路104、及び内部バス111を介してCLKEN制御回路102内のCLKENレジスタに“1”を書き込むと、ゲーテッドクロック制御信号CLKEN108が“1”になる。ここでは、このCLKENレジスタの値とゲーテッドクロック制御信号CLKEN108の値とは、常に一致するものとする。
First, when the
次に、CLKEN108が“1”になると、CLK107がLowになったタイミングでゲーテッドクロック回路103内のラッチ113のゲートが開き、ゲーテッドクロック回路103内のアンドゲート114がCLK107に対して透過となり、CLK107と同期したGCLK109が生成される。一方、CPU106によってCLKENレジスタに“0”が書き込まれると、CLK107がLowになったタイミングでゲーテッドクロック回路103内のアンドゲート114が閉じ、GCLK109が“0”で停止する。
Next, when
尚、レジスタの値と一致するCLKEN108はCLK107と同期して動作するため、GCLK109にはグリッジが載ることはない。
Since
また、発振器105からは、常にクロックCLK107が出力されているため、ビデオインターフェース通信回路101、CLKEN制御回路102、CPUインターフェース回路104も常に動作している。
Since the
一方、GCLK109で動作するその他の回路110は、CPU106からCLKEN制御回路102内のCLKENレジスタに“0”を書き込むことでクロックの供給が停止され、その他の回路110によって制御されるエンジン部のレーザスキャナ7、画像現像部8、定着器9などの動作を停止させることができる。
On the other hand, in the
図4は、実施例1におけるビデオインターフェース通信回路101の構成を示す図である。図4に示すように、ビデオインターフェース通信回路101は、主に通信回路135とレジスタ130とで構成されている。レジスタ130はCPUバス112、CPUインターフェース回路104、及び内部バス111を介してCPU106から読み書き可能である。そして、レジスタ130の設定によって通信回路135がビデオコントローラ27とのシリアル通信を制御する。
FIG. 4 is a diagram illustrating a configuration of the video
レジスタ130には、受信データレジスタ131と、受信フラグレジスタ132などが含まれる。受信データレジスタ131は、ビデオコントローラ27から受信したデータが格納される。また、受信フラグレジスタ132は、ビデオコントローラ27からデータを受信すると“1”が格納される。即ち、CPU106はこの受信フラグレジスタ132をポーリングし、“1”になると受信データレジスタ131に格納されたデータを読み出し、その後、受信フラグレジスタ132を“0”にする。
The
次に、エンジン部の状態をスタンバイ状態からスリープ状態へ遷移させる処理について説明する。 Next, processing for changing the state of the engine unit from the standby state to the sleep state will be described.
まず、ビデオコントローラ27からビデオインターフェース28を介してスリープ状態へ移行させるコマンドをエンジンコントローラ26が受信すると、エンジンコントローラ26のCPU106はCPUバス112、CPUインターフェース回路104、及び内部バス111を介してビデオインターフェース通信回路101内の受信データレジスタ131に格納されたコマンドを読み出し、そのコマンドに基づいて定着器9の電源、アクチュエータ駆動用の電源、レーザ駆動やセンサ用の電源等を停止することで、消費電力を低下させる。また、電源に低消費電力モードなど、低消費電力時の電源効率を上げるモードがあれば、そのモードに移行させる。
First, when the
次に、CPU106はCPUバス112、CPUインターフェース回路104、及び内部バス111を介してCLKEN制御回路102内のCLKENレジスタに“0”を書き込む。ここで、CLKEN108は“0”になり、ゲーテッドクロックGCLK109は“0”で停止する。これにより、その他の回路110内のフリップフロップへのクロックの供給が遮断されるため、フリップフロップによる電力消費がほぼ“0”になる。また、GCLK109を駆動しているクロックバッファも信号が変化しなくなるため、クロックバッファの消費電力も低下する。
Next, the
次に、スリープ状態に遷移したエンジンコントローラ26の動作について説明する。
Next, the operation of the
スリープ時に、CPU106は一定時間毎に受信フラグレジスタ132をポーリングし、受信フラグレジスタ132が“0”であれば、そのままスリープ状態を維持する。また、受信フラグレジスタ132が“1”であれば、受信データレジスタ131に格納されたデータを読み出す。そして、スリープ状態からスタンバイ状態或いはプリント状態へ移行する必要があるコマンドを受信していれば、後述する動作でスリープ状態から必要な状態へ遷移する。また、データ(コマンド)がスリープ状態を維持したままで良いコマンドであれば、そのままスリープ状態を維持する。
During sleep, the
但し、コマンドによっては必要に応じて、ビデオコントローラ27にステータスを返送する。また、受信データレジスタ131のデータを読み出した後は、受信フラグレジスタ132に“0”を書き込む。
However, depending on the command, the status is returned to the
次に、スリープ状態からスタンバイ状態、或いはプリント状態へ移行する動作について説明する。 Next, an operation for shifting from the sleep state to the standby state or the print state will be described.
上述したように、スリープ状態からスタンバイ状態、或いはプリント状態に移る必要が生じると、CPU106はCLKEN制御回路102内のレジスタCLKENに“1”を書き込む。その結果、CLKEN108は“1”になり、ゲーテッドクロック回路103内のゲートが開き、クロックGCLK109がクロックCLK107と同期したクロックになる。これにより、その他の回路110内のフリップフロップにクロックが供給され、その他の回路110によって制御されるレーザスキャナ7、画像現像部8、定着器9などが動作状態となる。
As described above, when it is necessary to shift from the sleep state to the standby state or the print state, the
次に、スリープ状態へ移行した時に停止した各種電源等を起動したり、その他の必要な動作を行うことで、スタンバイ状態やプリント状態へ移行する。 Next, a transition is made to the standby state or the print state by starting up various power sources that were stopped when the sleep state was entered, or performing other necessary operations.
上述した実施例1では、レーザビームプリンタのような電子写真プロセスを用いた画像形成装置について説明したが、インクジェットプリンタなどその他のプリンタであっても画像を処理する部分と、画像を紙などに記録する部分に分かれていて、通信により双方を接続している画像形成装置であれば、本発明を適用することができる。 In the first embodiment described above, an image forming apparatus using an electrophotographic process such as a laser beam printer has been described. However, even in other printers such as an ink jet printer, an image processing portion and an image are recorded on paper or the like. The present invention can be applied to any image forming apparatus that is divided into portions that are connected to each other by communication.
また、スリープ中において、CPUの暴走等を検知するためのウォッチドッグタイマに対してはクロックの供給を停止しないように構成しても良い。ウォッチドックタイマは、常にカウントアップを続けており、CPUが定期的にウォッチドックタイマをクリアすることでCPUの動作を監視するものである。そして、一定時間以上ウォッチドックタイマがクリアされないと、CPUが暴走していると検知し、CPUをリセットする信号を一定期間アクティブにしてCPUをリセットするものである。 Further, the clock supply to the watchdog timer for detecting the CPU runaway or the like during sleep may be configured not to stop. The watchdog timer constantly counts up, and the CPU periodically monitors the operation of the CPU by clearing the watchdog timer. If the watchdog timer is not cleared for a certain time or more, it is detected that the CPU is running out of control, and a signal for resetting the CPU is activated for a certain period to reset the CPU.
このように、ウォッチドックタイマはCPUの暴走を監視するものであるからシステム構成によってはスリープ中であっても動作させておいた方が良いことがある。その場合には、上述のようにウォッチドックタイマの回路にはスリープ中であってもクロックを供給しつづけるように構成すれば良い。ウォッチドックタイマに限らず、スリープ中であっても動作する必要がある回路に対しては、スリープ中であってもクロックを供給しつづける構成も考えられる。 As described above, since the watchdog timer monitors the runaway of the CPU, it may be better to operate it even during sleep depending on the system configuration. In that case, the clock dock timer circuit may be configured to continue to supply a clock even during sleep as described above. Not only the watchdog timer but also a circuit that needs to operate even during sleep may be configured to continue supplying a clock even during sleep.
実施例1によれば、スリープ状態においてASIC113内のビデオインターフェース通信回路101やCPU106など必要な回路を除き、クロックの供給を断つことが可能となる。また、ビデオコントローラ27から送信されるコマンドに応じてASIC113のクロックを動作させることが可能となる。これにより、スリープ中の消費電力を小さくすることができ、低消費電力を実現することができる。
According to the first embodiment, in the sleep state, it is possible to cut off the clock supply except for necessary circuits such as the video
また、ビデオコントローラ27とエンジンコントローラ26との間にスリープ状態専用信号線を設ける必要もなく、コネクタやケーブルなどによるコストアップなしに実現可能である。
Further, it is not necessary to provide a dedicated signal line for the sleep state between the
次に、図面を参照しながら本発明に係る実施例2について詳細に説明する。実施例2では、ビデオインターフェース通信回路とCPUとが1つのICに内蔵されており、ビデオインターフェース通信回路とCPUコア以外へのクロックの供給を停止させ、CPUコアのクロックの周波数を低周波数に切り替えるものである。
Next,
実施例2における画像形成装置及びビデオインターフェースの構成は、図1及び図2を用いて説明した実施例1と同様であり、その説明は省略する。 The configurations of the image forming apparatus and the video interface in the second embodiment are the same as those in the first embodiment described with reference to FIGS. 1 and 2, and the description thereof is omitted.
ここで、ビデオコントローラ27から送出されるコマンドに基づいてエンジン部の状態を遷移させるエンジンコントローラ26の構成及び動作について説明する。
Here, the configuration and operation of the
図5は、実施例2におけるエンジンコントローラ26の構成を示す図である。図5において、図3と同じ要素には同じ符号を付与している。
FIG. 5 is a diagram illustrating a configuration of the
まず図3に示す構成との違いは、CPU106の代わりにCPUコア206がASIC113に内蔵されていることである。これにより、内部バス111がASIC113内部で完結するため、CPUバス112のためのピンが不要となり、ASIC113のピン数を減らすことができ、パッケージを小さくすることができると共に、ASICの低コスト化を図ることができる。
First, the difference from the configuration shown in FIG. 3 is that a
また、もう1つの構成の違いは、CPUコア206のクロックがPLL221によって供給されることである。このPLL221は、CPUコア206から出力される制御信号220でクロック周波数を制御できるものであり、制御信号220の状態により、PLL221から出力されるクロック222の周波数は、通常周波数と通常周波数よりも小さい周波数である低周波数とを選択可能である。
Another difference in configuration is that the clock of the
次に、エンジンコントローラ26の動作について説明する。
Next, the operation of the
実施例2のゲーテッドクロックGCLK109の制御は、CPUコア206が実施例1と同様に行うものである。
The control of the
尚、プリント状態やスタンバイ状態では、CPUコア206が制御信号220を介してPLL221から通常周波数のクロック222が出力されるように制御する。
In the print state or standby state, the
次に、エンジン部の状態をスタンバイ状態からスリープ状態へ遷移させる処理について説明する。 Next, processing for changing the state of the engine unit from the standby state to the sleep state will be described.
まず、ビデオコントローラ27からビデオインターフェース28を介してスリープ状態へ移行させるコマンドをエンジンコントローラ26が受信すると、エンジンコントローラ26のCPUコア206は、内部バス111を介してビデオインターフェース通信回路101内の受信データレジスタ131に格納されたコマンドを読み出し、そのコマンドに基づいて定着器9の電源、アクチュエータ駆動用の電源、レーザビームやセンサ用の電源等を停止することで、消費電力を低下させる。また、電源に低消費電力モードなど、低消費電力時の電源効率を上げるモードがあれば、そのモードに移行させる。
First, when the
次に、CPUコア206は内部バス111を介してCLKEN制御回路102内のCLKENレジスタに“0”を書き込む。ここで、CLKEN108は“0”になり、ゲーテッドクロックGCLK109は“0”で停止する。これにより、その他の回路110内のフリップフロップへのクロックの供給が遮断されるため、フリップフロップによる電力消費がほぼ“0”になる。また、GCLK109を駆動しているクロックバッファも信号が変化しなくなるため、クロックバッファの消費電力も低下する。
Next, the
また、CPUコア206の電力を低減するために、CPUコア206は制御信号220を介してPLL221の出力クロック222の周波数を低周波数に切り替える。
In order to reduce the power of the
次に、スリープ状態に遷移したエンジンコントローラ26の動作について説明する。
Next, the operation of the
スリープ時に、CPUコア206は一定時間毎に受信フラグレジスタ132をポーリングし、受信フラグレジスタ132が“0”であれば、そのままスリープ状態を維持する。また、受信フラグレジスタ132が“1”であれば、受信データレジスタ131に格納されたデータを読み出す。そして、スリープ状態からスタンバイ状態或いはプリント状態へ移行する必要があるコマンドを受信していれば、後述する動作でスリープ状態から必要な状態へ遷移する。また、データ(コマンド)がスリープ状態を維持したままで良いコマンドであれば、そのままスリープ状態を維持する。
During sleep, the
但し、コマンドによっては必要に応じて、ビデオコントローラ27にステータスを返送する。また、受信データレジスタ131のデータを読み出した後は、受信フラグレジスタ132に“0”を書き込む。
However, depending on the command, the status is returned to the
次に、スリープ状態からスタンバイ状態、或いはプリント状態へ移行する動作について説明する。 Next, an operation for shifting from the sleep state to the standby state or the print state will be described.
上述したように、スリープ状態からスタンバイ状態、或いはプリント状態に移る必要が生じたとき、CPUコア206は制御信号220を介してPLL221が出力するクロック222の周波数を通常周波数に切り替える。
As described above, when it is necessary to shift from the sleep state to the standby state or the print state, the
また、CPUコア206は、CLKEN制御回路102内のレジスタCLKENに“1”を書き込む。その結果、CLKEN108は“1”になり、ゲーテッドクロック回路103内のゲートが開き、クロックGCLK109がクロックCLK107と同じクロックになる。これにより、その他の回路110内のフリップフロップにクロックが供給され、その他の回路110によって制御されるレーザスキャナ7、画像現像部8、定着器9などが動作状態となる。
Further, the
次に、スリープ状態へ移行した時に停止した各種電源等を起動したり、その他の必要な動作を行うことで、スタンバイ状態やプリント状態へ移行する。 Next, a transition is made to the standby state or the print state by starting up various power sources that were stopped when the sleep state was entered, or performing other necessary operations.
上述した実施例2では、CPUコア206をASIC113内部に取り込むように構成したが、実施例1と同様に、ビデオインターフェース通信回路101を含むASICとは別のICにCPUを配置することも可能である。
In the above-described second embodiment, the
また、実施例2では、CPUコア206のクロック周波数を小さくすることで消費電力を低減する構成について説明したが、周波数を変えずに、CPUの動作を低消費電力用の間欠動作にすることでも同様の効果を得ることができる。
In the second embodiment, the configuration in which the power consumption is reduced by reducing the clock frequency of the
実施例2によれば、スリープ状態においてASIC113内のビデオインターフェース通信回路101など必要な回路を除き、クロックの供給を断つことが可能となる。また、ビデオコントローラ27から送信されるコマンドに応じてASIC113のクロックを動作させることが可能となる。更に、CPUコア206の動作周波数を低減することができるため、より消費電力を低減可能である。これにより、スリープ中の消費電力を小さくすることができ、低消費電力が実現可能となる。
According to the second embodiment, in the sleep state, it is possible to cut off the clock supply except for necessary circuits such as the video
また、ビデオコントローラ27とエンジンコントローラ26との間にスリープ状態専用信号線が設ける必要もなく、コネクタやケーブルなどによるコストアップなしに実現可能である。
Further, it is not necessary to provide a dedicated signal line for the sleep state between the
更に、CPUコア206がASIC113に内蔵されていることから、CPUバス用のピンが不要となり、ICパッケージを小さくできると共に低コスト化が可能となる。
Further, since the
次に、図面を参照しながら本発明に係る実施例3について詳細に説明する。実施例3では、スリープ時にCPUコアのクロックも停止させるものである。 Next, Embodiment 3 according to the present invention will be described in detail with reference to the drawings. In the third embodiment, the CPU core clock is also stopped during sleep.
実施例3における画像形成装置及びビデオインターフェースの構成は、図1及び図2を用いて説明した実施例1と同様であり、その説明は省略する。 The configurations of the image forming apparatus and the video interface in the third embodiment are the same as those in the first embodiment described with reference to FIGS. 1 and 2, and the description thereof is omitted.
ここで、ビデオコントローラ27から送出されるコマンドに基づいてエンジン部の状態を遷移させるエンジンコントローラ26の構成及び動作について説明する。
Here, the configuration and operation of the
図6は、実施例3におけるエンジンコントローラ26の構成を示す図である。図6において、図3や図5と同じ要素には同じ符号を付与してある。
FIG. 6 is a diagram illustrating a configuration of the
図5との違いは、CPUコア206のクロックがゲーテッドクロック109であること、及びビデオインターフェース通信回路101がゲーテッドクロック109の出力を制御するCLKEN108を直接制御できることである。
The difference from FIG. 5 is that the clock of the
CPUコア206がGCLK109をクロックとしていることから、CPUコア206が内部バス111とCLKEN制御回路102を介してGCLK109を停止させると、CPUコア206自体も停止する。
Since the
また、ビデオインターフェース通信回路101の受信フラグレジスタ132(図4)と、ビデオインターフェース通信回路101から出力されている制御信号250とは、常に同じ値となっている。ビデオインターフェース通信回路101がビデオコントローラ27からデータを受信すると、受信フラグレジスタ132が“1”になり、その結果、制御信号250も“1”になる。制御信号250が“1”になることで、CLKEN制御回路102が出力する制御信号251の値に関わらず、CLKEN108が“1”になり、GCLK109が出力されるようになる。
Also, the reception flag register 132 (FIG. 4) of the video
次に、エンジンコントローラ26の動作について説明する。
Next, the operation of the
実施例3のゲーテッドクロックGCLK109の制御は、CPUコア206が実施例1、実施例2と同様に行うものである。
The
次に、エンジン部の状態をスタンバイ状態からスリープ状態へ遷移させる処理について説明する。 Next, processing for changing the state of the engine unit from the standby state to the sleep state will be described.
まず、ビデオコントローラ27からビデオインターフェース28を介してスリープ状態へ移行させるコマンドをエンジンコントローラ26が受信すると、エンジンコントローラ26のCPUコア206は、内部バス111を介してビデオインターフェース通信回路101内の受信データレジスタ131に格納されたコマンドを読み出し、そのコマンドに基づいて定着器9の電源、アクチュエータ駆動用の電源、レーザビームやセンサ用の電源等を停止することで、消費電力を低下させる。また、電源に低消費電力モードなど、低消費電力時の電源効率を上げるモードがあれば、そのモードに移行する。
First, when the
次に、CPUコア206は、内部バス111を介してビデオインターフェース通信回路101内の受信フラグレジスタ132を“0”にクリアし、同様に、CLKEN制御回路102内のCLKENレジスタに“0”を書き込む。これと同時に、CPUコア206は一定時間のウェイトを行う。尚、一定時間はCLKENレジスタに“0”が書き込まれるのにかかる時間よりも長い時間とする。
Next, the
制御信号250と251が共に“0”になることから、CLKEN108も“0”になり、ゲーテッドクロックGCLK109は“0”で停止する。これにより、ビデオインターフェース通信回路101を除く全てのASIC113内の回路へのクロック供給が遮断されるため、フリップフロップによる電力消費がほぼ“0”になる。CPUコア206がウェイト中にクロックがとまる。また、GCLK109を駆動しているクロックバッファも信号が変化しなくなるため、クロックバッファの消費電力も低下する。そして、CPUコア206へのクロック供給も断たれるため、CPUコアも停止する。
Since both the control signals 250 and 251 become “0”, the
次に、スリープ状態の動作と、スタンバイ状態、或いはプリント状態へ移行する動作について説明する。 Next, the operation in the sleep state and the operation for shifting to the standby state or the print state will be described.
スリープ時もビデオインターフェース回路101は動作しており、ビデオコントローラ27からのデータを受信することが可能である。尚、それ以外の回路(CPUコア206を含む)のクロックは停止しているため、動作は行わない。
The
ビデオインターフェース回路101がビデオコントローラ27からのデータを受信すると、受信フラグレジスタ132が“1”になり、その結果、制御信号250とCLKEN108が“1”になる。そして、GCLK109が動作するため、CPUコア206を含む回路にクロックが供給され、全ての回路が動作を開始する。ここで、CPUコア206はウェイト状態からプログラムの実行がスタートし、一定時間後にシーケンス実行が可能となる。
When the
これにより、CPUコア206は受信フラグレジスタ132を見に行き、“1”であることを確認すると、受信データレジスタ131に格納されたデータを読み出す。そして、受信フラグレジスタ132に“0”を書き込む。その後、受信したデータに応じた適切な動作を行う。
As a result, the
例えば、スリープ状態移行時に停止した各種電源等を起動したり、その他の必要な動作を行うことで、スタンバイ状態やプリント状態へ移行する。 For example, by starting various power sources that are stopped when the sleep state is changed, or by performing other necessary operations, the state is changed to the standby state or the print state.
また、受信したデータがスタンバイ状態やプリント状態に戻す必要のないデータの場合には、必要な処理後、再度CLKEN制御回路102内のレジスタを制御することで制御信号251を“0”にし、ゲーテッドクロックGCLK109を停止させ、スリープ状態を継続する。
When the received data does not need to be returned to the standby state or the print state, after necessary processing, the
実施例3では、CPUコア206がビデオインターフェース通信回路101と同じIC内にある場合を説明したが、CPUとビデオインターフェース通信回路101が別のIC内にある場合も、CPUの低消費電力モード(クロック停止)と低消費電力モードの復帰ピン(割り込みピン)をビデオインターフェース通信回路101から出力される制御信号につなぐことで、スリープ時にCPUのクロックを停止し、ビデオインターフェース通信回路101から出力される制御信号によりCPUのクロック停止を解除することも可能である。
In the third embodiment, the case where the
実施例3によれば、スリープ状態において、ASIC内のビデオインターフェース通信回路など必要な回路を除き、クロックの供給を断つことが可能となり、スリープ中の消費電力を小さくすることができる。 According to the third embodiment, in the sleep state, it is possible to cut off the clock supply except for necessary circuits such as the video interface communication circuit in the ASIC, and the power consumption during the sleep can be reduced.
尚、スリープ中において、操作パネルの表示部(例えば、液晶パネル)にスリープ中であることを表示し、操作パネルのボタンが押されたことを検知できるように構成することも可能である。その場合は、ビデオインターフェース通信回路101だけではなく、液晶パネルの制御回路やボタンが押されたことを検知する回路にもクロックを供給しつづけるように構成すれば良い。
During sleep, it is possible to display that the display unit of the operation panel (for example, a liquid crystal panel) is in sleep and detect that a button on the operation panel has been pressed. In that case, the clock may be configured to continue to be supplied not only to the video
また、ボタンが押下されることにより、CPUへのクロック供給が復帰するように構成しても良い。 Further, the clock supply to the CPU may be restored by pressing the button.
この例のように、スリープ時であっても必要な回路にクロックを供給しつづけるように構成しても良い。 As in this example, the clock may be continuously supplied to necessary circuits even during sleep.
尚、本発明は複数の機器(例えば、ホストコンピュータ,インターフェース機器,リーダ,プリンタなど)から構成されるシステムに適用しても、1つの機器からなる装置(例えば、複写機,ファクシミリ装置など)に適用しても良い。 Even if the present invention is applied to a system composed of a plurality of devices (for example, a host computer, an interface device, a reader, a printer, etc.), it is applied to an apparatus (for example, a copier, a facsimile machine, etc.) composed of a single device. It may be applied.
また、本発明の目的は前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(CPU若しくはMPU)が記録媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。 Another object of the present invention is to supply a recording medium in which a program code of software realizing the functions of the above-described embodiments is recorded to a system or apparatus, and the computer (CPU or MPU) of the system or apparatus stores it in the recording medium. Needless to say, this can also be achieved by reading and executing the programmed program code.
この場合、記録媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。 In this case, the program code itself read from the recording medium realizes the functions of the above-described embodiment, and the recording medium storing the program code constitutes the present invention.
このプログラムコードを供給するための記録媒体としては、例えばフロッピー(登録商標)ディスク,ハードディスク,光ディスク,光磁気ディスク,CD−ROM,CD−R,磁気テープ,不揮発性のメモリカード,ROMなどを用いることができる。 As a recording medium for supplying the program code, for example, a floppy (registered trademark) disk, a hard disk, an optical disk, a magneto-optical disk, a CD-ROM, a CD-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like is used. be able to.
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。 Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (operating system) operating on the computer based on the instruction of the program code. It goes without saying that a case where the function of the above-described embodiment is realized by performing part or all of the actual processing and the processing is included.
更に、記録媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。 Further, after the program code read from the recording medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. It goes without saying that the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing.
1 画像形成装置
2 カセット
5 給紙ローラ
7 レーザスキャナ
8 画像現像部
9 定着器
12 排紙トレイ
26 エンジンコントローラ
27 ビデオコントローラ
28 ビデオインターフェース
30 汎用インターフェース
31 外部装置
101 ビデオインターフェース通信回路
102 CLKEN制御回路
103 ゲーテッドクロック回路
104 CPUインターフェース回路
105 発振器
106 CPU
131 受信データレジスタ
132 受信フラグレジスタ
135 通信回路
206 CPUコア
221 PLL
DESCRIPTION OF SYMBOLS 1
131
Claims (14)
前記画像形成部に、前記画像形成部の回路に供給するクロックを制御するクロック制御手段と、
前記画像処理部との間で情報の通信を行う通信手段とを有し、
前記クロック制御手段は、前記通信手段を介して前記画像処理部から特定モードを示す情報を受信した場合、前記通信手段へのクロックを維持し、その他の回路へのクロックを停止するように制御することを特徴とする画像形成装置。 An image forming apparatus having an image processing unit that generates an image signal based on image information from an external device, and an image forming unit that forms an image based on the generated image signal,
A clock control means for controlling a clock supplied to the circuit of the image forming section in the image forming section;
Communication means for communicating information with the image processing unit,
When receiving information indicating a specific mode from the image processing unit via the communication unit, the clock control unit performs control so as to maintain a clock to the communication unit and stop clocks to other circuits. An image forming apparatus.
前記画像形成部の回路に供給するクロックを制御するクロック制御工程と、
前記画像処理部との間で情報の通信を行う通信工程とを有し、
前記クロック制御工程は、前記通信工程において前記画像処理部から特定モードを示す情報を受信した場合、前記通信工程での通信を維持し、その他の回路へのクロックを停止するように制御することを特徴とする画像形成装置の制御方法。 An image forming apparatus control method comprising: an image processing unit that generates an image signal based on image information from an external device; and an image forming unit that forms an image based on the generated image signal.
A clock control step for controlling a clock supplied to the circuit of the image forming unit;
A communication step of communicating information with the image processing unit,
When the clock control step receives information indicating a specific mode from the image processing unit in the communication step, the clock control step maintains the communication in the communication step and controls to stop the clock to other circuits. A control method for an image forming apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004198145A JP2006015700A (en) | 2004-07-05 | 2004-07-05 | Image formation device and controlling method for this device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004198145A JP2006015700A (en) | 2004-07-05 | 2004-07-05 | Image formation device and controlling method for this device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006015700A true JP2006015700A (en) | 2006-01-19 |
JP2006015700A5 JP2006015700A5 (en) | 2007-08-16 |
Family
ID=35790352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004198145A Pending JP2006015700A (en) | 2004-07-05 | 2004-07-05 | Image formation device and controlling method for this device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006015700A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015080071A (en) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | Oscillation circuit, oscillator, electronic apparatus and movable body |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04195619A (en) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | Power consumption control system |
JPH07336486A (en) * | 1994-04-14 | 1995-12-22 | Canon Inc | Picture recording device |
JP2000307779A (en) * | 1999-04-20 | 2000-11-02 | Ricoh Co Ltd | System device |
JP2002229666A (en) * | 2001-02-05 | 2002-08-16 | Ricoh Co Ltd | Image formation control device |
JP2003140784A (en) * | 2001-10-17 | 2003-05-16 | Internatl Business Mach Corp <Ibm> | Information processor, computer, and mode control method for information processor |
JP2003271361A (en) * | 2002-03-18 | 2003-09-26 | Ricoh Co Ltd | Image processor and complex unit |
JP2004122448A (en) * | 2002-09-30 | 2004-04-22 | Seiko Epson Corp | Printer, program, and computer system |
-
2004
- 2004-07-05 JP JP2004198145A patent/JP2006015700A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04195619A (en) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | Power consumption control system |
JPH07336486A (en) * | 1994-04-14 | 1995-12-22 | Canon Inc | Picture recording device |
JP2000307779A (en) * | 1999-04-20 | 2000-11-02 | Ricoh Co Ltd | System device |
JP2002229666A (en) * | 2001-02-05 | 2002-08-16 | Ricoh Co Ltd | Image formation control device |
JP2003140784A (en) * | 2001-10-17 | 2003-05-16 | Internatl Business Mach Corp <Ibm> | Information processor, computer, and mode control method for information processor |
JP2003271361A (en) * | 2002-03-18 | 2003-09-26 | Ricoh Co Ltd | Image processor and complex unit |
JP2004122448A (en) * | 2002-09-30 | 2004-04-22 | Seiko Epson Corp | Printer, program, and computer system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015080071A (en) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | Oscillation circuit, oscillator, electronic apparatus and movable body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7886170B2 (en) | Power management of image forming apparatus and control method therefor | |
EP2725773B1 (en) | Image forming apparatus, method and program capable of shutting down a print engine such that the time required for subsequent start-up is shortened | |
JP7163002B2 (en) | Information processing apparatus and processor power saving method for determining power saving level of processor according to recovery time notified from device connected to processor | |
US20120229839A1 (en) | Image forming apparatus, method for controlling image forming apparatus, and program | |
CN103112260A (en) | Information processing apparatus having a plurality of power modes, method of controlling the same, and storage medium | |
JP5355369B2 (en) | Data processing apparatus, data processing system, and display control method for controlling display on data processing apparatus | |
JP2002123376A (en) | Printing system, image processor and information processor | |
US20190068819A1 (en) | Information processing apparatus, power control method in information processing apparatus, and storage medium | |
JP2006015700A (en) | Image formation device and controlling method for this device | |
CN110418025A (en) | Image forming apparatus | |
JP2005014595A (en) | Image forming device and controlling method thereof | |
JPH1195626A (en) | Image forming device | |
JP2007280211A (en) | Print system, printer, printer control method and program | |
JP5247098B2 (en) | Image forming apparatus and control method thereof | |
JP7087509B2 (en) | Information processing equipment and circuit equipment | |
JP2007021844A (en) | Printer | |
JP2003192155A (en) | Image forming device, method and program for control image forming device, and recording medium | |
US9832335B2 (en) | Image forming apparatus with power saving mode | |
JP2016110515A (en) | Information processor, control method for information processor, and program | |
JP2010125630A (en) | Printer and method for controlling printer | |
JP5808136B2 (en) | Image forming apparatus, control method thereof, and program | |
JP4454874B2 (en) | Printing apparatus and printing apparatus control method | |
JP3673592B2 (en) | Image forming apparatus | |
JP2012137588A (en) | Image forming apparatus, power saving control method, power saving control program, and recording medium | |
JP2002067440A (en) | Printer and printing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100830 |