JP2006013102A - Method for evaluating soi wafer - Google Patents

Method for evaluating soi wafer Download PDF

Info

Publication number
JP2006013102A
JP2006013102A JP2004187460A JP2004187460A JP2006013102A JP 2006013102 A JP2006013102 A JP 2006013102A JP 2004187460 A JP2004187460 A JP 2004187460A JP 2004187460 A JP2004187460 A JP 2004187460A JP 2006013102 A JP2006013102 A JP 2006013102A
Authority
JP
Japan
Prior art keywords
soi wafer
oxide film
soi
wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004187460A
Other languages
Japanese (ja)
Other versions
JP4419712B2 (en
Inventor
Takeshi Otsuki
剛 大槻
Hideki Sato
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004187460A priority Critical patent/JP4419712B2/en
Priority to PCT/JP2005/009922 priority patent/WO2006001156A1/en
Priority to US11/629,128 priority patent/US20080054920A1/en
Priority to EP05745964A priority patent/EP1768173A1/en
Publication of JP2006013102A publication Critical patent/JP2006013102A/en
Application granted granted Critical
Publication of JP4419712B2 publication Critical patent/JP4419712B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an evaluation method that dispenses with a large-scale apparatus and a number of processes, such as a photolithography process, and can quickly, easily, and precisely measure the electrical characteristics of an SOI wafer, and improves the working efficiency of a measuring apparatus for evaluating the SOI wafer efficiently. <P>SOLUTION: In the method for evaluating the SOI wafer using a mercury probe, at least a natural oxide film formed on the surface of the SOI wafer is removed by performing fluoric acid cleaning treatment to the SOI wafer, second cleaning treatment is made to the SOI wafer in which the natural oxide film is removed by using a cleaning solution for forming a silicon oxide film, an oxide film is formed on the surface of the SOI layer in the SOI wafer, and the mercury probe is brought into contact with the SOI wafer in which the oxide film is formed for evaluating the SOI wafer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、水銀プローブを用いてSOIウエーハのSOI層及びSOI層と埋め込み酸化層との界面の評価を行うSOIウエーハの評価方法に関する。   The present invention relates to an SOI wafer evaluation method for evaluating an SOI layer of an SOI wafer and an interface between the SOI layer and a buried oxide layer using a mercury probe.

近年、電気的に絶縁性のある酸化膜の上にSOI層(シリコン活性層とも言う)が形成されたSOI構造を有するSOIウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウエーハとして特に注目されている。これは、SOIウエーハでは支持基板とSOI層との間に絶縁体である埋め込み酸化膜(以下、BOX層と言うことがある)が存在するため、SOI層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。   In recent years, SOI wafers having an SOI structure in which an SOI layer (also referred to as a silicon active layer) is formed on an electrically insulating oxide film have been developed to have high speed, low power consumption, high withstand voltage, Due to its excellent environmental properties and the like, it is particularly attracting attention as a high-performance LSI wafer for electronic devices. This is because an SOI wafer has a buried oxide film (hereinafter sometimes referred to as a BOX layer) that is an insulator between the support substrate and the SOI layer, and the electronic device formed in the SOI layer has a withstand voltage. This is because it has a great advantage that it is high and the soft error rate of α rays is low.

また、SOI層が1μm以下の厚みの薄膜SOIウエーハにおいて、SOI層上に形成されたMOS(Metal Oxide Semiconductor)型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのPN接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるBOX層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。   In addition, in a thin film SOI wafer having an SOI layer thickness of 1 μm or less, a MOS (Metal Oxide Semiconductor) type semiconductor device formed on the SOI layer has a source / drain PN junction area when operated in a fully depleted type. Since the capacitance can be reduced, parasitic capacitance can be reduced and device drive speed can be increased. Furthermore, since the capacitance of the BOX layer serving as the insulating layer is in series with the depletion layer capacitance formed immediately below the gate oxide film, the depletion layer capacitance is substantially reduced, and low power consumption can be realized.

最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なSOIウエーハが求められている。そのため、SOIウエーハのSOI層の品質等を評価することが積極的に行われている。このSOIウエーハの品質を評価する方法の一つとして、SOI層の表面にMOS構造を形成し、その電極部分に電圧を印加してSOI層の品質を評価することが行われている。   Recently, higher-quality SOI wafers are required for further miniaturization and higher performance of electronic devices. For this reason, the quality of the SOI layer of SOI wafers is actively evaluated. As one method for evaluating the quality of the SOI wafer, a MOS structure is formed on the surface of the SOI layer, and a voltage is applied to the electrode portion to evaluate the quality of the SOI layer.

しかしながら、SOIウエーハの評価を行うためにMOS構造をSOI層上に形成する場合、フォトリソグラフィ工程等を行うために大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。また、この方法はSOI層表面の品質は評価可能であるが、SOI層とBOX層との界面の評価としては不完全であった。   However, when a MOS structure is formed on an SOI layer in order to evaluate an SOI wafer, a large-scale apparatus and a large number of processes are required to perform a photolithography process and the like. There were problems such as chipping. Further, this method can evaluate the quality of the surface of the SOI layer, but is incomplete as an evaluation of the interface between the SOI layer and the BOX layer.

そこで、従来のような多数の工程を通してSOIウエーハ上にMOS構造を形成せずとも、水銀プローブを用いてより簡便にSOIウエーハを評価できる評価方法が開発されている。その一つとして、SOIウエーハを評価対象とするPseudo MOS FET法が提案されている(例えば特許文献1、2及び非特許文献1、2参照)。この方法によれば、SOI層とBOX層との界面における界面準位密度やSOI層の電気特性等を精度良く、簡便に測定することができる。   Therefore, an evaluation method has been developed that can more easily evaluate an SOI wafer using a mercury probe without forming a MOS structure on the SOI wafer through a number of conventional processes. As one of them, a Pseudo MOS FET method for evaluating an SOI wafer has been proposed (see, for example, Patent Documents 1 and 2 and Non-Patent Documents 1 and 2). According to this method, the interface state density at the interface between the SOI layer and the BOX layer, the electrical characteristics of the SOI layer, and the like can be measured accurately and simply.

ここで、Pseudo MOS FET法について図面を参照しながら簡単に説明する。まず、図7に示すように、BOX層2をゲート酸化膜として擬似的なMOS構造を形成するSOIウエーハ5のSOI層1側に、評価用電極としてニードルブローブまたは水銀プローブを直接接触させ、これらをソース電極6およびドレイン電極7とする。そして、SOIウエーハ5の裏面、すなわちSOIウエーハ5の支持ウエーハ3側の面を、電極としても用いられるステージに真空吸着することによりゲート電極4を形成し、これらの電極間に電圧を印加することで様々な電気特性を得ることができる。この場合、上記ゲート電極4は、例えばSOIウエーハ5の裏面にニードルを接触させることによって形成することもできる。   Here, the Pseudo MOS FET method will be briefly described with reference to the drawings. First, as shown in FIG. 7, a needle probe or a mercury probe is directly contacted as an evaluation electrode on the SOI layer 1 side of the SOI wafer 5 that forms a pseudo MOS structure using the BOX layer 2 as a gate oxide film. Are a source electrode 6 and a drain electrode 7. Then, the back surface of the SOI wafer 5, that is, the surface on the support wafer 3 side of the SOI wafer 5 is vacuum-sucked on a stage that is also used as an electrode to form the gate electrode 4, and a voltage is applied between these electrodes. Various electrical characteristics can be obtained. In this case, the gate electrode 4 can be formed, for example, by bringing a needle into contact with the back surface of the SOI wafer 5.

また、このようなPseudo MOS FET法によるSOIウエーハの評価では、評価を行う前にフッ酸を含む水溶液でSOIウエーハを洗浄することにより、SOI層表面に形成されている自然酸化膜を除去できるので、その自然酸化膜の影響を排除してより正確なSOIウエーハの電気特性を評価することが可能となる。   Further, in the evaluation of the SOI wafer by such a Pseudo MOS FET method, the natural oxide film formed on the surface of the SOI layer can be removed by washing the SOI wafer with an aqueous solution containing hydrofluoric acid before the evaluation. It becomes possible to evaluate the electrical characteristics of the SOI wafer more accurately by eliminating the influence of the natural oxide film.

さらに、このPseudo MOS FET法による評価方法において、ソース電極及びドレイン電極として水銀プローブを用いれば、SOI層表面にニードルプローブを接触させたときに生じるプローブ接触穴を形成することがないので、繰り返し測定や最初に測定した測定点近傍の測定を簡便にまた安定して行うことができる。   Furthermore, in this evaluation method using the Pseudo MOS FET method, if a mercury probe is used as the source electrode and the drain electrode, a probe contact hole generated when the needle probe is brought into contact with the surface of the SOI layer is not formed. In addition, the measurement near the first measurement point can be performed easily and stably.

そして、上記のようなPseudo MOS構造を形成した後、ドレイン電圧を印加した状態でゲート電圧を正側に印加してゲート電圧Vとドレイン電流Iの関係、すなわちV−I特性を測定することにより、SOI層の電子移動度およびSOI層とBOX層の界面における界面準位密度を評価することができる。一方、ドレイン電圧を印加した状態でゲート電圧を負側に印加してV−I特性を測定することにより、SOI層の正孔移動度やBOX層の電荷密度を評価することができる。 Then, after forming a Pseudo MOS structure as described above, the relationship between the gate voltage V G and the drain current I D by applying a gate voltage to the positive side while applying a drain voltage, i.e., the V G -I D characteristic By measuring, the electron mobility of the SOI layer and the interface state density at the interface between the SOI layer and the BOX layer can be evaluated. On the other hand, by measuring the V G -I D characteristic by applying a gate voltage on the negative side while applying a drain voltage, it is possible to evaluate the charge density of the hole mobility and the BOX layer of the SOI layer.

ところが、上記のようにゲート電圧を負側に印加してSOIウエーハの評価を行う場合、従来ではフッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、すぐにV−I特性の測定を開始しても10〜12時間、またはそれ以上経過しなければ測定値が安定しないため、V−I特性の正確な測定を行うことができなかった。そのため、SOIウエーハの評価を行うには非常に長い評価時間が必要とされており、測定装置の稼働率を低下させてSOIウエーハ評価の効率化を妨げるという問題があった。 However, when the SOI wafer is evaluated by applying the gate voltage to the negative side as described above, conventionally, the SOI wafer is washed with an aqueous solution containing hydrofluoric acid to remove the natural oxide film on the surface of the SOI layer. since the V G -I D characteristic 10-12 hours and then start the measurements, or measurements to be passed more is not stable in, it was not possible to make accurate measurements of V G -I D characteristic . Therefore, a very long evaluation time is required to evaluate the SOI wafer, and there is a problem that the efficiency of the SOI wafer evaluation is hindered by reducing the operating rate of the measuring apparatus.

またこの場合、自然酸化膜を除去した後、測定が完了するまでの間、ウエーハに不純物が付着したりしないようにSOIウエーハを精密に管理しなければならないため管理上の負担が大きいという問題もあった。   In this case, since the SOI wafer must be precisely managed so that impurities do not adhere to the wafer after the natural oxide film is removed and until the measurement is completed, there is a problem that the management burden is large. there were.

特開2001−60676号公報JP 2001-60676 A 特開2001−267384号公報JP 2001-267384 A S. Cristoleveanu et al., " A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000).S. Cristoleveanu et al., "A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000). H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).

そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、SOIウエーハの電気特性を短時間で簡便かつ高精度に測定でき、測定装置の稼働率を向上させて効率的にSOIウエーハを評価することのできる評価方法を提供することにある。   Accordingly, the present invention has been made in view of the above problems, and the object of the present invention is to eliminate the need for a large-scale apparatus such as a photolithography process or the like and a large number of processes, and to shorten the electrical characteristics of the SOI wafer. An object of the present invention is to provide an evaluation method that can be measured easily and accurately in time, and that can efficiently evaluate an SOI wafer by improving the operating rate of the measuring device.

上記目的を達成するために、本発明によれば、水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハにシリコン酸化膜の形成が可能な洗浄溶液を用いて第二洗浄処理を行ってSOIウエーハのSOI層表面に酸化膜を形成し、その後、該酸化膜を形成したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法が提供される(請求項1)。   In order to achieve the above object, according to the present invention, in a method for evaluating an SOI wafer using a mercury probe, at least the SOI wafer is formed on the surface of the SOI wafer by performing a hydrofluoric acid cleaning treatment. After removing the natural oxide film, the SOI wafer from which the natural oxide film has been removed is subjected to a second cleaning process using a cleaning solution capable of forming a silicon oxide film to form an oxide film on the SOI layer surface of the SOI wafer. An SOI wafer evaluation method is provided, characterized in that an SOI wafer is evaluated by contacting a mercury probe with the SOI wafer on which the oxide film is formed and then contacting the mercury probe.

このように、フッ酸洗浄処理によりSOIウエーハに形成されている自然酸化膜を除去した後に、SOIウエーハにシリコン酸化膜の形成が可能な成分を有する洗浄溶液を用いて第二洗浄処理を行ってSOI層表面に均一な膜厚を有するシリコン酸化膜を新たに形成することによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、測定装置の稼働率の向上を図ることができる。また、本発明は、このようにSOIウエーハの電気特性を測定する前に第二洗浄処理を行うことにより酸化膜を形成してSOI層表面の電荷状態を短時間で効果的に安定化させることができるので、SOIウエーハの管理も容易となるし、さらに測定値のバラツキを低減し、信頼性の高いSOIウエーハの評価を安定して行うことができる。   Thus, after removing the natural oxide film formed on the SOI wafer by the hydrofluoric acid cleaning process, the second cleaning process is performed using the cleaning solution having a component capable of forming the silicon oxide film on the SOI wafer. By newly forming a silicon oxide film having a uniform film thickness on the surface of the SOI layer, the charge state on the surface of the SOI layer can be quickly stabilized to a steady state. As a result, the time required for measuring the electrical characteristics of the SOI wafer after removing the natural oxide film can be greatly reduced compared to the conventional method, and the evaluation of the SOI wafer can be performed in a very short time. The utilization rate can be improved. In addition, the present invention can effectively stabilize the charge state on the surface of the SOI layer in a short time by forming an oxide film by performing the second cleaning process before measuring the electrical characteristics of the SOI wafer. Therefore, management of the SOI wafer is facilitated, variation in measured values is further reduced, and highly reliable SOI wafer can be stably evaluated.

このとき、前記SOI層表面に形成する酸化膜の厚さを5nm以下とすることが好ましい(請求項2)。
このようにSOI層表面に形成する酸化膜を厚さが5nm以下の非常に薄いものとすることにより、酸化膜形成後に水銀プローブを接触させてSOIウエーハを評価する際に、膜厚の薄いシリコン酸化膜のトンネル効果により、酸化膜に確実に電気を通すことができるので、SOIウエーハの電気特性を正確に測定することができる。
At this time, the thickness of the oxide film formed on the surface of the SOI layer is preferably 5 nm or less (claim 2).
By making the oxide film formed on the surface of the SOI layer very thin with a thickness of 5 nm or less in this way, when the SOI wafer is evaluated by contacting the mercury probe after the oxide film is formed, the thin silicon film is formed. Due to the tunnel effect of the oxide film, electricity can be reliably passed through the oxide film, so that the electrical characteristics of the SOI wafer can be accurately measured.

この場合、前記シリコン酸化膜の形成が可能な洗浄溶液を、オゾン水、アンモニアと過酸化水素水を含む水溶液、過酸化水素水、塩酸と過酸化水素水を含む水溶液、硫酸と過酸化水素水を含む水溶液、高い酸化還元電位を持つ高酸化性水溶液の中から選択することが好ましく(請求項3)、特に、前記高酸化性水溶液を、電解アノード水とすることが好ましい(請求項4)。   In this case, the cleaning solution capable of forming the silicon oxide film includes ozone water, an aqueous solution containing ammonia and hydrogen peroxide solution, a hydrogen peroxide solution, an aqueous solution containing hydrochloric acid and hydrogen peroxide solution, sulfuric acid and hydrogen peroxide solution. (Claim 3), and particularly preferably, the highly oxidative aqueous solution is electrolytic anode water (Claim 4). .

上記に示した水溶液は、オゾンや過酸化水素、電解アノード水等の高酸化性水溶液に含まれるOHイオンのようなSOI層表面へ速やかにシリコン酸化膜を形成できる成分が含まれているので、これらの中から選択される水溶液を用いてSOIウエーハに第二洗浄処理を行うことによって、SOI層表面に膜厚が均一な酸化膜を非常に安定して形成することができる。 The aqueous solution shown above contains components that can quickly form a silicon oxide film on the SOI layer surface, such as OH ions contained in highly oxidizing aqueous solutions such as ozone, hydrogen peroxide, and electrolytic anode water. By performing the second cleaning process on the SOI wafer using an aqueous solution selected from these, an oxide film having a uniform film thickness can be formed very stably on the surface of the SOI layer.

さらに、前記第二洗浄処理を行う際に、前記シリコン酸化膜の形成が可能な洗浄溶液の液温を室温以上80℃以下にすることが好ましい(請求項5)
液温がこのような温度範囲となる洗浄溶液を用いて第二洗浄処理を行えば、オゾン、過酸化水素、または電解アノード水等に含まれるOHイオンとSOI層表面のシリコンとを速やかに反応させて、膜厚が均一な酸化膜を簡便に、また確実に形成することができる。
Furthermore, it is preferable that the temperature of the cleaning solution capable of forming the silicon oxide film is room temperature or higher and 80 ° C. or lower when the second cleaning process is performed.
If the second cleaning process is performed using a cleaning solution having a liquid temperature in such a temperature range, OH ions contained in ozone, hydrogen peroxide, electrolytic anode water, etc., and silicon on the surface of the SOI layer can be quickly obtained. By reacting, an oxide film having a uniform film thickness can be easily and reliably formed.

また本発明では、前記酸化膜を形成したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することが好ましい(請求項6)。
上記のように、本発明では、フッ酸洗浄処理で自然酸化膜を除去した後、第二洗浄処理を行ってSOI層表面に酸化膜を新たに形成することによりSOI層表面の電荷状態を短時間で安定させることができるため、その後SOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、測定値のバラツキを著しく低減することができる。したがって、従来では測定値にバラツキが生じ易く、正確な測定までに長時間を要したSOI層の正孔移動度や埋め込み酸化膜の電荷密度を短時間で高精度に、また高い信頼性で評価することができる。
In the present invention also by measuring the V G -I D characteristic of the oxide film is brought into contact with the mercury probe SOI wafer to form the positive hole side, the hole mobility of the SOI layer in the SOI wafer and / or It is preferable to evaluate the charge density of the buried oxide film.
As described above, in the present invention, the natural oxide film is removed by the hydrofluoric acid cleaning process, and then the second cleaning process is performed to newly form an oxide film on the SOI layer surface, thereby reducing the charge state on the SOI layer surface. since it is possible to time stabilize, then by measuring the V G -I D characteristic of the hole side are brought into contact with the mercury probe SOI wafer, it is possible to significantly reduce the variation in the measured values. Therefore, in the past, the measurement values were likely to vary, and the hole mobility of the SOI layer and the charge density of the buried oxide film, which required a long time for accurate measurement, were evaluated with high accuracy and high reliability in a short time. can do.

さらに本発明では、前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、該SOIウエーハに前記第二洗浄処理を行うことが好ましい(請求項7)。 Furthermore, in the present invention, after the natural oxide film is removed by performing the hydrofluoric acid cleaning treatment, the mercury probe is brought into contact with the SOI wafer from which the natural oxide film has been removed to measure the V G- ID characteristics on the electron side. It is preferable to evaluate the electron mobility of the SOI layer and / or the interface state density between the SOI layer and the buried oxide film, and then perform the second cleaning treatment on the SOI wafer.

このように、フッ酸洗浄処理による自然酸化膜の除去後、SOIウエーハに第二洗浄処理を行う前に、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによって、電子移動度や界面準位密度を高精度に評価でき、SOIウエーハの品質をより詳細に評価することが可能となる。 As described above, after removing the natural oxide film by the hydrofluoric acid cleaning process, before the second cleaning process is performed on the SOI wafer, the mercury probe is brought into contact with the SOI wafer to measure the V G- ID characteristics on the electron side. Thus, the electron mobility and interface state density can be evaluated with high accuracy, and the quality of the SOI wafer can be evaluated in more detail.

以上のように、本発明によれば、SOIウエーハを評価する際に、フッ酸洗浄処理によりSOIウエーハの自然酸化膜を除去した後にSOIウエーハに第二洗浄処理を行ってSOI層表面に新たにシリコン酸化膜を形成することによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、また測定装置の稼働率の向上を図ることもできる。また、本発明では、自然酸化膜の除去後からSOIウエーハの電気特性を測定するまでの時間を大幅に短縮できるので、SOIウエーハの管理も容易となるし、さらにV−I特性を測定する際にSOI層表面の電荷状態が安定しており、また第二洗浄処理によって形成されるシリコン酸化膜の膜厚が均一であるので、測定値のバラツキを低減して高精度で信頼性の高いSOIウエーハの評価を安定して行うことができる。 As described above, according to the present invention, when the SOI wafer is evaluated, the SOI wafer is subjected to the second cleaning process after the native oxide film of the SOI wafer is removed by the hydrofluoric acid cleaning process, and the surface of the SOI layer is newly added. By forming the silicon oxide film, the charge state on the surface of the SOI layer can be quickly stabilized to a steady state. As a result, the time required to measure the electrical characteristics of the SOI wafer after removing the natural oxide film can be greatly reduced compared to the conventional method, and the evaluation of the SOI wafer can be performed in a very short time. It is also possible to improve the operating rate. In the present invention, it is possible to greatly reduce the time required for measuring the electrical characteristics of the SOI wafer after removal of the native oxide film, to be facilitated management of the SOI wafer, further measures V G -I D characteristic In this case, the charge state on the surface of the SOI layer is stable, and the thickness of the silicon oxide film formed by the second cleaning process is uniform, so that variations in measured values are reduced and high accuracy and reliability are achieved. A high SOI wafer can be evaluated stably.

以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、SOIウエーハにおけるSOI層の正孔移動度やBOX層電荷密度等をPseudo MOS FET法により評価する場合、フッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければ測定値が安定しないため、SOIウエーハの評価には非常に長い時間が必要とされるという問題があった。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
Conventionally, when evaluating the hole mobility and BOX layer charge density of an SOI layer in an SOI wafer by the Pseudo MOS FET method, the SOI wafer was washed with an aqueous solution containing hydrofluoric acid to remove the natural oxide film on the surface of the SOI layer. After that, the measured value is not stable unless more than 10 hours elapses. Therefore, there is a problem that a very long time is required for the evaluation of the SOI wafer.

これは、例えば正孔移動度やBOX層電荷密度の評価のようなゲート電圧を負側に印加してV−I特性を測定する場合、SOI層表面にH+イオンのような正電荷を吸着させることで表面状態を制御しなければ、SOI層表面の電荷が安定せずに正確な測定ができないためと考えられた。すなわち、フッ酸洗浄によりSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければSOI層表面の電気的状態が安定しないため、測定を行うことができなかったと考えられる。 This is for example the case of measuring the V G -I D characteristic of the gate voltage, such as evaluation of the hole mobility and BOX layer charge density is applied to the negative side, the positive charge such as H + ions on the SOI layer surface If the surface state is not controlled by adsorbing, the charge on the surface of the SOI layer is not stabilized and accurate measurement cannot be performed. That is, after removing the natural oxide film on the surface of the SOI layer by cleaning with hydrofluoric acid, the electrical state on the surface of the SOI layer is not stable unless 10 hours or more elapses, so that the measurement cannot be performed.

そこで、本発明者等は、水銀プローブを用いてSOIウエーハの評価をする際に、自然酸化膜を除去した後にSOI層表面の電荷状態を短時間で安定させることにより、SOIウエーハの評価にかかる時間を短縮できると考え、鋭意実験及び検討を重ねた。その結果、SOIウエーハにフッ酸洗浄を行った後、SOIウエーハにシリコン酸化膜の形成が可能な成分を有する洗浄溶液を用いて第二洗浄処理を行ってSOI層表面に均一なシリコン酸化膜を新たに形成し、この均一な酸化膜の形成によりSOI層表面の電荷状態を短時間で安定化させ、その後水銀プローブを用いてSOIウエーハを評価することによって、SOIウエーハの評価を短時間で高精度に行うことができることを見出して、本発明を完成させた。   Accordingly, the present inventors, when evaluating an SOI wafer using a mercury probe, evaluate the SOI wafer by stabilizing the charge state on the surface of the SOI layer in a short time after removing the natural oxide film. We thought that the time could be shortened and repeated diligent experiments and studies. As a result, after performing hydrofluoric acid cleaning on the SOI wafer, a second cleaning process is performed on the SOI wafer using a cleaning solution having a component capable of forming a silicon oxide film to form a uniform silicon oxide film on the surface of the SOI layer. By newly forming this uniform oxide film and stabilizing the charge state on the surface of the SOI layer in a short time, and then evaluating the SOI wafer using a mercury probe, the evaluation of the SOI wafer is improved in a short time. The present invention has been completed by finding that it can be carried out with accuracy.

以下、本発明のSOIウエーハの評価方法について、図面を参照しながら詳細に説明する。ここで、図1は、本発明に係るSOIウエーハの評価方法の一例を示すフロー図である。尚、図1に示したフロー図は、フッ酸洗浄処理を行った後、SOIウエーハの電子側のV−I特性を測定して電子移動度/界面準位密度を評価し、その後SOI層表面に酸化膜を形成し、正孔側のV−I特性を測定して、正孔移動度/電荷密度を評価する場合を示しているが、本発明はこれに何ら限定されるものではなく、以下で詳しく説明するように、工程Eの第二洗浄処理による酸化膜の形成を工程Bと工程Cとの間に行ったり、または、工程C及び工程Dを省略して正孔移動度/電荷密度の評価のみを行ったり、目的に応じて適宜変更することができる。 Hereinafter, an SOI wafer evaluation method of the present invention will be described in detail with reference to the drawings. Here, FIG. 1 is a flowchart showing an example of an SOI wafer evaluation method according to the present invention. The flow chart shown in FIG. 1 shows that after performing a hydrofluoric acid cleaning treatment, the V G- ID characteristics on the electron side of the SOI wafer are measured to evaluate the electron mobility / interface state density, and then the SOI forming an oxide film on the layer surface, by measuring the V G -I D characteristic of the positive hole side, the case of evaluating the hole mobility / charge density, the present invention as being limited thereto Instead, as will be described in detail below, the formation of an oxide film by the second cleaning process in Step E is performed between Step B and Step C, or Step C and Step D are omitted. Only the mobility / charge density can be evaluated or appropriately changed depending on the purpose.

先ず、図1に示したように、評価対象となるSOIウエーハを準備する(工程A)。本発明で評価の対象となるSOIウエーハは、例えば支持ウエーハの上に絶縁層となる埋め込み酸化膜とSOI層とが形成されたSOI構造を有するものであれば良く、その製造方法は特に限定されるものではない。例えば、準備するSOIウエーハとしては、少なくとも一方のシリコンウエーハ表面にシリコン酸化膜を形成した2枚の鏡面研磨ウエーハの研磨面を互いに貼り合せ、熱処理後、一方のウエーハを研削、研磨により薄膜化したものを用いることができる(貼り合わせ法)。また、予め一方の鏡面研磨ウエーハに水素をイオン注入しておき、別のもう1枚の鏡面研磨ウエーハと研磨面で互いに貼り合せ、その後熱処理を行うことにより水素イオン注入層から一方のウエーハを剥離してSOI構造を形成した後、SOI層となる薄膜の表面を研磨したものを用いることもできる(水素イオン剥離法)。さらに、1枚の鏡面研磨ウエーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるSIMOX(Separated Implanted Oxide)ウエーハであってもよい。   First, as shown in FIG. 1, an SOI wafer to be evaluated is prepared (step A). The SOI wafer to be evaluated in the present invention may have any SOI structure in which, for example, a buried oxide film serving as an insulating layer and an SOI layer are formed on a support wafer, and its manufacturing method is particularly limited. It is not something. For example, as an SOI wafer to be prepared, the polished surfaces of two mirror-polished wafers in which a silicon oxide film is formed on at least one silicon wafer surface are bonded to each other, and after heat treatment, one wafer is ground and thinned by polishing. A thing can be used (bonding method). In addition, hydrogen is ion-implanted into one mirror-polished wafer in advance, and another wafer is polished and bonded to the polished surface, followed by heat treatment to peel off one wafer from the hydrogen-ion-implanted layer. Then, after forming the SOI structure, the surface of the thin film that becomes the SOI layer can be polished (hydrogen ion separation method). Further, a so-called SIMOX (Separated Implanted Oxide) wafer manufactured by performing high-temperature heat treatment after ion implantation of oxygen into one mirror-polished wafer may be used.

次に、この準備したSOIウエーハに、フッ酸を含む水溶液を用いて第一洗浄処理となるフッ酸洗浄処理を行って、SOIウエーハの表面に形成されている自然酸化膜を除去する(図1の工程B)。通常、SOIウエーハは、大気に触れたりすること等により、自然酸化膜と呼ばれる膜厚の薄い酸化膜がウエーハ表面に形成されている。この自然酸化膜は、SOIウエーハの表面に均一に形成されてないため、ウエーハ面内で酸化膜の厚さにバラツキが生じている。このような自然酸化膜が形成されたSOIウエーハをそのまま評価しても、自然酸化膜の厚さばらつきや、自然酸化膜に含まれている不純物等の影響により正確な評価を行うことができない。そのため、先ず準備したSOIウエーハにフッ酸洗浄処理(第一洗浄処理)を行って、ウエーハ表面の自然酸化膜を除去する。   Next, the prepared SOI wafer is subjected to a hydrofluoric acid cleaning process as a first cleaning process using an aqueous solution containing hydrofluoric acid to remove a natural oxide film formed on the surface of the SOI wafer (FIG. 1). Step B). Normally, an SOI wafer has a thin oxide film called a natural oxide film formed on the wafer surface by touching the atmosphere. Since this natural oxide film is not uniformly formed on the surface of the SOI wafer, the thickness of the oxide film varies within the wafer surface. Even if an SOI wafer on which such a natural oxide film is formed is evaluated as it is, an accurate evaluation cannot be performed due to variations in the thickness of the natural oxide film and the influence of impurities contained in the natural oxide film. Therefore, first, a hydrofluoric acid cleaning process (first cleaning process) is performed on the prepared SOI wafer to remove the natural oxide film on the wafer surface.

このとき、フッ酸洗浄処理に用いる水溶液中のフッ酸濃度は、自然酸化膜を除去できる程度であれば特に限定されないが、例えばフッ酸濃度があまりに高過ぎるとSOI層と支持ウエーハの間に介在するBOX層もエッチングしてしまう可能性が考えられる。したがって、フッ酸濃度は比較的低い方が好ましく、例えばフッ酸濃度が0.5%以上5%以下、特に1%程度となるような水溶液を用いることが好ましい。また、フッ酸洗浄処理を行う際の水溶液温度や洗浄時間などの洗浄条件についても、自然酸化膜を除去できる程度であれば良く、必要に応じて適宜変更することができる。   At this time, the hydrofluoric acid concentration in the aqueous solution used for the hydrofluoric acid cleaning treatment is not particularly limited as long as the natural oxide film can be removed. For example, if the hydrofluoric acid concentration is too high, the hydrofluoric acid concentration is interposed between the SOI layer and the supporting wafer. There is a possibility that the BOX layer to be etched will also be etched. Accordingly, the hydrofluoric acid concentration is preferably relatively low. For example, it is preferable to use an aqueous solution having a hydrofluoric acid concentration of 0.5% to 5%, particularly about 1%. Further, the cleaning conditions such as the aqueous solution temperature and the cleaning time when performing the hydrofluoric acid cleaning process only need to be such that the natural oxide film can be removed, and can be changed as needed.

このようにしてフッ酸を含む水溶液でフッ酸洗浄処理を行ったSOIウエーハは、その後、例えば溶存酸素を極力低減した純水でリンス処理し、乾燥させる。リンス処理の際にこのように溶存酸素を極力低減した純水を使用することにより、SOIウエーハに再び自然酸化膜が形成されるのを抑制することができる。また、乾燥方法は、例えば水分濃度を低減した乾燥空気をSOIウエーハに吹き付けて乾燥させてもよいし、スピンドライヤーのような装置を用いて乾燥させても良い。あるいは、IPA(イソプロピルアルコール)のような薬液を用いて乾燥させても良い。   The SOI wafer subjected to the hydrofluoric acid cleaning treatment with the aqueous solution containing hydrofluoric acid in this way is then rinsed with pure water in which dissolved oxygen is reduced as much as possible and dried. By using the pure water in which the dissolved oxygen is reduced as much as possible during the rinsing process, it is possible to suppress the natural oxide film from being formed again on the SOI wafer. As a drying method, for example, dry air with a reduced water concentration may be blown onto an SOI wafer for drying, or may be dried using a device such as a spin dryer. Alternatively, it may be dried using a chemical solution such as IPA (isopropyl alcohol).

上記のようにフッ酸洗浄処理を行って自然酸化膜を除去したSOIウエーハは、すぐに図3に示すような水銀プローブ装置21を用いて電子側のV−I特性の測定を行う(図1の工程C)。例えば、SOIウエーハWをSOI層が下向きになるようにして、すなわち、SOI層側の面を図示しないステージに載置して装置内に収納した後、ステージに載置された面とは反対側の面、すなわち、SOIウエーハの支持ウエーハ側の面を真空チャック22で上側から吸着する。この真空チャック22は金属等の導電性材料でできており、ゲート電極を兼ねている。 SOI wafer to remove a native oxide film by performing hydrofluoric acid cleaning treatment as described above, a measurement of V G -I D characteristic of the electron-side with immediate mercury probe apparatus 21 as shown in FIG. 3 ( Step C) in FIG. For example, the SOI wafer W is placed so that the SOI layer faces downward, that is, after the surface on the SOI layer side is placed on a stage (not shown) and stored in the apparatus, the opposite side to the surface placed on the stage The surface of the SOI wafer, that is, the surface on the support wafer side of the SOI wafer is adsorbed by the vacuum chuck 22 from above. The vacuum chuck 22 is made of a conductive material such as metal and also serves as a gate electrode.

そして、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着したら、ステージをSOIウエーハWから離して移動させる。その後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させる。このとき、水銀プローブ23は図4に示すような構造を有しており、水銀電極部24、25のどちらか一方をソース電極にし、他方をドレイン電極にする。このようにして、例えば図7に示すようなPseudo−MOS構造を形成することができる。   When the surface of the SOI wafer W on the support wafer side is attracted to the vacuum chuck 22, the stage is moved away from the SOI wafer W. Thereafter, the mercury probe 23 is brought close to the surface of the SOI layer of the SOI wafer W, and only the mercury electrode portion is brought into contact with the SOI layer. At this time, the mercury probe 23 has a structure as shown in FIG. 4, and one of the mercury electrode portions 24 and 25 is used as a source electrode, and the other is used as a drain electrode. In this way, for example, a Pseudo-MOS structure as shown in FIG. 7 can be formed.

このPseudo−MOS構造を形成した状態で一定のドレイン電圧を印加し、その状態でゲート電圧を正側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、電子側のゲート電圧Vとドレイン電流Iの関係、すなわち電子側のV−I特性を測定することができる。測定された電子側のV−I特性は、例えば図6のように表示される。 A constant drain voltage is applied in a state in which the Pseudo-MOS structure is formed, and in this state, the gate voltage is applied to the positive side to change it, and the change in the drain current is monitored, whereby the gate voltage V G on the electron side is monitored. a relationship between the drain current I D, i.e., it is possible to measure the V G -I D characteristic of the electron side. V G -I D characteristic of the measured electron side is displayed as shown in FIG. 6, for example.

そして、図6のように測定された電子側のV−I特性におけるC部及びD部の勾配から、例えば非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(図1の工程D)。このとき、本発明では、上記のように自然酸化膜を除去した後、すぐにSOIウエーハに電子側のV−I特性の測定を行うことができ、このように自然酸化膜除去後すぐに電子側のV−I特性を測定すれば測定データも比較的安定しているので、電子移動度及び/または界面準位密度を正しく測定することが可能である。
尚、上記の電子側のV−I特性の測定(工程C)及び電子移動度/界面準位密度の評価(工程D)は、2つの工程を合わせておよそ2時間程度で行うことができる。
Then, by using a formula that has a gradient of C portion and D portion, for example, in Non-Patent Document 1 or 2 in the V G -I D characteristic of the measured electron side as shown in FIG. 6, the SOI wafer The electron mobility of the SOI layer and / or the interface state density between the SOI layer and the buried oxide film can be obtained and evaluated (step D in FIG. 1). At this time, according to the present invention, the V G- ID characteristics on the electron side can be measured immediately on the SOI wafer after removing the natural oxide film as described above. Thus, immediately after the natural oxide film is removed. In addition, if the V G- ID characteristics on the electron side are measured, the measurement data is relatively stable, so that the electron mobility and / or interface state density can be measured correctly.
The measurement of the V G- ID characteristics on the electron side (step C) and the evaluation of electron mobility / interface state density (step D) can be performed in about 2 hours in total of the two steps. it can.

続いて、上記のようにしてSOIウエーハの電子移動度や界面準位密度を評価した後、SOIウエーハにシリコン酸化膜の形成が可能な成分を有する洗浄溶液を用いて第二洗浄処理を行うことによって、SOIウエーハのSOI層表面にシリコン酸化膜を形成する(図1の工程E)。このようにしてSOIウエーハに第二洗浄処理を行ってSOI層表面に所望の膜厚を有するシリコン酸化膜を均一に形成することによって、SOI層表面の電荷状態を速やかに安定させることができるし、また、形成されるシリコン酸化膜の膜厚をウエーハ面内で均一にできるので、その後以下で説明するような水銀プローブを接触させて正孔側のV−I特性を測定する際に、酸化膜厚のウエーハ面内バラツキの影響を排除して測定値にバラツキを生じさせず、電気特性の測定を高精度に行うことができる。 Subsequently, after evaluating the electron mobility and interface state density of the SOI wafer as described above, a second cleaning process is performed using a cleaning solution having a component capable of forming a silicon oxide film on the SOI wafer. Thus, a silicon oxide film is formed on the SOI layer surface of the SOI wafer (step E in FIG. 1). In this way, by performing the second cleaning process on the SOI wafer to uniformly form a silicon oxide film having a desired film thickness on the surface of the SOI layer, the charge state on the surface of the SOI layer can be quickly stabilized. , also the thickness of the silicon oxide film formed so can be made uniform in the wafer plane, when measuring the V G -I D characteristic of contacting the mercury probe as described hole side then it follows In addition, it is possible to measure the electrical characteristics with high accuracy without eliminating the influence of the in-plane variation of the oxide film thickness and causing the variation of the measured value.

このとき、SOI層表面に形成する酸化膜の厚さは5nm以下にすることが好ましい。このようにSOI層表面に形成する酸化膜を、厚さが5nm以下の非常に薄いものとすることにより、その後に正孔側のV−I特性を測定する際に、厚さの薄いシリコン酸化膜のトンネル効果により酸化膜に確実に電気を通すことができ、SOIウエーハの電気特性を正確に測定することができる。一方、SOI層表面に形成する酸化膜は、その厚さが0.1nm以上となるようにすることが好ましく、それによってSOI層表面の電荷状態を確実に安定させることができる。 At this time, the thickness of the oxide film formed on the SOI layer surface is preferably 5 nm or less. Thus the oxide film formed on the SOI layer surface, by the thickness assumed following very thin 5 nm, when subsequently measuring the V G -I D characteristic of the hole side, thin thickness Due to the tunnel effect of the silicon oxide film, electricity can be reliably passed through the oxide film, and the electrical characteristics of the SOI wafer can be accurately measured. On the other hand, the thickness of the oxide film formed on the surface of the SOI layer is preferably 0.1 nm or more, so that the charge state on the surface of the SOI layer can be reliably stabilized.

また、この第二洗浄処理に使用する洗浄溶液は、シリコン酸化膜の形成が可能な成分を有するものであれば特に限定されず、種々の水溶液を用いることができるが、例えば、オゾン水、アンモニアと過酸化水素水を含む水溶液、過酸化水素水、塩酸と過酸化水素水を含む水溶液、硫酸と過酸化水素水を含む水溶液、高い酸化還元電位を持つ高酸化性水溶液の中から選択されるものを用いることが好ましく、さらに、高い酸化還元電位を持つ高酸化性水溶液としては、電解アノード水を用いることが好ましい。   The cleaning solution used for the second cleaning treatment is not particularly limited as long as it has a component capable of forming a silicon oxide film, and various aqueous solutions can be used. For example, ozone water, ammonia And aqueous solution containing hydrogen peroxide solution, hydrogen peroxide solution, aqueous solution containing hydrochloric acid and hydrogen peroxide solution, aqueous solution containing sulfuric acid and hydrogen peroxide solution, and highly oxidizing aqueous solution with high oxidation-reduction potential It is preferable to use an electrolytic anode water as a highly oxidizing aqueous solution having a high oxidation-reduction potential.

上記に示した水溶液は、オゾンや過酸化水素、電解アノード水等の高酸化性水溶液に含まれるOHイオンのようなSOI層表面へ速やかにシリコン酸化膜を形成できる成分が含まれているので、これらの中から選択される水溶液を洗浄溶液として用いて第二洗浄処理を行うことにより、ウエーハ表面を洗浄すると同時にSOI層表面に膜厚が均一な酸化膜を非常に安定して形成することができる。尚、この第二洗浄処理で使用する洗浄溶液の組成は、SOIウエーハのSOI層表面にシリコン酸化膜を均一に、特に5nm以下の厚さで形成できれば、どのような組成であっても良い。 The aqueous solution shown above contains components that can quickly form a silicon oxide film on the SOI layer surface, such as OH ions contained in highly oxidizing aqueous solutions such as ozone, hydrogen peroxide, and electrolytic anode water. By performing the second cleaning process using an aqueous solution selected from these as a cleaning solution, the wafer surface is cleaned, and at the same time, an oxide film having a uniform thickness is formed on the SOI layer surface very stably. Can do. The composition of the cleaning solution used in the second cleaning process may be any composition as long as the silicon oxide film can be uniformly formed on the surface of the SOI layer of the SOI wafer, particularly with a thickness of 5 nm or less.

例えば、洗浄溶液としてアンモニアと過酸化水素水を含む水溶液を選択してSOIウエーハに第二洗浄処理を行うことにより、SOIウエーハをSC−1洗浄することになるので、SOI層表面に付着しているパーティクル等のコンタミネーションを除去できるとともに、SOI層表面にシリコン酸化膜を所望の厚さで均一に形成することができる。   For example, by selecting an aqueous solution containing ammonia and hydrogen peroxide water as a cleaning solution and performing a second cleaning process on the SOI wafer, the SOI wafer is SC-1 cleaned, so that it adheres to the surface of the SOI layer. In addition to removing contamination such as particles, a silicon oxide film can be uniformly formed on the surface of the SOI layer with a desired thickness.

また、洗浄溶液として塩酸と過酸化水素水を含む水溶液を選択して第二洗浄処理を行うことにより、SOIウエーハをSC−2洗浄することになるので、SOI層表面に付着している金属不純物を除去できるとともに、SOI層表面にシリコン酸化膜を所望の厚さで均一に形成することができる。   In addition, since the SOI wafer is SC-2 cleaned by selecting the aqueous solution containing hydrochloric acid and hydrogen peroxide water as the cleaning solution and performing the second cleaning process, the metal impurities adhering to the surface of the SOI layer In addition, the silicon oxide film can be uniformly formed with a desired thickness on the surface of the SOI layer.

また、洗浄溶液として硫酸と過酸化水素水を含む水溶液を選択して第二洗浄処理を行うことにより、SOI層表面に付着している有機不純物を除去できるとともに、SOI層表面にシリコン酸化膜を所望の厚さで均一に形成することができる。   In addition, by selecting an aqueous solution containing sulfuric acid and hydrogen peroxide water as the cleaning solution and performing the second cleaning treatment, it is possible to remove organic impurities adhering to the surface of the SOI layer, and a silicon oxide film on the surface of the SOI layer. It can be uniformly formed with a desired thickness.

また、洗浄溶液として高い酸化還元電位を持つ高酸化性水溶液、例えば電解アノード水を選択する場合、アノード水のpHを2〜6、酸化還元電位を+300〜+1200mV程度に調整して使用することが好ましい。このようなアノード水でSOIウエーハに第二洗浄処理を行うことにより、洗浄溶液中にOHイオンが豊富に含まれているので、ウエーハのSOI層表面に均一で所望の膜厚を有するシリコン酸化膜を容易に形成することができる。 In addition, when a highly oxidative aqueous solution having a high redox potential, such as electrolytic anodic water, is selected as the cleaning solution, the pH of the anodic water should be adjusted to 2 to 6 and the redox potential adjusted to about +300 to +1200 mV. preferable. By performing a second cleaning process SOI wafer with such anode water, OH in a wash solution - because ions are abundant, silicon oxide having a desired film thickness uniform on the SOI layer surface of the wafer A film can be easily formed.

さらに、この第二洗浄処理で使用する洗浄溶液は1種類に限らない。例えば、第二洗浄処理において、アンモニアと過酸化水素水を含む水溶液でSOIウエーハを洗浄して1回目の第二洗浄処理を行った後、塩酸と過酸化水素水を含む水溶液でそのSOIウエーハをさらに洗浄して2回目の第二洗浄処理を行うことによって、SOIウエーハのSOI層表面に膜厚が5nm以下と極めて薄く、かつ均一なシリコン酸化膜を形成することもできる。この場合、それぞれの水溶液の組成において、シリコン酸化膜形成成分である過酸化水素水の比率を小さくしたり、また洗浄時間を短縮して、上記2回の第二洗浄処理で合計5nm以下の極薄膜で均一なシリコン酸化膜をSOI層表面に形成すれば良い。   Further, the cleaning solution used in the second cleaning process is not limited to one type. For example, in the second cleaning process, the SOI wafer is washed with an aqueous solution containing ammonia and hydrogen peroxide solution, and the first second cleaning treatment is performed. Then, the SOI wafer is washed with an aqueous solution containing hydrochloric acid and hydrogen peroxide solution. Further, by performing the second cleaning process after the second cleaning, a very thin and uniform silicon oxide film having a thickness of 5 nm or less can be formed on the surface of the SOI layer of the SOI wafer. In this case, in the composition of each aqueous solution, the ratio of the hydrogen peroxide solution, which is a silicon oxide film forming component, is reduced, or the cleaning time is shortened. A thin and uniform silicon oxide film may be formed on the surface of the SOI layer.

また、このようにして第二洗浄処理を行う際に、洗浄溶液の液温を室温以上80℃以下にすることが好ましい。洗浄溶液の液温を80℃以下にすることにより、洗浄溶液中に含まれるオゾンや過酸化水素、OHイオンのようなシリコン酸化膜形成成分が揮発するのを防止して、均一なシリコン酸化膜の形成を速やかにかつ確実に行うことができる。一方、洗浄溶液の液温を室温より低くしようとすると、洗浄溶液を冷却する設備が別途必要となるため、コストがかかるとともに洗浄設備自体も大掛りなものになることが考えられる。したがって、液温が室温以上となる洗浄溶液を用いれば、コストへの負担を軽減して第二洗浄処理を簡便に行うことができるので好適である。 Further, when the second cleaning treatment is performed in this manner, the liquid temperature of the cleaning solution is preferably set to room temperature or higher and 80 ° C. or lower. By setting the temperature of the cleaning solution to 80 ° C. or lower, the silicon oxide film forming components such as ozone, hydrogen peroxide, and OH ions contained in the cleaning solution are prevented from volatilizing and uniform silicon oxidation is performed. The film can be formed promptly and reliably. On the other hand, if the temperature of the cleaning solution is to be lowered below room temperature, an additional facility for cooling the cleaning solution is required, which increases costs and the cleaning facility itself. Therefore, it is preferable to use a cleaning solution having a liquid temperature of room temperature or higher because the second cleaning process can be easily performed while reducing the cost burden.

尚、上記のような洗浄溶液を用いて第二洗浄処理を行う場合、例えば第二洗浄処理をおよそ30分以下、特に1〜10分程度の処理時間で行うことにより、SOI層表面に5nm以下のシリコン酸化膜を均一に形成することができる。具体的な一例としては、例えば10ppmのオゾンを溶存させた室温のオゾン水を用いてSOIウエーハに第二洗浄処理をおよそ4分間行うことによって、ウエーハ表面を洗浄するとともに約3nmのシリコン酸化膜をSOI層表面に均一に形成することができ、SOI層表面の電荷状態を従来よりも非常に短時間で安定させることができる。   When performing the second cleaning process using the cleaning solution as described above, for example, the second cleaning process is performed for about 30 minutes or less, particularly about 1 to 10 minutes, so that the surface of the SOI layer is 5 nm or less. The silicon oxide film can be formed uniformly. As a specific example, the wafer surface is cleaned and a silicon oxide film of about 3 nm is formed by performing a second cleaning process on the SOI wafer for about 4 minutes using, for example, ozone water at room temperature in which 10 ppm of ozone is dissolved. It can be formed uniformly on the surface of the SOI layer, and the charge state on the surface of the SOI layer can be stabilized in a much shorter time than before.

そして、上記のようにSOI層表面に所望の膜厚を有する酸化膜を均一に形成したSOIウエーハは、例えば純水でリンス処理して乾燥させた後、図3に示す水銀プローブ装置21を用いてSOIウエーハの正孔側のV−I特性を測定する(図1の工程F)。例えば、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着した後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させることにより、Pseudo−MOS構造を形成する。その後、水銀プローブ23から一定のドレイン電圧を印加し、その状態でゲート電圧を負側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、例えば図5に示すような正孔側のV−I特性を測定することができる。 Then, the SOI wafer in which the oxide film having a desired film thickness is uniformly formed on the surface of the SOI layer as described above is rinsed with, for example, pure water and dried, and then the mercury probe device 21 shown in FIG. 3 is used. Te measuring the V G -I D characteristic of the hole side of the SOI wafer (step F in FIG. 1). For example, after the surface of the SOI wafer W on the support wafer side is adsorbed to the vacuum chuck 22, the mercury probe 23 is brought close to the SOI layer surface of the SOI wafer W, and only the mercury electrode portion is brought into contact with the SOI layer. A Pseudo-MOS structure is formed. Thereafter, a constant drain voltage is applied from the mercury probe 23, and in this state, the gate voltage is applied and changed on the negative side, and the change in the drain current is monitored, for example, on the hole side as shown in FIG. it can be measured V G -I D characteristic.

その後、図5のように測定された正孔側のV−I特性におけるA部及びB部の勾配から、非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(図1の工程G)。 Then, by using the formula shown from the slope of the parts A and B, in Non-Patent Document 1 or 2 in the V G -I D characteristic of the measured hole side as shown in FIG. 5, the SOI wafer The hole mobility of the SOI layer and / or the charge density of the BOX layer can be obtained and evaluated (Step G in FIG. 1).

特に、本発明では、上記のようにSOIウエーハの正孔側のV−I特性を測定する前に、第二洗浄処理を行ってSOI層表面に酸化膜を均一に形成することによりSOI層表面の電荷状態を短時間で安定させているので、正孔側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、SOI層の正孔移動度やBOX層の電荷密度の評価を短時間で高精度に行うことができる。
尚、上記の正孔側のV−I特性の測定(工程F)及び正孔移動度/電荷密度の評価(工程G)は、2つの工程を合わせておよそ2時間程度で行うことができる。
In particular, the present invention, SOI before measuring the V G -I D characteristic of the hole side of the SOI wafer as described above, by uniformly forming an oxide film on the SOI layer surface by performing a second cleaning process since short time to stabilize the charge states of the layer surface, can measure the V G -I D characteristic of the hole-side stably without causing variations in measurements, the hole of the SOI layer The mobility and the charge density of the BOX layer can be evaluated with high accuracy in a short time.
The measurement of the V G- ID characteristics on the hole side (Step F) and the evaluation of hole mobility / charge density (Step G) can be performed in about 2 hours in total of the two steps. it can.

また、本発明では、例えば図1に示したフロー図のフッ酸洗浄処理(工程B)と電子側のV−I特性の測定(工程C)との間に、シリコン酸化膜の形成が可能な洗浄溶液を用いて洗浄処理を行ってSOI層表面に酸化膜を形成する工程をさらに加えることもできる。 Further, in the present invention, for example, a silicon oxide film is formed between the hydrofluoric acid cleaning treatment (step B) in the flowchart shown in FIG. 1 and the measurement of the V G- ID characteristics on the electron side (step C). A step of performing a cleaning process using a possible cleaning solution to form an oxide film on the surface of the SOI layer may be further added.

以上のように、本発明のSOIウエーハの評価方法によれば、SOIウエーハにフッ酸洗浄処理を行ってSOIウエーハ表面の自然酸化膜を除去した後、第二洗浄処理を行ってSOI層表面に例えば5nm以下の膜厚を有する酸化膜を新たに形成することによりSOI層表面の電荷状態を速やかに安定させて定常状態にすることができ、そしてその後、このSOI層表面の電荷状態が安定したSOIウエーハに水銀プローブを接触させてV−I特性を測定することにより、正孔移動度やBOX層電荷密度、さらには電子移動度や界面準位密度のようなSOIウエーハの電気特性を高精度に評価することができる。それによって、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、水銀プローブを用いてSOIウエーハの評価を非常に簡便に行うことができるし、また、V−I特性を測定する際にSOI層表面の電荷状態が非常に安定しており、また第二洗浄処理で形成したシリコン酸化膜の膜厚もウエーハ面内で均一になっているので、測定値にバラツキを生じさせずに信頼性の高いSOIウエーハの評価を安定して行うことができる。 As described above, according to the SOI wafer evaluation method of the present invention, the hydrofluoric acid cleaning process is performed on the SOI wafer to remove the natural oxide film on the SOI wafer surface, and then the second cleaning process is performed on the surface of the SOI layer. For example, by newly forming an oxide film having a thickness of 5 nm or less, the charge state on the surface of the SOI layer can be quickly stabilized to a steady state, and then the charge state on the surface of the SOI layer is stabilized. by measuring the V G -I D characteristic by contacting a mercury probe to the SOI wafer, the hole mobility and BOX layer charge density, more electrical characteristics of the SOI wafer, such as electron mobility and the interface state density It can be evaluated with high accuracy. Thereby, without requiring a large-scale equipment and a large number of steps such as a photolithography process, to be able to very easily carry out the evaluation of an SOI wafer by using a mercury probe, also, V G -I D characteristic Since the charge state on the SOI layer surface is very stable and the thickness of the silicon oxide film formed by the second cleaning process is uniform in the wafer surface, the measured value varies. A highly reliable SOI wafer can be evaluated stably without causing it.

特に、SOIウエーハの正孔移動度やBOX層電荷密度を評価する場合、従来では水銀プローブによるV−I特性の測定を行う前に、10〜12時間以上置かなければSOI層表面の電荷状態が安定しないためV−I特性の正確な測定を行うことができなかったが、本発明によれば、第二洗浄処理でSOI層表面に酸化膜を形成することによって、およそ30分以下で、特に10分以下の非常に短い時間で電荷状態を安定化させることができる。したがって、本発明は、特に正孔移動度、BOX層電荷密度を評価する時に、従来よりもSOIウエーハの評価時間を大幅に短縮できるし、また測定装置の稼働率を向上させることもできるので、SOIウエーハの評価を非常に効率的に行うことができ、さらに、評価を行う際のSOIウエーハの管理も従来に比べて非常に容易となる。 In particular, when evaluating hole mobility and BOX layer charge density of the SOI wafer before the conventional for measuring the V G -I D characteristic due to the mercury probe, charge of the SOI layer surface to be placed over 10-12 hours While the state could not make an accurate measurement of the V G -I D characteristic for not stable, according to the present invention, by forming an oxide film on the SOI layer surface in the second cleaning process, approximately 30 minutes In the following, the charge state can be stabilized especially in a very short time of 10 minutes or less. Therefore, the present invention can significantly reduce the evaluation time of SOI wafers compared to the prior art, especially when evaluating hole mobility and BOX layer charge density. The evaluation of the SOI wafer can be performed very efficiently, and the management of the SOI wafer when performing the evaluation is much easier than before.

尚、本発明のSOIウエーハの評価方法は、図1のフロー図に示したような工程に限定されるものではなく、目的や必要に応じて工程の変更・削除を適宜行うことができる。
例えば、前記で説明したように、フッ酸洗浄処理(工程B)と電子側のV−I特性の測定(工程C)との間に、シリコン酸化膜の形成が可能な洗浄溶液を用いて洗浄処理を行ってSOI層表面に酸化膜を形成する工程をさらに加えることができるし、また、例えば図2に示したように、工程Eの第二洗浄処理による酸化膜の形成をフッ酸洗浄処理(工程B)の直後に行い、その後酸化膜の形成は行わずに工程C,D,F,Gを順番に行ってSOIウエーハの評価を行うこともできる。図2に示したように、フッ酸洗浄処理後すぐに第二洗浄処理を行ってSOI層表面に酸化膜を形成することにより、電子側のV−I特性を測定する際や正孔側のV−I特性を測定する際に、SOI層表面の電荷状態が安定しているとともに、測定中に形成される恐れのある自然酸化膜の影響を確実に排除して、測定値にバラツキを生じさせず安定して測定を行うことができ、電子移動度/界面準位密度、及び正孔移動度/電荷密度の評価を高精度に行うことが可能となる。
Note that the SOI wafer evaluation method of the present invention is not limited to the process shown in the flow chart of FIG. 1, and the process can be changed or deleted as appropriate according to the purpose or necessity.
For example, as described above, a cleaning solution capable of forming a silicon oxide film is used between the hydrofluoric acid cleaning process (step B) and the measurement of the V G- ID characteristics on the electron side (step C). In addition, a step of forming an oxide film on the surface of the SOI layer by performing a cleaning process can be further added. For example, as shown in FIG. The SOI wafer can also be evaluated by performing steps C, D, F, and G in order without performing the oxide film formation after the cleaning process (step B). As shown in FIG. 2, by forming an oxide film on the SOI layer surface by performing a second cleaning process immediately after the hydrofluoric acid cleaning process, when measuring the V G -I D characteristic of the electron-side and holes when measuring V G -I D characteristic of the side, together with the charge state of the SOI layer surface is stable, and surely eliminate the influence of the natural oxide film that may be formed during the measurement, the measured value Thus, it is possible to perform measurement stably without causing variations in the electron mobility, and it is possible to evaluate the electron mobility / interface state density and the hole mobility / charge density with high accuracy.

さらに、本発明では、例えばSOIウエーハの電子移動度及び/または界面準位密度の評価のみを行う場合であれば、例えば図2に示した工程A,B,E,C、Dを順番に行ったところでSOIウエーハの評価を終了しても良いし、一方SOIウエーハの正孔移動度及び/またはBOX層の電荷密度の評価のみを行う場合であれば、図1に示したフロー図の工程C及びDを省略し、工程A及びBを行った後すぐに工程E〜Gを行えば良い。この場合、前述のように正孔側のV−I特性は、自然酸化膜除去後すぐに測定すると測定値が安定するまでに長時間がかかるので、工程Eの第二洗浄処理による酸化膜の形成を行うことが必要である。 Furthermore, in the present invention, for example, when only the evaluation of the electron mobility and / or interface state density of the SOI wafer is performed, for example, steps A, B, E, C, and D shown in FIG. At this point, the evaluation of the SOI wafer may be terminated. On the other hand, if only the hole mobility of the SOI wafer and / or the charge density of the BOX layer is to be evaluated, step C in the flow chart shown in FIG. Steps E to G may be performed immediately after Steps A and B are omitted. In this case, V G -I D characteristic of the hole side as described above, since the measured value and measured immediately after removal of the native oxide film takes a long time to stabilize, oxidation by the second cleaning step E It is necessary to form a film.

また必要に応じて、工程Aにおいて同じ条件で作製した2枚のSOIウエーハを準備し、一方のSOIウエーハに工程B,E,C、Dを順番に行って電子移動度及び/または界面準位密度の評価を行い、またもう一方のSOIウエーハに工程B,E,F、Gを順番に行って正孔移動度及び/またはBOX層の電荷密度の評価を行っても良い。このように2枚のSOIウエーハを準備して、それぞれ別々に評価を行うことによって、ゲートの電圧のスイープが正側または負側だけで済むので、より一層短い時間でSOIウエーハの評価を行うことができるし、またSOIウエーハに加えられるストレスも低減することができる。   If necessary, two SOI wafers manufactured under the same conditions in step A are prepared, and steps B, E, C, and D are sequentially performed on one SOI wafer, and electron mobility and / or interface states are prepared. The density may be evaluated, and steps B, E, F, and G may be sequentially performed on the other SOI wafer to evaluate the hole mobility and / or the charge density of the BOX layer. Thus, by preparing two SOI wafers and evaluating each separately, the gate voltage sweeps only on the positive side or the negative side, so that the SOI wafer can be evaluated in a shorter time. In addition, the stress applied to the SOI wafer can be reduced.

さらに、本発明では、図1の工程C及びDと工程E〜Gとを入れ替えてSOIウエーハの評価を行っても良い。すなわち、SOIウエーハを準備してフッ酸洗浄処理を行った後(工程A及びB)、第二洗浄処理を行ってSOI層表面に酸化膜を形成することによりSOI層表面の電荷状態を速やかに安定させてから工程F及びGを行って正孔移動度/BOX層電荷密度の評価を行い、その後工程C及びDを行って電子移動度/界面準位密度の評価を行うこともできる。   Furthermore, in the present invention, the SOI wafer may be evaluated by replacing the processes C and D and the processes E to G in FIG. That is, after preparing an SOI wafer and performing a hydrofluoric acid cleaning process (steps A and B), a second cleaning process is performed to form an oxide film on the SOI layer surface, thereby quickly changing the charge state on the SOI layer surface. After stabilization, Steps F and G are performed to evaluate hole mobility / BOX layer charge density, and then Steps C and D are performed to evaluate electron mobility / interface state density.

つまり、本発明は、フッ酸洗浄処理後、V−I特性を測定する前に、特に正孔側のV−I特性を測定する前に第二洗浄処理を行ってSOI層表面にシリコン酸化膜を形成できれば良く、それによって、SOI層表面の電荷状態を短い時間で安定化できるため、従来のようにV−I特性の測定を行う前にSOIウエーハを10〜12時間以上保管する必要がなく、非常に効率的にSOIウエーハを評価することができる。したがって、本発明では、例えば電子側のV−I特性の測定と正孔側のV−I特性の測定のどちらを先に行っても差し支えない。 That is, the present invention after the hydrofluoric acid cleaning treatment, V G -I D characteristic before measuring, SOI layer surface, especially by performing a second cleaning process before measuring the V G -I D characteristic of the hole-side well if a silicon oxide film, thereby, it is possible to stabilize in a short time the charge state of the SOI layer surface, 10 to 12 hours an SOI wafer prior to the measurement of V G -I D characteristic as in the prior art There is no need to store the above, and the SOI wafer can be evaluated very efficiently. Therefore, in the present invention, for example, either the measurement of the V G- ID characteristic on the electron side or the measurement of the V G- ID characteristic on the hole side may be performed first.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
導電型がp型で、直径200mm、結晶方位<100>のシリコンウエーハを、支持ウエーハ及びSOI層を形成するボンドウエーハとして用いて、水素イオン剥離法でSOIウエーハを作製することにより、評価対象となるSOIウエーハを準備した(工程A)。尚、ウエーハの導電型をp型にするためのドーパントとしてボロンを用いた。また、作製したSOIウエーハのSOI層とBOX層の厚さは、それぞれ100nm、145nm程度であった。
この準備したSOIウエーハを1重量%のフッ酸を含む水溶液を用いて1分間のフッ酸洗浄処理を行った(工程B)。その後、溶存酸素を極力低減した純水にてリンスを行った後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
Example 1
By using a silicon wafer having a p-type conductivity, a diameter of 200 mm, and a crystal orientation <100> as a bond wafer for forming a support wafer and an SOI layer, an SOI wafer is manufactured by a hydrogen ion delamination method. An SOI wafer was prepared (step A). Boron was used as a dopant for making the conductivity type of the wafer p-type. Moreover, the thicknesses of the SOI layer and the BOX layer of the manufactured SOI wafer were about 100 nm and 145 nm, respectively.
The prepared SOI wafer was subjected to a hydrofluoric acid cleaning treatment for 1 minute using an aqueous solution containing 1% by weight of hydrofluoric acid (step B). Thereafter, rinsing was performed with pure water in which dissolved oxygen was reduced as much as possible, and then moisture was removed by drying the SOI wafer by blowing dry air, followed by drying.

乾燥後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして電子側のV−I特性の測定を行った(工程C)。その測定結果を図8に示す。このとき、電子側のV−I特性の測定は、ドレイン電極から一定のドレイン電圧を印加した状態でゲート電圧を変化させるとともにドレイン電流をモニタリングすることによって行うことができる。そして、この図8に示した電子側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。 After drying, it was measured V G -I D characteristic of the electron-side sets immediately SOI wafer mercury probe apparatus (Four DIMENSIONS Co. CVmap92) (Step C). The measurement results are shown in FIG. At this time, the measurement of V G -I D characteristic of the electron-side can be performed by monitoring the drain current causes the gate voltage is changed while applying a constant drain voltage from the drain electrode. Then, the measurement result of the V G -I D characteristic of the electron side shown in FIG. 8, by using the formula shown in Non-Patent Documents 1 and 2, the electron mobility and / or SOI layer of the SOI layer And the interface state density of the buried oxide film can be obtained and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、オゾン生成装置により純水中に10ppmのオゾンを溶存させた室温のオゾン水を洗浄溶液として用いてSOIウエーハに4分間の第二洗浄処理を行い、さらに純水にてリンスを行った後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。これによって、約3nmのシリコン酸化膜がSOI層表面に形成された(工程E)。その後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして正孔側のV−I特性の測定を行った(工程F)。その測定結果を図9に示す。そして、図9に示した正孔側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Subsequently, a second cleaning process was performed on the SOI wafer for 4 minutes using ozone water at room temperature in which 10 ppm of ozone was dissolved in pure water by an ozone generator, and further rinsed with pure water. Then, moisture was removed by drying the SOI wafer by blowing dry air, and the SOI wafer was dried. As a result, a silicon oxide film of about 3 nm was formed on the surface of the SOI layer (step E). Immediately thereafter, the SOI wafer was set in a mercury probe device (CVmap 92 manufactured by Four DIMENSIONS), and the V G- ID characteristics on the hole side were measured (step F). The measurement results are shown in FIG. Then, the measurement result of the V G -I D characteristic of the positive hole side shown in FIG. 9, by using the formula shown in Non-Patent Documents 1 and 2, the hole mobility and / or BOX of the SOI layer The charge density of the layer can be determined and evaluated (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

(実施例2)
実施例1と同様のSOIウエーハを準備し(工程A)、実施例1と同様の条件でフッ酸洗浄処理(工程B)から電子側のV−I特性の測定(工程C)まで行った。その結果、上記実施例1と同様の図8に示すような電子側のV−I特性を得た。そして、この図8に示した電子側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
(Example 2)
An SOI wafer similar to that in Example 1 is prepared (Step A), and the process from hydrofluoric acid cleaning treatment (Step B) to measurement of V G- ID characteristics on the electron side (Step C) is performed under the same conditions as in Example 1. It was. As a result, to obtain a V G -I D characteristic of the electron-side as shown in FIG. 8 similar to the first embodiment. Then, from the measurement results of V G -I D characteristic of the electron side shown in FIG. 8, in the same manner as in Example 1, the interface state of the buried oxide film and the electron mobility and / or SOI layer of the SOI layer The density can be determined and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、アンモニア:過酸化水素水:純水の重量比が1:1:10となる水溶液を洗浄溶液として使用し、液温を80℃に保持した洗浄溶液中でSOIウエーハに4分間の第二洗浄処理を行い、さらにそのSOIウエーハに純水にてリンスを行った後、乾燥空気を吹き付けて乾燥させた。これによって、SOI層表面に厚さが約3nmのシリコン酸化膜が形成された(工程E)。その後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして正孔側のV−I特性の測定を行った(工程F)。その結果、上記実施例1と同様の図9に示すような正孔側のV−I特性を得た。そして、この図9に示した正孔側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Subsequently, an aqueous solution in which the weight ratio of ammonia: hydrogen peroxide: pure water is 1: 1: 10 is used as the cleaning solution, and the SOI wafer is placed on the SOI wafer for 4 minutes in the cleaning solution maintained at a liquid temperature of 80 ° C. Two washing treatments were performed, and the SOI wafer was rinsed with pure water, and then dried by blowing dry air. As a result, a silicon oxide film having a thickness of about 3 nm was formed on the surface of the SOI layer (step E). Immediately thereafter, the SOI wafer was set in a mercury probe device (CVmap 92 manufactured by Four DIMENSIONS), and the V G- ID characteristics on the hole side were measured (step F). As a result, to obtain a V G -I D characteristic of the positive hole side, as shown in Figure 9 the same manner as in Example 1. Then, from the measurement results of V G -I D characteristic of the positive hole side shown in FIG. 9, in the same manner as in Example 1, seeking a charge density of hole mobility and / or BOX layer of the SOI layer It can be evaluated (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

(実施例3)
実施例1と同様のSOIウエーハを準備し(工程A)、実施例1と同様の条件でフッ酸洗浄処理(工程B)から電子側のV−I特性の測定(工程C)まで行った。その結果、上記実施例1と同様の図8に示すような電子側のV−I特性を得た。そして、この図8に示した電子側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
Example 3
An SOI wafer similar to that in Example 1 is prepared (Step A), and the process from hydrofluoric acid cleaning treatment (Step B) to measurement of V G- ID characteristics on the electron side (Step C) is performed under the same conditions as in Example 1. It was. As a result, to obtain a V G -I D characteristic of the electron-side as shown in FIG. 8 similar to the first embodiment. Then, from the measurement results of V G -I D characteristic of the electron side shown in FIG. 8, in the same manner as in Example 1, the interface state of the buried oxide film and the electron mobility and / or SOI layer of the SOI layer The density can be determined and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、過酸化水素水:純水の重量比が1:10となる水溶液(希釈した過酸化水素水)を洗浄溶液として使用し、液温を80℃に保持した洗浄溶液中でSOIウエーハに3分間の第二洗浄処理を行い、さらにそのSOIウエーハに純水にてリンスを行った後、乾燥空気を吹き付けて乾燥させた。これによって、SOI層表面に厚さが約3nmのシリコン酸化膜が形成された(工程E)。その後、すぐに正孔側のV−I特性を実施例1と同様にして測定した(工程F)。その結果、上記実施例1と同様の図9に示すような正孔側のV−I特性を得た。そして、この図9に示した正孔側のV−I特性の測定結果から、上記と同様にしてSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Subsequently, an aqueous solution (diluted hydrogen peroxide solution) in which the weight ratio of hydrogen peroxide solution: pure water is 1:10 is used as the cleaning solution, and the SOI wafer is applied to the SOI wafer in the cleaning solution maintained at a liquid temperature of 80 ° C. A second washing treatment for 3 minutes was performed, and the SOI wafer was rinsed with pure water, and then dried by blowing dry air. As a result, a silicon oxide film having a thickness of about 3 nm was formed on the surface of the SOI layer (step E). Thereafter, the V G -I D characteristic of the hole-side were measured in the same manner as in Example 1 immediately (step F). As a result, to obtain a V G -I D characteristic of the positive hole side, as shown in Figure 9 the same manner as in Example 1. Then, from the measurement results of V G -I D characteristic of the positive hole side shown in FIG. 9, to evaluate seeking charge density of the hole mobility and / or BOX layer of the SOI layer in the same manner as above (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

(実施例4)
実施例1と同様のSOIウエーハを準備し(工程A)、実施例1と同様の条件でフッ酸洗浄処理(工程B)から電子側のV−I特性の測定(工程C)まで行った。その結果、上記実施例1と同様の図8に示すような電子側のV−I特性を得た。そして、この図8に示した電子側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
Example 4
An SOI wafer similar to that in Example 1 is prepared (Step A), and the process from hydrofluoric acid cleaning treatment (Step B) to measurement of V G- ID characteristics on the electron side (Step C) is performed under the same conditions as in Example 1. It was. As a result, to obtain a V G -I D characteristic of the electron-side as shown in FIG. 8 similar to the first embodiment. Then, from the measurement results of V G -I D characteristic of the electron side shown in FIG. 8, in the same manner as in Example 1, the interface state of the buried oxide film and the electron mobility and / or SOI layer of the SOI layer The density can be determined and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、塩酸:過酸化水素水:純水の重量比が1:1:20となる水溶液を洗浄溶液として使用し、液温を80℃に保持した洗浄溶液中でSOIウエーハに4分間の第二洗浄処理を行い、さらにそのSOIウエーハに純水にてリンスを行った後、乾燥空気を吹き付けて乾燥させた。これによって、SOI層表面に厚さが約3nmのシリコン酸化膜が形成された(工程E)。その後、すぐに正孔側のV−I特性を実施例1と同様にして測定した(工程F)。その結果、上記実施例1と同様の図9に示すような正孔側のV−I特性を得た。そして、この図9に示した正孔側のV−I特性の測定結果から、上記と同様にしてSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Subsequently, an aqueous solution having a weight ratio of hydrochloric acid: hydrogen peroxide: pure water of 1: 1: 20 was used as the cleaning solution, and the SOI wafer was subjected to a 4 minute test in a cleaning solution maintained at a liquid temperature of 80 ° C. Two washing treatments were performed, and the SOI wafer was rinsed with pure water, and then dried by blowing dry air. As a result, a silicon oxide film having a thickness of about 3 nm was formed on the surface of the SOI layer (step E). Thereafter, the V G -I D characteristic of the hole-side were measured in the same manner as in Example 1 immediately (step F). As a result, to obtain a V G -I D characteristic of the positive hole side, as shown in Figure 9 the same manner as in Example 1. Then, from the measurement results of V G -I D characteristic of the positive hole side shown in FIG. 9, to evaluate seeking charge density of the hole mobility and / or BOX layer of the SOI layer in the same manner as above (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

(実施例5)
実施例1と同様のSOIウエーハを準備し(工程A)、実施例1と同様の条件でフッ酸洗浄処理(工程B)から電子側のV−I特性の測定(工程C)まで行った。その結果、上記実施例1と同様の図8に示すような電子側のV−I特性を得た。そして、この図8に示した電子側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
(Example 5)
An SOI wafer similar to that in Example 1 is prepared (Step A), and the process from hydrofluoric acid cleaning treatment (Step B) to measurement of V G- ID characteristics on the electron side (Step C) is performed under the same conditions as in Example 1. It was. As a result, to obtain a V G -I D characteristic of the electron-side as shown in FIG. 8 similar to the first embodiment. Then, from the measurement results of V G -I D characteristic of the electron side shown in FIG. 8, in the same manner as in Example 1, the interface state of the buried oxide film and the electron mobility and / or SOI layer of the SOI layer The density can be determined and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、硫酸:過酸化水素水:純水の重量比が1:1:20となる水溶液を洗浄溶液として使用し、液温を室温に保持した洗浄溶液中でSOIウエーハに4分間の第二洗浄処理を行い、さらにそのSOIウエーハに純水にてリンスを行った後、乾燥空気を吹き付けて乾燥させた。これによって、SOI層表面に厚さが約3nmのシリコン酸化膜が形成された(工程E)。その後、すぐに正孔側のV−I特性を実施例1と同様にして測定した(工程F)。その結果、上記実施例1と同様の図9に示すような正孔側のV−I特性を得た。そして、この図9に示した正孔側のV−I特性の測定結果から、上記と同様にしてSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Subsequently, an aqueous solution in which the weight ratio of sulfuric acid: hydrogen peroxide solution: pure water is 1: 1: 20 is used as the cleaning solution, and the second temperature is kept on the SOI wafer for 4 minutes in the cleaning solution kept at the liquid temperature. Washing was performed, and the SOI wafer was rinsed with pure water, and then dried by blowing dry air. As a result, a silicon oxide film having a thickness of about 3 nm was formed on the surface of the SOI layer (step E). Thereafter, the V G -I D characteristic of the hole-side were measured in the same manner as in Example 1 immediately (step F). As a result, to obtain a V G -I D characteristic of the positive hole side, as shown in Figure 9 the same manner as in Example 1. Then, from the measurement results of V G -I D characteristic of the positive hole side shown in FIG. 9, to evaluate seeking charge density of the hole mobility and / or BOX layer of the SOI layer in the same manner as above (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

(実施例6)
実施例1と同様のSOIウエーハを準備し(工程A)、実施例1と同様の条件でフッ酸洗浄処理(工程B)から電子側のV−I特性の測定(工程C)まで行った。その結果、上記実施例1と同様の図8に示すような電子側のV−I特性を得た。そして、この図8に示した電子側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
(Example 6)
An SOI wafer similar to that in Example 1 is prepared (Step A), and the process from hydrofluoric acid cleaning treatment (Step B) to measurement of V G- ID characteristics on the electron side (Step C) is performed under the same conditions as in Example 1. It was. As a result, to obtain a V G -I D characteristic of the electron-side as shown in FIG. 8 similar to the first embodiment. Then, from the measurement results of V G -I D characteristic of the electron side shown in FIG. 8, in the same manner as in Example 1, the interface state of the buried oxide film and the electron mobility and / or SOI layer of the SOI layer The density can be determined and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、純水を電気分解してOHイオンを含んだアノード水を製造して、pHを4、酸化還元電位を700mVに調整したものを洗浄溶液として使用し、液温を室温に保持した洗浄溶液中でSOIウエーハに10分間の第二洗浄処理を行い、さらにそのSOIウエーハに純水にてリンスを行った後、乾燥空気を吹き付けて乾燥させた。これによって、SOI層表面に厚さが約3nmのシリコン酸化膜が形成された(工程E)。その後、すぐに正孔側のV−I特性を実施例1と同様にして測定した(工程F)。その結果、上記実施例1と同様の図9に示すような正孔側のV−I特性を得た。そして、この図9に示した正孔側のV−I特性の測定結果から、上記と同様にしてSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Subsequently, pure water was electrolyzed to produce anodic water containing OH ions, and the pH adjusted to 4 and the redox potential adjusted to 700 mV was used as a cleaning solution, and the liquid temperature was kept at room temperature. The SOI wafer was subjected to a second cleaning treatment for 10 minutes in the cleaning solution, rinsed with pure water on the SOI wafer, and then dried by blowing dry air. As a result, a silicon oxide film having a thickness of about 3 nm was formed on the surface of the SOI layer (step E). Thereafter, the V G -I D characteristic of the hole-side were measured in the same manner as in Example 1 immediately (step F). As a result, to obtain a V G -I D characteristic of the positive hole side, as shown in Figure 9 the same manner as in Example 1. Then, from the measurement results of V G -I D characteristic of the positive hole side shown in FIG. 9, to evaluate seeking charge density of the hole mobility and / or BOX layer of the SOI layer in the same manner as above (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

(実施例7)
実施例1と同様のSOIウエーハを準備し(工程A)、実施例1と同様の条件でフッ酸洗浄処理(工程B)から電子側のV−I特性の測定(工程C)まで行った。その結果、上記実施例1と同様の図8に示すような電子側のV−I特性を得た。そして、この図8に示した電子側のV−I特性の測定結果から、上記実施例1と同様にして、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
(Example 7)
An SOI wafer similar to that in Example 1 is prepared (Step A), and the process from hydrofluoric acid cleaning treatment (Step B) to measurement of V G- ID characteristics on the electron side (Step C) is performed under the same conditions as in Example 1. It was. As a result, to obtain a V G -I D characteristic of the electron-side as shown in FIG. 8 similar to the first embodiment. Then, from the measurement results of V G -I D characteristic of the electron side shown in FIG. 8, in the same manner as in Example 1, the interface state of the buried oxide film and the electron mobility and / or SOI layer of the SOI layer The density can be determined and evaluated (step D). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、SOIウエーハに第二洗浄処理を2回に分けて行った。先ず1回目の第二洗浄処理として、アンモニア:過酸化水素水:純水の重量比が1:1:10となる水溶液を洗浄溶液として使用し、液温を80℃に保持した洗浄溶液中でSOIウエーハに2分間の洗浄処理を行い、さらに純水にてリンスを行った。次に、2回目の第二洗浄処理として、塩酸:過酸化水素水:純水の重量比が1:1:20となる水溶液を洗浄溶液として使用し、液温を80℃に保持した洗浄溶液中でSOIウエーハに2分間の洗浄処理を行い、さらに純水にてリンスを行った後、乾燥空気を吹き付けて乾燥させた。これによって、SOI層表面に厚さが約3nmのシリコン酸化膜が形成された(工程E)。   Subsequently, the second cleaning process was performed twice on the SOI wafer. First, as the second cleaning treatment for the first time, an aqueous solution in which the weight ratio of ammonia: hydrogen peroxide: pure water is 1: 1: 10 is used as the cleaning solution, and the cleaning temperature is kept at 80 ° C. The SOI wafer was washed for 2 minutes, and rinsed with pure water. Next, as the second cleaning process for the second time, an aqueous solution in which the weight ratio of hydrochloric acid: hydrogen peroxide: pure water is 1: 1: 20 is used as the cleaning solution, and the cleaning temperature is maintained at 80 ° C. The SOI wafer was washed for 2 minutes, rinsed with pure water, and then dried by blowing dry air. As a result, a silicon oxide film having a thickness of about 3 nm was formed on the surface of the SOI layer (step E).

その後、すぐに正孔側のV−I特性を実施例1と同様にして測定した(工程F)。その結果、上記実施例1と同様の図9に示すような正孔側のV−I特性を得た。そして、この図9に示した正孔側のV−I特性の測定結果から、上記と同様にしてSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。 Thereafter, the V G -I D characteristic of the hole-side were measured in the same manner as in Example 1 immediately (step F). As a result, to obtain a V G -I D characteristic of the positive hole side, as shown in Figure 9 the same manner as in Example 1. Then, from the measurement results of V G -I D characteristic of the positive hole side shown in FIG. 9, to evaluate seeking charge density of the hole mobility and / or BOX layer of the SOI layer in the same manner as above (Step G). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.

上記に示したように、実施例1〜7で行ったSOIウエーハの評価では、何れの場合でも、SOIウエーハにフッ酸洗浄処理を行ってから約4時間程度という短い時間で電子移動度、界面準位密度、正孔移動度、及びBOX層電荷密度について評価を行うことができた。   As described above, in the evaluation of the SOI wafers performed in Examples 1 to 7, in any case, the electron mobility and the interface are short in about 4 hours after the hydrofluoric acid cleaning process is performed on the SOI wafer. The level density, hole mobility, and BOX layer charge density could be evaluated.

(比較例1)
比較例1として、実施例1と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに実施例1と同様にして1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
(Comparative Example 1)
As Comparative Example 1, an SOI wafer produced under the same conditions as in Example 1 was prepared, and this SOI wafer was subjected to hydrofluoric acid cleaning treatment for 1 minute with an aqueous solution containing 1 wt% hydrofluoric acid in the same manner as in Example 1. Thereafter, rinsing was performed with pure water, and thereafter, moisture was removed by blowing dry air on the SOI wafer to dry the SOI wafer.

SOIウエーハを乾燥させた後、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、第二洗浄処理も行わずに、すぐにSOIウエーハを水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図10に示す。この図10に示した測定結果を、実施例1〜7で測定された図9の正孔側のV−I特性と比較してみると、Vに対するIが全体的に低くなっていることがわかる。これは、SOIウエーハの自然酸化膜を除去した後、SOIウエーハのSOI層表面の電荷状態を安定させずに、すぐに正孔側のV−I特性を測定したために生じたものと思われる。 After drying the SOI wafer, without measuring the V G- ID characteristics on the electron side, evaluating the electron mobility / interface state density, and without performing the second cleaning process, the SOI wafer was immediately set the mercury probe device was measured V G -I D characteristic of the hole side. The measurement results are shown in FIG. The measurement results shown in FIG. 10, when compared with V G -I D characteristic of the hole side of Figure 9 as measured in Example 1 to 7, I D for V G is lower overall You can see that Think this, after removing the natural oxide film of the SOI wafer, without stabilizing the charge state of the surface of the SOI layer of the SOI wafer, to be caused to the measured V G -I D characteristic of the hole-side immediately It is.

(比較例2)
比較例2として、実施例1と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに実施例1と同様にして1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
(Comparative Example 2)
As Comparative Example 2, an SOI wafer produced under the same conditions as in Example 1 was prepared, and this SOI wafer was subjected to hydrofluoric acid cleaning treatment for 1 minute with an aqueous solution containing 1 wt% hydrofluoric acid in the same manner as in Example 1. Thereafter, rinsing was performed with pure water, and thereafter, moisture was removed by blowing dry air on the SOI wafer to dry the SOI wafer.

次に、SOIウエーハを12時間空気中に曝露した後、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、第二洗浄処理も行わずに、水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図11に示す。そして、この図11の測定結果からSOI層の正孔移動度及びBOX層の電荷密度を求めて、その評価を行った。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、1時間程度で行うことができた。 Next, after exposing the SOI wafer during 12 hours air, measuring the V G -I D characteristic of the electron-side, without evaluation of electron mobility / interface state density, and further, without performing the second cleaning process Then, it was set in a mercury probe device, and the V G- ID characteristics on the hole side were measured. The measurement results are shown in FIG. Then, the hole mobility of the SOI layer and the charge density of the BOX layer were obtained from the measurement results of FIG. 11 and evaluated. At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be performed in about 1 hour.

また、図11に示した測定結果は、実施例1〜7で測定された正孔側のV−I特性(図9)とほぼ同じであることがわかった。しかしながら、この比較例2では、電子移動度及び界面準位密度についての評価を行ってないにも関わらず、SOIウエーハにフッ酸洗浄処理を行ってから、正孔移動度及び電荷密度を求めるまでに13時間以上かかり、上記実施例1〜7のおよそ3倍の評価時間を要した。 The measurement results shown in FIG. 11 was found to be approximately the same as the V G -I D characteristic of the hole side which is measured in Examples 1-7 (FIG. 9). However, in Comparative Example 2, the evaluation of the electron mobility and the interface state density is not performed, but after the hydrofluoric acid cleaning treatment is performed on the SOI wafer, the hole mobility and the charge density are obtained. It took 13 hours or more, and took about three times the evaluation time of Examples 1-7.

以上の結果から、SOIウエーハを評価する際に、自然酸化膜を除去したSOIウエーハに第二洗浄処理を行ってSOI層表面に新たにシリコン酸化膜を形成することにより、SOI層表面の電荷状態を短時間で安定化させることができるため、SOIウエーハの評価にかかる時間、特にフッ酸洗浄処理を行ってから正孔側のV−I特性を測定するまでにかかる時間を確実に短縮できることを確認することができた。しかも、12時間以上もウエーハを曝露する場合のようにウエーハの汚染等の外乱要因も少なく、データの信頼性も高い。 From the above results, when evaluating the SOI wafer, the SOI wafer from which the natural oxide film has been removed is subjected to a second cleaning process to form a new silicon oxide film on the SOI layer surface, thereby obtaining a charge state on the SOI layer surface. it is possible to stabilize in a short time, certainly reduce the time to time according to the evaluation of an SOI wafer, in particular after performing a hydrofluoric acid cleaning process until the measured V G -I D characteristic of the hole-side I was able to confirm that I could do it. In addition, there are few disturbance factors such as wafer contamination as in the case where the wafer is exposed for 12 hours or more, and the reliability of the data is high.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

本発明のSOIウエーハの評価方法の一例を示すフロー図である。It is a flowchart which shows an example of the evaluation method of the SOI wafer of this invention. 本発明のSOIウエーハの評価方法の別の例を示すフロー図である。It is a flowchart which shows another example of the evaluation method of SOI wafer of this invention. 水銀プローブ装置の構成概略図である。1 is a schematic configuration diagram of a mercury probe apparatus. 水銀プローブ装置の水銀電極の電極平面図である。It is an electrode top view of the mercury electrode of a mercury probe apparatus. 本発明のSOIウエーハの評価方法において測定される正孔側のV−I特性の一例を示すグラフである。An example of a V G -I D characteristic of the hole side which is measured in the evaluation method of an SOI wafer of the present invention is a graph showing. 本発明のSOIウエーハの評価方法において測定される電子側のV−I特性の一例を示すグラフである。An example of a V G -I D characteristic of the electron-side measured in the evaluation method of an SOI wafer of the present invention is a graph showing. Pseudo MOS FET法を模式的に表す模式図である。It is a schematic diagram which represents typically the Pseudo MOS FET method. 実施例1〜7で測定した電子側のV−I特性を示すグラフである。It is a graph showing the V G -I D characteristic of the electron-side measured in Example 1-7. 実施例1〜7で測定した正孔側のV−I特性を示すグラフである。It is a graph showing the V G -I D characteristic of the positive hole side measured in Example 1-7. 比較例1で測定した正孔側のV−I特性を示すグラフである。6 is a graph showing V G- ID characteristics on the hole side measured in Comparative Example 1. FIG. 比較例2で測定した正孔側のV−I特性を示すグラフである。6 is a graph showing V G- ID characteristics on the hole side measured in Comparative Example 2. FIG.

符号の説明Explanation of symbols

1…SOI層、 2…BOX層(埋め込み酸化膜)、
3…支持ウエーハ、 4…ゲート電極、 5…SOIウエーハ、
6…ソース電極、 7…ドレイン電極、
21…水銀プローブ装置、 22…真空チャック、
23…水銀プローブ、 24,25…水銀電極部、
W…SOIウエーハ。
1 ... SOI layer, 2 ... BOX layer (buried oxide film),
3 ... support wafer, 4 ... gate electrode, 5 ... SOI wafer,
6 ... Source electrode, 7 ... Drain electrode,
21 ... Mercury probe device, 22 ... Vacuum chuck,
23 ... Mercury probe, 24, 25 ... Mercury electrode,
W ... SOI wafer.

Claims (7)

水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハにシリコン酸化膜の形成が可能な洗浄溶液を用いて第二洗浄処理を行ってSOIウエーハのSOI層表面に酸化膜を形成し、その後、該酸化膜を形成したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法。   In a method of evaluating an SOI wafer using a mercury probe, at least the SOI wafer is subjected to a hydrofluoric acid cleaning treatment to remove a natural oxide film formed on the surface of the SOI wafer, and then the natural oxide film The SOI wafer from which the silicon oxide film has been removed is subjected to a second cleaning process using a cleaning solution capable of forming a silicon oxide film to form an oxide film on the SOI layer surface of the SOI wafer, and then the SOI wafer having the oxide film formed thereon is formed. An SOI wafer evaluation method, comprising: contacting a mercury probe to evaluate an SOI wafer. 前記SOI層表面に形成する酸化膜の厚さを5nm以下とすることを特徴とする請求項1に記載のSOIウエーハの評価方法。   2. The method for evaluating an SOI wafer according to claim 1, wherein the thickness of the oxide film formed on the surface of the SOI layer is 5 nm or less. 前記シリコン酸化膜の形成が可能な洗浄溶液を、オゾン水、アンモニアと過酸化水素水を含む水溶液、過酸化水素水、塩酸と過酸化水素水を含む水溶液、硫酸と過酸化水素水を含む水溶液、高い酸化還元電位を持つ高酸化性水溶液の中から選択することを特徴とする請求項1または請求項2に記載のSOIウエーハの評価方法。   The cleaning solution capable of forming the silicon oxide film includes ozone water, an aqueous solution containing ammonia and hydrogen peroxide solution, an aqueous solution containing hydrogen peroxide solution, an aqueous solution containing hydrochloric acid and hydrogen peroxide solution, and an aqueous solution containing sulfuric acid and hydrogen peroxide solution. 3. The SOI wafer evaluation method according to claim 1, wherein the method is selected from highly oxidizing aqueous solutions having a high oxidation-reduction potential. 前記高酸化性水溶液を、電解アノード水とすることを特徴とする請求項3に記載のSOIウエーハの評価方法。   4. The SOI wafer evaluation method according to claim 3, wherein the highly oxidizing aqueous solution is electrolytic anode water. 前記第二洗浄処理を行う際に、前記シリコン酸化膜の形成が可能な洗浄溶液の液温を室温以上80℃以下にすることを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの評価方法。   The liquid temperature of the cleaning solution capable of forming the silicon oxide film is set to room temperature to 80 ° C. when performing the second cleaning process. The evaluation method of SOI wafer of description. 前記酸化膜を形成したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することを特徴とする請求項1ないし請求項5のいずれか一項に記載のSOIウエーハの評価方法。 A mercury probe is brought into contact with the SOI wafer on which the oxide film is formed, and the V G- ID characteristics on the hole side are measured, whereby the hole mobility of the SOI layer and / or the charge of the buried oxide film in the SOI wafer are measured. 6. The SOI wafer evaluation method according to claim 1, wherein the density is evaluated. 前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、該SOIウエーハに前記第二洗浄処理を行うことを特徴とする請求項1ないし請求項6のいずれか一項に記載のSOIウエーハの評価方法。 After removing the natural oxide film by performing the hydrofluoric acid cleaning process, the mercury probe is brought into contact with the SOI wafer from which the natural oxide film has been removed, and the V G- ID characteristics on the electron side are measured to thereby determine the electrons in the SOI layer. 7. The mobility and / or interface state density between the SOI layer and the buried oxide film are evaluated, and thereafter, the second cleaning process is performed on the SOI wafer. The evaluation method of SOI wafer as described in 1 above.
JP2004187460A 2004-06-25 2004-06-25 Evaluation method of SOI wafer Active JP4419712B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004187460A JP4419712B2 (en) 2004-06-25 2004-06-25 Evaluation method of SOI wafer
PCT/JP2005/009922 WO2006001156A1 (en) 2004-06-25 2005-05-31 Method for evaluating soi wafer
US11/629,128 US20080054920A1 (en) 2004-06-25 2005-05-31 Method For Evaluating Soi Wafer
EP05745964A EP1768173A1 (en) 2004-06-25 2005-05-31 Method for evaluating soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187460A JP4419712B2 (en) 2004-06-25 2004-06-25 Evaluation method of SOI wafer

Publications (2)

Publication Number Publication Date
JP2006013102A true JP2006013102A (en) 2006-01-12
JP4419712B2 JP4419712B2 (en) 2010-02-24

Family

ID=35779976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187460A Active JP4419712B2 (en) 2004-06-25 2004-06-25 Evaluation method of SOI wafer

Country Status (1)

Country Link
JP (1) JP4419712B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042942A (en) * 2005-08-04 2007-02-15 Sumco Corp Quality evaluation method and manufacturing method of silicon wafer
JP2007220946A (en) * 2006-02-17 2007-08-30 Shin Etsu Handotai Co Ltd Evaluation method of soi wafer
JP2010165832A (en) * 2009-01-15 2010-07-29 Shin Etsu Handotai Co Ltd Method of measuring conductivity type and resistivity of semiconductor silicon substrate and method of manufacturing the semiconductor silicon substrate
JP2017219409A (en) * 2016-06-07 2017-12-14 信越半導体株式会社 Surface defect inspection method of semiconductor silicon wafer
WO2019087517A1 (en) * 2017-11-06 2019-05-09 信越半導体株式会社 Method for manufacturing soi wafer having thin-film soi layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042942A (en) * 2005-08-04 2007-02-15 Sumco Corp Quality evaluation method and manufacturing method of silicon wafer
JP2007220946A (en) * 2006-02-17 2007-08-30 Shin Etsu Handotai Co Ltd Evaluation method of soi wafer
JP4640204B2 (en) * 2006-02-17 2011-03-02 信越半導体株式会社 Evaluation method of SOI wafer
JP2010165832A (en) * 2009-01-15 2010-07-29 Shin Etsu Handotai Co Ltd Method of measuring conductivity type and resistivity of semiconductor silicon substrate and method of manufacturing the semiconductor silicon substrate
JP2017219409A (en) * 2016-06-07 2017-12-14 信越半導体株式会社 Surface defect inspection method of semiconductor silicon wafer
WO2019087517A1 (en) * 2017-11-06 2019-05-09 信越半導体株式会社 Method for manufacturing soi wafer having thin-film soi layer

Also Published As

Publication number Publication date
JP4419712B2 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
JP5315596B2 (en) Manufacturing method of bonded SOI wafer
US20100022038A1 (en) Method for evaluating semiconductor wafer
JP3679216B2 (en) Semiconductor substrate cleaning liquid and cleaning method using the same
JP4419712B2 (en) Evaluation method of SOI wafer
US7981754B2 (en) Manufacturing method of bonded SOI substrate and manufacturing method of semiconductor device
JP5338326B2 (en) Method for measuring conductivity type and resistivity of silicon single crystal wafer, and method for manufacturing silicon single crystal wafer
KR102299150B1 (en) Semiconductor-wafer cleaning tank and method for manufacturing bonded wafer
US20080054920A1 (en) Method For Evaluating Soi Wafer
JP5003322B2 (en) SOI wafer evaluation method
JP4379597B2 (en) Evaluation method of SOI wafer
JP4640204B2 (en) Evaluation method of SOI wafer
JP4419710B2 (en) Evaluation method of SOI wafer
JP4419711B2 (en) Evaluation method of SOI wafer
JP4930229B2 (en) SOI wafer evaluation method
JP2002299641A (en) Method for fabricating semiconductor device
JP5003288B2 (en) Silicon wafer evaluation method and silicon wafer manufacturing method
JP2007042942A (en) Quality evaluation method and manufacturing method of silicon wafer
JP5630527B2 (en) Manufacturing method of bonded SOI wafer
US7525327B2 (en) Apparatus for evaluating semiconductor wafer
JP2004335695A (en) Method for manufacturing thin film soi wafer, and method for evaluating defect thereof
JPH04326518A (en) Cleaning method of semiconductor device
JP2005333072A (en) Evaluation method of semiconductor substrate
JP2003100831A (en) Method for evaluating silicon wafer
JP2021174927A (en) Specific resistance measurement method for base wafer of bonded soi wafer
JP2004119553A (en) Method for evaluating soi wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4419712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250