JP2006005243A - Solid electrolytic capacitor and manufacturing method thereof - Google Patents

Solid electrolytic capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP2006005243A
JP2006005243A JP2004181499A JP2004181499A JP2006005243A JP 2006005243 A JP2006005243 A JP 2006005243A JP 2004181499 A JP2004181499 A JP 2004181499A JP 2004181499 A JP2004181499 A JP 2004181499A JP 2006005243 A JP2006005243 A JP 2006005243A
Authority
JP
Japan
Prior art keywords
electrolytic capacitor
solid electrolytic
hole
insulating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004181499A
Other languages
Japanese (ja)
Inventor
Hideaki Sakaguchi
秀明 坂口
Mitsuhiro Aizawa
光浩 相澤
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004181499A priority Critical patent/JP2006005243A/en
Publication of JP2006005243A publication Critical patent/JP2006005243A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin-type solid electrolytic capacitor that can be incorporated into a wiring board and can be arranged near a semiconductor chip, such as a CPU, mounted onto the wiring board, and to provide a method for manufacturing the solid electrolytic capacitor. <P>SOLUTION: In the solid electrolytic capacitor 40: there are first and second electrodes 38, 25 of the capacitor on one surface and the other, respectively, of an insulating body 10 formed by two insulating members 11, 21 connected by anode junction; a dielectric layer 15a' is positioned inside the body; and a solid electrolyte 31a and a conductive member 15 are positioned in the region of the body between the dielectric layer 15a' and the first electrode 38 and in the region of the body between the dielectric layer 15a' and the second electrode 25, respectively. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体チップを搭載する配線基板あるいは半導体パッケージに内蔵できる薄型の固体電解キャパシタとその製造方法に関する。   The present invention relates to a thin solid electrolytic capacitor that can be built in a wiring board or a semiconductor package on which a semiconductor chip is mounted, and a method for manufacturing the same.

CPU等の半導体チップを搭載する配線基板あるいは半導体パッケージには、半導体チップに供給する電源電圧の変動を抑えるためのキャパシタ(デカップリングキャパシタ)が搭載される。例えば、現在市販されているCPUのパッケージには、セラミックチップキャパシタが外付けされている。   A capacitor (decoupling capacitor) for suppressing fluctuations in power supply voltage supplied to the semiconductor chip is mounted on a wiring board or semiconductor package on which a semiconductor chip such as a CPU is mounted. For example, a ceramic chip capacitor is externally attached to a currently available CPU package.

近年は、CPUの動作周波数の高周波化が進んでいるため、より大容量のキャパシタを、よりCPUの近傍に設けることが求められている。キャパシタをCPUに近づけて配置すると、CPUとキャパシタとを接続する配線のインダクタンスを減少させることができ、配線の電気的特性が向上する。よって、大容量のキャパシタをCPUに近づけて配置することにより、電源電圧の変動を好適に抑えることができる。そこで、キャパシタをCPUの近くに設けるため、配線基板(半導体パッケージ)内部にキャパシタを設けることが考えられている。   In recent years, since the operating frequency of the CPU has been increased, it is required to provide a capacitor with a larger capacity in the vicinity of the CPU. When the capacitor is arranged close to the CPU, the inductance of the wiring connecting the CPU and the capacitor can be reduced, and the electrical characteristics of the wiring are improved. Therefore, by arranging a large-capacity capacitor close to the CPU, fluctuations in the power supply voltage can be suitably suppressed. Therefore, in order to provide the capacitor near the CPU, it is considered to provide the capacitor inside the wiring board (semiconductor package).

例えば、特許文献1、特許文献2には、高容量化が可能な固体電解キャパシタを配線基板内に作り込み、絶縁層内に内蔵した配線基板が開示されている。しかし、固体電解キャパシタを配線基板内に作り込むのは、そのための工程が複雑であり、実際に製品化することは困難である。   For example, Patent Document 1 and Patent Document 2 disclose a wiring board in which a solid electrolytic capacitor capable of increasing capacity is formed in a wiring board and built in an insulating layer. However, manufacturing a solid electrolytic capacitor in a wiring board is complicated in its process, and it is difficult to actually produce it.

特許文献3には、配線基板とは別に形成した単独の電子部品としてのキャパシタを配線基板内に内蔵させることが開示されている。この場合には、キャパシタは、導電性接着ペースト又は導電性接着シートを用いて形成された導電層を介して、基板内部の配線層に接続される。この技術により、電子部品としての固体電解キャパシタを配線基板内に内蔵すれば、工程が複雑で実際に製品化するのが困難であるという、固体電解キャパシタを配線基板内に作り込む上述の技術の難点を克服できると考えられる。   Patent Document 3 discloses that a capacitor as a single electronic component formed separately from a wiring board is built in the wiring board. In this case, the capacitor is connected to the wiring layer inside the substrate through a conductive layer formed using a conductive adhesive paste or a conductive adhesive sheet. With this technology, if a solid electrolytic capacitor as an electronic component is built in a wiring board, the process is complicated and it is difficult to actually produce the product. The difficulty can be overcome.

従来の電子部品としての固体電解キャパシタは容量が大きく、実績もあるが、電子部品としてのこれまでの固体電解キャパシタは、例えば特許文献4〜6に記載されたように、キャパシタ素子にリードを取り付け、そしてキャパシタ素子の全体を樹脂封止して製作されるため外形が大きく、厚くなってしまう。そのため、これまでの固体電解キャパシタを薄く形成される配線基板の絶縁層内に内蔵することは難しい。   Conventional solid electrolytic capacitors as electronic components have a large capacity and a proven record. However, conventional solid electrolytic capacitors as electronic components have a lead attached to the capacitor element as described in Patent Documents 4 to 6, for example. Since the entire capacitor element is manufactured by resin sealing, the outer shape becomes large and thick. For this reason, it is difficult to incorporate the conventional solid electrolytic capacitor in the insulating layer of the wiring board to be thinly formed.

特開2002−246272号公報JP 2002-246272 A 特開2002−260960号公報JP 2002-260960 A 特開2001−274034号公報JP 2001-274034 A 特開平6−310387号公報JP-A-6-310387 特開平7−226336号公報JP-A-7-226336 特開平11−288848号公報Japanese Patent Laid-Open No. 11-288848

上述の従来技術の問題を解決して、配線基板に内蔵でき、配線基板に搭載されるCPU等の半導体チップの近くに配置することが可能な薄型の固体電解キャパシタとその製造方法を提供することが、本発明の目的である。   To solve the above-mentioned problems of the prior art, and to provide a thin solid electrolytic capacitor that can be built in a wiring board and can be disposed near a semiconductor chip such as a CPU mounted on the wiring board, and a method for manufacturing the same. Is the object of the present invention.

本発明の固体電解キャパシタは、陽極接合で接続した二つの絶縁性部材で形成された絶縁性の本体の片面にキャパシタの第一の電極、他面に第二の電極を有し、誘電体層が本体内部に位置していて、誘電体層と第一の電極との間の本体の領域内に固体電解質、誘電体層と第二の電極との間の本体の領域内に導電性部材がそれぞれ位置していることを特徴とする。   The solid electrolytic capacitor of the present invention has a first electrode of a capacitor on one surface of an insulating main body formed by two insulating members connected by anodic bonding, and a second electrode on the other surface, and a dielectric layer Is located within the body, a solid electrolyte in the region of the body between the dielectric layer and the first electrode, and a conductive member in the region of the body between the dielectric layer and the second electrode. It is characterized by being located respectively.

陽極接合で接続される二つの絶縁性部材は、例えば、表面に絶縁処理を施したシリコン製でよく、この場合の二つのシリコン製絶縁部材は間に配置したガラス層を利用して陽極接合される。あるいは、絶縁性部材の一方は表面に絶縁処理を施したシリコン製、他方はガラス製でもよく、この場合は双方の絶縁性部材は直接陽極接合される。   The two insulating members connected by anodic bonding may be made of, for example, silicon whose surface is insulated, and in this case, the two silicon insulating members are anodic bonded using a glass layer disposed between them. The Alternatively, one of the insulating members may be made of silicon whose surface is insulated, and the other may be made of glass. In this case, both insulating members are directly anodically bonded.

好ましくは、導電性部材の材料はアルミニウムである。やはり好ましくは、誘電体層はアルミニウムの導電性部材の陽極酸化により形成される。   Preferably, the material of the conductive member is aluminum. Again preferably, the dielectric layer is formed by anodic oxidation of an aluminum conductive member.

前記固体電解質は、例えば、導電性高分子、無機固体電解質、TCNQ錯体、あるいは導電性高分子と無機固体電解質との組み合わせでよい。好ましくは、導電性高分子はポリピロール、ポリチオフェン又はポリアニリンである。好ましくは、無機固体電解質はMnO2である。 The solid electrolyte may be, for example, a conductive polymer, an inorganic solid electrolyte, a TCNQ complex, or a combination of a conductive polymer and an inorganic solid electrolyte. Preferably, the conductive polymer is polypyrrole, polythiophene or polyaniline. Preferably, the inorganic solid electrolyte is MnO 2.

本発明の固体電解キャパシタは、
第一の絶縁性部材に貫通孔と絶縁性部材の片面で貫通孔の開口部を取り囲む凹部とを形成すること、
第二の絶縁性部材の第一の絶縁性部材における孔に対応する位置に、一方の開口部の周囲にアルミニウム膜を備えた貫通孔を形成すること、
第一の絶縁性部材の凹部内の貫通孔の開口部にアルミニウム材料を配置すること、
第二の絶縁性部材を、その貫通孔の一方の開口部の周囲のアルミニウム膜が上記アルミニウム材料と接触するように、第一の絶縁性部材に重ねて、当該アルミニウム膜と当該アルミニウム材料とを接合させること、
高温でプレスしながら第一及び第二の絶縁性部材を陽極接合して、その際に上記アルミニウム材料で第一の絶縁性部材の凹部を埋め、且つ第一及び第二の絶縁性部材のうちの一方のものの貫通孔を完全に又は部分的に埋めるとともに他方のものの貫通孔を部分的に埋めるようにそれぞれの貫通孔にアルミニウム材料を充填して導電性部材を形成すること、
上記一方の絶縁性部材の表面に上記導電性部材に接続する電極を形成すること、
上記他方の絶縁性部材の貫通孔を部分的に埋めて当該貫通孔内に表面が露出している導電性部材を陽極酸化して、その表面に誘電体層(上記の第二の電極に相当する)を形成すること、
上記貫通孔内の誘電体層の表面に固体電解質を形成すること、
上記他方の絶縁性部材の表面に上記固体電解質に接続する電極(上記の第一の電極に相当する)を形成すること、
を含む方法により製造することができる。
The solid electrolytic capacitor of the present invention is
Forming a through hole and a recess surrounding the opening of the through hole on one side of the insulating member in the first insulating member;
Forming a through hole provided with an aluminum film around one opening at a position corresponding to the hole in the first insulating member of the second insulating member;
Disposing an aluminum material in the opening of the through hole in the recess of the first insulating member;
The second insulating member is overlaid on the first insulating member so that the aluminum film around one opening of the through hole is in contact with the aluminum material, and the aluminum film and the aluminum material are Joining,
The first and second insulating members are anodically bonded while being pressed at a high temperature, and at that time, the concave portions of the first insulating member are filled with the aluminum material, and among the first and second insulating members Filling each through hole with an aluminum material so as to completely or partially fill the through hole of one of the two and partially fill the through hole of the other, to form a conductive member,
Forming an electrode connected to the conductive member on the surface of the one insulating member;
A conductive member whose surface is exposed in the through hole by partially filling the through hole of the other insulating member is anodized, and a dielectric layer (corresponding to the second electrode described above) is formed on the surface. Forming),
Forming a solid electrolyte on the surface of the dielectric layer in the through hole,
Forming an electrode (corresponding to the first electrode) connected to the solid electrolyte on the surface of the other insulating member;
It can manufacture by the method containing.

第一の絶縁性部材の凹部内の貫通孔の開口部に配置する前記アルミニウム材料は、ボール状であるのが好ましい。   The aluminum material disposed in the opening of the through hole in the recess of the first insulating member is preferably ball-shaped.

本発明によれば、従来の単独の電子部品としての固体電解キャパシタに比べて薄型の、単独電子部品としての個体電解キャパシタの利用が可能になる。本発明による固体電解キャパシタは、薄型であるという特性から、CPU等の半導体チップを搭載する配線基板(半導体パッケージ)に容易に内蔵することができる。従って、本発明の固体電解キャパシタは、動作周波数の高周波化が進むCPUの近くに配置して、CPUにつながる配線インダクタンスを低下させ、電源電圧の変動を抑制するのに効果的に使用することができる。また、本発明による固体電解キャパシタを使用すれば、等価直列インダクタンスの小さい配線回路を構成することも可能になる。   According to the present invention, it is possible to use a solid electrolytic capacitor as a single electronic component that is thinner than a conventional solid electrolytic capacitor as a single electronic component. The solid electrolytic capacitor according to the present invention can be easily built in a wiring board (semiconductor package) on which a semiconductor chip such as a CPU is mounted because of its thinness. Therefore, the solid electrolytic capacitor of the present invention is disposed near the CPU whose operating frequency is increasing, and can be effectively used to reduce the wiring inductance connected to the CPU and suppress the fluctuation of the power supply voltage. it can. If the solid electrolytic capacitor according to the present invention is used, a wiring circuit having a small equivalent series inductance can be configured.

図面を参照して本発明を説明する。言うまでもなく、以下の説明は一例であって、本発明はそれに限定されるものではない。   The present invention will be described with reference to the drawings. Needless to say, the following description is an example, and the present invention is not limited thereto.

絶縁性本体の一方の部材である下部部品を作製するため、ホトレジストパターンをマスクとして使用する誘導結合プラズマ反応性イオンエッチング(ICP−RIE)により、シリコン基板(3mm×3mm、厚さ0.3mm)に開口径0.2mm、ピッチ1mmの孔を1列に2個ずつ2列開けて、計4個形成する。このときのエッチング条件は、2500W、15Paで、エッチングガスとしてSF6を使用する。その後、レジストパターンを除去し、別のレジストパターンを形成して、上述の孔の形成時と同じ条件のICP−RIEで各孔の周囲に凹部(開口径0.28mm、深さ0.1mm)を形成する。こうして孔と凹部を形成したシリコン基板を図1(a)に示す。この図において、シリコン基板は符号11で表され、孔は12、その周囲の凹部は13で表されている。 Silicon substrate (3 mm x 3 mm, thickness 0.3 mm) by inductively coupled plasma reactive ion etching (ICP-RIE) using a photoresist pattern as a mask to produce the lower part that is one member of the insulating body Two holes with an opening diameter of 0.2 mm and a pitch of 1 mm are formed in two rows in a row to form a total of four holes. The etching conditions at this time are 2500 W and 15 Pa, and SF 6 is used as an etching gas. Thereafter, the resist pattern is removed, another resist pattern is formed, and a concave portion (opening diameter 0.28 mm, depth 0.1 mm) is formed around each hole by ICP-RIE under the same conditions as those for forming the hole described above. Form. FIG. 1A shows a silicon substrate in which holes and recesses are thus formed. In this figure, the silicon substrate is represented by reference numeral 11, the hole is represented by 12, and the surrounding recess is represented by 13.

レジストパターン(図示せず)を除去後、シリコン基板11を1000℃で8時間程度処理して、図1(b)に示したように全面に絶縁膜としての熱酸化膜(SiO2膜)11aを形成する。この熱酸化膜11aは、これからの説明で参照する図1(c)以下では簡単にするため示されていない。 After removing the resist pattern (not shown), the silicon substrate 11 is processed at 1000 ° C. for about 8 hours, and a thermal oxide film (SiO 2 film) 11a as an insulating film is formed on the entire surface as shown in FIG. 1B. Form. The thermal oxide film 11a is not shown for simplicity in FIG. 1C and the subsequent drawings to be referred to in the following description.

図1(c)に示したように、シリコン基板11の凹部13を形成した方の面に、Na添加の低アルカリホウケイ酸ガラスの厚さ1μmの層14をスパッタリング(0.3〜1Pa、100〜500W、Ar雰囲気)により形成する。次いで、凹部13内の孔12の部分に直径0.25μmのAlボール15(図1(d))を配置する。   As shown in FIG. 1C, a layer 14 having a thickness of 1 μm made of Na-added low alkali borosilicate glass is sputtered (0.3 to 1 Pa, 100) on the surface of the silicon substrate 11 where the recess 13 is formed. (˜500 W, Ar atmosphere). Next, an Al ball 15 (FIG. 1D) having a diameter of 0.25 μm is disposed in the hole 12 in the recess 13.

続いて、上部部品の作製のため、下部部品の作製時と同様のICP−RIEにより、図1(e)に示したようにシリコン基板21(3mm×3mm、厚さ0.1mm)に開口径0.15mm、ピッチ1mmの孔22を計4個、下部部品の孔12の位置に対応する箇所に形成する。このときのエッチング条件は、2500W、15Paで、エッチングガスとしてSF6を使用する。レジストパターン(図示せず)を除去後、シリコン基板21を1000℃で8時間程度処理して、図1(f)に示したように全面に絶縁膜としての熱酸化膜(SiO2膜)21aを形成する。この熱酸化膜21aは、これからの説明で参照する図1(g)以下では簡単にするため示されていない。 Subsequently, in order to fabricate the upper part, an opening diameter is formed on the silicon substrate 21 (3 mm × 3 mm, thickness 0.1 mm) as shown in FIG. A total of four holes 22 of 0.15 mm and a pitch of 1 mm are formed at locations corresponding to the positions of the holes 12 of the lower part. The etching conditions at this time are 2500 W and 15 Pa, and SF 6 is used as an etching gas. After removing the resist pattern (not shown), the silicon substrate 21 is processed at 1000 ° C. for about 8 hours, and a thermal oxide film (SiO 2 film) 21a as an insulating film is formed on the entire surface as shown in FIG. 1 (f). Form. This thermal oxide film 21a is not shown for simplicity in FIG. 1 (g) and thereafter, which will be referred to in the following description.

次に、シリコン基板21の片面にスパッタリング(0.3〜1Pa、100〜500W、Ar雰囲気)により厚さ1μmのAl膜を形成し、ホトリソグラフィーの手法で、孔22の周囲だけにAl膜24(図1(g))を残す。このときのAl膜のエッチングにはスタンフォードエッチング液(リン酸、酢酸、硝酸を含有する水溶液)を使用する。その後、エッチングのマスクに使用したレジストパターン(図示せず)を除去する。   Next, an Al film having a thickness of 1 μm is formed on one surface of the silicon substrate 21 by sputtering (0.3 to 1 Pa, 100 to 500 W, Ar atmosphere), and the Al film 24 is formed only around the hole 22 by photolithography. (FIG. 1 (g)) is left. At this time, a Stanford etching solution (an aqueous solution containing phosphoric acid, acetic acid, and nitric acid) is used for etching the Al film. Thereafter, the resist pattern (not shown) used for the etching mask is removed.

図1(h)に示したように、下部部品の基板11の孔12と上部部品の基板21の孔22の位置を合わせて基板11の上に基板21を重ね、下部部品のAlボール15と上部部品のパターニングしたAl膜24とを接触させ、そしてステージ温度を室温とし、50〜400gの加重のもとに超音波発振時間10〜80msecの条件で超音波接続処理を行って、下部部品のAlボール15を上部部品のAl膜24を介してシリコン基板21に接合する。   As shown in FIG. 1 (h), the holes 21 of the lower component substrate 11 and the holes 22 of the upper component substrate 21 are aligned, and the substrate 21 is overlaid on the substrate 11, and the lower component Al balls 15 and The upper part of the patterned Al film 24 is brought into contact, and the stage temperature is set to room temperature, and ultrasonic connection processing is performed under a condition of ultrasonic oscillation time of 10 to 80 msec under a load of 50 to 400 g. The Al ball 15 is bonded to the silicon substrate 21 through the Al film 24 of the upper part.

続いて、下部部品のシリコン基板11を陰極、上部部品のシリコン基板21を陽極として、1kgの加重のもとにプレスしながら250℃、20〜200Vの条件で陽極接合処理を行い、図1(i)に示したように下部部品のシリコン基板11をその上のガラス層14を介して上部部品のシリコン基板21に接合する。Alボール15、はこのときのプレスで下部部品の孔12の一部と凹部13(図1(h))を充填し、且つ上部部品の孔22(図1(h))を充填して、図1(i)に15aで示された導通部材15a(Alボール15とAl膜24が合体したもの)を形成する。   Subsequently, the lower part silicon substrate 11 is used as a cathode and the upper part silicon substrate 21 is used as an anode, and an anodic bonding process is performed under conditions of 250 ° C. and 20 to 200 V while being pressed under a load of 1 kg. As shown in i), the lower component silicon substrate 11 is bonded to the upper component silicon substrate 21 through the glass layer 14 thereon. The Al ball 15 is filled with a part of the hole 12 of the lower part and the recess 13 (FIG. 1 (h)) by the press at this time, and filled with the hole 22 (FIG. 1 (h)) of the upper part, A conductive member 15a (a combination of the Al ball 15 and the Al film 24) indicated by 15a in FIG. 1 (i) is formed.

上部部品の基板21の上に、0.3〜1Pa、100〜500W、Ar雰囲気でのスパッタリングによりTi膜(厚さ0.01μm)とその上のCu膜(厚さ0.2μm)により構成されるTi/Cuスパッタ層25を形成する(図1(j))。   It is composed of a Ti film (thickness 0.01 μm) and a Cu film (thickness 0.2 μm) on the upper component substrate 21 by sputtering in an atmosphere of 0.3 to 1 Pa, 100 to 500 W, Ar. A Ti / Cu sputtered layer 25 is formed (FIG. 1 (j)).

次に、下部部品の孔12内のAl材料の導通部材15aがステンレス鋼製の容器(図示せず)内のアジピン酸アンモニウム水溶液(陽極酸化処理液)に浸るようにし、そして上部部品側のTi/Cu層25を直流電源の正極に接続し、ステンレス鋼の容器を負極に接続して10〜80Vの電圧を印加して、Al材料の導通部材15aの表面に陽極酸化膜(Al25膜)の誘電体層15a’(図1(k))を形成する。こうして、上部部品と下部部品を接合した中間製品27(図1(k))が得られる。 Next, the Al material conducting member 15a in the hole 12 of the lower part is immersed in an aqueous solution of an ammonium adipate (anodizing solution) in a stainless steel container (not shown), and Ti on the upper part side is made. / Cu layer 25 is connected to the positive electrode of the DC power source, a stainless steel container is connected to the negative electrode, and a voltage of 10 to 80 V is applied, and an anodic oxide film (Al 2 O 5 is formed on the surface of the conductive member 15a made of Al material. A dielectric layer 15a ′ (FIG. 1 (k)) of the film is formed. In this way, an intermediate product 27 (FIG. 1 (k)) obtained by joining the upper part and the lower part is obtained.

中間製品27の下部部品の孔12が開口する面だけが露出するようにマスキング処理を施し、露出面及び孔12の内部をエタノールに無水塩化第二鉄を添加した溶液と接触させてそこに酸化剤を定着させ、そしてピロールモノマーとドーパント(過塩素酸イオン又は四フッ化ホウ酸イオン)を含む溶液と接触させて化学重合により厚さ10μmのポリピロールの化学重合膜(図示せず)を形成する。続いて、この化学重合膜を形成した中間製品を、ピロールモノマーとドーパント(過塩素酸イオン又は四フッ化ホウ酸イオン)を含むアセトニトリルの溶液中に浸漬して、化学重合膜を陽極とし、溶液中のステンレス鋼の板を陰極とする電解重合を行い、厚さ20μmのポリピロールの電解重合膜(図示せず)を形成する。こうして、図1(l)に示したように露出面を覆い孔12(図1(k))を充填する固体電解質層31を得る。   Masking is performed so that only the surface of the lower part of the intermediate product 27 where the hole 12 is exposed is exposed, and the exposed surface and the inside of the hole 12 are brought into contact with a solution obtained by adding anhydrous ferric chloride to ethanol and oxidized there. The agent is fixed and brought into contact with a solution containing pyrrole monomer and a dopant (perchlorate ion or tetrafluoroborate ion) to form a chemical polymerization film (not shown) of polypyrrole having a thickness of 10 μm by chemical polymerization. . Subsequently, the intermediate product on which this chemically polymerized film is formed is immersed in a solution of acetonitrile containing a pyrrole monomer and a dopant (perchlorate ion or tetrafluoroborate ion). Electropolymerization is performed using the stainless steel plate inside as a cathode to form a polypyrrole electrolytic polymerization film (not shown) having a thickness of 20 μm. In this way, as shown in FIG. 1L, the solid electrolyte layer 31 that covers the exposed surface and fills the hole 12 (FIG. 1K) is obtained.

中間製品27上の固体電解質層31を研磨により除去して、孔12内の固体電解質31a(図1(m))のみを残す。次いで、図1(n)に示したように、固体電解質層を除去した面にその周囲を除いてカーボンペーストを印刷して150℃で30分間硬化させて、厚さ5〜10μmのカーボンペースト層33を形成する。更にその上に、Agペーストを印刷して180℃で60分間硬化させ、厚さ5〜50μmのAgペースト層34を形成する。続いて、カーボンペースト層33とAgペースト層34の外側に、封止及び接着用のエポキシ樹脂層36を印刷し、このエポキシ樹脂層36とAgペースト層34を覆うCu箔38(厚さ0.1mm)を貼り付ける。こうして、本発明の固体電解キャパシタ40が得られる。   The solid electrolyte layer 31 on the intermediate product 27 is removed by polishing, leaving only the solid electrolyte 31a (FIG. 1 (m)) in the hole 12. Next, as shown in FIG. 1 (n), a carbon paste is printed on the surface from which the solid electrolyte layer has been removed, except for the periphery thereof, and cured at 150 ° C. for 30 minutes, and a carbon paste layer having a thickness of 5 to 10 μm. 33 is formed. Further thereon, an Ag paste is printed and cured at 180 ° C. for 60 minutes to form an Ag paste layer 34 having a thickness of 5 to 50 μm. Subsequently, an epoxy resin layer 36 for sealing and adhesion is printed on the outside of the carbon paste layer 33 and the Ag paste layer 34, and a Cu foil 38 (thickness 0. 0) covering the epoxy resin layer 36 and the Ag paste layer 34 is printed. 1 mm). Thus, the solid electrolytic capacitor 40 of the present invention is obtained.

本発明の固体電解キャパシタ40は、図1(n)に示したように、絶縁性の本体10(全面に熱酸化膜を形成する絶縁処理を施すことにより絶縁性にされ、且つガラス層14を利用する陽極接合により一体化されたシリコン基板11、21から構成されている)の内部に、誘電体層15a’を有し、この誘電体層15a’は固体電解質31aを介して本体10の片側のCu箔38の一方の電極に接続し、また導電部材15aを介して本体10のもう一方の側の、Ti膜とその上に形成したCu膜から構成されるTi/Cu層25のもう一方の電極に接続している。これらの電極の少なくとも一方(例えばTi/Cu層25の上部電極)をパターニングしてもよい。図1(o)に、パターニングした上部電極25aを備えた固体電解キャパシタ40aを示す。   As shown in FIG. 1 (n), the solid electrolytic capacitor 40 of the present invention is made insulative by applying an insulating body 10 (insulating treatment for forming a thermal oxide film on the entire surface), and the glass layer 14 is formed. It has a dielectric layer 15a ′ inside the silicon substrate 11 and 21 integrated by anodic bonding to be used, and this dielectric layer 15a ′ is disposed on one side of the main body 10 via the solid electrolyte 31a. The other side of the Ti / Cu layer 25 composed of the Ti film and the Cu film formed on the other side of the main body 10 through the conductive member 15a. It is connected to the electrode. At least one of these electrodes (for example, the upper electrode of the Ti / Cu layer 25) may be patterned. FIG. 1 (o) shows a solid electrolytic capacitor 40a having a patterned upper electrode 25a.

次に、本発明の固体電解キャパシタのもう一つの例を説明する。この例の固体電解キャパシタは、表面に絶縁処理を施した2つのシリコン基板の一方をガラス基板(Na添加の低アルカリホウケイ酸ガラスの基板)に替えることを除いて、先に説明した例のキャパシタと同様である。   Next, another example of the solid electrolytic capacitor of the present invention will be described. The solid electrolytic capacitor of this example is the same as that of the example described above except that one of two silicon substrates whose surfaces are insulated is replaced with a glass substrate (a substrate of low-alkali borosilicate glass added with Na). It is the same.

具体的に説明すると、この例の場合には、図2(a)に示したように、先の例のシリコン基板11(図1(a))と同じ寸法(3mm×3mm、厚さ0.3mm)のガラス基板51を用意し、その片面に形成したホトレジストパターンをマスクに使用する2段階のサンドブラスト処理(粒子径が#600〜#2500の研摩材を圧力0.5〜2MPaでガラス基板に吹き付ける)により、孔52(開口径0.2mm)と凹部53(開口径0.28mm、深さ0.1mm)を形成する。続いて、図2(b)に示したように、ガラス基板51の凹部53内の孔52の部分に、先の例で使用したのと同じ直径0.25mmのAlボール15を配置して、固体電解キャパシタの下部部品を作製する。   More specifically, in the case of this example, as shown in FIG. 2A, the same dimensions (3 mm × 3 mm, thickness 0. 0) as the silicon substrate 11 of the previous example (FIG. 1A). 3 mm) glass substrate 51 is prepared, and a two-step sandblasting process using a photoresist pattern formed on one side as a mask (abrasives having a particle size of # 600 to # 2500 at a pressure of 0.5 to 2 MPa on a glass substrate) A hole 52 (opening diameter 0.2 mm) and a recess 53 (opening diameter 0.28 mm, depth 0.1 mm) are formed by spraying. Subsequently, as shown in FIG. 2B, the Al ball 15 having the same diameter of 0.25 mm as that used in the previous example is disposed in the hole 52 in the concave portion 53 of the glass substrate 51. The lower part of the solid electrolytic capacitor is produced.

ガラス基板51は、それ自体が絶縁性のため、先の例で使用したシリコン基板のようにその全面に酸化膜を形成するといった絶縁処理を行わずに、固体電解キャパシタの製造に使用することができる。また、ガラス基板51は、ここで説明する例の上部部品で使用するシリコン基板(このシリコン基板には、先の例で説明した上部部品のシリコン基板と同じように表面に絶縁処理が施される)に直接溶接接合することができる。   Since the glass substrate 51 itself is insulative, the glass substrate 51 can be used for manufacturing a solid electrolytic capacitor without performing an insulating process such as forming an oxide film on the entire surface thereof like the silicon substrate used in the previous example. it can. Further, the glass substrate 51 is a silicon substrate used in the upper part of the example described here (this silicon substrate is subjected to an insulation treatment in the same manner as the silicon substrate of the upper part described in the previous example). ) Can be welded directly.

その後、先の例で図1(e)〜1(n)を参照して説明した工程に従って、この例の固体電解キャパシタを製造することができる。但し、下部部材のガラス基板51(図2(b))と上部部材の孔22の周囲にパターニングしたAl膜24を備えたシリコン基板21(図1(g))を接続する陽極接合時には、ガラス基板51を陰極とする。   Then, the solid electrolytic capacitor of this example can be manufactured according to the process demonstrated with reference to FIG.1 (e) -1 (n) in the previous example. However, at the time of anodic bonding for connecting the glass substrate 51 (FIG. 2B) of the lower member and the silicon substrate 21 (FIG. 1G) provided with the Al film 24 patterned around the hole 22 of the upper member, The substrate 51 is a cathode.

図1(n)に示した本発明の固体電解キャパシタ40あるいは図1(o)に示した本発明の固体電解キャパシタ40aは、これまでの単独の電子部品としての固体電解キャパシタのように全体を樹脂封止したキャパシタ素子から引き出したリードを使用しないことから、従来の単品の固体電解キャパシタと比べ特に薄型にすることができ、配線基板に内蔵するのが容易である。図3に、本発明のキャパシタを内蔵した配線基板の一部分を例示する。この図の例では、コア基板60の上に絶縁層62a、62b、62c、62dが位置し、コア基板60上と各絶縁層62a、62b、62c、62d上に配線64が形成され、コア基板60の両面の配線はスルーホール66で、またコア基板60の片側の各層の配線はビア68で相互に接続されている。本発明の固体電解キャパシタ70は、絶縁層62bの上の絶縁層62c中に埋め込まれている。このキャパシタ70の一方の電極(図示せず)は上面、もう一方の電極(図示せず)は下面に露出しており、それぞれ上層及び下層の配線に接続されている。   The solid electrolytic capacitor 40 of the present invention shown in FIG. 1 (n) or the solid electrolytic capacitor 40a of the present invention shown in FIG. 1 (o) is entirely the same as a solid electrolytic capacitor as a single electronic component so far. Since the lead drawn out from the resin-encapsulated capacitor element is not used, it can be made particularly thin as compared with a conventional single-unit solid electrolytic capacitor, and can be easily built in a wiring board. FIG. 3 shows an example of a part of a wiring board incorporating the capacitor of the present invention. In the example of this figure, insulating layers 62a, 62b, 62c, 62d are positioned on the core substrate 60, and wirings 64 are formed on the core substrate 60 and on the insulating layers 62a, 62b, 62c, 62d. The wirings on both sides of 60 are connected to each other by through holes 66, and the wirings of each layer on one side of core substrate 60 are connected to each other by vias 68. The solid electrolytic capacitor 70 of the present invention is embedded in the insulating layer 62c on the insulating layer 62b. One electrode (not shown) of the capacitor 70 is exposed on the upper surface, and the other electrode (not shown) is exposed on the lower surface, and is connected to the upper and lower wirings, respectively.

本発明の固体電解キャパシタでは、既に説明した態様のほかにも様々な態様が可能である。例えば、シリコン基板の孔と凹部の加工では、先に説明したICP−RIEのドライエッチングのほかに、ウェットエッチングを使用してもよく、ガラス基板の孔と凹部の加工では、先に説明したサンドブラストのほかに、ウェットエッチング、超音波加工などを使用してもよい。シリコン基板を絶縁性する表面処理には、例えばCVD法などで全面に絶縁材料を被着させる方法を使用することも可能である。固体電解質には、先に説明した例で使用したポリピロール以外に、ポリチオフェン、ポリアニリンなどのその他の導電性高分子を使用してもよい。また、固体電解質には、MnO2に代表される無機固体電解質、TCNQ錯体、あるいはMnO2等の無機固体電解質と導電性高分子との組み合わせを使用してもよい。例えばMnO2を使用する場合は、硝酸マンガン水溶液の熱分解を利用することができ、MnO2を導電性高分子と組み合わせる場合には、最初に形成したMnO2層の上に電解重合で導電性高分子の層を形成することができる。キャパシタの側面部の封止及び一方の電極となる金属材料の接着に用いる樹脂材料には、先の例で使用したエポキシ樹脂のほかに、シリコーン樹脂、ポリイミド樹脂などを使用することもできる。更に、下部部材の孔と凹部を形成する順序は先の例で説明したのと逆に、最初に凹部を形成してから孔を形成することも可能である。下部部材と上部部材も、先の例で説明したのと逆の順序で製作しても差し支えない。 In the solid electrolytic capacitor of the present invention, various modes other than the modes already described are possible. For example, in the processing of holes and recesses in a silicon substrate, wet etching may be used in addition to the dry etching of ICP-RIE described above. In the processing of holes and recesses in a glass substrate, the sandblast described above is used. In addition, wet etching, ultrasonic processing, or the like may be used. For the surface treatment for insulating the silicon substrate, it is possible to use a method of depositing an insulating material on the entire surface by, for example, a CVD method. For the solid electrolyte, other conductive polymers such as polythiophene and polyaniline may be used in addition to the polypyrrole used in the example described above. In addition, the solid electrolyte may be an inorganic solid electrolyte typified by MnO 2 , a TCNQ complex, or a combination of an inorganic solid electrolyte such as MnO 2 and a conductive polymer. For example, when MnO 2 is used, thermal decomposition of an aqueous manganese nitrate solution can be used. When MnO 2 is combined with a conductive polymer, it is electrically conductive by electrolytic polymerization on the first formed MnO 2 layer. A polymeric layer can be formed. In addition to the epoxy resin used in the previous example, a silicone resin, a polyimide resin, or the like can also be used as the resin material used for sealing the side surface portion of the capacitor and bonding the metal material to be one electrode. Furthermore, the order of forming the holes and recesses in the lower member is opposite to that described in the previous example, and it is also possible to form the holes after forming the recesses first. The lower member and the upper member may also be manufactured in the reverse order as described in the previous example.

本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明の固体電解キャパシタとその製造を説明する図である。It is a figure explaining the solid electrolytic capacitor of this invention, and its manufacture. 本発明のもう一つの例の固体電解キャパシタの製造で使用する上部部材の製作を説明する図である。It is a figure explaining manufacture of the upper member used by manufacture of the solid electrolytic capacitor of another example of this invention. 本発明のもう一つの例の固体電解キャパシタの製造で使用する上部部材の製作を説明する図である。It is a figure explaining manufacture of the upper member used by manufacture of the solid electrolytic capacitor of another example of this invention. 本発明の固体電解キャパシタを内蔵した配線基板の例を説明する図である。It is a figure explaining the example of the wiring board which incorporated the solid electrolytic capacitor of this invention.

符号の説明Explanation of symbols

11、21 シリコン基板
11a、21a 熱酸化膜
12、22、52 孔
13、53 凹部
14 ガラス層
15 Alボール
15a 導通部材
15a’ 誘電体層
24 Al膜
25 Ti/Cu層
31 固体電解質層
31a 固体電解質
33 カーボンペースト層
34 Agペースト層
36 エポキシ樹脂層
38 Cu箔
40、40a、70 固体電解キャパシタ
51 ガラス基板
11, 21 Silicon substrate 11a, 21a Thermal oxide film 12, 22, 52 Hole 13, 53 Recess 14 Glass layer 15 Al ball 15a Conducting member 15a 'Dielectric layer 24 Al film 25 Ti / Cu layer 31 Solid electrolyte layer 31a Solid electrolyte 33 Carbon paste layer 34 Ag paste layer 36 Epoxy resin layer 38 Cu foil 40, 40a, 70 Solid electrolytic capacitor 51 Glass substrate

Claims (10)

陽極接合で接続した二つの絶縁性部材で形成された絶縁性の本体の片面にキャパシタの第一の電極、他面に第二の電極を有し、誘電体層が本体内部に位置していて、誘電体層と第一の電極との間の本体の領域内に固体電解質、誘電体層と第二の電極との間の本体の領域内に導電性部材がそれぞれ位置していることを特徴とする固体電解キャパシタ。   The insulating main body formed by two insulating members connected by anodic bonding has the first electrode of the capacitor on one side and the second electrode on the other side, and the dielectric layer is located inside the main body. The solid electrolyte is located in the region of the main body between the dielectric layer and the first electrode, and the conductive member is located in the region of the main body between the dielectric layer and the second electrode. Solid electrolytic capacitor. 前記二つの絶縁性部材が表面に絶縁処理を施したシリコン製であり、それらの間に配置したガラス層を利用して陽極接合されている、請求項1記載の固体電解キャパシタ。   The solid electrolytic capacitor according to claim 1, wherein the two insulating members are made of silicon having a surface subjected to insulation treatment, and are anodically bonded using a glass layer disposed therebetween. 前記絶縁性部材の一方が表面に絶縁処理を施したシリコン製であり、他方がガラス製である、請求項1記載の固体電解キャパシタ。   The solid electrolytic capacitor according to claim 1, wherein one of the insulating members is made of silicon having a surface subjected to insulation treatment, and the other is made of glass. 前記導電性部材の材料がアルミニウムである、請求項1から3までのいずれか一つに記載の固体電解キャパシタ。   The solid electrolytic capacitor according to any one of claims 1 to 3, wherein a material of the conductive member is aluminum. 前記誘電体層が前記導電性部材のアルミニウムの陽極酸化により形成されている、請求項4記載の固体電解キャパシタ。   The solid electrolytic capacitor according to claim 4, wherein the dielectric layer is formed by anodization of aluminum of the conductive member. 前記固体電解質が、導電性高分子、無機固体電解質、TCNQ錯体、あるいは導電性高分子と無機固体電解質との組み合わせである、請求項1から5までのいずれか一つに記載の固体電解キャパシタ。   The solid electrolytic capacitor according to any one of claims 1 to 5, wherein the solid electrolyte is a conductive polymer, an inorganic solid electrolyte, a TCNQ complex, or a combination of a conductive polymer and an inorganic solid electrolyte. 前記導電性高分子がポリピロール、ポリチオフェン又はポリアニリンである、請求項6記載の固体電解キャパシタ。   The solid electrolytic capacitor according to claim 6, wherein the conductive polymer is polypyrrole, polythiophene, or polyaniline. 前記無機固体電解質がMnO2である、請求項6記載の固体電解キャパシタ。 The solid electrolytic capacitor according to claim 6, wherein the inorganic solid electrolyte is MnO 2 . 陽極接合で接続した二つの絶縁性部材で形成された絶縁性の本体の片面にキャパシタの第一の電極、他面に第二の電極を有し、誘電体層が本体内部に位置していて、誘電体層と第一の電極との間の本体の領域内に固体電解質、誘電体層と第二の電極との間の本体の領域内に導電性部材がそれぞれ位置している固体電解キャパシタの製造方法であって、
第一の絶縁性部材に貫通孔と絶縁性部材の片面で貫通孔の開口部を取り囲む凹部とを形成すること、
第二の絶縁性部材の第一の絶縁性部材における孔に対応する位置に、一方の開口部の周囲にアルミニウム膜を備えた貫通孔を形成すること、
第一の絶縁性部材の凹部内の貫通孔の開口部にアルミニウム材料を配置すること、
第二の絶縁性部材を、その貫通孔の一方の開口部の周囲のアルミニウム膜が上記アルミニウム材料と接触するように、第一の絶縁性部材に重ねて、当該アルミニウム膜と当該アルミニウム材料とを接合させること、
高温でプレスしながら第一及び第二の絶縁性部材を陽極接合して、その際に上記アルミニウム材料で第一の絶縁性部材の凹部を埋め、且つ第一及び第二の絶縁性部材のうちの一方のものの貫通孔を完全に又は部分的に埋めるとともに他方のものの貫通孔を部分的に埋めるようにそれぞれの貫通孔にアルミニウム材料を充填して導電性部材を形成すること、
上記一方の絶縁性部材の表面に上記導電性部材に接続する電極を形成すること、
上記他方の絶縁性部材の貫通孔を部分的に埋めて当該貫通孔内に表面が露出している導電性部材を陽極酸化して、その表面に誘電体層を形成すること、
上記貫通孔内の誘電体層の表面に固体電解質を形成すること、
上記他方の絶縁性部材の表面に上記固体電解質に接続する電極を形成すること、
を含む固体電解キャパシタ製造方法。
The insulating main body formed by two insulating members connected by anodic bonding has the first electrode of the capacitor on one side and the second electrode on the other side, and the dielectric layer is located inside the main body. A solid electrolytic capacitor in which a solid electrolyte is located in a region of the main body between the dielectric layer and the first electrode, and a conductive member is located in a region of the main body between the dielectric layer and the second electrode A manufacturing method of
Forming a through hole and a recess surrounding the opening of the through hole on one side of the insulating member in the first insulating member;
Forming a through hole provided with an aluminum film around one opening at a position corresponding to the hole in the first insulating member of the second insulating member;
Disposing an aluminum material in the opening of the through hole in the recess of the first insulating member;
The second insulating member is overlaid on the first insulating member so that the aluminum film around one opening of the through hole is in contact with the aluminum material, and the aluminum film and the aluminum material are Joining,
The first and second insulating members are anodically bonded while being pressed at a high temperature, and at that time, the concave portions of the first insulating member are filled with the aluminum material, and among the first and second insulating members Filling each through hole with an aluminum material so as to completely or partially fill the through hole of one of the two and partially fill the through hole of the other, to form a conductive member,
Forming an electrode connected to the conductive member on the surface of the one insulating member;
Partially filling the through hole of the other insulating member and anodizing the conductive member whose surface is exposed in the through hole to form a dielectric layer on the surface;
Forming a solid electrolyte on the surface of the dielectric layer in the through hole,
Forming an electrode connected to the solid electrolyte on the surface of the other insulating member;
A solid electrolytic capacitor manufacturing method comprising:
第一の絶縁性部材の凹部内の貫通孔の開口部に配置する前記アルミニウム材料としてボール状のアルミニウム材料を使用する、請求項9記載の固体電解キャパシタ製造方法。
The method for manufacturing a solid electrolytic capacitor according to claim 9, wherein a ball-shaped aluminum material is used as the aluminum material disposed in the opening of the through hole in the recess of the first insulating member.
JP2004181499A 2004-06-18 2004-06-18 Solid electrolytic capacitor and manufacturing method thereof Pending JP2006005243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004181499A JP2006005243A (en) 2004-06-18 2004-06-18 Solid electrolytic capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004181499A JP2006005243A (en) 2004-06-18 2004-06-18 Solid electrolytic capacitor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006005243A true JP2006005243A (en) 2006-01-05

Family

ID=35773340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004181499A Pending JP2006005243A (en) 2004-06-18 2004-06-18 Solid electrolytic capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006005243A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009110288A1 (en) * 2008-03-04 2009-09-11 日本電気株式会社 Capacitor having through electrode, method for manufacturing the capacitor, and semiconductor device
JP2013141045A (en) * 2013-04-24 2013-07-18 Nec Corp Manufacturing method of capacitor structure
KR101799348B1 (en) * 2013-05-20 2017-11-20 이터널 머테리얼스 컴퍼니 리미티드 Conductive material formulation and use thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009110288A1 (en) * 2008-03-04 2009-09-11 日本電気株式会社 Capacitor having through electrode, method for manufacturing the capacitor, and semiconductor device
JP5333435B2 (en) * 2008-03-04 2013-11-06 日本電気株式会社 Capacitor with through electrode, method for manufacturing the same, and semiconductor device
JP2013141045A (en) * 2013-04-24 2013-07-18 Nec Corp Manufacturing method of capacitor structure
KR101799348B1 (en) * 2013-05-20 2017-11-20 이터널 머테리얼스 컴퍼니 리미티드 Conductive material formulation and use thereof
US9997298B2 (en) 2013-05-20 2018-06-12 Eternal Materials Co., Ltd Conductive material formulation and use thereof
US10504658B2 (en) 2013-05-20 2019-12-10 Eternal Material Co., Ltd. Conductive material formulation and use thereof

Similar Documents

Publication Publication Date Title
US20090116173A1 (en) Solid electrolytic capacitor
US20050152098A1 (en) Capacitor, circuit board with built-in capacitor and method of manufacturing the same
JP4757698B2 (en) Solid electrolytic capacitor
JP2006237520A (en) Thin-shaped multi-terminal capacitor, and manufacturing method therefor
JP2004055699A (en) Solid electrolytic capacitor and its manufacturing method
JP2011071559A (en) Solid electrolytic capacitor
JP5120026B2 (en) Solid electrolytic capacitor and manufacturing method thereof
KR100623804B1 (en) Solid electrolytic capacitor and manufacturing method for the same
US20120281338A1 (en) Aluminum electrolytic capacitor and method of manfacturing the same
JP2006005233A (en) Capacitor and manufacturing method thereof, and substrate with built-in capacitor
US20050152097A1 (en) Capacitor, circuit board with built-in capacitor and method of manufacturing the same
JP2002237431A (en) Solid-state electrolytic capacitor and method of manufacturing the same
JP2006005243A (en) Solid electrolytic capacitor and manufacturing method thereof
JP2002299161A (en) Composite electronic component
JP4910747B2 (en) Capacitor manufacturing method
JP3433478B2 (en) Solid electrolytic capacitors
JP2009295634A (en) Solid electrolytic capacitor
JP4337423B2 (en) Circuit module
JP2005333026A (en) Solid electrolytic capacitor and method for manufacturing the same
JP3976055B2 (en) Solid electrolytic capacitor
JP3932191B2 (en) Solid electrolytic capacitor
JP3149419B2 (en) Method for manufacturing solid electrolytic capacitor
JP2005310968A (en) Solid electrolytic capacitor
JPH0693421B2 (en) Method for manufacturing solid electrolytic capacitor
JP2010040960A (en) Solid-state electrolytic capacitor