JP2006004419A - データキャッシュが内蔵された半導体集積回路およびそれの実速度テスト方法 - Google Patents
データキャッシュが内蔵された半導体集積回路およびそれの実速度テスト方法 Download PDFInfo
- Publication number
- JP2006004419A JP2006004419A JP2005162840A JP2005162840A JP2006004419A JP 2006004419 A JP2006004419 A JP 2006004419A JP 2005162840 A JP2005162840 A JP 2005162840A JP 2005162840 A JP2005162840 A JP 2005162840A JP 2006004419 A JP2006004419 A JP 2006004419A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data cache
- data
- chip memory
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C2029/1806—Address conversion or mapping, i.e. logical to physical address
Abstract
【解決手段】ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。そして、デコーディングされたアドレスを利用してデータキャッシュのN個の互いに異なるアドレスに対するN回のリード−ミス(read−miss)、N回の書き込み−ミス(write−miss)、およびN回のラインフィルおよびキャストアウト動作に対するテストを全部実行する。その結果、データキャッシュより小さいサイズを有するオンチップメモリを有してもデータキャッシュに対する実速度テストを十分に実行することができるようになる。
【選択図】図7
Description
110 データキャッシュ
120 中央処理装置CPU
140 オンチップメモリ
160 類似アドレスデコーダ
Claims (27)
- 第1データ貯蔵領域を有するデータキャッシュと、
前記データキャッシュの前記第1データ貯蔵領域より小さい第2データ貯蔵領域を有し、テストデータを貯蔵するオンチップメモリと、
前記オンチップメモリに貯蔵された前記テストデータに対するアクセスが要求されるとき、前記第1データ貯蔵領域が前記第2貯蔵領域にマッピングされるようにアドレスをデコーディングするアドレスデコーダとを含むことを特徴とする半導体集積回路。 - 前記アドレスデコーダは前記データキャッシュがN個のアドレスに該当される前記第1データ貯蔵領域を有する場合に、2N個のアドレスが前記オンチップメモリの前記第2データ貯蔵領域にマッピングされるようにアドレスをデコーディングすることを特徴とする請求項1に記載の半導体集積回路。
- 前記アドレスデコーダは前記データキャッシュのアドレスビットのうちの少なくとも一つの以上のビットをアドレスデコーディングに影響を与えないドントケアアドレスビットに割り当てることを特徴とする請求項1に記載の半導体集積回路。
- 前記データキャッシュが2n個のセットを有し、各々のセットが2s個のブロックを有し、一つのキャッシュブロックサイズが2bバイトであり、全体キャッシュサイズが2(s+b+n)バイトであり、前記オンチップメモリが単一セットサイズに該当される2(s+b)バイトのアドレス領域を有する場合に、
前記アドレスデコーダは前記ドントケアアドレスビットにn+1ビットを割り当てることを特徴とする請求項3に記載の半導体集積回路。 - 前記データキャッシュが2n個のセットを有し、各々のセットが2s個のブロックを有し、一つのキャッシュブロックサイズが2bバイトであり、全体キャッシュサイズが2(s+b+n)バイトであり、前記オンチップメモリが単一ブロックサイズに該当される2bバイトのアドレス領域を有する場合に、
前記アドレスデコーダは前記ドントケアアドレスビットにn+s+1ビットを割り当てることを特徴とする請求項3に記載の半導体集積回路。 - 前記ドントケアアドレスビットのビット数は前記オンチップメモリのアドレス領域の大きさが小さくなるほど大きくなることを特徴とする請求項5に記載の半導体集積回路。
- 前記ドントケアアドレスビットのビット数は前記アドレスデコーダでデコーディングされたアドレス領域のサイズと前記オンチップメモリのアドレス領域のサイズとの和が前記データキャッシュのアドレス領域のサイズより大きい値を有するように決められることを特徴とする請求項6に記載の半導体集積回路。
- データキャッシュのデータ貯蔵領域が前記データキャッシュより小さいデータ貯蔵領域を有するオンチップメモリにマッピングされるようにアドレスをデコーディングし、前記オンチップメモリに貯蔵されたテストデータを利用して前記デコーディングされたアドレス別に前記データキャッシュに対するリード−ミス、書き込み−ミス、およびラインフィルおよびキャストアウト動作を実行する半導体集積回路と、
前記半導体集積回路の外部で前記データキャッシュの動作実行の結果を受け入れて前記データキャッシュの欠陥の可否を分析するテスト回路とを含むことを特徴とする半導体集積回路のための実速度テストシステム。 - 前記半導体集積回路は前記オンチップメモリに貯蔵されている第1テストデータを読み出して前記データキャッシュのN個の互いに異なるアドレスに対してN回のラインフィルを実行し、
前記データキャッシュの前記N個のアドレスの各々に対して互いに異なる値を有する第2テストデータを書き込み、
前記データキャッシュの前記N個のアドレスとは異なる値を有するN個のアドレスの各々に対して、前記オンチップメモリに貯蔵されている前記第1テストデータを読み出して前記データキャッシュの該当のアドレスに新しい第2テストデータに貯蔵するラインフィルを実行し、前記ラインフィルが実行される間前記データキャッシュの前記アドレスに貯蔵されていた以前の第2テストデータをキャストアウトして前記オンチップメモリに新しい第1テストデータに貯蔵することを特徴とする請求項8に記載の半導体集積回路のための実速度テストシステム。 - 前記第2テストデータが書き込まれた前記N個のアドレスと、前記ラインフィルおよび前記キャストアウトに使用された前記N個のアドレスは、前記オンチップメモリの同一のアドレス領域にマッピングされることを特徴とする請求項9に記載の半導体集積回路のための実速度テストシステム。
- 前記N個のアドレスのうちのi番目のアドレスに適用されるラインフィルデータと前記 N個のアドレスのうちのi−1番目のアドレスで発生されたキャストアウトデータは互いに同一のデータであることを特徴とする請求項9に記載の半導体集積回路のための実速度テストシステム。
- 半導体集積回路に内蔵されたオンチップメモリを利用してデータキャッシュを実速度テストする方法において、
(a)前記データキャッシュのアドレス領域を前記データキャッシュより小さい前記オンチップメモリのアドレス領域にデコーディングする段階と、
(b)前記デコーディングされたアドレスに応答して前記オンチップメモリからテストデータを読み出して前記データキャッシュのリード−ミス、書き込み−ミス、ラインフィルおよびキャストアウトをテストする段階とを含むことを特徴とするデータキャッシュの実速度テスト方法。 - 前記(a)段階では前記データキャッシュがN個のアドレスを有する場合、2N個のアドレスを前記オンチップメモリのアドレス領域にデコーディングすることを特徴とする請求項12に記載のデータキャッシュの実速度テスト方法。
- 前記(a)段階では前記データキャッシュのアドレスビットのうちの少なくとも一つの以上のビットがアドレスデコーディングに影響を与えないドントケアアドレスビットに割り当てられることを特徴とする請求項12に記載のデータキャッシュの実速度テスト方法。
- 前記(a)段階では、前記データキャッシュが2n個のセットを有し、各々のセットが2s個のブロックを有し、一つのキャッシュブロックサイズが2bバイトであり、全体キャッシュサイズが2(s+b+n)バイトであり、前記オンチップメモリが単一セットサイズに該当する2(s+b)バイトのアドレス領域を有する場合、
前記ドントケアアドレスビットにn+1ビットが割り当てられることを特徴とする請求項14に記載のデータキャッシュの実速度テスト方法。 - 前記(a)段階では、前記データキャッシュが2n個のセットを有し、各々のセットが2s個のブロックを有し、一つのキャッシュブロックサイズが2bバイトであり、全体キャッシュサイズが2(s+b+n)バイトであり、前記オンチップメモリが単一ブロックサイズに該当する2bバイトのアドレス領域を有する場合、
前記ドントケアアドレスビットにn+s+1ビットが割り当てられることを特徴とする請求項14に記載のデータキャッシュの実速度テスト方法。 - 前記ドントケアアドレスビットのビット数は前記オンチップメモリのアドレス領域の大きさが小さくなるほど大きくなることを特徴とする請求項16に記載のデータキャッシュの実速度テスト方法。
- 前記ドントケアアドレスビットのビット数は前記(a)段階でデコーディングされたアドレス領域のサイズと前記オンチップメモリのアドレス領域のサイズとの和が前記データキャッシュのアドレス領域のサイズより大きい値を有するように決められることを特徴とする請求項17に記載のデータキャッシュの実速度テスト方法。
- 前記(b)段階は
(b−1)前記オンチップメモリに貯蔵されている第1テストデータを読み出して前記データキャッシュのN個の互いに異なるアドレスに対してN回のラインフィルを実行して前記ラインフィル動作の欠陥の可否を判別する段階と、
(b−2)前記データキャッシュの前記N個のアドレスの各々に対して互いに異なる値を有する第2テストデータを書き込んで前記書き込み動作の欠陥の可否を判別する段階と、
(b−3)前記データキャッシュの前記N個のアドレスとは異なる値を有するN個のアドレスの各々に対して、前記オンチップメモリに貯蔵されている前記第1テストデータを読み出して前記データキャッシュの該当のアドレスに新しい第2テストデータに貯蔵するラインフィルを実行し、前記ラインフィルが実行される間前記データキャッシュの前記アドレスに貯蔵されていた以前の第2テストデータをキャストアウトして前記オンチップメモリに新しい第1テストデータに貯蔵して、前記ラインフィルおよびキャストアウト動作の欠陥の可否を判別する段階とを含むことを特徴とする請求項12に記載のデータキャッシュの実速度テスト方法。 - 前記実速度テスト方法は、
前記(b−1)段階の以前に
(b−1−1)前記データキャッシュをオフする段階と、
(b−1−2)前記オンチップメモリに前記第1テストデータを貯蔵する段階と、
(b−1−3)前記データキャッシュをオンする段階とをさらに含むことを特徴とする請求項19に記載のデータキャッシュの実速度テスト方法。 - 前記(b−3)段階では前記(b−1)および前記(b−2)段階で使用された前記N個のアドレスと同一な前記オンチップメモリのアドレス領域にマッピングされるN個のアドレスが使用されることを特徴とする請求項19に記載のデータキャッシュの実速度テスト方法。
- 前記(b−3)段階では前記N個のアドレスのうちのi番目のアドレスに適用されるラインフィルデータと前記N個のアドレスのうちのi−1番目のアドレスで発生されたキャストアウトデータと同一のデータが使用されることを特徴とする請求項19に記載のデータキャッシュの実速度テスト方法。
- 半導体集積回路に内蔵されたオンチップメモリを利用してデータキャッシュを実速度テストする方法において、
(a)前記データキャッシュのアドレス領域を前記データキャッシュより小さい前記オンチップメモリのアドレス領域にデコーディングする段階と、
(b)前記デコーディングされたアドレスに応答して前記オンチップメモリからテストデータを読み出して前記データキャッシュに対するリード−ミス、書き込み−ミス、ラインフィルおよびキャストアウト動作を実行し、前記実行結果を前記半導体集積回路の外部のテスト装置に出力する段階と、
(c)前記テスト装置で前記データキャッシュの動作実行の結果を分析して、前記データキャッシュの欠陥の可否を判断する段階とを含むことを特徴とする半導体集積回路のための実速度テスト方法。 - 前記(b)段階は、
(b−1)前記オンチップメモリに貯蔵されている第1テストデータを読み出して前記データキャッシュのN個の互いに異なるアドレスに対してN回のラインフィルを実行する段階と、
(b−2)前記データキャッシュの前記N個のアドレスの各々に対して互いに異なる値を有する第2テストデータを書き込む段階と、
(b−3)前記データキャッシュの前記N個のアドレスとは異なる値を有するN個のアドレスの各々に対して、前記オンチップメモリに貯蔵されている前記第1テストデータを読み出して前記データキャッシュの該当のアドレスに新しい第2テストデータに貯蔵するラインフィルを実行し、前記ラインフィルが実行される間前記データキャッシュの前記アドレスに貯蔵されていた以前の第2テストデータをキャストアウトして前記オンチップメモリに新しい第1テストデータに貯蔵する段階とを含むことを特徴とする請求項23に記載の半導体集積回路のための実速度テスト方法。 - 前記第2テストデータが書き込まれた前記N個のアドレスと、前記ラインフィルおよび前記キャストアウトに使用された前記N個のアドレスは、前記オンチップメモリの同一のアドレス領域にマッピングされることを特徴とする請求項24に記載の半導体集積回路のための実速度テスト方法。
- 前記N個のアドレスのうちのi番目のアドレスに適用されるラインフィルデータと前記N個のアドレスのうちのi−1番目のアドレスで発生されたキャストアウトデータは互いに同一のデータであることを特徴とする請求項24に記載の半導体集積回路のための実速度テスト方法。
- 第12項乃至第26項のうちのいずれか一項の方法をコンピュータで実行させるためのプログラムを記録したコンピュータで読み出すことができる記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040043646A KR101014413B1 (ko) | 2004-06-14 | 2004-06-14 | 데이터 캐쉬가 내장된 반도체 집적회로 및 그것의앳-스피드-테스트 방법 |
KR2004-043646 | 2004-06-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006004419A true JP2006004419A (ja) | 2006-01-05 |
JP4833586B2 JP4833586B2 (ja) | 2011-12-07 |
Family
ID=35460344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005162840A Expired - Fee Related JP4833586B2 (ja) | 2004-06-14 | 2005-06-02 | データキャッシュが内蔵された半導体集積回路およびそれの実速度テスト方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7173839B2 (ja) |
JP (1) | JP4833586B2 (ja) |
KR (1) | KR101014413B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564380B2 (en) * | 2007-08-02 | 2009-07-21 | General Electric Company | Systems and methods for storing test data and accessing test data |
US9037928B2 (en) * | 2012-01-01 | 2015-05-19 | Mosys, Inc. | Memory device with background built-in self-testing and background built-in self-repair |
CN104412327B (zh) * | 2013-01-02 | 2019-02-12 | 默思股份有限公司 | 内建自测试以及修复装置及方法 |
CN103440186B (zh) * | 2013-07-22 | 2017-02-22 | 记忆科技(深圳)有限公司 | 测试缓存加速的方法及其系统 |
US10176099B2 (en) * | 2016-07-11 | 2019-01-08 | Intel Corporation | Using data pattern to mark cache lines as invalid |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05342104A (ja) * | 1992-06-12 | 1993-12-24 | Fujitsu Ltd | キャッシュメモリの診断方法 |
JPH0689199A (ja) * | 1992-09-09 | 1994-03-29 | Fujitsu Ltd | キャッシュ機能診断方法 |
JPH0764863A (ja) * | 1993-08-30 | 1995-03-10 | Nec Shizuoka Ltd | キャッシュメモリの自動判定方式 |
JPH10260910A (ja) * | 1997-03-13 | 1998-09-29 | Internatl Business Mach Corp <Ibm> | メモリ・チェック・テスト実行方法及び記憶媒体 |
JPH1139228A (ja) * | 1997-07-15 | 1999-02-12 | Pfu Ltd | キャッシュメモリ置き換え制御機構の診断方法およびその診断装置並びに記録媒体 |
JP2002367395A (ja) * | 2001-06-04 | 2002-12-20 | Fujitsu Ltd | Tag−ram試験方法およびそのための装置 |
JP2003139818A (ja) * | 2001-10-30 | 2003-05-14 | Hitachi Ltd | 半導体集積回路及び半導体集積回路のテスト方法 |
JP2003229000A (ja) * | 2001-12-26 | 2003-08-15 | Arm Ltd | メモリ自己テストの方法と装置 |
JP2005309787A (ja) * | 2004-04-21 | 2005-11-04 | Nec Electronics Corp | 中央演算処理装置及びマイクロコンピュータ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167782A (en) * | 1977-12-22 | 1979-09-11 | Honeywell Information Systems Inc. | Continuous updating of cache store |
US4575792A (en) | 1982-03-31 | 1986-03-11 | Honeywell Information Systems Inc. | Shared interface apparatus for testing the memory sections of a cache unit |
JP3139818B2 (ja) | 1992-03-30 | 2001-03-05 | 日本碍子株式会社 | 固体の水分定量における正確さの検証方法 |
US6199142B1 (en) | 1996-07-01 | 2001-03-06 | Sun Microsystems, Inc. | Processor/memory device with integrated CPU, main memory, and full width cache and associated method |
US5974579A (en) * | 1996-09-03 | 1999-10-26 | Credence Systems Corporation | Efficient built-in self test for embedded memories with differing address spaces |
US6161206A (en) | 1998-04-30 | 2000-12-12 | Credence Systems Corporation | Pattern generator for a semiconductor integrated circuit tester |
US6748558B1 (en) * | 2000-05-10 | 2004-06-08 | Motorola, Inc. | Performance monitor system and method suitable for use in an integrated circuit |
-
2004
- 2004-06-14 KR KR1020040043646A patent/KR101014413B1/ko not_active IP Right Cessation
-
2005
- 2005-03-31 US US11/096,137 patent/US7173839B2/en not_active Expired - Fee Related
- 2005-06-02 JP JP2005162840A patent/JP4833586B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05342104A (ja) * | 1992-06-12 | 1993-12-24 | Fujitsu Ltd | キャッシュメモリの診断方法 |
JPH0689199A (ja) * | 1992-09-09 | 1994-03-29 | Fujitsu Ltd | キャッシュ機能診断方法 |
JPH0764863A (ja) * | 1993-08-30 | 1995-03-10 | Nec Shizuoka Ltd | キャッシュメモリの自動判定方式 |
JPH10260910A (ja) * | 1997-03-13 | 1998-09-29 | Internatl Business Mach Corp <Ibm> | メモリ・チェック・テスト実行方法及び記憶媒体 |
JPH1139228A (ja) * | 1997-07-15 | 1999-02-12 | Pfu Ltd | キャッシュメモリ置き換え制御機構の診断方法およびその診断装置並びに記録媒体 |
JP2002367395A (ja) * | 2001-06-04 | 2002-12-20 | Fujitsu Ltd | Tag−ram試験方法およびそのための装置 |
JP2003139818A (ja) * | 2001-10-30 | 2003-05-14 | Hitachi Ltd | 半導体集積回路及び半導体集積回路のテスト方法 |
JP2003229000A (ja) * | 2001-12-26 | 2003-08-15 | Arm Ltd | メモリ自己テストの方法と装置 |
JP2005309787A (ja) * | 2004-04-21 | 2005-11-04 | Nec Electronics Corp | 中央演算処理装置及びマイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
JP4833586B2 (ja) | 2011-12-07 |
US20050276087A1 (en) | 2005-12-15 |
US7173839B2 (en) | 2007-02-06 |
KR20050118515A (ko) | 2005-12-19 |
KR101014413B1 (ko) | 2011-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shirvani et al. | PADded cache: a new fault-tolerance technique for cache memories | |
US8230179B2 (en) | Administering non-cacheable memory load instructions | |
US6848024B1 (en) | Programmably disabling one or more cache entries | |
KR100372293B1 (ko) | 가상및물리인덱스캐시에서가상번지용캐시가능속성 | |
US7343455B2 (en) | Cache mechanism and method for avoiding cast out on bad victim select and recycling victim select operation | |
US20060117129A1 (en) | High speed DRAM cache architecture | |
JP4218820B2 (ja) | ダイレクトマップドキャッシュとフルアソシアティブバッファとを含んだキャッシュシステム、その制御方法及び記録媒体 | |
US7831774B2 (en) | Pipelining D states for MRU steerage during MRU-LRU member allocation | |
US7222217B2 (en) | Cache residency test instruction | |
US6226763B1 (en) | Method and apparatus for performing cache accesses | |
JP4833586B2 (ja) | データキャッシュが内蔵された半導体集積回路およびそれの実速度テスト方法 | |
US6240489B1 (en) | Method for implementing a pseudo least recent used (LRU) mechanism in a four-way cache memory within a data processing system | |
US6510506B2 (en) | Error detection in cache tag array using valid vector | |
US6240532B1 (en) | Programmable hit and write policy for cache memory test | |
US7089397B1 (en) | Method and system for caching attribute data for matching attributes with physical addresses | |
JP2006040176A (ja) | キャッシュメモリ装置およびメモリ制御方法 | |
US7987320B2 (en) | Cache mechanism and method for avoiding cast out on bad victim select and recycling victim select operation | |
US7302530B2 (en) | Method of updating cache state information where stores only read the cache state information upon entering the queue | |
KR100833178B1 (ko) | 캐시 메모리에 저장되는 블록개수를 제어할 수 있는 캐시메모리 시스템 및 동작 방법 | |
US20060143397A1 (en) | Dirty line hint array for cache flushing | |
US6968427B1 (en) | Built-in self test circuit for testing cache tag array and compare logic | |
US6694468B1 (en) | Method and apparatus to test memory | |
US20240054072A1 (en) | Metadata-caching integrated circuit device | |
KR20040047398A (ko) | 캐쉬 메모리를 이용한 데이터 억세스 방법 | |
KR19990068873A (ko) | 캐쉬 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |