KR19990068873A

KR19990068873A - 캐쉬 메모리

Info

Publication number: KR19990068873A
Application number: KR1019980002769A
Authority: KR
Inventors: 정기주
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1998-02-02
Filing date: 1998-02-02
Publication date: 1999-09-06

Abstract

본 발명은 라이트 백 방식의 캐쉬 메모리에 관한 것으로, 프리-리드 버퍼를 구비하는 것이 구성상의 특징이며, 그 동작은 중앙처리장치가 캐쉬 메모리로부터 소정의 인덱스와 태그로 지정된 데이타를 인출할 때 캐쉬 메모리에서 캐쉬 미스가 발생하면 메인 메모리에서 해당 어드레스의 데이타를 인출하여 프리-리드 버퍼에 보관하고, 캐쉬 메모리에서 메인 메모리로 데이타의 라이트 백이 완료되면 프리-리드 버퍼에 보관되어 있는 데이타를 캐쉬 메모리의 해당 데이타 블록에 기록하도록 이루어져서, 프리-리드 버퍼를 구비하여 캐쉬 미스가 발생하였을 때 해당 어드레스의 데이타를 메인 메모리에서 직접 프리-리드 버퍼로 인출하고 캐쉬 메모리와 메인 메모리 사이에 라이트 백 동작이 수행되는 동안에도 중앙처리장치는 프리-리드 버터에 보관되어 있는 데이타를 이용하여 다음 동작을 속개함으로써 라이트 백 방식의 캐쉬 메모리에서 캐쉬 미스 발생에 따른 미스 페널티를 감소시킴으로써 보다 빠르게 동작하는 캐쉬 메모리에 관한 것이다.

Description

캐쉬 메모리

본 발명은 캐쉬 메모리(cache memory)에 관한 것으로, 특히 새로운 데이타를 캐쉬 메모리에 먼저 기록하였다가, 캐쉬 미스(cache miss)가 발생하여 새로운 데이타를 대체할 때 이미 기록되어 있는 데이타를 메인 메모리로 옮긴 다음 새로운 데이타를 대체하는 라이트 백(wright back) 방식의 캐쉬 메모리에 관한 것이다.

캐쉬 메모리는 컴퓨터 시스템의 성능을 향상시키는 매우 중요한 구성요소이다. 일반적으로 컴퓨터 시스템은 기본 구성요소로서 메모리를 구비하는데, 이 메모리는 그 특성에 따라 다수개의 레벨로 나뉘어진다. 이와 같은 레벨을 구분하는 기준으로는 데이타의 저장용량과 처리속도가 있는데, 속도가 빠를수록 높은 레벨의 메모리이다. 저장용량과 처리속도를 반비례하기 때문에 높은 레벨의 메모리는 비교적 작은 저장용량을 갖는다. 대형 컴퓨터를 제외한 일반 퍼스널 컴퓨터나 워크스테이션급의 컴퓨터에서는 메인 메모리로 디램(DRAM)을 사용한다. 디램은 에스램(SRAM)과 비교하여 제작이 용이하고 집적도가 높아서 용량에 비해 가격이 저렴한 편이다. 이것이 디램을 메인 메모리로 사용하는 가장 큰 이유이다. 이와는 달리 에스램은 집적도가 낮고 제작이 비교적 용이하지 않기 때문에 디램보다는 가격이 비싸다. 그러나 동작속도 면에서는 디램보다 훨씬 뛰어난 특성을 갖기 때문에 대형 컴퓨터 등에서는 이 에스램을 메인 메모리로 사용하는 경우가 많다.

그러나 디램을 메인 메모리로 구비한 컴퓨터 시스템에서도 에스램을 메모리로서 사용하는데, 이 때는 메인 메모리가 아닌 캐쉬 메모리로 사용한다. 캐쉬 메모리는 중앙처리장치와 메인 메모리 사이에 구비되는 메모리로서 메인 메모리에 저장되어 있는 데이타 가운데 일부 상호 관련성이 높은 데이타를 보관한다. 중앙처리장치는 데이타를 인출할 때 먼저 캐쉬 메모리를 검사하여 인출하고자 하는 데이타가 캐쉬 메모리에 존재하는지를 확인한 다음, 존재하지 않는 경우에 비로소 메인 메모리에 접근한다. 따라서 중앙처리장치는 디램으로 이루어진 메인 메모리보다 상대적으로 동작속도가 빠른 에스램으로 이루어진 캐쉬 메모리를 상대로 데이타를 인출하기 때문에 그만큼 빠른 데이타 처리가 가능한 것이다.

캐쉬 메모리는 언급한 바와 같이 메인 메모리보다 데이타 저장용량이 작은 특징은 갖는다. 만약 메인 메모리와 거의 동일한 저장용량의 캐쉬 메모리를 구비한다면, 이 때의 메인 메모리는 더 이상 존재해야 할 의미를 갖지 못하기 때문이다. 왜냐하면 메인 메모리 외에 캐쉬 메모리를 사용하는 것은 빠른 동작속도와 높은 가격의 에스램을 작은 용량의 캐쉬 메모리로 사용하고, 상대적으로 느린 동작속도와 낮은 가격의 디램을 대용량의 메인 메모리로 사용하여 상호 보완을 목적으로 하는 것이기 때문이다. 이와 같이 캐쉬 메모리는 메인 메모리보다 작은 용량을 갖기 때문에 항상 메인 메모리의 데이타 가운데 일부분만을 수용할 수 있다. 따라서 중앙처리장치에서 데이타를 인출하기 위하여 캐쉬 메모리에 접근할 때 중앙처리장치가 인출하고자 하는 데이타가 캐쉬 메모리에 존재하지 않을수도 있다. 중앙처리장치가 인출하고자 하는 데이타가 캐쉬 메모리에 존재하는 경우를 히트(hit)라고 하며, 존재하지 않는 경우를 미스(miss)라고 한다.

도 1은 이와 같은 종래의 캐쉬 메모리를 나타낸 것으로, 캐쉬 메모리의 내부 구성은 물론 캐쉬 메모리와 중앙처리장치 및 메인 메모리와의 연결관계를 나타내었다. 캐쉬 메모리(1)는 메인 메모리(2)와 데이타를 주고받을수 있으며, 캐쉬 메모리(1)와 메인 메모리(2) 모두 중앙처리장치(3)의 제어를 받는다. 캐쉬 메모리(1)는 인덱스(INDEX)와 유효성 검사비트(V), 태그(TAG), 더티 비트(D) 및 데이타 블록(DATA)으로 구성된다. 유효성 검사비트는 인덱스와 태그가 일치하더라도 데이타 블록의 내용이 유효하지 않을 수 있기 때문에 이를 표시하기 위한 비트이며, 더티 비트는 데이타 블록에 새로운 내용이 기록되었는지를 나타내어 라이트 백을 수행할 필요가 있는지를 알려주는 비트이다. 중앙처리장치(3)에서 소정의 어드레스가 출력되면 어드레스의 최하위 3비트와 인덱스를 비교하여 일치하는 데이타 블록을 찾는다. 인덱스가 일치하는 데이타 블록이 발견되면 어드레스의 최상위 2비트와 해당 데이타 블록의 태그를 비교한다. 만약 최상위 2비트와 태그가 일치하면 해당 데이타 블록의 데이타를 인출하지만, 태그가 일치하지 않으면 메인 메모리(2)에서 완전히 일치하는 데이타를 인출하여 캐쉬 메모리(1)의 해당 데이타 블록의 내용을 갱신한다.

캐쉬 메모리를 데이타 기록 방식을 기준으로 구분하면 라이트 쓰루(wright through) 방식과 라이트 백(wright back) 방식이 있다. 라이트 쓰루 방식은 데이타를 캐쉬 메모리와 메인 메모리에 동시에 기록하는데 반하여, 라이트 백 방식은 먼저 캐쉬 메모리에 기록했다가 캐쉬 메모리의 해당 블록의 데이타를 대체해야 하는 경우에 기존의 데이타를 메인 메모리로 옮긴 다음 캐쉬 메모리의 해당 블록을 새로운 데이타로 대체한다.

이 가운데 라이트 백 방식의 캐쉬 메모리에서 캐쉬 히트가 발생하면 캐쉬 메모리의 해당 블록의 데이타를 인출하면 되지만, 캐쉬 미스가 발생하면 캐쉬 메모리의 해당 블록의 데이타를 메인 메모리의 새로운 데이타로 대체하기 때문에 중앙처리장치는 메인 메모리가 아닌 캐쉬 메모리의 대체된 데이타를 인출한다. 따라서 캐쉬 히트의 경우보다는 캐쉬 미스의 경우에 중앙처리장치가 필요한 데이타를 인출하는데 훨씬 많은 시간이 소요된다. 이와 같은 캐쉬 미스 발생시의 시간적 손실을 미스 페널티(miss penalty)라고 하는데, 메인 메모리의 데이타를 캐쉬 메모리에 대체하는데 소요되는 시간과 중앙처리장치가 캐쉬 메모리의 대체된 데이타를 인출하는데 소요되는 시간을 더한 것이다.

캐쉬 메모리를 사용하는 목적이 메인 메모리의 느린 동작속도를 보상하기 위한 것이므로, 캐쉬 메모리의 이와 같은 목적을 충분히 달성하기 위해서는 캐쉬 미스 발생율을 감소시켜야 하지만, 용량의 한계로 인하여 캐쉬 미스의 발생이 불가피한 경우가 있다. 그러나 캐쉬 미스가 발생하더라도 그에 따른 미스 페널티를 감소시킨다면 캐쉬 미스에 의한 동작속도의 손실을 보상할 수 있으므로 미스 페널티를 감소시킬 수 있는 수단이 절실히 요구되는 것이다.

따라서 본 발명은 프리-리드 버퍼를 구비하여 캐쉬 미스가 발생하였을 때 해당 어드레스의 데이타를 메인 메모리에서 직접 프리-리드 버퍼로 인출하고 캐쉬 메모리와 메인 메모리 사이에 라이트 백 동작이 수행되는 동안 중앙처리장치가 프리-리드 버터의 데이타를 이용하여 다음 동작을 수행하도록 함으로써 라이트 백 방식의 캐쉬 메모리에서 캐쉬 미스 발생에 따른 미스 페널티를 감소시킬 수 있는 캐쉬 메모리를 제공하는데 그 목적이 있다.

도 1은 이와 같은 종래의 캐쉬 메모리의 내부 구성과 함께 중앙처리장치 및 메인 메모리와의 상호 연결관계를 나타낸 블록도.

도 2는 본 발명에 따른 캐쉬 메모리를 나타낸 것으로, 캐쉬 메모리의 내부 구성과, 캐쉬 메모리와 중앙처리장치 및 메인 메모리와의 연결관계 및 프리-리드 버퍼의 연결관계를 나타낸 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

1, 11 : 캐쉬 메모리 2, 12 : 메인 메모리

3, 13 : 중앙처리장치 14 : 프리-리드 버퍼

이와 같은 목적의 본 발명은 프리-리드 버퍼를 구비하는 것이 구성상의 특징이며, 그 동작은 중앙처리장치가 캐쉬 메모리로부터 소정의 인덱스와 태그로 지정된 데이타를 인출할 때 캐쉬 메모리에서 캐쉬 미스가 발생하면 메인 메모리에서 해당 어드레스의 데이타를 인출하여 프리-리드 버퍼에 보관하고, 캐쉬 메모리에서 메인 메모리로 데이타의 라이트 백이 완료되면 프리-리드 버퍼에 보관되어 있는 데이타를 캐쉬 메모리의 해당 데이타 블록에 기록하도록 이루어진다.

이와 같이 이루어진 본 발명의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 캐쉬 메모리를 나타낸 것으로, 캐쉬 메모리의 내부 구성과, 캐쉬 메모리와 중앙처리장치 및 메인 메모리와의 연결관계, 그리고 본 발명에 따른 프리-리드 버퍼의 연결관계를 보여준다.

먼저 캐쉬 메모리(11)의 내부 구성을 살펴보면, 인덱스(INDEX)와 유효성 검사비트(V), 태그(TAG), 더티 비트(D) 및 데이타 블록(DATA)으로 구성된다. 인덱스는 메인 메모리(12)에 지정되어 있는 어드레스 가운데 하위 3비트를 사용한다. 따라서 인덱스는 모두 8개가 되며, 이는 인덱스를 구성하는데 사용한 어드레스의 비트 수에 따라 달라진다. 태그 역시 어드레스의 일부 비트를 사용하여 만들어내는데, 5비트의 어드레스 가운데 인덱스를 만들어내는데 사용한 최하위 3비트를 제외한 나머지 최상위 2비트를 사용한다. 따라서 하나의 인덱스에는 모두 네 개의 서로 다른 태그가 할당된다. 유효성 검사비트는 캐쉬 메모리(11)의 데이타 블록 가운데 유효하지 않은 데이타가 기록되어 있는 데이타 블록을 표시하기 위한 것인데, 이는 중앙처리장치(13)에서 출력된 어드레스와 캐쉬 메모리(11)의 인덱스 및 태그가 일치하더라도 데이타 블록의 내용이 유효하지 않을 수 있기 때문이다. 유효성 검사비트가 1로 세트되어 있다면 그 데이타 블록의 데이타는 유효한 것을 의미한다. 더티 비트는 데이타 블록에 새로운 데이타가 기록되었는지를 나타내어 이후 캐쉬 미스가 발생하였을 때 메인 메모리(12)로 라이트 백을 수행할 필요가 있는지를 알려주는 비트이다. 이 더티 비트가 1로 세트되어 있다면 캐쉬 미스가 발생하였을 때 해당 데이타 블록의 데이타를 메인 메모리(12)로 이동시킨다(라이트 백). 데이타 블록은 실제로 데이타를 기록하는 영역이다. 프리-리드 버퍼(14)는 일반적인 데이타 저장수단으로서, 그 크기는 캐쉬 메모리(11)에 구비된 데이타 블록의 크기와 같거나 그 이상이어야 한다. 만약 그 크기가 수십 바이트(byte) 정도로 작은 경우에는 일반적인 레지스터 파일로 구성하지만, 그 크기가 킬로 바이트(kilo byte) 정도로 매우 크다면 별도의 메모리로 구성한다. 이 프리-리드 버퍼(14)는 메인 메모리(12)에서 데이타를 입력받아 캐쉬 메모리(11)로 출력하도록 데이타 경로가 형성되며, 입출력 동작은 중앙처리장치(13)에 의해 제어된다.

중앙처리장치(3)에서 다음 동작을 수행하는데 필요한 데이타를 인출하기 위하여 해당 데이타의 어드레스를 출력하면 어드레스의 최하위 3비트와 캐쉬 메모리(11)의 인덱스가 가장 먼저 비교된다. 이때 캐쉬 메모리(11)에서는 적어도 하나의 인덱스가 선택되며, 어드레스의 최상위 2비트와 선택된 인덱스의 해당 데이타 블록의 태그가 비교된다. 만약 어드레스의 최상위 2비트와 태그가 일치하여 캐쉬 히트가 발생하면 해당 데이타 블록의 데이타를 인출하여 다음 동작을 진행한다. 반대로 태그가 일치하지 않아 캐쉬 미스가 발생하면 중앙처리장치(13)는 캐쉬 메모리의 더티 비트를 검사하여 라이트 백을 수행할지를 결정한다. 라이트 백을 수행할 필요가 없는 경우에는 직접 메인 메모리(12)에서 해당 어드레스의 데이타를 인출하여 캐쉬 메모리의 해당 데이타 블록의 데이타를 갱신한다. 그러나 라이트 백을 수행할 필요가 있는 경우에는 라이트 백을 수행하기 전에 먼저 메인 메모리(12)에서 해당 어드레스의 데이타를 인출하여 본 발명에 따른 프리-리드 버퍼(14)에 보관한다. 이 상태에서 중앙처리장치(13)는 다음 동작을 수행할 때 필요한 데이타를 프리-리드 버퍼(14)로부터 인출한다. 이와 같이 중앙처리장치(13)가 프리-리드 버터(14)의 데이타를 이용하여 다음 동작을 수행하는 동안 캐쉬 메모리(11)의 해당 데이타 블록의 데이타는 메인 메모리(12)의 해당 어드레스 영역으로 옮겨진다(라이트 백). 이렇게 데이타가 비워진 캐쉬 메모리(11)의 데이타 블록은 프리-리드 버퍼(14)에 보관되어 있는 데이타로 그 내용이 갱신된다.

이와 같은 일련의 동작을 도 2에 나타낸 캐쉬 메모리(11)의 데이타 블록 가운데 하나를 예로들어 구체적으로 설명하면 다음과 같다. 중앙처리장치(13)에서 이진수 10010의 어드레스가 출력되면 가정 먼저 캐쉬 메모리(11)의 인덱스를 검사하여 어드레스의 최하위 3비트인 010과 일치하는 인덱스를 찾는다. 캐쉬 메모리(11)의 인덱스 가운데 그 값이 010인 인덱스는 반드시 존재하므로 다음에는 인덱스 010으로 지정된 데이타 블록의 태그가 어드레스의 최상위 2비트인 10과 일치하는지를 판단한다. 도 2에서는 해당 데이타 블록의 태그가 11이므로 캐쉬 미스가 발생한다. 중앙처리장치(13)는 캐쉬 미스가 발생하였으므로 메인 메모리(12)에서 직접 데이타를 인출하여 프리-리드 버퍼(14)에 보관한다. 이때 캐쉬 메모리(11)에서는 해당 데이타 블록(인덱스가 010이고 태그가 11인 데이타 블록)의 데이타를 메인 메모리(12)의 해당 어드레스 영역으로 옮긴 다음 프리-리드 버퍼(14)의 데이타를 인덱스 010의 데이타 블록에 기록하고 인덱스 010의 데이타의 블록의 태그를 10으로 갱신하는 라이트 백을 수행한다. 이와 같이 라이트 백이 수행되는 동안에 중앙처리장치(13)는 프리-리드 버퍼(14)에 보관되어 있는 데이타를 이용하여 다음 동작을 속개한다.

이와 같은 일련의 동작을 중앙처리장치(13)의 관점에서 본다면 프리-리드 버퍼(14)가 없는 경우에 데이타의 라이트 백이 수행되는 동안에는 다음 동작을 진행할 수 없었으나 본 발명에 따른 프리-리드 버퍼(14)에 보관되어 있는 데이타를 이용하여 다음 동작을 속행할 수 있으므로, 그만큼 미스 페널티의 크기가 감소하는 것이다.

따라서 본 발명은 프리-리드 버퍼를 구비하여 캐쉬 미스가 발생하였을 때 해당 어드레스의 데이타를 메인 메모리에서 직접 프리-리드 버퍼로 인출하고 캐쉬 메모리와 메인 메모리 사이에 라이트 백 동작이 수행되는 동안에도 중앙처리장치는 프리-리드 버터에 보관되어 있는 데이타를 이용하여 다음 동작을 속개함으로써 라이트 백 방식의 캐쉬 메모리에서 캐쉬 미스 발생에 따른 미스 페널티를 감소시킴으로써 보다 빠른 동작속도를 구현할 수 있는 것이다.

Claims

중앙처리장치와 메인 메모리 사이에 구비되는 라이트 백 방식의 캐쉬 메모리에 있어서,

프리-리드 버퍼를 구비하고;

상기 중앙처리장치가 상기 캐쉬 메모리로부터 소정의 인덱스와 태그로 지정된 데이타를 인출할 때 상기 캐쉬 메모리에서 캐쉬 미스가 발생하면 상기 메인 메모리에서 상기 인덱스와 상기 태그에 대응하는 어드레스의 데이타를 인출하여 상기 프리-리드 버퍼에 보관하고, 상기 캐쉬 메모리에서 상기 메인 메모리로 데이타의 라이트 백이 완료되면 상기 프리-리드 버퍼에 보관되어 있는 상기 데이타를 상기 캐쉬 메모리의 상기 인덱스와 상기 태그로 지정된 데이타 블록에 기록하는 캐쉬 메모리.
청구항 1에 있어서, 상기 프리-리드 버퍼의 데이타 저장용량이 상기 캐쉬 메모리(11)의 상기 블록의 데이타 저장용량과 동일하거나 큰 캐쉬 메모리.
청구항 1에 있어서, 상기 캐쉬 미스가 발생하면 상기 캐쉬 메모리의 더티 비트를 검사하여 라이트 백 수행 여부를 결정한 다음 상기 메인 메모리의 해당 어드레스의 데이타를 상기 프리-리드 버퍼로 인출하는 캐쉬 메모리.