JP2005537688A - ２重制御周波数合成器 - Google Patents

Abstract

擬似３次２重制御周波数合成器（１００）は、充電ポンプ（１０２）、ループフィルタ（１０４）、ループ分周器（１０６）、及び２重ポートＶＣＯ（１１０）を含む。積分器（１０８）は、高周波経路を提供する制御電圧に加えて、低周波経路を提供する制御電圧を低域通過フィルタ処理する。両制御経路は、ＶＣＯ（１１０）に接続する。ＶＣＯ（１１０）は、２つの制御信号によって制御される単一周波数発生器である。ＶＣＯ（１１０）は、低周波経路（１１４）と高周波雑音補正経路（１１２）との等価品を提供し、両経路は、重ね合わせにより効果的に（１１６）を統合する。合成器（１００）は、２つの制御電圧経路からの追加の極とゼロを含む。高周波経路は、意図せずしてＶＣＯ（１１０）に導入された高周波側波帯雑音を補正する。ループ誤差電圧を積分すると、高周波経路のＤＣ値が固定され、また、静止ループ周波数を設定するための低周波１次経路が提供される。

Description

本発明は、周波数合成器に関し、特に、動作周波数範囲が広い閉ループ周波数合成器に関する。

周波数合成器、特に、位相同期ループ（ＰＬＬ）合成器は、広い周波数範囲上で動作する必要がある。通常のＰＬＬ周波数合成器は、周波数位相差、即ち、基準周波数とＶＣＯ出力又はそれから導出された何らかの信号との間の周波数位相差に応答して電荷を供給する充電ポンプが生成するフィルタ処理済の制御ライン電圧を受信する電圧制御発振器（ＶＣＯ）を含む閉ループ合成器である。充電ポンプは、ポンピング電荷（ｑ）を負荷コンデンサ（Ｃ）との間で受け渡しを行なうことによって容量性の負荷を充放電し、Ｃの両端間の所望静止電圧（Ｖ）が示すように、選択された電荷をＣ上に保持する。ｑ＝ＣＶであることから、負荷コンデンサ（Ｃ）の両端間の電圧は、Ｃ上の電荷に正比例する。従って、能動充電ポンプには、３つの状態がある。即ち、負荷への電荷のポンピング、負荷からの電荷のポンピング、及び何れでもない状態、即ち、オフの状態。オフ状態において、充電ポンプの出力は、任意の公知の３状態ドライバと同様に、高インピーダンス（ＨｉＺ）として機能しなければならない。

多重帯域ＶＣＯを周波数合成器に用いて、充電ポンプに必要な制御ライン電圧範囲を低減し得るが、上述した問題を完全に解決するものではない。通常、制御ライン電圧もまた、充電ポンプによって供給され、また、フィルタ処理されてＶＣＯの周波数を制御する。充電ポンプの簡単な例は、１対の独立制御スイッチによって負荷容量に選択的に接続された電流源である。これらのスイッチは、スイッチのいずれか一方又は双方がオン又はオフに切り換わることによって、電荷を容量性負荷へ供給したり、容量性負荷から電荷を除去したりする。通常、これらのスイッチは、トランジスタであり、これらのトランジスタは、瞬間的に切り換わってオン又はオフせず、両トランジスタがオンの時、各基準周期時、或る切り換え期間を伴う。これら２つのスイッチからのあらゆる電荷注入不整合により、特に切り換え時、負荷への電荷漏れ又は負荷からの電荷漏れが生じる。この漏れによって、基準周波数とループ周波数との間で不本意な位相シフトが発生する。この位相シフトを補正するために、充電ポンプは、各周期の間、有限時間オンし、これによって、基準周波数で電圧突起が生じ、また、充電ポンプ雑音が大きくなるため、合成器帯域内雑音が増大する。

通常の最先端の充電ポンプは、深刻なスイッチング雑音やスイッチング突起コンテンツを周波数合成器にもたらすことがある。制御ライン電圧の動作範囲を狭くすると、雑音は大幅に減少するが、充電ポンプの設計に制約が生じ、また、合成器の動作範囲が狭くなる。

従って、充電ポンプに関係する突起コンテンツ及びスイッチング雑音の影響を低減又は除去するメカニズムに対するニーズが存在する。
本発明の譲受人に譲渡され又（同時又は先行）出願された、ブッシュマン（Ｂｕｓｈｍａｎ）らによる米国特許出願第０９／９６８，１７１号（弁理士受付Ｎｏ．ＰＤ０５９７４ＡＭ）、表題“多相制御型電圧制御発振器”

本発明は、擬似３次２重制御電圧合成器である。

通常の最先端の３次ループと異なり、本発明による擬似３次２重制御周波数合成器は、追加の極及びゼロを含むが、このことは、２つの制御電圧経路、即ち、高周波経路及び低周波経路の可用性から生じている。高周波経路は、ＶＣＯ及び他の機能ブロック、例えば、位相検出器、分周器、並びに、特に、位相誤差を補正する間、雑音を付加する充電ポンプによって、合成器に導入される高周波側波帯雑音を補正する。低周波経路は、静止ループ周波数を設定するための、また、発振器の公称周波数を選択するための１次経路である。ループ誤差電圧を積分すると、合成器の低周波雑音、即ち本質的に、静止周波数が補正される。従って、好適な実施形態の場合、充電ポンプ出力部のループ誤差電圧は、任意の所望の静止電圧に設定でき、必要なことは、ＶＣＯ及び他の機能ブロックの高周波雑音を補正することだけである。

これによって、従来の合成器には無い利点が得られ、スプリアス及び帯域内雑音が大幅に減少して、性能が向上し、また、ループフィルタに固定制御電圧が供給される。

前述の及び他の目的、側面及び利点は、図面を参照しつつ、以下の好適な実施形態の詳細説明から良く理解されるであろう。
図１は、本発明の好適な実施形態による合成器１００のモデルを示すブロック図である。合成器１００は、充電ポンプ１０２、ループフィルタ１０４、ループ分周器１０６、積分器１０８、及び２重ポートＶＣＯ１１０を含む。３次ループに通常存在する雑音に加えて、本好適な実施形態では、入力雑音源Ｍ（ｓ）と呼ばれ又これで表される積分器雑音を導入する。この導入された雑音は、合成器の雑音レベル未満に制御及び設計が可能である。従って、重ね合わせの理を用いて、２重ポートＶＣＯ１１０モデルには、ブロック１１４を介した低周波経路と、ブロック１１２を介した高周波雑音補正経路とが含まれる。ブロック１１２、１１４は、象徴的に示すだけであって、ブロック１１６で組み合わせられる個々の独立の周波数を生成しないが、その結果は、低周波及び高周波補正経路双方の合成成分を含む合成複合周波数と同一である。

図２は、一般的にＣＭＯＳと呼ばれる相補絶縁ゲートＦＥＴ技術で作製し得るループフィルタ１０４による負荷を受ける単一の３状態電界効果トランジスタ（ＦＥＴ）充電ポンプを示す。充電ポンプ１０２は、ｎ型ＦＥＴ（ＮＦＥＴ）１２０及びｐ型ＦＥＴ（ＰＦＥＴ）１２２を含む。整合電流源１２１、１２３は、負荷に電荷を供給するために備えられている。電流源１２１は、ＮＦＥＴ１２０のソースと、通常接地である負電源電圧（Ｖ_ｓｓ）との間に接続される。電流源１２３は、ＰＦＥＴ１２２のソースと正電源電圧（Ｖ_ｄｄ）との間に接続される。ＮＦＥＴ１２０は、ドレインからソースへ、充電ポンプ１０２の出力部１２４と電流源１２１との間に接続される。ＰＦＥＴ１２２は、ドレインからソースへ、出力部１２４と電流源１２３との間に接続される。ＮＦＥＴ１２０とＰＦＥＴ１２２双方のゲートは、電荷が、負荷へ供給されているところかもしくは負荷から引き出されているところか、又は、電荷がポンピングされていないところかに応じて、個々に駆動される。充電ポンプ１０２は、ループフィルタ１０４による負荷を受けるが、この負荷は、図２において、直列の抵抗器（Ｒ）１２６及びコンデンサ（Ｃ_１）１２８並びに並列の負荷コンデンサ（Ｃ_２）１３０によって示す。従って、この例では、

従って、ＦＥＴ１２０、１２２は、スイッチとして機能し、それぞれ電流源１２１、１２３からの電流を選択的に切り換えて、ループフィルタ抵抗器１２６及びコンデンサ１２８、１３０を含む負荷に供給する。理想的には、位相誤差が無い場合、双方のスイッチは、同時にオン及びオフして、負荷への正味電荷はゼロである。しかしながら、位相不整合があると、電流源１２１、１２３との間で電流が流れ、電流が流れる周期の一部は、不整合、即ち、位相誤差に依存する。特定の電流源１２１、１２３が切り換えられる間、即ち、負荷１２６、１２８、１３０に接続される間の位相誤差期間によって、負荷１２６、１３８、１３０との間でポンピングされる電荷量が決まる。出力電荷は、出力電流とその期間の位相誤差割合との積である。位相誤差が小さい場合、トランジスタ１２０、１２２のスイッチング時間により、正確な電荷出力が可能でなくなるため、両スイッチは、周期毎に一度オンされ、各スイッチのオン時間の差により、位相誤差が小さい状態で、非常に小さい電荷出力が可能になる。また、理想的には、これらのスイッチは、寄生容量と整合しており、このため、負荷電圧が正電源電圧の１／２である場合、スイッチで移される電荷は、等しくまた極性が反対であり、これによって、負荷への正味電荷を相殺する。即ち、正味電荷はゼロである。残念なことに、従来の周波数合成器の場合、スイッチの寄生容量及びそれらの制御電圧のために、両方のスイッチが同時に動作すると、電荷が負荷へ移動する。負荷電圧が正電源電圧の１／２でない場合、非対称の電荷がスイッチにより移され、合成正味電荷が負荷に移動する。その正味電荷は、ループ周波数Ｘ（ｓ）と基準周波数Ｒ（ｓ）との間の位相を意図せずしてシフトさせ、これが、ループ周期毎に補正されなければならない位相誤差である。この誤差補正により、基準突起が生じ、発振器雑音が付加される。

本明細書中において上述した様に、ＮＦＥＴ１２０及びＰＦＥＴ１２２は、電流源１２１、１２３とループフィルタ１０４との間の電流を３つに分岐したり、供給したり、又は減じたりするスイッチとして機能する。ＮＦＥＴ１２０及びＰＦＥＴ１２２の各ゲートに供給されたデジタルスイッチング信号は、開状態又は閉状態かを決定する。ループがロックされ同相である場合、ＮＦＥＴ１２０及びＰＦＥＴ１２２が同時にオン及びオフし、ループフィルタ出力１０４が、その定常状態の静止電圧のままであるように、ＦＥＴのゲート電圧は、同期して切り換わる。従来の周波数合成器において、ループフィルタ電圧は、合成器の静止出力周波数を決定していたため、ループフィルタ電圧は、負電源電圧と正電源電圧との間の実質的にどこにでも設定可能であった。このように電圧範囲が広かったため、スイッチ１２０、１２２からの切り換え電荷は、従来の周波数合成器では整合できず、従って、上述した様に、各ゲート電圧の移行時、スイッチング雑音が入り込み、また、各移行時、意図せずに突起コンテンツが付加された。これに対して、本発明は、２重ポートＶＣＯを介して、高周波及び低周波補正経路を設けることによって突起コンテンツを回避する。高周波補正経路（ループフィルタ電圧）は、ＶＣＯ、及び合成器の他の機能ブロックからの雑音を補正する唯単に極めて小さい高周波電圧である場合、正電源電圧の１／２に固定し得る。積分器１０８を介した低周波補正経路は、従来技術のようにループフィルタ電圧を変化させることによる代わりに、合成器の静止周波数を設定する機能を果たす
。従って、利点として、スイッチ１２０、１２２からの電荷が整合され、また、意図しない突起や雑音成分が除去される。

電流源１２１、１２３は、適切な電流を供給する任意の適当な電流源であってよい。従って、例えば、電流源１２１は、ＮＦＥＴ（図示せず）でよく、このＮＦＥＴは、そのゲート・ソース間電圧（OLE_LINK1Ｖ_ＧＳ）OLE_LINK1がその閾電圧（Ｖ_Ｔ）を若干越える状態でバイアスされ、通常の電荷ポンピング動作時、飽和状態のままであり、即ち、ＮＦＥＴ１２０がオンされた時、Ｖ_ＤＳ∋Ｖ_ＧＳ−Ｖ_Ｔである。同様に、電流源１２３は、ＰＦＥＴ（図示せず）でよく、このＰＦＥＴは、ＰＦＥＴ１２２がオンした時、Ｖ_ＳＤ＃Ｖ_ＳＧ＋Ｖ_Ｔであるようにバイアスされる。このようなバイアス条件を提供する方法は、公知であり、例えば、ＦＥＴ電流ミレー構造を用いる方法がある。

電流源デバイスの大きさは、充電ポンプの線形の動作範囲を決定する。充電ポンプの出力電圧範囲が大きい場合、デバイスの飽和電圧は、電流源デバイスが飽和状態留まるとすれば、小さくなければならない。

飽和電圧は、デバイスの長さ対幅比の平方根に比例する。電流源デバイスの熱雑音、従って、充電ポンプ雑音は、デバイスの幅対長さ比の平方根に比例する。

従って、動作範囲と許容可能な雑音レベルとの間において設計のトレードオフをしなければならない。動作範囲を最小限に抑え、また、擬似３次ループの充電ポンプ出力をＶＤＤ／２に設定して、雑音性能も改善し得る。

従って、上述した様に、数多くの用途の場合、合成器１００は、広範囲の周波数を生成しなければならず、また、ＶＣＯ周波数は、ループフィルタ電圧で制御されるため、ループフィルタ電圧は、その正電源電圧の１／２ではない。２重制御合成器は、２重帯域ＶＣＯ１１０に直接供給される静止制御電圧を生成することによって、また、ＤＣ値を電源電圧の１／２に固定した状態で高周波補正制御電圧を抽出することによって、スイッチング雑音及び突起コンテンツを除去する。

図３Ａは、積分器１０８の代わりに用い得る単一積分器１３０の例である。単一積分器１３０は、差動増幅器１３２、差動増幅器１３２への負入力部にある抵抗器１３４、負入力部と増幅器出力部１３８との間のコンデンサ１３６を含む。充電ポンプ１０２のフィルタ処理された出力１２４は、抵抗器１３４及び２重ポートＶＣＯ１１０に供給される。バイアス電圧が、ＤＣループフィルタ電圧を決定する増幅器１３２の正入力部に供給される。増幅器出力部１３８は、２重ポートＶＣＯ１１０への他方の入力部である。差動増幅器１３２において、Ｍ（ｓ）で表し、また、モデル化の都合のために示した真性雑音が増幅
器１３２の入力部に供給される。

図３Ｂは、他の選択肢としてのデジタル積分器１４０である。デジタル積分器１４０は、比較器１４２、アップ／ダウンカウンタ１４４、及びデジタル−アナログ変換器（ＤＡＣ）１４６を含む。比較器１４２は、ループフィルタ出力１２４を受信し、閾電圧と比較する。比較器１４２の出力は、独立したブロック信号によってクロック制御されるアップ／ダウンカウンタ１４４のアップ／ダウン入力部に供給される。アップ／ダウンカウンタ１４４の出力は、ＤＡＣ１４６入力部に供給される。ＤＡＣ１４６出力は、２重ポートＶＣＯ１１０に供給される積分器１０８の出力である。

比較器１４２は、ループフィルタ出力部１２４の動的制御ライン電圧が、所望の充電ポンプ静止出力より大きいか小さか判断する。比較器出力に依存して、積分器は、クロック速度で加算又は減算する。デジタル計数値は、ＤＡＣ１４６により電圧に変換されて、静止周波数を調整する。クロック速度及びＤＡＣステップサイズは、積分器定数を決定する。

他の選択肢としてのこの積分器１４０は、静止周波経路において、積分器の更新速度で低レベルの音を発生するが、この音は、高周波補正経路において除去される。更に、積分器のクロック速度は、ディザ処理され、パワーを音に分散させるか、又は、クロックは、必要に応じて、停止し得る。デジタル積分器の利点は、制御ライン雑音電圧がＤＡＣ１４６の関数であることであり、これは、抵抗器回路として実現してよい。積分器の時定数と適合する適切なバイパスコンデンサ（図示せず）を備えて、抵抗器回路雑音を低減し、また、更新移行を平滑化し得る。

図４は、ループ分周器１０６の例を示すが、このループ分周器１０６は、この例では、Ｎレジスタ１５０によるプログラム可能な分割である。Ｎレジスタ１５０による分割は、Ｎが必要に応じて選択的に与えられる一般的なプログラム可能なレジスタであってよい。他の選択肢として、Ｎは、レジスタにハードウェア的に結線で定義してもよく、又は、レジスタは、選択した値で分割するように設計してもよい。

図５は、２重ポート直交ＶＣＯ１１０の例を示すが、これは、特許文献１に更に詳述されており、本明細書に引用参照する。ブッシュマンらは、２対の補間直交位相を供給するＶＣＯについて述べている。各対の制御可能な相互コンダクタンス反転増幅器１５２、１５４、１５６、１５８。従って、各対１５２、１５４、１５６、１５８は、ブッシュマンらに詳述されているように、それぞれ個々の出力部１６０、１６２、１６４、１６６において加算されるそれぞれの電流振幅及び位相を供給する。

図６Ａ及びＢは、図５のように２重ポートＶＣＯ１１０を形成するために、対１５２、１５４、１５６、１５８として組み合わせて得る制御可能な相互コンダクタンス反転増幅器の例を示す。図６Ａは、ＮＦＥＴ１７２及びＰＦＥＴ１７４が含まれる単一反転器１７０を示す。ＮＦＥＴ１７２のソースは、低電源電圧又は負電源電圧、例えば、接地、Ｖ_ｌｏｗ又はＶ_ｓｓに接続される。ＰＦＥＴ１７４のソースは、高電源電圧又は正電源電圧Ｖ_ｈｉ又はＶ_ｄｄに接続される。ＮＦＥＴ１７２のドレインは、反転器出力部１７６においてＰＦＥＴ１７４のドレインに接続される。反転器への入力部は、ＮＦＥＴ１７２のゲート及びＰＦＥＴ１７４のゲートの共通接続部に接続される。この反転器１７０の相互コンダクタンスは、電源電圧、特に、Ｖ_ｄｄを変化することによって変更し得る。

図６Ｂは、第２の制御可能な相互コンダクタンス反転増幅器１８０を示す。ＮＦＥＴ１８２は、ＮＦＥＴ１７２に対応する。しかしながら、この制御可能な相互コンダクタンス反転増幅器１８０は、Ｖ_ｄｄと出力部との間において、並列に２つの直列対のＰＦＥＴ１
８４、１８６、及び１８８、１９０を含む。この出力相互コンダクタンスは、それぞれＰＦＥＴ１８６、１９０各々のゲートに接続された２つの個別の相互コンダクタンス制御バイアス電圧Ｖ_ＣＯＮ１及びＶ_ＣＯＮ２によって制御される。オプションとして、ＰＦＥＴ１８４と１８６との間の接続点は、ＰＦＥＴ１８８と１９０との間の接続点１９２に接続し得る。このオプションの接続で、ＰＦＥＴ１８４、１８８は、単一のＰＦＥＴ（図示せず）で置き換え得る。

従って、２重ポートＶＣＯ１１０は、制御可能なｇｍ_１増幅器１５０_１、１５２_１、１５４_１、１５６_１の代わりに単一反転器１７０を、また、第２の制御可能な相互コンダクタンス反転増幅器１８０を制御可能なｇｍ_２増幅器１５０_２、１５２_２、１５４_２、１５６_２の代わりに用いて、構成し得る。この例では、充電ポンプ出力１２４は、Ｖ_ＣＯＮ１として供給され、積分器１０８の出力は、Ｖ_ＣＯＮ２として供給される。１つの出力位相１６０、１６２、１６４、又は１６６は、分周器１０６を介してフィードバックされ、その結果は、入力基準Ｘ（ｓ）と比較される。
合成器ブロックのループ式は、下式で与えられる。

ここで、Ｇ^ｉ（ｓ）は、能動積分器１０８の雑音の内部伝達関数である。ループフィルタは、３次であり、また、これらの極とゼロが、以下の式のように対称分割で選択される。

また、積分器１０８の伝達関数は、以下の通りである。

入力Ｘ（ｓ）に対するループ関数応答Ｒ（ｓ）について解くと、以下のようになる。

Ｍ（ｓ）による出力部の雑音を無視すると、励起Ｘ（ｓ）から応答Ｒ（ｓ）へのループ伝達について検討し得る。３次ループの利得１周波数を用いると、以下の式の場合、

閉ループ伝達関数は、下式となる。

従来の３次ループの伝達関数は、下式の通りである。

しかしながら、好適な実施形態は、４次ループであり、また、下式における追加のゼロを有する。
ゼロ＝（Ｋ_２／Ｋ_１）（ω_ｃ／ａｘ）
従って、積分器１０８の利得（定数ａ）を制限して、Ｋ_１に対するＫ_２の比よりかなり大きくすると、４次伝達関数の極限値は、下式のように近似し得る。

追加の極及びゼロを相殺する場合、これらは、３次ループの開ループゼロより周波数が充分に低くなければならず、従って、下式のようになる。

ＶＣＯのポート感度比を基準にして、積分器Ｇ（ｓ）の利得を制限すると、ループに対する３次近似が可能になる。

積分器の回路を図３Ａに示す。非反転入力部における参照電圧は、合成器用の静止ループフィルタ電圧を設定する。能動回路の雑音は、この入力部でまとめられ、全体的な合成器雑音に対するその影響が解析される。

積分器１０８のループ入力Ｌ（ｓ）の伝達関数は、下式の通りである。

内部雑音源Ｍ（ｓ）の場合、伝達関数は、下式の通りである。

従って、元のループ応答式から、雑音Ｍ（ｓ）の伝達関数は、下式の通りである。

Ｇ（ｓ）が３次ループを近似する利得制限の下で、Ｍ（ｓ）に対応する雑音の伝達関数は、下式の通りである。

図７は、４つの極と３つのゼロを有するこの関数のボードグラフである。積分器に対応する合成器位相雑音は、ループフィルタのコーナ周波数でピークになる。このピークにおける下式

で表される位相雑音の大きさは、下式の通りである。

Ｋ_２ポートはＶＣＯをその静止周波数に動かす必要があり、他方、Ｋ_１ポートはＶＣＯ雑音を除去するのに充分な感度を持つだけでよいことから、Ｋ_２＞Ｋ_１という仮定は、妥当である。極ゼロ分割係数ｘは、ζ＝（ｘ−１）／２のように、ループ減衰定数に関係する。最適なロック時間の場合、減衰定数は、０．８７５であり、コーナ周波数での雑音のピーク値は、あたかもＭ（ｓ）が直接Ｋ_２ＶＣＯ入力部に印加されて他の所では全て小さいかの如く同じである。雑音は、妥当なｘの値に対して、数ｄＢしか変動しない。

従って、本新規合成器トポロジは、能動積分器によって与えられる追加の極及びゼロを利用し、静止制御電圧を生成して、公称周波数を設定する。これによって、ループフィルタが高周波を補正することだけが必要になり、ループフィルタ電圧は、所望の任意の公称電圧に固定することが可能になる。

本発明について、好適な実施形態に基づき説明したが、当業者は認識されるように、本発明は、添付の請求項の精神と範囲内において修正を加えても実施し得るものである。

好適な実施形態による合成器を示すブロック図。 ループフィルタによる負荷を受ける単一の３状態電界効果トランジスタ（ＦＥＴ）充電ポンプの例を示す図。 積分器の例を示す図。 積分器の例を示す図。 Ｎレジスタループ分周器によるプログラム可能な分割の例を示す図。 ２重ポート直交ＶＣＯの例を示す図。 図５のように対になって２重ポートＶＣＯを形成し得る制御可能な相互コンダクタンス反転増幅器の例を示す図。 図５のように対になって２重ポートＶＣＯを形成し得る制御可能な相互コンダクタンス反転増幅器の例を示す図。 図３Ａの積分器によって合成器にもたらされた位相雑音のボードグラフ。

Claims (18)

1. 周波数合成器であって、
   差分信号を受信し、また、前記差分信号に応答して誤差補正充電サンプルを供給する充電ポンプと、
   前記誤差補正充電サンプルをフィルタ処理して制御電圧を供給するループフィルタと、
   前記ループフィルタから前記制御電圧を受信する２重ポート電圧制御発振器（ＶＣＯ）と、
   前記制御電圧を参照電圧と比較し、また、前記比較に応答して積分誤差補正電圧を前記２重ポートＶＣＯに供給する積分器であって、前記２重ポートＶＣＯは、前記制御電圧及び前記積分誤差補正電圧によって求められた出力周波数を供給する前記積分器と、
   前記周波数出力を少なくとも１で除算する分周器であって、前記差分信号は、入力参照信号が前記分割周波数と組み合わせられた結果生じる前記分周器と、
   が含まれる周波数合成器。
2. 請求項１に記載の周波数合成器であって、前記２重ポートＶＣＯには、
   交差結合されて第１対の補間出力を供給する第１対の電圧制御可能な相互コンダクタンス反転増幅器と、
   交差結合されて第２対の補間出力を供給する第２対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第２対の補間出力は、前記第１対の補間出力に対して９０度位相がずれている前記第２対の電圧制御可能な相互コンダクタンス反転増幅器と、
   前記第１対の出力部間に直列接続された第３対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第２対の出力部が前記第３対間に接続された前記第３対の電圧制御可能な相互コンダクタンス反転増幅器と、
   前記第２対の出力部間に直列接続された第４対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第１対の出力部が前記第４対間に接続され、前記第１及び第２対の増幅器の相互コンダクタンスが第１制御電圧で制御され、また、前記第３及び第４対の増幅器の相互コンダクタンスが第２制御電圧で制御される前記第４対の電圧制御可能な相互コンダクタンス反転増幅器と、
   が含まれる周波数合成器。
3. 請求項２に記載の周波数合成器であって、
   前記２重ポートＶＣＯにおける２対の制御可能な相互コンダクタンス反転増幅器が、対の反転器であり、前記反転器対の相互コンダクタンスが、反転器電源電圧を調整することによって制御される周波数合成器。
4. 請求項３に記載の周波数合成器であって、前記２重ポートＶＣＯにおける前記各制御可能な相互コンダクタンス反転増幅器には、
   高電源電圧Ｖ_ｈｉと反転出力部との間に接続された第１電界効果トランジスタ（ＦＥＴ）であって、Ｐ型ＦＥＴ（ＰＦＥＴ）である前記第１ＦＥＴと、
   低電源電圧と前記反転出力部との間に接続されたｎ型ＦＥＴ（ＮＦＥＴ）と、
   が含まれる周波数合成器。
5. 請求項４に記載の周波数合成器であって、２つの他対の前記制御可能な相互コンダクタンス反転増幅器には、更に、
   Ｖ_ｈｉと前記第１ＰＦＥＴとの間に接続された第２ＰＦＥＴであって、前記フィルタ処理された制御電圧が前記第２ＰＦＥＴの制御ゲートに供給される前記第２ＰＦＥＴと、
   Ｖ_ｈｉと前記出力部との間に直列接続された第３及び第４ＰＦＥＴであって、前記雑音差分電圧が、前記第４ＰＦＥＴの制御ゲートに供給される前記第３及び第４ＰＦＥＴと、
   前記ＮＦＥＴ、前記第１ＰＦＥＴ、及び前記第３ＰＦＥＴの制御ゲートに接続されたＶ
   ＣＯ位相と、
   が含まれる周波数合成器。
6. 請求項５に記載の周波数合成器であって、前記積分器には、
   差動増幅器と、
   前記差動増幅器出力部と前記差動増幅器への負入力部との間に接続されたコンデンサと、
   前記積分器への入力部と前記差動増幅器の前記負入力部との間に接続された抵抗器であって、前記差動増幅器の出力部は、前記積分器の出力部である前記抵抗器と、
   が含まれる周波数合成器。
7. 請求項５に記載の周波数合成器であって、前記積分器には、
   前記フィルタ処理された制御電圧と閾電圧とを比較する比較器と、
   前記比較器の出力を受信するアップ／ダウンカウンタであって、前記比較器出力に応答して、インクリメント又はデクリメントする前記アップ／ダウンカウンタと、
   前記アップ／ダウンカウンタの計数出力を積分器出力電圧に変換するデジタル−アナログ変換器と、
   が含まれる周波数合成器。
8. 請求項５に記載の周波数合成器であって、前記ループフィルタには、
   前記充電ポンプの出力と参照電圧との間に接続された直列の抵抗器及びコンデンサ（ＲＣ）と、
   前記直列のＲＣと並列のコンデンサと、
   が含まれる周波数合成器。
9. 請求項８に記載の周波数合成器であって、前記充電ポンプには、
   前記ループフィルタに電荷をポンピングするための第１電流を供給する第１電流源と、
   前記第１電流源を前記ループフィルタに選択的に接続するＰＦＥＴと、
   前記ループフィルタからの電荷をポンピングするための第２電流を供給する第２電流源と、
   ＮＦＥＴであって、前記第２電流源を前記ループフィルタに選択的に接続し、これによって、前記充電ポンプが、前記フィルタ処理された制御電圧を前記ループフィルタに保持する前記ＮＦＥＴと、
   が含まれる周波数合成器。
10. 閉ループ周波数合成器であって、
    差分信号を受信し、また、前記差分信号に応答して誤差補正充電サンプルを供給する充電ポンプと、
    前記誤差補正充電サンプルをフィルタ処理して制御電圧を供給するループフィルタと、
    前記ループフィルタから前記制御電圧を受信する２重ポート電圧制御発振器（ＶＣＯ）と、が含まれ、前記２重ポートＶＣＯには、
    交差結合されて第１対の補間出力を供給する第１対の電圧制御可能な相互コンダクタンス反転増幅器と、
    交差結合されて第２対の補間出力を供給する第２対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第２対の補間出力は、前記第１対の補間出力に対して９０度位相がずれている前記第２対の電圧制御可能な相互コンダクタンス反転増幅器と、
    前記第１対の出力部間に直列接続された第３対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第２対の出力部が前記第３対間に接続された前記第３対の電圧制御可能な相互コンダクタンス反転増幅器と、
    前記第２対の出力部間に直列接続された第４対の電圧制御可能な相互コンダクタンス反
    転増幅器であって、前記第１対の出力部が前記第４対間に接続され、前記第１及び第２対の増幅器の相互コンダクタンスが第１制御電圧で制御され、また、前記第３及び第４対の増幅器の相互コンダクタンスが第２制御電圧で制御される前記第４対の電圧制御可能な相互コンダクタンス反転増幅器と、
    前記制御電圧を参照電圧と比較し、また、前記比較に応答して積分誤差補正電圧を前記２重ポートＶＣＯに供給する積分器であって、前記制御電圧及び前記積分誤差補正電圧は、２対の前記電圧制御可能な相互コンダクタンス増幅器の相互コンダクタンスを制御し、前記２重ポートＶＣＯは、前記制御電圧及び前記積分誤差補正電圧によって求められた出力周波数を供給する前記積分器と、
    前記周波数出力を少なくとも１で除算する分周器であって、前記差分信号は、入力参照信号が前記分割周波数と組み合わせられた結果生じる前記分周器と、
    が含まれる周波数合成器。
11. 請求項１０に記載の閉ループ周波数合成器であって、前記２重ポートＶＣＯにおける前記各電圧制御可能な相互コンダクタンス反転増幅器には、
    高電源電圧Ｖ_ｈｉと反転増幅器出力部との間に接続された第１Ｐ型電界効果トランジスタ（ＰＦＥＴ）と、
    低電源電圧と前記反転増幅器出力部との間に接続されたｎ型ＦＥＴ（ＮＦＥＴ）と、
    が含まれる閉ループ周波数合成器。
12. 請求項１１に記載の閉ループ周波数合成器であって、前記２対の電圧制御可能な相互コンダクタンス反転増幅器には、更に、
    Ｖ_ｈｉと前記第１ＰＦＥＴとの間に接続された第２ＰＦＥＴであって、前記フィルタ処理された制御電圧が前記第２ＰＦＥＴの制御ゲートに供給される前記第２ＰＦＥＴと、
    Ｖ_ｈｉと前記出力部との間に直列接続された第３及び第４ＰＦＥＴであって、前記雑音差分電圧が、前記第４ＰＦＥＴの制御ゲートに供給される前記第３及び第４ＰＦＥＴと、
    前記ＮＦＥＴ、前記第１ＰＦＥＴ、及び前記第３ＰＦＥＴの制御ゲートに接続されたＶＣＯ位相と、
    が含まれる閉ループ周波数合成器。
13. 請求項１２に記載の閉ループ周波数合成器であって、
    前記２対は、前記第１対及び前記第２対である閉ループ周波数合成器。
14. 請求項１２に記載の閉ループ周波数合成器であって、
    前記２対は、前記第３対及び前記第４対である閉ループ周波数合成器。
15. 請求項１２に記載の閉ループ周波数合成器であって、前記積分器には、
    差動増幅器と、
    前記差動増幅器出力部と前記差動増幅器への負入力部との間に接続されたコンデンサと、
    前記積分器への入力部と前記差動増幅器の前記負入力部との間に接続された抵抗器であって、前記差動増幅器の出力部は、前記積分器の出力部である前記抵抗器と、
    が含まれる閉ループ周波数合成器。
16. 請求項１２に記載の閉ループ周波数合成器であって、前記積分器には、
    前記フィルタ処理された制御電圧と閾電圧とを比較する比較器と、
    前記比較器の出力を受信するアップ／ダウンカウンタであって、前記比較器出力に応答して、インクリメント又はデクリメントする前記アップ／ダウンカウンタと、
    前記アップ／ダウンカウンタの計数出力を積分器出力電圧に変換するデジタル−アナログ変換器と、
    が含まれる閉ループ周波数合成器。
17. 請求項１２に記載の閉ループ周波数合成器であって、前記ループフィルタには、
    前記充電ポンプの出力と参照電圧との間に接続された直列の抵抗器及びコンデンサ（ＲＣ）と、
    前記直列のＲＣと並列のコンデンサと、
    が含まれる閉ループ周波数合成器。
18. 請求項１７に記載の閉ループ周波数合成器であって、前記充電ポンプには、
    前記ループフィルタに電荷をポンピングするための第１電流を供給する第１電流源と、
    前記第１電流源を前記ループフィルタに選択的に接続するＰＦＥＴと、
    前記ループフィルタからの電荷をポンピングするための第２電流を供給する第２電流源と、
    ＮＦＥＴであって、前記第２電流源を前記ループフィルタに選択的に接続し、これによって、前記充電ポンプが、前記フィルタ処理された制御電圧を前記ループフィルタに保持する前記ＮＦＥＴと、
    が含まれる閉ループ周波数合成器。

Images