JP2005535899A - 犠牲試験構造を含むフォトニックデバイスおよびｐｉｃならびにこれらの製造方法 - Google Patents

Abstract

複数の第１のフォトニック構成部品を含み、第１のフォトニック構成部品の所与の相互接続性に対応する所与の機能を有するフォトニック集積回路上に形成された試験構造であって、少なくとも１つの第１のフォトニック構成部品を試験するのに適した少なくとも１つの第２のフォトニック構成部品と、少なくとも１つの第１のフォトニック構成部品を少なくとも１つの第２のフォトニック構成部品に光学的に結合する少なくとも１つのフォトニック経路とを備えた試験構造。少なくとも１つのフォトニック経路は所与の相互接続性から独立している。

Description

本発明は一般にフォトニックデバイス（ｐｈｏｔｏｎｉｃ ｄｅｖｉｃｅ）およびフォトニックデバイスのための方法に関する。

発明の背景

フォトニックデバイスおよびフォトニック集積回路（ＰＩＣ）ではIII−V型半導体化合物フォトニック構成部品などのフォトニック構成部品を使用することが望ましい。このような回路は事実上モノリシック回路である。光ファイバ通信および他の応用において、フォトニック構成部品を単一のチップ上にモノリシック集積化することにはディスクリートデバイスにはない利点がある。

このような構成部品、デバイスおよびＰＩＣの製造には、従来から、例えばエピタキシャル成長、エッチング、フォトリソグラフィなど多くのプロセスが使用されている。よく知られているいくつかの因子のため、このようなプロセスは一般に、最適とは言えない生産歩留りを与える。すなわち、ある割合の構成部品が意図するとおりには動作しないことが予想される。デバイスおよびＰＩＣがより複雑となり、より多くのフォトニック構成部品を含むようになると、欠陥のあるデバイスおよびＰＩＣの割合も増大する。このことは、フォトニックデバイスおよびＰＩＣに関連したコストを押し上げる望ましくない効果を有すると考えられる。言い換えると、多数のフォトニック構成部品を集積化して単一のデバイスまたはＰＩＣにするとき、デバイスまたはＰＩＣ全体の合成歩留りは、デバイスまたはＰＩＣのために使用されるフォトニック構成部品の歩留りの積になる。個々の構成部品の歩留りが低下すると、デバイスまたはＰＩＣ全体の合成歩留りは、含まれる構成部品の総数の増加とともに急速に低下すると考えられる。

発明の概要

複数の第１のフォトニック構成部品を含み、第１のフォトニック構成部品の所与の相互接続性（ｉｎｎｔｅｒｃｏｎｎｅｃｔｉｖｉｔｙ）に対応する所望の機能（ｆｕｎｃｔｉｏｎａｌｉｔｙ）を有するフォトニック集積回路上に形成された試験構造であって、少なくとも１つの第１のフォトニック構成部品を試験するのに適した少なくとも１つの第２のフォトニック構成部品と、少なくとも１つの第１のフォトニック構成部品を少なくとも１つの第２のフォトニック構成部品に光学的に結合する少なくとも１つのフォトニック経路とを備え、少なくとも１つのフォトニック経路が所与の相互接続性から独立している試験構造に関する。

本発明の好ましい実施形態の以下の詳細な説明を添付図面とともに検討することによって本発明の理解は容易になる。図中、同じ符号は同じ部分を指す。

本発明の詳細説明

本発明の明確な理解のために適当な部品を示し、同時に一般的なフォトニック構成部品、デバイス、フォトニック集積回路（ＰＩＣ）、光導波路およびこれらに関係する製造方法に見られるその他の多くの部品を分かりやすくする目的で排除するため、本発明の図および記述は簡略化されていることを理解されたい。本発明を実施するためには他の部品の存在が望ましくかつ／または必要であることを当業者は理解するであろう。しかし、このような部品は当技術分野では周知であり、本発明のよりいっそうの理解を促進するものでもないので、これらについては本明細書では論じない。本明細書の開示は、当業者に周知のこのような構成部品、デバイス、ＰＩＣ、導波路および方法に対するすべての変形および変更を対象とする。

本発明の一態様によれば、平面ＰＩＣ内で、例えばレーザ、受信器、増幅器、光電子スイッチなどの能動構成部品を受動導波路を使用して相互接続することができる。この相互接続導波路を、ＰＩＣ内で最終的にどのフォトニック構成部品または構成部品セットを使用するのかを明確する目的に使用することができる。

本発明の一態様によれば、完成したＰＩＣから見れば冗長な冗長フォトニック構成部品を、ＰＩＣの一部として提供することができる。除去可能な導波路を製作し次いでこれを使用することによって、欠陥構成部品を識別すること、および識別された欠陥構成部品の使用が回避されるように相互接続回路を変更または設計することができる。

本発明の一態様によれば、このようなオンチップ試験は、フォトニック部品の性能を低下させることなしに構築し除去することができる犠牲試験光回路の形態の導波路を作ることによって実施することができる。

本発明の一態様によれば、例えばａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆベースのアロイ（ａｌｌｏｙ）を含む、ａ−ＳｉＣ_ｘ（ただし０＜ｘ＜１）、ａ−ＳｉＮ_ｙ（ただし０＜ｙ＜１．３３）、ａ−ＳｉＯ_ｚ（ただし０＜ｚ＜２）、ａ−ＳｉＧｅ_ｗ（ただし０＜ｗ＜１）などのアモルファスシリコン（ａ−Ｓｉ）材料を利用して、犠牲試験構造を能動フォトニック構成部品に統合するための導波路を形成することができる。本発明の一態様によれば、ポリマーベースの導波構造を類似の方法で利用することができる。

本発明の一態様によれば、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆベースのアロイ導波路などのａ−Ｓｉベースのアロイ材料をプラズマ化学蒸着（ＰＥＣＶＤ）を使用して製造することができ、その結果、低損失導波構造の開発を可能にする低い固有光吸収係数（約１．５５μｍで約０．１ｃｍ^−１）が得られる。

次に図１を参照すると、本発明の一態様に基づく第１の処理ステージのＰＩＣ１００の概略図が示されている。ＰＩＣ１００は、集積レーザアレイデバイス用の犠牲試験構造を含む。ただしこれは非限定的な説明にすぎない。冗長性を持たせて形成したこの意図されたレーザアレイ１１０の他に、この同じチップには受信器１２０のアレイも製作されている。これらの検出器１２０は、意図された最終的なデバイス設計、およびＰＩＣ１００の意図された機能の一部であってもよいし、またはそうでなくてもよい。

III−V型半導体化合物ベースのレーザ構成部品１１０のアレイは、ＰＩＣ１００の意図された動作可能性（ｏｐｅｒａｂｉｌｉｔｙ）のために必要な数よりも多くの個々のデバイス１１０を含んでいる。すなわち、ＰＩＣ１００の所望の機能を達成するためにＸ個の構成部品が必要である場合、ＰＩＣ１００上に、Ｘ＜ＹであるＹ個の構成部品を製造することができる。ＸとＹの差は、例えば構成部品１１０および／または１２０のそれぞれに対する予想される生産歩留り、ＰＩＣ１００の所望の生産歩留りを含むいくつかの因子に基づいて決めることができる。さらに、Ｚ＜ＹであるＺ個の構成部品１１０を必要とする別の所望の機能を有するＰＩＣ 場合、例えば構成部品１１０、１２０の予想される生産歩留りに基づいてこのようなＰＩＣの所望の生産も考えることができる。

ＰＩＣ１００は、デバイス１１０を試験するのに適したいくつかの試験構成部品を含み、ＰＩＣ１００の場合には受信器またはフォトニック検出器１２０のアレイを含んでいる。構成部品１２０は、ＰＩＣ１００の意図された動作に役立つものであっても、または役立たないものであってもよく、あるいは任意選択で、構成部品１２０を使用して、例えばそれに対する強化された機能を提供することができる。

構成部品１１０、１２０は、導波路１３０のアレイを使用して通信可能に結合されている。例えば、対応するフォトニック導波路１３０を使用して、構成部品１１０をそれぞれ対応する構成部品１２０に光学的に結合することができる。あるいは、例えばそれぞれの構成部品１１０を選択的に動作させることができる場合には、２つ以上の構成部品１１０を単一の構成部品１２０に結合することもできる。同様に、いくつかの構成部品１２０を単一の構成部品１１０に結合して、例えば試験に冗長性を持たせることもできる。

従来から理解されているように、構成部品１１０を例えば順番にまたは並列に活動化させ、それらの動作を構成部品１２０を使用してチェックすることによって、ＰＩＣ１００を試験することができる。例えば特定の受信器１２０で出力が受信されない場合には、１）構成部品１２０になんらかの欠陥があり、かつ／または２）対応する構成部品１１０になんらかの欠陥があり、かつ／または３）対応する導波路１３０になんらかの欠陥があると考えることができる。ともかく、ＰＩＣ１００の続きの処理において特定の構成部品１１０および／または１２０の使用を回避することができる。しかし重要には、このようなオンチップ試験によってその動作可能性が確認された構成部品をＰＩＣ１００の以降の処理で使用することができる。

次に図２を参照すると、本発明の一態様に基づく第２の処理ステージのＰＩＣ１００の概略図が示されている。犠牲導波路１３０が除去され、構成部品１１０、１２０のアレイが残されている。

次に図３を参照すると、本発明の一態様に基づく第３の処理ステージのＰＩＣ１００の概略図が示されている。構成部品１２０および導波路１３０を使用した試験によってその動作可能性が確認された構成部品１１０を使用してＰＩＣ１００の所望の機能が提供されるように、導波路１４０が製作されている。

次に図４を参照する。先に述べたとおり、構成部品１２０を使用して強化された機能をＰＩＣ１００に提供することができる。構成部品１２０との通信可能性およびそれに関連した強化された機能が提供されるにように導波路１５０を製作することができる。

次に図５を参照する。オンチップ試験によってより多くの構成部品が動作不能と確認された場合には、導波路１４０を使用して、ＰＩＣ１００の別の機能を達成することができる。図５の非限定的かつ例示的なケースでは、例えば構成部品１２０を使用して。もちろん、試験によってその動作可能性が確認された構成部品１１０および／または１２０の任意の組合せを使用して、この代替機能を提供することができる。

次に図６を参照する。例えばＰＩＣ１００は、その動作可能性が確認されたデバイス１１０および／または１２０を、このような場合に強化された代替機能を達成する目的で使用することができる。

再び図１および図３〜６を参照する。本発明の一態様によれば、アモルファスシリコン（ａ−Ｓｉ）材料を使用して、モノリシックに集積化されたＰＩＣ１００などの光電子製品の能動および受動デバイス構成部品に対する屈折率整合した柔軟な低損失導波路結合を提供することができる。本発明の一態様によれば、ａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆベースのアロイを含む、ａ−ＳｉＣ_ｘ（ただし０＜ｘ＜１）、ａ−ＳｉＮ_ｙ（ただし０＜ｙ＜１．３３）、ａ−ＳｉＯ_ｚ（ただし０＜ｚ＜２）、ａ−ＳｉＧｅ_ｗ（ただし０＜ｗ＜１）などのアモルファスシリコン（ａ−Ｓｉ）材料を利用して、ＰＩＣ１００などの光電子製品の能動および受動構成部品を統合するための導波路を形成することができる。

さらに、このようなａ−Ｓｉ材料とIII−V型半導体材料との間のエッチング選択性は良好であり、このことは、このようなａ−Ｓｉ材料が犠牲オンチップ試験技術としての使用に特に適したものになる一助となっている。例えば、ａ−Ｓｉベースのアロイ材料の導波路は約２５０℃で製作することができ、試験後に容易に除去することができる。そのアモルファスとしての性質のため、ａ−Ｓｉベースのアロイ材料は、結晶性材料の格子整合要件を持たない。さらに、屈折率を例えば１．５から４までほぼ連続的に調整することができることは、従来の技法に比べて改善された屈折率整合および能動構成部品に対する低損失導波路結合を提供する。

このようなａ−Ｓｉベースのアロイ材料の場合、望ましいことに動作波長１．５５μｍでの光吸収は低く、当業者には理解されるように、これによって低損失特性および良好な光伝送特性が得られる。例えばａ−Ｓｉ：Ｈに対応する吸収係数は約０．１ｃｍ^−１であり、例えば１．５５μｍで約０．５ｄＢ／ｃｍ程度の導波路損失を有利に提供する。

さらに、ａ−Ｓｉベースのアロイ材料のＰＥＣＶＤプロセスにおいてプラズマ分解を受けるＳｉＨ_４などの主ガスを、ＣＨ_４、ＣＯ_２、Ｎ_２、ＮＨ_３、Ｎ_２Ｏなどの他の化学物質と混合することによって、より小さい屈折率でより幅の広いエネルギーギャップを達成することができる。

次に図７を参照すると、ＰＩＣ１００（図１）などのＰＩＣを形成するための本発明の一態様に基づく方法１０００の流れ図が示されている。方法１０００は一般に、フォトニック構成部品を形成し１０１０、犠牲導波路を含む試験相互接続構造を形成し１０２０、フォトニック構成部品を試験し１０３０、試験相互接続構造を除去し１０４０、導波路を形成する１０５０ことを含む。

構成部品１１０、１２０（図１）などのフォトニック構成部品は、適当な任意の方法および材料を使用して形成することができる１０１０。このような方法および材料は当業者にはよく知られている。少数の例を挙げれば、このような方法には例えば、エピタキシャル成長、エッチング、フォトリソグラフィなどのIII−V型半導体化合物フォトニックデバイスの従来の製造方法が含まれる。利用される材料には例えば、当業者にはすぐに理解されるIII−V型半導体化合物材料が含まれる。少数の例を挙げれば、意図されたデバイス１１０、１２０の性質に応じて使用するのに適した材料には例えば、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＰ、ＧａＮが含まれる。フォトニック構成部品は、例えばシリコン（ｃ−Ｓｉ）、ＩｎＰ、ＧａＡｓなどの適当な基板上に形成することができる１０１０。

本発明の一態様によれば冗長構成部品を形成することができる。すなわち、最終的なＰＩＣの所望の機能を達成するためにＸ個の構成部品が必要な場合に、Ｘ＜ＹであるＹ個の構成部品を形成することができる１０１０。

本発明の一態様によれば、試験構造は、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆベースのアロイなどのａ−Ｓｉベースのアロイ材料のプラズマ化学蒸着（ＰＥＣＶＤ）を使用して形成することができる１０２０。その結果得られる導波路は、低い固有光吸収係数（１．５５μｍで約０．１ｃｍ^−１）および低損失特性を示す。ａ−Ｓｉベースのアロイ材料の電子的特性および光学的特性は、スパッタリング、ＰＥＣＶＤなどの導波路形成方法に応じて変化する。例えば、スパッタリングしたａ−Ｓｉは一般に、禁制帯にある状態の密度が高く、１．５５μｍで１０ｃｍ^−１を超える光吸収係数を有することが特徴である。しかし、ＰＥＣＶＤ ａ−Ｓｉベースのアロイ材料は、１．３μｍ、１．５５μｍなどの赤外波長でより低い吸収係数を示す。

導波路１３０は、ｃ−Ｓｉウェーハ上に付着させた屈折率約３．２のａ−Ｓｉアロイ材料のアンダークラッド層上に付着させた屈折率約３．４のａ−Ｓｉアロイ材料層の形態をとることができる。ａ−Ｓｉアロイ材料アンダークラッド層の厚さは約１μｍ、ａ−Ｓｉ：Ｈアロイコアの厚さは約０．５μｍとすることができる。屈折率約３．２のａ−Ｓｉアロイ材料層をオーバークラッド層として提供することができ、その厚さは例えば約１μｍとすることができる。ａ−Ｓｉアロイアンダーグラッドおよびオーバークラッドは、例えばＳｉＨ_４またはＮ_２のＲＦまたはＤＣプラズマ分解（図４参照）を使用して形成することができる。Ｎ_２の場合には、Ｎ_２対ＳｉＨ_４流量比約０．９を使用することができ、基板温度は約２５０℃に維持する。ａ−Ｓｉアロイのコア層を形成するためには、Ｎ_２対ＳｉＨ_４流量比を約０．４５にし、基板温度を約２５０℃に維持する。処理圧は約１．５トルとすることができ、１３．５６ＭＨｚ ＲＦパワーは例えば約５０Ｗに維持する。

犠牲導波路およびそのコアは、例えば平面アモルファススタックの標準フォトリソグラフィパターニングおよびプラズマエッチングを使用して画定することができる。犠牲導波路は例えば、形成されるデバイスとモノリシックに形成することができる。

その後、従来の技法を使用してこの複合構造を試験することができる１０３０。例えば、図１のレーザアレイ１１０を活動化させ、これを、図１の検出器アレイ１２０および従来の方法を使用して試験することができる。この試験では、形成されたデバイス対のうちどのデバイス対が適正に動作しているのかを識別する。例えば、レーザ１１０を活動化させた後、動作しているレーザ１１０を検出したことを指示する信号を出力した検出器１２０を、動作可能なレーザ１１０−検出器１２０対として識別することができる。

その後、試験構造を除去することができる１０４０。犠牲導波路は、例えばエッチングなどの適当な技法を使用して除去することができる。導波路１０３０を除去するプロセスは、例えばほぼ室温などの比較的に低い温度で実施することができる。利用することができるエッチング剤にはＣＦ_４、ＳＦ_６およびＳｉＣ_４が含まれる。ただしこれらは非限定的な例にすぎない。

その後、形成された構成部品のうち試験によってその動作可能性が確認された構成部品への適当な導波路接続を実施して１０４０、最終的なＰＩＣの所望の機能を達成する。これらの導波路接続は例えば、試験相互接続構造の形態をとることができ、試験相互接続構造の形成１０２０と一貫して形成することができる。

本発明の一態様によれば、ＰＩＣの所望の機能をこの試験に基づいて決定することができる。例えば、第１の所望の機能が動作可能なＸ個の構成部品を必要とし、第２の所望の機能が動作可能なＹ個の構成部品を必要とし、動作可能なＺ個の構成部品が形成されており、それらが動作可能と確認されている場合、以下の事象が起こり得る。Ｘ＜Ｚの場合には、動作可能な構成部品の適当な相互接続を使用して第１の機能を達成することができる。Ｙ＜Ｚの場合には、動作可能な構成部品の適当な相互接続を使用して第２の機能を達成することができる。Ｘ＜Ｚ＜Ｙの場合には、たとえ元々は第２の機能を達成したかったとしても、動作可能な構成部品の適当な相互接続を使用して第１の機能を達成することができる。Ｙ＜Ｚ＜Ｘの場合には、たとえ元々は第１の機能を達成したかったとしても、動作可能な構成部品の適当な相互接続を使用して第２の機能を達成することができる。

もちろん、Ｘ＜ＺかつＹ＜Ｚである場合など複数の機能を達成できる場合には、需要と供給との原理などの従来の方法を使用して、最終的にどの機能を達成するのかを決定することができる。

本発明の趣旨または範囲から逸脱することなく本発明の装置および方法にさまざまな変更および変形を加えることができることは当業者には明白である。したがって本発明は、添付の請求項およびその等価物の範囲に含まれるもので限り、これらの変更および変形をカバーする。

本発明の諸態様に基づくＰＩＣの一つを示す図である。 本発明の諸態様に基づくＰＩＣの一つを示す図である。 本発明の諸態様に基づくＰＩＣの一つを示す図である。 本発明の諸態様に基づくＰＩＣの一つを示す図である。 本発明の諸態様に基づくＰＩＣの一つを示す図である。 本発明の諸態様に基づくＰＩＣを示す図である。 本発明の一態様に基づく流れ図である。

Claims (25)

1. 複数の第１のフォトニック構成部品を含み、前記第１のフォトニック構成部品の所与の相互接続性に対応する所与の機能を有するフォトニック集積回路上に形成された試験構造であって、
   少なくとも１つの前記第１のフォトニック構成部品を試験するのに適した少なくとも１つの第２のフォトニック構成部品と、
   前記少なくとも１つの第１のフォトニック構成部品を前記少なくとも１つの第２のフォトニック構成部品に光学的に結合する少なくとも１つのフォトニック経路と
   を備え、
   前記少なくとも１つのフォトニック経路が前記所与の相互接続性から独立している、試験構造。
2. 前記フォトニック経路が集積化された導波路を含む、請求項１に記載の試験構造。
3. 前記導波路が少なくとも１種のアモルファスシリコンベースのアロイ材料を含む、請求項２に記載の試験構造。
4. 前記アモルファスシリコンベースのアロイ材料がプラズマ化学蒸着によって付着されたものである、請求項３に記載の試験構造。
5. 前記アモルファスシリコンベースのアロイ材料が、実質上ａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆベースのアロイからなるグループから選択された少なくとも１種の材料を含む、請求項４に記載の試験構造。
6. 前記アモルファスシリコンベースのアロイ材料が、実質上、水素化またはフッ素化されたａ−ＳｉＣ_ｘ（ただし０＜ｘ＜１）、ａ−ＳｉＮ_ｙ（ただし０＜ｙ＜１．３３）、ａ−ＳｉＯ_ｚ（ただし０＜ｚ＜２）、ａ−ＳｉＧｅ_ｗ（ただし０＜ｗ＜１）からなるグループから選択された少なくとも１種の材料を含む、請求項４に記載の試験構造。
7. 前記少なくとも１つのフォトニック経路が、前記第１のフォトニック構成部品に不利な影響を与えることなく除去できるように適合されている、請求項１に記載の試験構造。
8. 前記第１のフォトニック構成部品が、少なくとも１つのIII−V型半導体化合物フォトニック構成部品を含む、請求項１に記載の試験構造。
9. 前記少なくとも１つの第２のフォトニック構成部品が、少なくとも１つのIII−V型半導体化合物フォトニック構成部品を含む、請求項８に記載の試験構造。
10. 前記少なくとも１つの第２のフォトニックデバイスが、それぞれが前記第１のフォトニックデバイスの１つに対応する複数の第２のフォトニックデバイスを含み、前記少なくとも１つのフォトニック経路が、対応する複数のフォトニック経路を含む、請求項１に記載の試験構造。
11. フォトニック集積回路を作るための方法であって、
    自体の所与の相互接続性に対応する所与の機能を有する複数の第１のフォトニック構成部品を形成すること、
    少なくとも１つの前記第１のフォトニック構成部品に光学的に結合され、少なくとも１つの前記第１のフォトニック構成部品を試験するのに適した少なくとも１つの第２のフォトニック構成部品を形成すること、
    前記第２のフォトニック構成部品を使用して前記少なくとも１つの第１のフォトニック構成部品を試験すること、
    前記少なくとも１つの第１および第２のフォトニック構成部品を光学的に切り離すこと、ならびに
    前記所与の相互接続性を提供する少なくとも１つの第２のフォトニック経路を形成して、前記第１のフォトニックデバイスのうちのデバイスを前記試験に依存して選択すること
    を含む方法。
12. 前記第１および第２のフォトニックデバイスならびに第１および第２のフォトニック経路を単一の基板上に集積化する、請求項１１に記載の方法。
13. 前記少なくとも１つの第２のフォトニックデバイスに相互接続性を与える少なくとも１つの第３のフォトニック経路を形成することをさらに含む、請求項１１に記載の方法。
14. 前記第１および第２のフォトニック経路が導波路を含む、請求項１１に記載の方法。
15. 前記導波路が少なくとも１種のアモルファスシリコンベースのアロイ材料を含む、請求項１４に記載の方法。
16. 前記アモルファスシリコンベースのアロイ材料が、実質上ａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆベースのアロイからなるグループから選択された少なくとも１種の材料を含む、請求項１５に記載の方法。
17. 前記アモルファスシリコンベースのアロイ材料が、実質上、水素化またはフッ素化されたａ−ＳｉＣ_ｘ（ただし０＜ｘ＜１）、ａ−ＳｉＮ_ｙ（ただし０＜ｙ＜１．３３）、ａ−ＳｉＯ_ｚ（ただし０＜ｚ＜２）、ａ−ＳｉＧｅ_ｗ（ただし０＜ｗ＜１）からなるグループから選択された少なくとも１種の材料を含む、請求項１６に記載の方法。
18. フォトニックデバイスを作るための方法であって、
    自体の所与の相互接続性に対応する所与の機能を有する第１の複数の第１のフォトニック構成部品を形成すること、
    前記第１のフォトニック構成部品の第２の複数を形成すること、
    少なくとも１つの前記第１のフォトニック構成部品を試験するのに適した少なくとも１つの第２のフォトニック構成部品を形成すること、
    少なくとも１つの第１のフォトニック構成部品を前記少なくとも１つの第２のフォトニック構成部品に光学的に結合する少なくとも１つの第１のフォトニック経路を形成すること、
    前記少なくとも１つの第１のフォトニック経路および第２のフォトニック構成部品を使用して前記少なくとも１つの第１のフォトニック構成部品を試験すること、
    前記少なくとも１つの第１のフォトニック経路を除去すること、ならびに
    前記所与の相互接続性を提供する少なくとも１つの第２のフォトニック経路を形成して、前記第１のフォトニックデバイスのうちのデバイスを前記試験に依存して選択すること
    を含む方法。
19. 前記第１および第２のフォトニックデバイスならびに第１および第２のフォトニック経路を単一の基板上に集積化する、請求項１８に記載の方法。
20. 前記少なくとも１つの第２のフォトニックデバイスに相互接続性を与える少なくとも１つの第３のフォトニック経路を形成することをさらに含む、請求項１８に記載の方法。
21. 前記第１および第２のフォトニック経路が少なくとも１種のアモルファスシリコンベースのアロイ材料を含む、請求項１８に記載の方法。
22. 前記アモルファスシリコンベースのアロイ材料が、実質上ａ−Ｓｉ：Ｈおよびａ−Ｓｉ：Ｆベースのアロイからなるグループから選択された少なくとも１種の材料を含む、請求項２１に記載の方法。
23. 前記アモルファスシリコンベースのアロイ材料が、実質上、水素化またはフッ素化されたａ−ＳｉＣ_ｘ（ただし０＜ｘ＜１）、ａ−ＳｉＮ_ｙ（ただし０＜ｙ＜１．３３）、ａ−ＳｉＯ_ｚ（ただし０＜ｚ＜２）、ａ−ＳｉＧｅ_ｗ（ただし０＜ｗ＜１）からなるグループから選択された少なくとも１種の材料を含む、請求項２２に記載の方法。
24. 前記切離しが前記第１のフォトニック構成部品と両立する、請求項１８に記載の方法。
25. 少なくとも１つの前記第１および第２のフォトニック経路が少なくとも１種のポリマーベースの材料を含む、請求項１８に記載の方法。

Images