JP2005523576A - データ通信バス - Google Patents

データ通信バス Download PDF

Info

Publication number
JP2005523576A
JP2005523576A JP2003585146A JP2003585146A JP2005523576A JP 2005523576 A JP2005523576 A JP 2005523576A JP 2003585146 A JP2003585146 A JP 2003585146A JP 2003585146 A JP2003585146 A JP 2003585146A JP 2005523576 A JP2005523576 A JP 2005523576A
Authority
JP
Japan
Prior art keywords
bit
conductor
data communication
correlation
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003585146A
Other languages
English (en)
Inventor
ダニエル、ロッシ
リヒャルト、ペー.クライホルスト
アンドレ、カー.ニューランド
ビクトール、エー.エス.バン、ダイク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2005523576A publication Critical patent/JP2005523576A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Error Detection And Correction (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

電子装置は、半導体基板に設けられたデータ通信バスを有する。該データ通信バスは、第1の導体、第2の導体、第3の導体および第4の導体を有する。これらの導体は再順序付けされて、2つの隣接する導体の間の間隔はデータ通信バスにより伝達されるデータビットの間の相関に基づいて再演算され、この相関は例えば2つの導体における2つの遷移がその導体の対における遷移の全体の数の範囲外の所定の値を有する回数である。その結果、2つの隣接する導体の間の交差結合キャパシタンスの充電から電力消費が低減されたデータ通信バスが得られる。

Description

この発明は、Nが少なくとも3の値を有する整数であるNビットデータを通信するデータ通信手段であって、前記Nビットデータの第1,第2および第3のビットをそれぞれ通信するための第1,第2および第3の導体を備える実質的に並列な複数の導体を有し、前記第1の導体は前記第2の導体との間の第1の間隔を有し、第2の導体は第3の導体との間に第2の間隔を有し、前記第1の間隔は前記第2の間隔よりも小さい、データ通信手段に関する。
半導体技術の分野における寸法の縮小化の発展は、集積回路(IC)および他の電子装置における単位面積当たりの構成要素密度についての増加を導いており、これにより、より複雑でより強力な装置の開発を導くことになった、IC上のより多くの構成要素の集積化を可能にしている。
しかしながら、このサイズ縮小化はまた、ICまたは電子装置の正しい機能的動作についての可能性のある恐れである、好ましからざる副次的悪影響を導いている。例えば、上述したような増大された構成要素の密度は、隣接する構成要素間の干渉の増大を導いている。このような干渉の公知の例は、例えばバスのようなデータ通信装置の隣接する導体間の相互キャパシタンス(C)における増加である。この効果は、完全な状態の信号についてかなり有害な影響を有しているばかりでなく、データ通信装置全体の電力消費を増大させることにもなる。この後者もまた好ましくない影響であり、その理由は、半導体技術分野における寸法の縮小化と同様に構成要素密度の増大化の両方が、集積化回路および組み込まれた電子装置の全体の電力消費を増加させるからである。事実、ICの電力消費は、ICの完全な状態を危うくすることなく電力需要を満たすことが重要な課題となりつつあるというこのような広がりを増大させている。したがって、ICの電力消費を低減させるという対策は、ますます重要になってきている。
特開平06−039886号公報においては、データ通信バスにおける電力消費を低減させるための解決法が開示されている。この公開公報においては、切り換え動作における高周波を示す例えばワイヤのような導体が低い切り替え周波数を有する導体よりも相互キャパシタンスCの変化により増大される電力消費についてより大きな影響を受けていることが認識されている。この公開公報においては、大きな切り替え能力を経験している導体が最下位ビットの通信のために対応可能な導体である。したがって、最下位ビットを通信する導体の間の間隔は、最大の切り替え能力を有するワイヤのための相互キャパシタンスCを低減させるために、より上位のビットを通信する導体の間の間隔に関して増大させられている。
この解決法が、例えばそのフットプリント[footprint―足跡→電波到達範囲―]のような、データ通信バスによりカバーされる領域を増大させることは不都合である。これは、例えば、ICのような電子装置の集積度のレベルにおける消極的な効果を有しており、このような電子装置においては、データ通信バスが集積化されて、その結果としてシリコンの品質悪化[real estate―リアル・エステート/不動産、質の悪い石炭―]や装置の組み込みコストの増大をもたらしている。
発明の概要
とりわけ、データ通信手段によりカバーされる領域を必ずしも増加させることのない電力消費低減対策を備える冒頭の段落に記載された種類のデータ通信手段を提供することがこの発明の目的である。
この発明は、独立請求項によって定義される。有利な実施形態は従属請求項によって定義される。
この発明は、隣接する導体における切り替え動作がNビットデータ空間の全体における遷移の大きな部分に関してCの充電の原因とはならない状況が存在することに気付いたことに基づいている。例えば、隣接する導体対におけるビット値の遷移が、データ通信手段で発生するNビットのデータの遷移の完全なセットにより分割されたCの(フル)充電の原因とはなっていない、Nビットのデータ値の遷移の多数発生するような、この割合は2つの隣接する導体の間の相関として定義される。この相関が実質的に50%よりも高いときには、これら2つの導体間で相互にまたは交差結合されるキャパシタンスから由来する混信[cross-talk―クロストーク―]が、これらの隣接する導体における全ての切り替えイベントの実質的な数としては生じていないであろうし、その理由は2つの隣接する導体におけるそれぞれの値は同一の方向でしばしば変化するか、または、Cがそれぞれ放電されなくてはならないだけであるかの何れかである。しかしながら、実質的に50%よりも少ない相関を有する一対の隣接する導体は、導体がしばしば反対方向に切り替わるであろうことまたは導体の一方が、低レベル論理を維持している他の導体と共に低レベル論理から高レベル論理に切り替わるであろうしこれはまたCの放電の原因となるという事実に由来してCの再三にわたる放電を経験するであろう。高い相関を有して隣接する導体間に比較的小さな距離を有することにより、および、低い相関を有して隣接する導体間により大きな距離を有することにより、データ通信手段の全体的な電力消費は、データ通信手段のフットプリントをさらに増加させねばならずに低減される。換言すれば、この発明は、これらの悪影響を低減させるためのこの使用量の増加よりもむしろ導体間の相互キャパシタンスの悪影響を低減させるために有用なシリコンの品質悪化の使用量の使用の有効性の増加を目的としている。
もしも第1のビットがデータワードで第2のビットがこのデータワード用の誤り耐性符号化方法の符号化ビットであるならば、有利である。
半導体の技術的な寸法の縮小化により導き出された望ましくない影響は、隣接する導体間の混信における増加、または、導体の信号が完全な状態を低減させる半導体基板に打ち当たるα粒子への増大された感度、に適している。この可能性は、導体を介して通信されるデータの誤った解釈を導いており、例えば、誤ったデータ転送を経験している電子装置が例えば高速鉄道や人工衛星等の交通機関の制御のために信頼可能であるような状況においては、悲劇的な影響を有するかもしれない。したがって、例えば、コードワード[符号語]を形成するためにデータワードが多数の符号化ビットに結合される方法である誤り耐性符号化方法の適用は、これらの悪影響を受けていることの兆候を示す半導体分野で、ますます有用になってきている。ここで、誤り耐性技術の実施が相関性の演算を実現可能に実行させるNビットのコードワードの限定されたサイズへの設定を具体的に導いているので、このような実施のためには本発明は特に適している。さらに、例えばパリティやビットなどのデータビットと符号化との間の関係により、これらのビット間には通常高い相関性が存在しており、これは隣接する配線でこれらのビットを通信することを特に有利にしている。
この点で、パリティビットの導体の導入により取り入れられた追加の領域のオーバヘッド[overhead―付加・超過―]は必要な符号化ビットの最小量が用いられているという事実により制限されるので、喩え最適のハミング信号誤り符号化が評判の良い誤り耐性符号化方法であっても、本発明の教示を適用することによりデータ通信手段の電力消費を低減させることが不適当であることは、重要である。このことは、電力消費の低減の可能性を無視することになるが、その理由は、ビットの対に相関性のある等しい値の50%のビットは対向する値のビットとしての2つの隣接する導体においてしばしば発生しており、これは、これらのビット間の遷移の相関がしばしば50%良くなるであろうことを意味しているからである。
その結果、導体間の間隔の変更の手段によりハミング符号化されたデータ通信手段における混信を低減させる唯一のやり方は、全ての隣接する導体間の間隔を増加させることによることであり、これはデータ通信手段のフットプリントにおける望ましくない増加を導くことになろう。したがって、ハミング符号化よりも大きな領域のオーバヘッドを有する選択的な符号化方法は、隣接する導体間でより高い相関の電位を理由として、本発明の適用のためには、より適している可能性がある。
誤り耐性符号化方法が二重レール符号化であるならば特に有利である。二重レール符号化においては、データビットがコピーされ、このデータビットのコピーがそのパリティとして用いられる。ここで、限定によりデータビットと符号化ビットとの間の相関が100%であり、第1および第2の導体の間の間隔は、可能な限り小さく保持され得るものであり、これはこれらの配線が如何なるものであれ混信を経験しないであろうからである。その結果、混信を経験するであろう第2および第3の導体の間の間隔は、可能な限り大きく保持される可能性があり、これにより、隣接する配線の交差結合キャパシタンスの充電から生成する混信の量を可能な限り最大の程度まで低減させることができる。
もしもデータ通信手段が第4のビットのNビットデータワードを通信するための第4の導体を更に備え、この第4の導体が第3の導体と第4の導体との間の第3の相関に基づいて第3の導体に対して第3の間隔を有するならば、さらに有利である。高い相関を有する複数の導体の対の形成は、低減された電力消費を示すと共に2つの対の間の間隔よりも1つの対における2つの導体の間の間隔の方がより小さい配置を有するデータ通信手段を導いている。このことは、誤り耐性データ通信手段を二重レール符号化に適用する場合に特に有利であり、この符号化においては、導体の全ての対は100%の相関を有し、非常に電力効率の良い誤り耐性配置を導くことができる。
この発明の更なる特徴[aspect―アスペクト―]によれば、請求項5に記載されたような電子装置が提供される。
この発明によるデータ通信手段の電子装置への包含は、データ通信手段を超える長所を有する。データ通信に結びつけられた電力消費は、このような装置のために低減されて、バッテリで電力供給される装置のために特に有利であり、その理由はバッテリの連続動作時間における直接の積極的な効果を有するからである。
さらにこの発明の更なる特徴によれば、請求項6に記載されているようなデータ通信手段の設計方法が提供される。
配線の全ての対の間の相関を演算することにより、得られた相関に基づいてデータ通信手段の電波到達範囲[フットプリント]が演算される。
もしもこの方法が、第1の相関および第2の相関を演算するためのNビットのデータのコードブックを構築するステップをさらに備えているのならばそれは利点である。例えばデータ通信手段を介して通信することができる全ての可能なワードのリストのようなこのようなコードブックは、相関の演算のための音声基準を提供する。明らかに、このことは通信されることを期待される全ての可能なワードのセットが全ての可能なワードのセットよりも顕著に小さい適用分野、または、全ての可能なワードそれ自体のセットがこのような実行を実現可能にさせるのに充分に小さい適用分野の何れかで特に役立っている。
もしも第1のビットがデータワードのビットであり第2のビットがこのデータワードのための誤り耐性符号化方法の符号化ビットであるならばさらに有利である。具体的には、コードブックの構築は、誤り耐性符号化方法にとってそれは利点であり、これは、データ通信手段を介して通信されることができる多数のコードワードはコードブックの構築を実現可能に実行させるこのような範囲に制限されるからである。さらに、データビットおよび符号化ビットの間の固有の相関の理由から、高い相関が検出されることが期待されて、これは実行のための成功の機会を高めている。
もしもこの方法が、第1の相関と第2の相関との合計を増加させるために第1の導体、第2の導体および第3の導体の順番を変更するステップをさらに備えているならば、それはさらにまた利点である。
データ通信手段内の導体の再順序付けは、非隣接導体が高い相関を有しているときに有利である。この再順序付けは、隣接する配線間の相関を増加させて、データ通信手段の全電力消費の低減に寄与する。
発明の詳細な説明
この発明は、添付図面を参照しながら非限定の実施例を用いてより詳細に説明されるであろう。
図1には、例えば従来技術のデータ通信バス100のようなデータ通信手段が示されている。このデータ通信バス100は、半導体基板120の上に実装されており、それぞれ102,104,106および108の番号を付けられた、第1、第2、第3および第4の導体を有している。導体102は、隣接する導体104に関して間隔dで設置されて、その次には導体106に関して同じ間隔で設置され、以下同様であり、データ通信バス100の隣接する導体は、等しい間隔をあけられている。データ通信バスは、例えば、電波到達範囲[フットプリント]のような全体的な幅を有しており、これはデータ通信バス100の第1の導体102から最後の導体までの幅であり、最後の導体は、この例においては、導体108である。それぞれの導体102,104,106,108は全て、基板120と共に、図1においてはCとラベルを付されて概略的に示されていた、いわゆる底部並列プレートキャパシタンスと呼ばれるキャパシタンスを有している。さらに、それぞれの導体102,104,106,108は、また、相互のまたは交差結合のキャパシタンスをそれぞれの隣接する導体との間で有しており、このキャパシタンスはまた、図1においてはCとラベルを付されて概略的に示されている。
具体的には、交差結合キャパシタンスは、未来の高密度半導体装置において、とりわけデータ通信バスの導体が次の導体と互いに可能な限り接近して配置されているときに、ますます優勢なキャパシタンスとなっており、これは、C、および、関連する電力消費を最大にしている。Cは、導体102,104,106,108と基板120との間の間隔が将来の技術において必ずしも狭くはならないので、また、金属層がますます用いられることが少しもないので、優勢度は少なくなり、実際には、この間隔の増加と、Cおよび関連する電力消費の減少と、を導くことが可能である。したがって、データ通信バス100の全体的な電力消費を低減させるために最も見込みのある方策は、この電力消費に対する負担を低減させることである。直接的なやり方は、データ通信バス100の導体間の間隔を単純に増加させることである。たとえ効果的ではあっても、このことは、フットプリントDがより大きくなって、例えば集積化回路のような電子装置の集積化の全体的なレベルを妨げることになるという短所を有している。
しかしながら、データワードが、データ通信バス100または導体の収集がデータ通信のために互いに極めて接近して配置された他の配置のようなデータ通信手段上で送信されるであろうことを予期することが可能な状況が存在可能である。これは、例えば、誤り耐性符号化方法のコードワードのための場合であり、具体的には、コードワードのデータ部分のビットとコードワードの符号化部分のビットの間に関係が存在しているからである。データ通信手段を介して通信されることが期待されているワードの完全な収集は、コードブックとして参照される。表Iには、データ通信バス100用のコードブックが与えられている。
Figure 2005523576
与えられた値は、データ通信バス100用の導体102,104,106,108を介して通信されるべき個別のビットのビット値を示している。表Iから理解できるように、コードブックは、8個の4ビットワードにより構成され;これらのワードは、データ通信バス100を介して通信されることを期待された全てのワードを表現している。
いま、この発明の方法にしたがって、K個のNビットの広いコードワードWk、例えばW(0)…W(N−1)を含むコードブックは、例えばデータ通信装置内の2つの導体の間のようなビット位置iおよびjの間の相関Ci,jを演算するために用いることができ、以下の式(1)を用いる:
Figure 2005523576
ここで、(W→Wi,jはワードkからワードlまでのビットiおよびjの遷移であり、Fは個別の遷移のそれぞれに対して重みを与える重み付け関数である。例えば、遷移が配線iおよびjの間の相互キャパシタンスCの充電状態を変更しないときに、遷移は重み1を与えられることができ、同様に、例えば、00→11の遷移またはビットの値が同じままで残っている遷移でも、01→01の遷移でも同様である。他の重み関数は、この発明の範囲から逸脱することなく選択可能である。さらに、より複雑な重み関数;具体的には01→10の遷移のためには、配線間の相互キャパシタンスは2Cの規模の量にまで充電されなければならず、その理由はキャパシタの極性は反転されなければならないからであり、これに対して、00→01の遷移のためにはキャパシタは充電されなければならないだけであり、これはCの規模の量に相当している。キャパシタの中に充電されなくてはならない電荷の量におけるこの差はまた、重み関数を定めるときに考慮されることが可能である。
式(1)の結果は、例えば、導体のようなビットラインの自動相関を伴い、それ自体でマトリックスの斜め方向を伴うN×Nのマトリックスであり;対角線を外れた要素は2つの導体間の相関を与えている。この式は、簡単な重み関数Fを用いる表Iのコードブックに適用されており、ここでは、全ての遷移は重み0を有して、00→11,11→11の遷移および両方の導体のデータ値が同じ儘である遷移から切り離されており;これらの遷移は、導体の対の相互キャパシタンスの充(放)電をそれらが要求することがないので、全て重み1を与えられている。結果としての4×4マトリックスは、表IIに与えられている。
Figure 2005523576
表IIから理解できるように、データ通信バス100の種々の導体102,104,106,108の間の相関は、相当に変化する。データ通信バス100の現在のレイアウトでは、導体102は、その隣接する導体104について24/64の相関を有している。導体104は、その隣接する導体106につき22/64の相関を有しており、導体106は順々に、隣接する導体108について24/64の相関を有している。表IIの相関が構成される方法が例示のみの方法により選択されることはもう一度強調され;上述したように、この発明の範囲を逸脱することなく、より複雑な関数Fが選択可能であり、または、他の相関が構成可能である。
表IIからのデータは、式(2)における反復関係を用いることにより隣接する導体との間の間隔を演算するために用いられることができる:
Figure 2005523576
ここで、ds、s+1は導体sから導体s+1までの間の間隔であり、dminはデータ通信バスの例えばピッチのような最小の間隔であり、Dmaxは最大のフットプリントである。しかしながら、表IIにより理解できるように、2つの導体の間におけるより高い相関は、隣接する導体の対102と104;対104と106および対106と108の相関よりもむしろ相関マトリックスの中に存在している。例えば、導体102と106との間の相関は非常に高くて50/64であるので、隣接する導体との間の相関を最大化、または、少なくとも増加させるためにデータ通信バス100の導体の連続を再順序化させるために有利であり、これは、データ通信バス100による電力消費の低減ついての積極的な効果を有するであろうからである。
それゆえに、式(2)によってそれぞれの導体の間の間隔dを実際に演算する前に、データ通信バス100における隣接する導体の相関の合計を最大化、または少なくとも増加させることは有利であり、例えば、Cがワード相関である、式(3)に示される式を検知しまたは概算する:
Figure 2005523576
表IIの相関マトリックスに関する式(3)および(2)の適用は、図2に示される導体102,104,106,108の再順序付けを導くであろうし、これにより、本発明にしたがってデータ通信バス200をもたらすことができる。式(3)の適用は、第1,第2,第3および第4の導体の順番がそれぞれ102,106,108および104となって、それぞれの相関が50/64,24/64および30/64となるレイアウトをもたらしている。これはまた、式(2);d1<(d2,d3)およびd3<D2により得られたようなそれぞれの間隔d1,d2,およびd3に反映され、これらの相関を伴う2つの隣接する導体の間の間隔を拡大縮小[scaling]することを反映している。
上述したように、この発明は特に、データビットと、例えば適用された誤り耐性方法に依存する符号化するパリティやビットとの間の高い相関を可能にする事実の結果、例えば誤り耐性通信バスのような誤り耐性データ通信アーキテクチャへの適用に適している。例えば、二重レール符号化において、各データビットはコピーされてこのコピーはデータビット用のパリティビットとして適用される。追加のチェックビットは、データワードまたはパリティワードの何れのビットが誤ったものであるか否かを決定するために含まれており;もしもデータワードが誤っているならばパリティワードが用いられ、逆の場合もまた同様である。
この発明の有利なアスペクトによれば、二重レール符号化の誤り耐性方法は、この発明にしたがったアーキテクチャへの適用に特に適しており、その理由は、データビットと付随のパリティビットとの間の相関が定義付けにより100%であり、このことはこれらのビットが隣接する導体において通信されているときに、これらの導体はこれらの結合したスイッチング動作に起因する混信[クロストーク]を発生させないことであろうが、ただし2つの導体の一方にエラーが生じた場合は除かれる。したがって、複数の導体の複数対であって、それぞれの対の一方の導体がデータワードビットを通信し他方の導体が符号化ビットを通信する、複数の対は、各対の2つの導体の間の最小ピッチの間隔で形成されることができる。これにひきかえて、導体の2つの対の間の間隔はより大きくなるであろうし、その理由は、2つの対からなる2つの隣接する導体の間の相関がより低くなるであろうからであり、具体的にはこの相関は、これらの導体の間の近接する無作為のスイッチング動作を表示する値を有しているであろう。
この発明が二重レール符号化に限定されず、関連するコードブック内に現れる相関に基づいた導体の間のこれら自体のそれぞれの間隔を有して、他の誤り耐性技術が用いられることができることは強調される。
図3は、この発明による二重レール符号化を含むデータ通信バス300の概略的なレイアウトを示している。データ通信バス300は、Nビットの幅広のコードワードの第1のデータビットと第1の符号化ビットを通信するために対を形成する第1の導体302と第2の導体312と、Nビットの幅広のコードワードの第2のデータビットと第2の符号化ビットを通信するために対を形成する第3の導体304と第4の導体314と、Nビットの幅広のコードワードの第3のデータビットと第3の符号化ビットを通信するために対を形成する第5の導体306と第6の導体316とを有する。明らかに、この配置は、図3の右手側に点で表示されているように、Nビットの幅広のコードワードのためにN対の導体へと拡張されなくてはならない。さらに、データ通信バス300は、二重レール符号かの二重レール符号かチェックビットを通信するための追加の導体390を有する。2つの異なる対に属する2つの隣接する導体の間の間隔dは、単一の対に属する2つの導体の間の間隔dよりも大きくなっており、これにより後者の2つの導体の間にはより大きい相関を表すことができる。具体的には、dはdのおよそ1.5から2.5倍大きい。dとdとの間の最適な割合はDmaxとdminに依存しており、式(2)で演算可能である。上述した範囲での割合は、たとえ最適なハミング誤り耐性符号化を採用する例えばデータ通信バスのような資源の最小の値を有する誤り耐性データ通信バスにおけるものであっても、顕著な電力の低減を与えており、これは二重レール符号化により求められているk+1ビットよりむしろkデータビット用の[logk]+1のパリティビットのみを必要とする。さらに、この発明によるNビットデータ通信バス300の電力の遅延の結果と関連する電力効率はまた両方のレイアウトにおけるSPICEシミュレーションを用いて既に明らかにされているように、単なるハミング符号Nビットデータ通信バスのそれよりもより良いものである。
図4には、この発明に係る電子装置500が示されている。電子装置500は、第1のモジュール520と第2のモジュール540とを有し、これらはこの発明に係るデータ通信バス、例えば二重レール符号化データ通信バス300を介して互いに通信するように配置されている。二重レールデータ通信バス300は非限定的な例示のみの方法により図4に含まれており、この発明に係る他のデータ通信手段が同様に用いられることができる。電子装置500におけるこのようなデータ通信バスの使用は、バッテリ電源装置、例えばラップトップコンピュータ、移動電話機、携帯用パーソナルアシスタントなどのために特に有利であり、その理由は、この使用がこのような装置のバッテリの連続動作時間を長くするからであり、これは重要な素性取引での特質である。その結果、電子装置500におけるこの発明に係るデータ通信バスの実施は電子装置全体としての品質を向上させる。
上述した実施形態はこの発明を限定するよりもむしろ説明するものであり、添付された特許請求の範囲の適用範囲を逸脱することなくこの技術分野の通常の知識を有する者が多くの選択的な実施形態を設計することができるであろうことは注意されるべきである。用語“備える[comprising]”は、請求項に列挙された構成要素以外の構成要素またはステップの存在を排除するものではない。構成要素に先行する冠詞“a”または“an”は、複数のこれらの構成要素の存在を排除するものではない。この発明は、幾つかの区別可能な構成要素を備えるハードウェアの手段により、および、適切にプログラム化されたコンピュータの手段により、実現することができる。幾つかの手段を列挙する装置の請求項において、これらの手段の幾つかは、1つのおよび同一の種目のハードウェアにより具体化可能である。特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組合せが有利に用いられるべきであることを不可能にすることを示すものではない。
データ通信手段の概略構成を示す図である。 この発明によるデータ通信バスの概略的な配置を示す図である。 この発明による他のデータ通信バスの概略的な配置を示す図である。 この発明による電子装置を示す図である。

Claims (9)

  1. Nが少なくとも3の値を有する整数であるNビットデータを通信するデータ通信手段であって、前記Nビットデータの第1,第2および第3のビットをそれぞれ通信するための第1,第2および第3の導体を備える実質的に並列な複数の導体を有し、前記第1の導体は前記第2の導体との間に第1の間隔を有し、第2の導体は第3の導体との間に第2の間隔を有し、前記第1の間隔は前記第2の間隔よりも小さい、データ通信手段において、
    前記第1の間隔は前記第1のビットと前記第2のビットとの間の第1の相関に基づいていると共に、前記第2の間隔は前記第2のビットと前記第3のビットとの間の第2の相関に基づいていることを特徴とするデータ通信手段。
  2. 前記第1のビットはデータワードのビットであると共に、前記第2のビットは前記データワードのための誤り耐性符号化方法の符号化ビットであることを特徴とする請求項1に記載のデータ通信手段。
  3. 前記誤り耐性符号化方法は二重レール符号化であることを特徴とする請求項2に記載のデータ通信手段。
  4. 前記データ通信手段がNビットデータワードの第4のビットを通信するための第4の導体を備え、前記第4の導体は前記第3のビットと前記第4のビットとの間の第3の相関に基づいて前記第3の導体との間に第3の間隔を有していることを特徴とする請求項1または2の何れかに記載のデータ通信手段。
  5. 第1のモジュールおよび第2のモジュールを備える電子装置であって、前記第1のモジュールは、請求項1ないし請求項4の何れかに記載されたデータ通信手段を介して、前記第2のモジュールに結合されていることを特徴とする電子装置。
  6. Nが少なくとも3の値を有する整数であるNビットデータを通信するデータ通信手段の設計方法であって、データ通信手段が、前記Nビットデータの第1,第2および第3のビットをそれぞれ通信するための第1,第2および第3の導体を備える実質的に並列な複数の導体を有し、前記第1の導体は前記第2の導体との間の第1の間隔を有し、第2の導体は第3の導体との間に第2の間隔を有し、前記第1の間隔は前記第2の間隔よりも小さいデータ通信手段の設計方法において、
    前記第1のビットと前記第2のビットとの間の第1の相関を演算するステップと;
    前記第2のビットと前記第3のビットとの間の第2の相関を演算するステップと;
    前記第1の相関に基づいて前記第1の間隔を決定するステップと;そして
    前記第2の相関に基づいて前記第2の間隔を決定するステップとを備えることを特徴とするデータ通信手段の設計方法。
  7. 前記第1の相関と前記第2の相関とを演算するためにNビットデータのコードブックを構成するステップをさらに備えることを特徴とする方法。
  8. 前記第1のビットはデータワードのビットであると共に、前記第2のビットは前記データワードのための誤り耐性符号化方法の符号化ビットであることを特徴とする請求項7に記載の方法。
  9. 前記第1の相関と前記第2の相関との合計を増加させるために、前記第1の導体、前記第2の導体および前記第3の導体の順番を変更するステップをさらに備える請求項7または請求項8の何れかに記載の方法。
JP2003585146A 2002-04-17 2003-04-01 データ通信バス Withdrawn JP2005523576A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02076497 2002-04-17
PCT/IB2003/001311 WO2003088311A1 (en) 2002-04-17 2003-04-01 Data communication bus

Publications (1)

Publication Number Publication Date
JP2005523576A true JP2005523576A (ja) 2005-08-04

Family

ID=29225674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585146A Withdrawn JP2005523576A (ja) 2002-04-17 2003-04-01 データ通信バス

Country Status (6)

Country Link
US (1) US20050177588A1 (ja)
EP (1) EP1500145A1 (ja)
JP (1) JP2005523576A (ja)
CN (1) CN1647474A (ja)
AU (1) AU2003216595A1 (ja)
WO (1) WO2003088311A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053726A (ja) * 2018-09-21 2020-04-02 キヤノン株式会社 伝送回路及び電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080019376A1 (en) * 2006-07-21 2008-01-24 Sbc Knowledge Ventures, L.P. Inline network element which shares addresses of neighboring network elements
US8811521B2 (en) * 2010-04-07 2014-08-19 Alcatel Lucent Method and apparatus for feeding back and constructing correlation matrix in multi-input multi-output systems
KR101370606B1 (ko) 2012-07-02 2014-03-06 전남대학교산학협력단 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치
KR20170056774A (ko) * 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249687A (ja) * 1994-03-10 1995-09-26 Mitsubishi Electric Corp バス配線
US6369614B1 (en) * 2000-05-25 2002-04-09 Sun Microsystems, Inc. Asynchronous completion prediction
US6738795B1 (en) * 2000-05-30 2004-05-18 Hewlett-Packard Development Company, L.P. Self-timed transmission system and method for processing multiple data sets
US6583735B2 (en) * 2001-02-01 2003-06-24 Nec Corporation Method and apparatus for adaptive bus coding for low power deep sub-micron designs
US6950959B2 (en) * 2002-02-12 2005-09-27 Fulcrum Microystems Inc. Techniques for facilitating conversion between asynchronous and synchronous domains

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053726A (ja) * 2018-09-21 2020-04-02 キヤノン株式会社 伝送回路及び電子機器

Also Published As

Publication number Publication date
AU2003216595A1 (en) 2003-10-27
WO2003088311A1 (en) 2003-10-23
EP1500145A1 (en) 2005-01-26
US20050177588A1 (en) 2005-08-11
CN1647474A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
Pande et al. Design of low power & reliable networks on chip through joint crosstalk avoidance and forward error correction coding
Rahaman et al. Crosstalk avoidance and error-correction coding for coupled RLC interconnects
US7283460B1 (en) Bus switch encoding for reducing crosstalk effects in buses
JP2005523576A (ja) データ通信バス
Rossi et al. Power consumption of fault tolerant busses
Akl et al. Reducing interconnect delay uncertainty via hybrid polarity repeater insertion
US7817068B2 (en) Low power serial link bus architecture
Zeng et al. Transition inversion coding with parity check for off-chip serial transmission
Verma et al. Encoding schemes for reduction of power dissipation, crosstalk and delay in VLSI interconnects: A Review
Sharma et al. A Quadro coding technique to reduce self transitions in VLSI interconnects
Huang et al. Self‐calibrated energy‐efficient and reliable channels for on‐chip interconnection networks
Shirmohammadi et al. DR: Overhead efficient RLC crosstalk avoidance code
US7728746B2 (en) Signal transition feature based coding for serial link
Dhaou et al. Power efficient inter-module communication for digit-serial DSP architectures in deep-submicron technology
Bamberg et al. Edge effect aware low-power crosstalk avoidance technique for 3D integration
Kaity et al. Quantum dot celluar automata‐based encoder and priority encoder circuits: Low latency and area efficient design
CN102130691B (zh) 一种联合不等能力保护和串扰避免的片上总线编码
CN101226567A (zh) 一种可靠片上总线的设计方法和系统及其工作方法
Sadeghi-Kohan et al. Optimizing the Streaming of Sensor Data with Approximate Communication
Elkammar et al. Bus encoding scheme to eliminate unwanted signal transitions
Najeeb et al. Delay and peak power minimization for on-chip buses using temporal redundancy
Raghunandan et al. Bus-encoding technique to reduce delay, power and simultaneous switching noise (SSN) in RLC interconnects
Sathish et al. An efficient switching activity reduction technique for on-chip data bus
Halak et al. Throughput optimization for area-constrained links with crosstalk avoidance methods
Mendoza et al. Energy macromodel for on-chip interconnection buses

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060403

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070208