JP2005521976A - ホストの本体特徴を検知し送信する方法および装置 - Google Patents

Abstract

一体化したセンサ（１３２）を含む受動式トランスポンダ（１０４）を開示する。トランスポンダは、スキャナ（１００）からの質問信号を受信し、識別情報および本体特徴情報をスキャナに送信するように動作可能である。スキャナは、識別および本体特徴情報を受信し表示し（１２０）、および／または情報を格納するように動作可能である。センサ（１４０）は、トランスポンダ内に一体化されている。温度を検知する場合、トランスポンダは、集積回路のＰ−Ｎ接合の温度依存特性を用いてホストの温度を決定する。

Description

本発明は、概して、移植可能な無線周波数識別（ＲＦＩＤ）システムに関し、より詳細には、ホスト動物(host animal)を含むがこれには限定されない、ホストの識別情報および本体特徴情報を送信することができる、移植可能なトランスポンダに関する。

トランスポンダおよびスキャナ・システムは、当技術分野では周知である。これらのシステムは、通常、１つ以上のトランスポンダに信号を送信し、これらから信号を受信するスキャナまたはインテロゲータを含む。トランスポンダは、バッテリのような電源を内蔵する場合には能動的であり、無線周波数技術の場合にあるように、例えば、誘導性結合を通じて、外部電源から電力を受ける場合には受動的である。受動式トランスポンダは、内蔵電源には頼らないので、一般に動物に移植される。このような移植可能な受動式トランスポンダは、その動物の識別情報を含む場合が多い。また、温度測定デバイスのようなセンサと受動式トランスポンダとを結合し、トランスポンダが、識別情報と動物の身体的特徴に関する情報との双方を送信可能とすることも公知である。

従来、これらのトランスポンダと共に用いられる温度測定デバイスは、サーミスタであった。サーミスタの抵抗は、サーミスタの温度の関数として変化する。したがって、適正に較正したサーミスタを用いれば、動物の体温を判定し、トランスポンダによって送信することができる。通例、トランスポンダは、サーミスタに接続され、既知の電流を供給し、サーミスタにかかる電圧を測定することによってサーミスタの抵抗を測定する回路を含む。次いで、この電圧を測定し、電圧測定値から得られた温度値を、サーミスタの既知の抵抗特性と相関付ける。

移植可能なトランスポンダは受動式デバイスであるので、当然のことながら、移植可能なトランスポンダが僅かしか電力を消費しないことは非常に望ましい。しかしながら、従来のサーミスタ利用の温度センサは、サーミスタに所定の電流を供給する必要があるために、電力消費が増大する。この余分な電流が、トランスポンダの電力消費を著しく増大させる。したがって、温度情報を送信することができ、かつ、温度情報を送信可能なサーミスタ・トランスポンダよりも消費電力が少ない移植可能なトランスポンダを有することは非常に有利である。

一般に、温度検知トランスポンダの製造および組立には、典型的な識別用トランスポンダの製造および組立と比較すると、余分な資源が必要となる。温度検知トランスポンダの組立が行われるのは、一般に、トランスポンダの識別サブアセンブリを構成する構成部品および温度センサまたはサーミスタを構成する構成部品の製造および／または組立を行った後である。次いで、２つの製造したサブアセンブリ即ち構成要素を、別個の製造工程において組み合わせる。この別個の製造工程は、かなりの量の時間および資源を要し、最終的には、トランスポンダのコストを上昇させる。当然のことながら、比較的安価で、そのため購入を望むユーザには入手し易いトランスポンダを有することは有利である。したがって、通常の識別用構成部品と一体化され、余分な構成部品またはトランスポンダを別個の温度センサと組み立てる余分な工程を不要とすることによりかかるトランスポンダのコストを削減した温度センサを有することができれば有利であろう。

連動する温度センサを有する従来のトランスポンダは過去においてある程度成功したが、それらにはいくつかの欠点も伴っていた。例えば、正確な温度をユーザに確実に伝えるために、各サーミスタを較正する必要がある。かかる較正は、トランスポンダの組立が完了した後に行われる。組み立てられたトランスポンダは、一般に、既知の温度の液体槽内に配置される。初期温度読み取り値は、トランスポンダを用いて決定する。この初期温度読み取り値を、槽の既知の温度と比較し、トランスポンダの補償係数を決定する。この補償係数は、通例、トランスポンダ内のメモリ位置に格納され、検知した温度情報と共にスキャナに送られ、動物の体温を判定する計算をスキャナに行わせる。

加えて、較正プロセスは非常に労働集約的であり、かかる温度検知トランスポンダの最終コストを押し上げる。各トランスポンダは個々に較正される。何故なら、あらゆる較正の前に各トランスポンダを温度センサと組み立てなければならないからである。トランスポンダは、通例、大量生産されているので、個々の較正によって、かなりの費用が、トランスポンダを製造するコストに追加される可能性がある。したがって、トランスポンダの組立前に行うというような一層効率的な手法で温度較正を行うことができれば有利であろう。

更に、連動する温度センサを有する従来のトランスポンダは、通例、識別情報および温度情報を独自の送信フォーマットで送信する。例えば、異なる製造業者は独自の通信方式を採用しており、それらのトランスポンダを読み取るためには、特定のインテロゲータが必要となる。故に、ある製造業者の送信フォーマットは、かかる情報を読み取るように特別設計されていないスキャナ、即ち、競合他社のスキャナでは読み取ることができない場合もある。これは欠点となり得る。何故なら、かかるトランスポンダを有する動物が迷子になったり盗まれたりした場合、トランスポンダが動物の識別手段として用いられ得るからである。しかしながら、あるスキャナを用いてトランスポンダをスキャンしようとして、その識別情報の独自のフォーマットを認識できない場合、スキャナは、トランスポンダに格納されている識別情報を判定することができない。したがって、殆どの一般的なスキャナが読み取ることができるフォーマットで識別情報を送信することができる温度検知トランスポンダを有することができれば有利であろう。

本発明は、前述の問題を解決し、前述のおよびその他の要望を満たす。一実施形態では、本発明は、一体化した温度センサを有する温度検知トランスポンダを提供する。トランスポンダは、スキャナからの質問信号を受信し、識別情報および較正温度情報をスキャナに送信するように動作可能である。スキャナは、識別および本体特徴情報を受信し、この情報を表示および／または格納するように動作可能である。センサは、トランスポンダ内に一体化されている。温度を検知する場合、トランスポンダは、集積回路のＰ−Ｎ接合の温度依存特性を用いてホストの温度を決定する。

一実施形態では、温度検知トランスポンダは、読み取り器から質問信号を受信し、識別情報および温度情報を含むデータ信号を読み取り器に送信するように動作可能なアンテナ部と、トランスポンダに一意に関連付けられた識別子を収容するメモリ部と、集積温度センサ部とを有する集積回路であって、アンテナ部から質問信号を受信し、アンテナ部による送信用のデータ信号を生成する、集積回路と含む。集積温度センサ部は、温度センサを含み、温度センサの温度に対応するアナログ温度信号を生成するように動作可能である。一実施形態では、温度センサはＰ−Ｎ接合の温度依存特性に基づいて、温度を決定する。温度センサは、第１および第２バイポーラ接合トランジスタ部を含み、第１および第２バイポーラ接合トランジスタ部は、実質的に一定のエミッタ電流密度比で動作し、アナログ温度信号は、第１および第２バイポーラ接合トランジスタ部間のベース−エミッタ電圧の差に対応する。

集積回路は、アナログ／ディジタル変換器を含むことができ、このアナログ／ディジタル変換器は、アナログ温度信号を受取、アナログ温度信号をディジタル温度コードに変換するように動作可能である。一体化温度センサは、メモリからアナログ調整値を読み取り、該アナログ調整値に基づいてアナログ温度信号を調節するように動作可能である。アナログ温度値に対する調節は、アナログ調整値に基づく、アナログ温度信号に対するオフセットとすることができ、あるいは一体化温度センサの増幅部に対する利得調節とすることもできる。集積回路は、直列加算器も内蔵することができ、この直列加算器は、メモリから精細調整値を読み取り、ディジタル温度コードを精細調整値に加算して、温度情報を作成するように動作可能である。更に、トランスポンダは、１つ以上のセンサを含み、それが埋め込まれている物体の、温度以外の特徴を検出することもできる。これらのセンサからの信号は、同様に調節して、トランスポンダによって送信することができる。

トランスポンダから送信されるデータ信号は、識別情報を収容した少なくとも１つの識別テレグラムと、温度情報を収容した少なくとも１つの温度テレグラムとを含むことができる。トランスポンダから送信されるデータ信号は、識別情報および温度情報双方を収容する単一のテレグラムを含むこともできる。識別テレグラムは、ＦＤＸＡ送信と互換性を有することができ、単一のテレグラムは、ＦＤＸＢ送信と互換性を有することができる。

別の実施形態では、集積回路は、第１および第２通信モード間で選択するように動作可能な選択回路を含む。第１通信モードが選択された場合、集積回路は、識別情報を収容するデータ信号に含まれる第１テレグラムと、温度情報を収容するデータ信号に含ませるための第２テレグラムとを生成する。第２通信モードが選択された場合、集積回路は、識別および温度情報を収容するデータ信号に含まれる単一テレグラムを生成する。

更に別の実施形態では、集積回路は、メモリに履歴情報を格納し、質問に応答して履歴情報を送信するように動作可能である。履歴情報は追加の識別情報を含むことができる。
本発明は、一実施形態において、温度検知トランスポンダにおいて温度センサを較正する方法も提供する。この方法は、温度センサが所定状態にあるときに、温度センサからのアナログ温度信号を測定するステップと、アナログ温度信号と所定の温度信号との間の差に比例するアナログ調整値を決定するステップと、アナログ調整値を第１メモリ位置に格納するステップと、アナログ調整値に基づいてアナログ温度信号を調節し、修正アナログ温度信号を作成するステップと、修正アナログ温度信号に基づいて、ディジタル温度信号を読み取るステップと、ディジタル温度信号と所定のディジタル温度信号との間の差に比例する精細調整値を決定するステップと、精細調整値を第２メモリ位置に格納するステップとを含む。

測定するステップは、アナログ／ディジタル変換器において温度センサ部からの温度電流を読み取るステップと、アナログ／ディジタル変換器において、温度電流をディジタル温度値に変換するステップとを含むことができる。アナログ調整値を決定するステップは、ディジタル温度値を所定の目標温度値と比較するステップと、ディジタル温度値が所定の目標温度値の所定の目標範囲内でない場合、アナログ／ディジタル変換器を調節するステップと、調節するステップに基づいて、アナログ調整値を決定するステップとを含む。

精細調整値を決定するステップは、ディジタル温度信号と所定の目標温度値との差を計算するステップと、計算ステップに基づいて精細調整値を決定するステップとを含むことができる。アナログ調整値を格納するステップは、アナログ調整値をプログラマブル・メモリの第１メモリ位置に書き込むステップを含み、精細調整値を格納するステップは、精細調整値をプログラマブル・メモリの第２メモリ位置に書き込むステップを含むことができる。プログラマブル・メモリはＥＥＰＲＯＭでとすることができる。

本発明は、一実施形態において、識別および温度情報をトランスポンダから送信する方法を提供する。識別および温度情報をトランスポンダから送信する方法は、トランスポンダ内部にあるメモリから識別情報を読み出すステップと、トランスポンダの較正本体特徴値を決定するステップと、識別情報を第１データ構造にフォーマット化し、較正本体特徴値を第２データ構造にフォーマット化するステップと、第１データ構造を送信するステップと、第２データ構造を送信するステップとを含む。較正本体特徴値を決定するステップは、トランスポンダと一体化した温度センサからアナログ温度電流を読み取るステップと、アナログ温度電流に基づいて較正本体特徴値を決定するステップとを含むことができる。また、較正本体特徴値を決定するステップは、トランスポンダと一体化した温度センサからアナログ温度電圧を読み取るステップと、アナログ温度電圧に基づいて較正本体特徴値を決定するステップとを含むことができる。

本発明は、別の実施形態において、物体およびそれに関連する温度を識別する方法も提供し、この方法は、読み取り器から質問信号を送信するステップと、トランスポンダにおいて質問信号を検出するステップと、トランスポンダから読み取り器に、符号化識別および温度信号を単一のテレグラム構造で送信するステップと、読み取り器において、符号化識別および温度信号を受信するステップと、読み取り器において識別情報および温度情報をデコードするステップとを含み、少なくとも識別情報は、単一のテレグラム構造内において標準化したフォーマットで収容されている。一実施形態では、標準化フォーマットは、ＩＳＯ規格１１７８５に準拠する。符号化識別情報は、ＦＤＸＢテレグラム構造とすることができ、温度情報は、ＦＤＸＢテレグラム構造内にあるトレーラ・フィールドに含まれる。符号化識別情報は、ＦＤＸＡテレグラム構造でもよく、更に、ヘッダ・フィールドと、温度情報フィールドとを有する第２テレグラム構造も含む。一実施形態では、デコードするステップは、符号化識別および温度信号が第１および第２テレグラム構造を含むか否か判定を行うステップと、第１テレグラム構造から識別情報をデコードし、第２テレグラム構造から温度情報をデコードするステップとを含む。

本発明の更に別の特徴およびその他の実施形態は、以下の論述から、特に、添付図面と共に読むことによって、明白となろう。

本発明では多くの異なる形式の実施形態が可能であるが、本開示は、本発明の原理の例示として見なすこととし、本発明の広義の態様を例示する実施形態に限定する意図はないことを了解したものとして、本発明の好適な実施形態を図面に示し、ここに詳細に説明する。

図１を参照すると、本発明の一実施形態の読み取り器１００および温度検知トランスポンダ１０４を含むトランスポンダ・システムのブロック図が示されている。読み取り器１００は、受動式トランスポンダ・デバイスと連動する従来の読み取り器と同様であり、ユーザ・インターフェース／入力部１０８、読み取り器電子部１１２、読み取り器アンテナ１１６、ディスプレイ／出力部１２０、および電源１２４を含む。読み取り器１００は、読み取り器アンテナ１１６を介して、情報を送信および受信するように動作可能である。単一のアンテナ１１６の代わりに、読み取り器は、多数の受信アンテナを含む、別個の送信アンテナおよび受信アンテナを有することもでき、当技術分野では周知の差分検出技法が可能となる。読み取り器電子部１１２は、読み取り器アンテナ１１６を介した信号送信を開始し、読み取り器アンテナ１１６において受信した応答信号を読むように動作可能である。応答信号は、コード化情報を含む。これについては、以下で更に詳しく説明する。読み取り器電子部１１２は、応答信号を復調し、コード化情報を読み出す。ディスプレイ／出力部１２０は、応答信号に含まれている情報をユーザに対して表示するために、或いは、外部ディスプレイ、プリンタ、コンピュータ・システム、通信デバイス、または記憶装置等の外部デバイスに情報を出力するために用いることができる。ユーザ・インターフェース／入力部１０８は、読み取り器１００上の簡単なプッシュボタン・インターフェースを含むことができ、ユーザは、これを押下して、読み取り器１００から質問を開始することができる。また、ユーザ・インターフェース／入力部１０８は、高性能のキーパッド型インターフェース、或いは、コンピュータ・システムまたは通信デバイス等の外部デバイスへの接続部を含むことができる。更に、読み取り器１００は、電源１２４を含み、この電源１２４は、読み取り器１００および連動する構成部品に電力を供給する。電源１２４は、読み取り器１００内に設置される内部バッテリとしてもよい。また、電源は、バッテリに加えて、またはバッテリの代わりに、外部ＡＣまたはＤＣ電源への接続部を有することもできる。

トランスポンダ１０４は、アンテナ・コイル１２８、およびトランスポンダ集積回路１３２を含む。アンテナ・コイル１２８は、移植可能なトランスポンダに従来より備えられている当技術分野では周知の受信機能および送信機能の双方を実行する。単一のアンテナ・コイル１２８が図示されているが、トランスポンダ１０４は、別個の送信および受信アンテナ・コイルを有することもできる。読み取り器１００からの質問信号は、アンテナ・コイル１２８において受信され、トランスポンダ集積回路１３２に伝達される。トランスポンダ集積回路１３２は、インターフェース部１３６、温度検知部１４０、処理部１４４、メモリ部１４８、および１組の検査パッド１５２を含む。トランスポンダ集積回路１３２は、質問信号を受信すると、温度検知部１４０を用いてトランスポンダ１０４の温度を判定し、メモリ部１４８から識別情報を読み出す。次いで、トランスポンダ集積回路１３２は、識別および温度情報を、インターフェース部１３６を通じて、アンテナ・コイル１２８を介して送信する。処理部１４４は、情報を処理し、トランスポンダ集積回路１３２の別の部分と通信する。検査パッド１５２は、初期回路検査、温度較正および識別プログラミング・プロセスの間、入力信号を処理部およびメモリ部に伝達する。これらのプロセスについては、以下で更に詳しく説明する。温度および識別情報の判定、ならびに識別および温度情報の送信に用いられるフォーマットについては、図２ないし図１５の論述において更に詳しく説明する。

これより図２を参照して、インターフェース部１３６を示すブロック図について以下に説明する。インターフェース部１３６は、同調回路２００、変調器および電流制限回路２０４、クロック抽出回路２０８、全波整流回路２１２、電圧レギュレータ回路２１６、およびパワー・オン・リセット回路２２０を含む。同調回路２００は、メモリ部１４８から入力信号ＳＯＣ［０：４］を受け取り、アンテナの容量を調整して、アンテナ・コイル１２８をその最適効率に同調させる。同調回路２００およびその較正については、以下で更に詳しく説明する。変調器および電流制限回路２０４は、処理部１４４から入力信号ＭＯＤを受け取り、キャリア信号上の情報を変調して、アンテナ・コイル１２８を介して読み取り器１００に送信される応答信号を生成する。処理部１４４から受け取った情報を変調することに加えて、変調器および電流制限回路２０４は、処理部１４４、温度検知部１４０、およびメモリ部１４８に入り得る電流を制限するので、高電流によって生ずる可能性のある損傷からトランスポンダ集積回路１４０を防止するのに有効である。

クロック抽出回路２０８は、質問信号を受け取り、クロック信号ＣＬＫを生成する。これは、クロックを必要とするトランスポンダ集積回路１０４内にある構成部品のクロックとして用いられる。クロック抽出回路２０８は、質問信号を用いて、質問信号の周波数を所定量で除算してシステム・クロックを生成することにより、クロック信号ＣＬＫを生成する。全波整流回路２１２は、受信した質問信号を整流し、直流（ＤＣ）電源ＶＯＵＴを生成する。次いで、ＤＣ電源ＶＯＵＴを電圧レギュレータ回路２１６、パワー・オン・リセット回路２２０、およびメモリ部１４８に接続する。電圧レギュレータ回路２１６は、ＤＣ電源ＶＯＵＴ信号を調整し、調整出力信号ＶＤＤおよびＶＳＳを供給して、トランスポンダ集積回路１０４内部の他の構成部品に給電する。また、電圧レギュレータ回路２１６は、メモリ部１４８内に位置するセンス・アンプにおいて用いられるＤＣバイアス電流ＩＢＰも供給する。パワー・オン・リセット回路２２０は、入力信号ＶＯＵＴが所定の閾値レベルに達したときに、信号ＰＯＲを出力する。これは、トランスポンダを適正に動作させるのに十分な電力が得られたことを確認して、構成部品の全てが既知の状態から動作を開始することを検証するために用いられる。

これより図３のブロック図を参照して、トランスポンダ集積回路の異なる部分の間で伝達される主要な信号について以下に説明する。インターフェース部１３６と集積回路の残りの部分との間で伝達される主要な信号は、図２を参照して説明したように、ＶＯＵＴ、ＶＤＤ、ＩＢＰ、ＶＳＳ、ＰＯＲ、ＣＬＫ、ＭＯＤ、およびＳＯＣ［０：４］を含む。

温度検知部１４０と処理部１４４との間で伝達される主な信号は、Ａ／Ｄ＿ＣＯＵＮＴ、ＡＤ＿ＣＮＴ＿ＥＮ、ＡＴ［０：４］、ＣＣＫ、ＴＴ、ＭＣＬＫ、およびＮＡＤ＿ＲＥＳＥＴを含む。Ａ／Ｄ＿ＣＯＵＮＴは、温度検知部１４０内の温度センサが生成した温度比例アナログ電流を表すディジタル値である。温度センサおよびＡ／Ｄ変換器については、図４および図５を参照しながら以下で更に詳しく説明する。ＡＤ＿ＣＮＴ＿ＥＮは、Ａ／Ｄ変換器イネーブル信号である。ＡＤ＿ＣＮＴ＿ＥＮ信号がハイのとき、温度をディジタル値Ａ／Ｄ＿ＣＯＵＮＴに変換するようにＡ／Ｄ変換器が選択される。ＡＴ［０：４］は、アナログ温度調整値であり、温度センサ回路のアナログ電流部を調整するために用いられる。その値は、温度較正プロセスの間に決定される。温度較正プロセスについては、図９において更に詳しく説明する。ＣＣＫは、温度検知回路内のＡ／Ｄ変換器が用いるクロックである。ＴＴは、温度データの送信を示すために用いられる信号である。温度データが送信されるのは、ＴＴがハイのときである。ＭＣＬＫは、Ａ／Ｄ変換器が用いるクロックであり、ＣＬＫ／２に等しい。ＮＡＤ＿ＲＥＳＥＴは、アクティブ・ローのＡ／Ｄリセット信号であり、変換に先だってＡ／Ｄ変換器をリセットするために用いられる。

処理部１４４とメモリ部１４８との間で伝達される主要な信号は、Ａ［０：７］、ＥＲＡＳＥ、ＷＲＴ、ＷＲＳ［０：３］、ＷＲ［０：１５］、ＳＭ、ＳＯＬ［０：４］、ＬＤＲＥＮ、およびＬＴＲＭ［０：４］を含む。Ａ［０：７］は、メモリ部１４４にアクセスするための８ビット・アドレス・バスである。ＥＲＡＳＥは、メモリを消去するための信号であり、メモリが消去されるのは、ＥＲＡＳＥがハイのときである。ＷＲＴは、メモリ内に書き込むための信号であり、メモリに書き込みができるのは、ＷＲＴがハイのときである。ＷＲＳ［０：３］は、ライト・セレクト・ビットであり、アクティブ・ハイのＷＲＴと組み合わせて用いるときに書き込むべきメモリの行を選択するために用いられる。ＷＲ［０：１５］は、ディジタル検査レジスタ・ビットである。ＳＭは、メモリから出力される単一メモリ・ビットである。ＳＯＬ［０：４］は、アンテナ同調調整値を示す、メモリからの生ビットである。ＬＤＲＥＮは、ロジック・ドライブ・イネーブル(logic drive enable)である。ＬＤＲＮがハイのとき、ディジタル検査レジスタからのアンテナ同調調整ビットがメモリから出力される。ＬＴＲＭ［０：４］は、ロジック調整ビットであり、ＬＤＲＥＮがハイのときに、アンテナ同調選択を行わせるために用いられる。

検査パッド１５２と処理部１４４とメモリ部１４８との間で伝達される主要な信号は、ＶＳＳ，ＴＳＴ、ＤＩＮ、ＤＡＴＯ、ＳＣＬＫ、ＣＥ２、ＣＥ、ＶＰＰを含む。ＶＳＳは接地信号である。ＴＳＴは、制御レジスタを意味のあるコードにデコードする際に用いられる入力信号である。ＴＳＴの立ち上がりエッジを用いて、チップ上でグローバル・リセットを生成し、変調出力をＣＬＫと同期させる。ＳＣＬＫは、シリアル・クロック信号であり、処理部１４４に対して入力データ（ＤＩ）をシフト入力するため、或いは出力データ（ＤＡＤＯ）をシフト出力するために用いられる。ＤＩＮは、ＳＣＬＫと組み合わせて、テスト・モードを選択し、メモリ部１４８をプログラムするために用いられる入力信号である。ＤＡＴＯは、ＳＣＬＫと組み合わせて、ディジタル検査レジスタ・ビットをシフト出力するために用いられる出力データである。ＣＥ２は、処理部１４４のチップ・イネーブル信号であり、検査モードを活性化するために用いられる。ＣＥは、メモリ部１４８のチップ・イネーブル信号であり、メモリ部１４８の書き込み／消去を行う際に、ＷＲＴ／ＥＲＡＳＥと組み合わせて用いられる。ＶＰＰは、メモリ部１４８をプログラムするための高電圧電源である。

これより図４を参照して、温度検知部１４０のブロック図について以下に説明する。温度検知部１４０は、温度センサ４００、電流調整回路４０４、およびＡ／Ｄ変換回路４０８を含む。温度センサ４００は、Ｐ−Ｎ接合電圧の温度比例特性を利用して、Ｐ−Ｎ接合の温度を検知する。例えば、バイポーラ接合トランジスタにおける半導体Ｐ−Ｎ接合は、強い温度依存性を呈することは知られている。バイポーラ接合トランジスタのベース−エミッタ電圧は、温度と共にほぼ線形に減少する。温度係数は、エミッタ電流密度に依存し、電流密度が低い程、温度係数は高くなる。温度比例電流ＩＴＥＭＰ１が、対応するＰ−Ｎ接合電圧から得られる。温度依存電流ＩＲＥＦ１が、バンドギャップ基準電圧から得られる。基本温度センサの詳細については、図５と関連付けて更に詳しく説明する。

メモリ部１４８から得られる入力信号ＡＴ［０：４］に基づいて、電流調整回路４０４は、ＩＲＥＦ１およびＩＴＥＭＰ１をそれぞれＩＲＥＦおよびＩＴＥＭＰに調整する。。Ａ／Ｄ変換回路４０８は、ＩＴＥＭＰ／ＩＲＥＦの比をディジタル・カウント値Ａ／Ｄ＿ＣＯＵＮＴに変換する。

次に図５を参照して、本発明の一実施形態の温度検知回路４００の概略図について説明する。温度検知回路４００は、第１バイポーラ接合トランジスタ部Ｑ１ ５００、および第２バイポーラ接合トランジスタ部Ｑ２ ５０４を含む。第１バイポーラ接合トランジスタ部Ｑ１ ５００は、この実施形態では、１個の（Ｍ＝１）ＰＮＰトランジスタから成り、一方第２バイポーラ接合トランジスタ部Ｑ２ ５０４は、８個（Ｍ＝８）のＰＮＰトランジスタから成る。第２バイポーラ接合トランジスタ部Ｑ２ ５０４が８個のトランジスタを有するため、Ｑ２ ５０４のベース−エミッタＰ−Ｎ接合の総表面積は、Ｑ１ ５００の８倍となる。２つのベース−エミッタ電圧間の差は、絶対温度に線形に比例する一次近似であり、電圧は、Ｖ＝（ｋＴ／ｑ）ｌｎ（ｒ）と表すことができる。ここで、ｒはエミッタ電流密度比、Ｔは温度、ｋはボルツマン定数、そしてｑは電子電荷の大きさである。理論的には、１よりも大きな任意の比ｒを用いることができ、好ましいｒの範囲は４から１６である。図５の実施形態ではｒ＝８の値を用いている。何故なら、そうすることによって対称なパターンが形成され、集積回路の物理的なレイアウトにおいて、Ｑ２ ５０４の８個のトランジスタがＱ１ ５００の１つのトランジスタを包囲するからである。また、対称性は、レイアウト・パターンによるオフセットを最少に抑えるのに役立つ。集積回路の物理的なレイアウトに関して、本実施形態におけるＱ２の表面積は、Ｑ１の表面積の約８倍である。あるいは、第２バイポーラ接合トランジスタ部５０４は、第１バイポーラ接合トランジスタ部５００のベース−エミッタＰ−Ｎ接合の約８倍の表面積を持つベース−エミッタＰ−Ｎ接合を有する、１つ、または複数のトランジスタを含んでもよい。バイポーラ接合トランジスタ部５００、５０４に適したエミッタ電流密度の比が得られるのであれば、他の代替案およびＰ−Ｎ接合表面積の比も用いることができる。

Ｑ１ ５００のエミッタは、オフセット補償演算トランスコンダクタンス増幅器ＯＴＡＩ ５０８に接続されている。Ｑ２ ５０４のエミッタは、増幅器ＯＴＡ１ ５０８に接続された抵抗器Ｒ１に接続されている。２つのＰ−チャネル金属酸化物半導体電界効果トランジスタＭＰ２ ５１６およびＭＰ３ ５２０は、Ｑ１ ５００およびＱ２ ５０４のエミッタ電流密度を規制するカレント・ミラー回路を形成する。

各バイポーラ接合トランジスタ部５００、５０４におけるエミッタ電流密度を一定の比（例えば、１：８）に保持することによって、２つのバイポーラ接合トランジスタ部５００、５０４のベース−エミッタ間電圧の差（ＶＤＢＥ＝ＶＢＥ１−ＶＢＥ２）は、トランジスタの絶対温度に直接比例することになる。ベース−エミッタ間電圧の差は、抵抗器Ｒ１ ５１２にかかる電圧として反映される。尚、バイポーラ接合トランジスタ部５００、５０４のベース−エミッタ間電圧に確かな差が得られ、これがトランジスタの絶対温度に直接比例する限りにおいて、他のエミッタ電流密度比も同様に実現可能であることは理解されよう。

ＶＤＢＥの温度比例特性によって、ＩＣトランジスタは、絶対温度に比例する出力信号を生成することが可能となる。出力信号は、電圧構成ＶＤＢＥまたは電流構成ＩＤＢＥのいずれかとすることができ、ＩＤＢＥ＝ＶＤＢＥ／Ｒ１である。ＭＰ１ ５２４およびＭＰ３ ５２０によって形成されたカレント・ミラー回路を用いて、温度比例電流ＩＤＢＥをＩＴＥＭＰ１としてミラーリングすることができる。同様に、ＭＰ４ ５２８を通過する電流も、ＭＰ１ ５２５およびＭＰ３ ５２８のミラー電流である。

温度センサ回路４００の絶対温度を測定するためには、温度には依存しないバンドギャップ基準が必要となる。本実施形態では、温度独立バンドギャップ基準電圧（ＶＲＥＦ１）は、ＶＢＥ２、ＶＤＢＥ、および抵抗器Ｒ１ ５１２と抵抗器Ｒ２ ５３２との抵抗比を用い、ＶＲＥＦ１＝ＶＢＥ２＋ＶＤＢＥ（Ｒ２／Ｒ１）にしたがって得られる。抵抗器Ｒ２ ５３２は、増幅器ＯＴＡ２ ５３４に接続されている。バンドギャップ基準電圧は、基準電流ＩＲＥＦ１に変換することができる。ここで、ＩＲＥＦ１＝ＶＲＥＦ１／Ｒ２である。基準電流は、更に、ＩＲＥＦ１＝（ＶＢＥ２／Ｒ２）＋（ＶＤＢＥ／Ｒ１）と表すことができる。これは、ＭＰ５ ５３６を通過する電流と、ＭＰ４ ５２８を通過する電流との和である。ＭＰ５ ５３６を通過する電流は、ＭＰ６ ５４０のミラー電流であり、電流ＶＢＥ２／Ｒ２に等しい。ＭＰ４を通過する電流は、ＭＰ３のミラー電流であり、電流ＶＤＢＥ／Ｒ１に等しい。ＩＲＥＦおよびＩＴＥＭＰ１は、Ａ／Ｄ変換器４０８によって読み取ることができる。一実施形態では、温度センサ回路４００は、シリコン集積回路上に製作されるが、例えば、ガリウム砒素、またはゲルマニウム等の他の種類の半導体材料も用いることができる。尚、かかる温度センサには、バイポーラ接合トランジスタ部５０４、５０８に用いるトランジスタを増加または減少させた温度センサ、またはバイポーラ接合トランジスタの代わりにダイオードを利用した温度センサ等の代替物も多数存在することは言うまでもない。かかる代替物では、Ｐ−Ｎ接合における電圧降下を利用して、トランスポンダの実温度を判定することができる。

これより図６を参照して、処理部１４４のブロック図について以下に説明する。処理部１４４は、トランスポンダ論理回路６００、検査マルチプレクサ回路６０４、検査レジスタ回路６０８、２４ビット・シフト・レジスタ回路６１２、および１６ビット調整レジスタ回路６１６を含む。処理部１４４において受信される外部信号は、ＣＬＫ、ＰＯＲ、Ａ／Ｄ＿ＣＯＵＮＴ、ＳＭ、ＴＳＴ、ＳＯＬ［０：４］、およびＳＣＬＫを含む。処理部１４４は、外部信号を、トランスポンダの他の部分に送出する。その外部信号は、ＣＥ２、ＤＩＮ、ＡＤ＿ＣＮＴ−ＥＮ、ＮＡＤ＿ＲＥＳＥＴ、ＣＣＫ、ＭＣＬＫ，Ａ［０：７］、ＭＯＤ、ＡＴ［０：４］、ＴＴ、ＷＲＴ、ＥＲＡＳＥ、ＬＤＲＥＮ、ＬＴＲＭ［０：４］、ＷＲ［０：１５］、ＤＡＴＯ、およびＷＲＳ［０：３］を含む。これらの信号の詳細については、図３に関連付けて既に説明した。

処理部１４４内の内部信号は、ＢＮＡ、ＤＴ［５：０］、Ｔ［１５：０］、ＴＲＩＭ＿ＣＬＫ、ＴＲＩＭ＿ＥＸＴ、ＷＲ［１３：０］、ＮＬＤ＿Ｔ１、ＮＬＤ＿Ｔ２、およびＷＲＳ［４：７］を含む。ＢＮＡは、Ｂモード・トランスポンダ（ＢＮＡがハイのとき）またはＡモード・トランスポンダ（ＢＮＡがローのとき）のいずれかを選択するために用いられる信号である。ＡおよびＢモード・トランスポンダの設定は、トランスポンダが送信する応答信号の種類に対応する。即ち、トランスポンダから要求された応答信号がＦＤＸＡ型信号の場合、Ａモードが選択される。同様に、トランスポンダから要求された応答信号がＦＤＸＢ型信号の場合、Ｂモードが選択される。ＦＤＸＡおよびＦＤＸＢ送信は、ＩＳＯ規格の送信フォーマットであり、以下で更に詳しく説明する。ＤＴ［５：０］は、ディジタル温度調整ビットである。これらのディジタル温度調整ビットは、温度検知部１４０の較正に基づいて設定され、以下で更に詳しく説明する。Ｔ［１５：０］は、内部調整ビットである。ＴＲＩＭ＿ＣＬＫは調整クロックである。ＴＲＩＭ＿ＥＸＴは調整抽出（trim extract）である。ＷＲ［１３：０］は、ディジタル検査レジスタ・ビットである。ＮＬＤ＿Ｔ１は、ローでアクティブのとき、Ｔ［１５：０］のシフト・レジスタへのロードを通知する。ＮＬＤ＿Ｔ２は、ローでアクティブのとき、ＳＯＬ［０：４］のシフト・レジスタへのロードを通知する。ＷＲＳ［４：７］は検査モード選択ビットである。

トランスポンダ論理回路６００は、Ａ／Ｄ変換器制御信号ＡＤ＿ＣＮＴ＿ＥＮおよびＮＡＤ＿ＲＥＳＴ、メモリ・アドレスＡ［０：７］、クロック信号ＣＣＫおよびＭＣＬＫ、ならびに変調信号ＭＯＤを生成する。検査マルチプレクサ回路６０４は、ＴＲＩＭ＿ＥＸＴの状態に基づいて、Ｔ［１５：０］またはＷＲ［１３：０］のいずれかを調整バスＡＴ［０：４］、ＤＴ［５：０］およびネットＢＮＡ、ＴＴ上に多重化する。ＴＲＩＭ＿ＥＸＴがローのとき、Ｔ［４：０］＝ＡＴ［４：０］、Ｔ［１０：５］＝ＤＴ［５：０］，Ｔ１４＝ＴＴ、かつＴ１５＝ＢＮＡとなる。ＴＲＩＭ＿ＥＸＴがハイのとき、ＷＲ［４：０］＝ＡＴ［４：０］、かつＷＲ［１０：５］＝ＤＴ［５：０］となる。ＷＲ［１３：１１］およびＴ［１３：１１］は予備ビットであり、特殊な用途に用いることもできる。一実施形態では、正常動作の間、ＴＲＩＭ＿ＥＸＴは常にローであり、Ｔ［１５：０］はバスおよびネットを駆動し、検査モードの間だけＴＲＩＭ＿ＥＸＴは一時的にハイに駆動され、リセット時またはクリア制御コードを書き込むときにクリアされる。

検査レジスタ回路６０８は、ＷＲＳ［４：７］を特定の検査モードにデコードするために用いられるロジックを内蔵している。検査モードは、メモリの書き込みおよび消去を行うために、ＭＯＤラインをインアクティブにするために、Ａ／Ｄ変換器をオフにするために、そして調整値を２４ビット・シフト・レジスタにロードするために使用される。検査、同調、較正、およびプログラミングの手順に関する詳細は、図８と関連付けて説明する。

２４ビット・シフト・レジスタ６１２は、メモリの行の値をプログラムするために用いられる８個の制御ビットおよび１６個のデータ・ビットをシフト入力し、検査モードを選択し、検査レジスタ回路６０８を総合的に制御する。１６ビット調整レジスタ６１６は、入力信号ＳＭによって、調整ビットＴ［１５：０］を出力する。ＳＭは、メモリ部１４８から出力される単一のメモリ・ビットである。

これより図７を参照し、トランスポンダ集積回路の検査、同調、較正、およびプログラミングのための動作を示すフロー・チャートについて以下に説明する。一実施形態では、図７に伴う動作は、製造プロセスの間に自動テスタを用いて行われ、その間、集積回路は製造に使用される半導体ウエハ上にある。したがって、自動検査装置によって、検査、較正、同調、およびプログラミングが比較的素早くかつ簡単に完了し、完全にパッケージ化された各トランスポンダを個々に検査し較正する必要性を排除することができる。あるいは、図７に伴う動作は、集積回路をパッケージに組み込んだ後、または集積回路をダイに切断した後でパッケージングの前というような、他の時点で行われてもよい。一実施形態では、手順を６つのステップに分割する。最初に、ブロック７００に示すように、テスタで手順を開始する。ブロック７０４において、全体消去を行い、メモリ１４８を全て０にする初期消去を実行する。メモリ部は、プログラマブル読み取り専用メモリ等の適切なメモリ・デバイスである。一実施形態では、メモリ部１４８は、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭまたはフラッシュ・メモリ）である。

ブロック７０８に記すように、ダイが機能し、かつ検査および較正が保証されていているか否か判定するための初期チェック・アウトを実行する。ブロック７１２において、容量を調整することによって、アンテナをその最適効率に同調させるアンテナ同調を実行する。ブロック７１６にしたがって、トランスポンダの集積回路の温度センサを較正する温度較正を実行する。次に、ブロック７２０において、トランスポンダに付帯する一意の識別、タイプＡまたはタイプＢトランスポンダを選択するトランスポンダ選択コード、アナログ温度調整値、およびディジタル温度調整値を格納するためにメモリ部をプログラムする。最後にブロック７２４にしたがって、最終チェック・アウトを実行し、適切なデータがメモリにプログラムされており、較正が適切に実行されたことを確認する。そして、ブロック７２８に記すように、手順は完了する。尚、ある種の用途にとって適しているのであれば、手順を実行する上記の順序を変更してもよく、更にステップを組み合わせてもよいことは理解されよう。

一実施形態では、チップ検査手順は、１３４ｋＨｚの正弦波キャリアを、検査パッド内に含まれているアンテナ・ピンに印加することによって、チップに給電することを伴う。変圧回路および復調回路を内蔵するウエハ・プローブ・カードは、１３４ｋＨｚ正弦波源、トランスポンダ集積回路、および自動テスタ間のインターフェースとして機能する。１３４ｋＨｚキャリア信号は、トランスポンダ集積回路によって整流され、チップＶＤＤを生成する。また、キャリア周波数は、ディジタル・ロジックのための内部チップ・クロック周波数ＣＬＫとしても用いられる。チップの電力を安定させるための十分な遅延の後、シリアル・ワードをチップ検査レジスタにシフト入力する。データは、単一のＤＩＮとして検査パッドに送られ、シリアル・データ・クロックＳＣＬＫによって時刻記録される。データ・クロック周波数は、キャリア周波数ＣＬＫの１倍ないし４倍とすることができる。一実施形態では、シリアル・ワードは、連結した８ビット制御ワード、および１６ビット・データ・ワードから成る。８ビット制御ワードは、検査モードを表し、１６ビット・データ・ワードは入力データを含む。チップによって行われる動作は、信号ＣＥ２と関連がある検査イネーブル・ピンがハイになるときに、８ビット制御ワードの内容によって決定される。

これより図８を参照して、アンテナ同調回路２００の概略図について以下に説明する。アンテナ同調回路２００は、固定コンデンサＣと、入力調整信号ＳＯＣ［０：４］によって選択することができる５組の調整コンデンサ、即ち、第１組Ｃ０およびＣ０Ａ、第２組Ｃ１およびＣ１Ａ、第３組Ｃ２およびＣ２Ａ、第４組Ｃ３およびＣ３Ａ、ならびに第５組Ｃ４およびＣ４Ａから成る。一実施形態では、Ｃの容量は２５７ｐＦであり、Ｃ０およびＣ０Ａの容量は２ｐＦ、Ｃ１およびＣ１Ａは４ｐＦ、Ｃ２およびＣ２Ａは８ｐＦ、Ｃ３およびＣ３Ａは１６ｐＦ、そしてＣ４およびＣ４Ａは３２ｐＦである。信号ＳＯＣ［０：４］は、ハイでアクティブのとき、対応するＮ−チャネルＭＯＳＦＥＴをオンにする。ＭＯＳＦＥＴ ＭＮ０およびＭＮ０Ａは、ＳＯＣ０がハイでアクティブのとき、オンになり、ＭＯＳＦＥＴ ＭＮ１およびＭＮ１Ａは、ＳＯＣ１がハイでアクティブのとき、オンになり、ＭＯＳＦＥＴ ＭＮ２およびＭＮ２Ａは、ＳＯＣ２がハイでアクティブのとき、オンになり、ＭＯＳＦＥＴ ＭＮ３およびＭＮ３Ａは、ＳＯＣ３がハイでアクティブのとき、オンになり、ＭＯＳＦＥＴ ＭＮ４およびＭＮ４Ａは、ＳＯＣ４がアクティブでハイのとき、オンになる。Ｎ−チャネルＭＯＳＦＥＴがオンのとき、これらのＭＯＳＦＥＴと連動する調整コンデンサは固定コンデンサＣに加入される。例えば、ＳＯＣ［０：４］＝０１０１０のとき、２０ｐＦ（０ｘ２ｐＦ＋１ｘ４ｐＦ＋０ｘ８ｐＦ＋１ｘ１６ｐＦ＋０ｘ３２ｐＦ）の追加の調整容量が固定の２４７ｐＦ容量に加算される。ＳＯＣ［０：４］は、０００００から１１１１１まで変化することができ、２５７ｐＦ容量に対する追加の０ｐＦないし６２ｐＦの調整容量を表す。したがって、総調整容量（ＣＴ）を、２５７ｐＦから３１９ｐＦまでの間の特定値に調整することができる。尚、トランスポンダを用いる用途に応じて、別の値のコンデンサを用いてもよいことは言うまでもなく、当業者には容易に理解されよう。

同調回路２００は、アンテナ１２８と連動し、通例、コイルとして設計されるインダクタンス、およびコンデンサによって形成される容量を備える。アンテナ１２８は、同調容量（ＣＴ）がアンテナ・コイル１２８のインダクタンスと整合し最適なアンテナ電圧が得られると、その最適効率に同調する。アンテナ同調プロセスは、ウエハ・プローブ動作の間に自動テスタによって行われる。復調回路を内蔵したウエハ・プローブ・カードは、１３４ｋＨｚ正弦波源、トランスポンダ集積回路１３２、および自動テスタ間のインターフェースとして機能する。

一実施形態では、アンテナ同調検査モードを表す特定の８ビット制御ワードが、最初にチップ検査レジスタにシフト入力される。制御ワードは、変調を禁止し、オンチップ・コンデンサの調整精度を高めることができるようにする。復調回路は、アンテナ電圧のピーク振幅に比例するＤＣ出力を有する。同調手順は、試しの５ビット・アンテナ同調ワード（ＳＯＣ［０：４］）をシフト入力し、検査イネーブル・ピンＣＥ２をハイにし、変調器ＤＣ出力の値を記録し、次いで検査イネーブル・ピンをローにする。この手順は、復調器から最大ＤＣ出力を生成する最適な５ビット・アンテナ同調ワードが得られるまで継続する。次いで、最適なアンテナ同調ワードをチップ・メモリに格納する。

これより図９のフロー・チャートを参照して、ウエハ・プローブ動作中に自動テスタによって行われる温度較正の動作について以下に説明する。トランジスタの物理的パラメータは変動する可能性があるので、ベース−エミッタ間電圧の差の大きさも、異なるトランジスタ対毎に変動する可能性がある。トランスポンダが出力する温度が正しい温度であることを確実にするためには、回路を較正する必要がある。トランジスタの物理的パラメータのばらつきは、集積回路の製造における典型的な処理ばらつきの結果であり、当技術分野ではよく知られている。一実施形態では、温度検知トランスポンダ集積回路の検査中に、温度較正を実行する。ウエハ、つまりトランスポンダ集積回路は、較正プロセス全体にわたって、テスタ・チャック上で所定の既知の温度に保持される。温度較正の目的は、既知の温度において、所与のデジタル・ワード値Ａ／Ｄ＿ＣＯＵＮＴがチップによって読み取り器に伝送されるようにチップ温度センサを較正することである。

温度較正は、ブロック９００で開始され、２つの主要なステップにおいて実行される。２つの主要ステップとは、アナログ調整９０４およびディジタル調整９０８である。アナログ調整の間、温度センサのアナログ部をテスタによって調節し、温度センサが生成する温度電流に比例して、所定の温度範囲を規定できるようにする。最初に、ブロック９１２にしたがって、テスタは最初にアナログ調整ビットＡＴ［０：４］に対する初期推量をシフト入力する。これは、検査チャックの所定温度に基づいた予測結果に基づいている。ブロック９１６に記すように、アナログ調整温度カウント値をチェックする。検査イネーブル・ピンがハイになったときにチェックを行い、その結果、テレグラムがトランスポンダ集積回路によってウエハ・プローブ・カードの復調回路に送られる。復調されたテレグラムは、テスタによってデコードされ、８ビットの温度カウント値が求められる。ブロック９２０に記すように、テスタは、この温度カウント値を、当該カウント値に対する所定の目標範囲と比較する。

温度カウント値が所定の目標範囲内にない場合、テスタは、アナログ調整ビットを調節し、アナログ調整ビットＡＴ［０：４］の調節値をシフト入力し、ブロック９１６および９２０に伴う動作が繰り返される。ブロック９２０において、テスタが温度カウント値が所定の目標範囲内にあると判定した場合、ブロック９２８に記すように、テスタは、このアナログ調整温度カウント値を記録し、アナログ調整値ＡＴ［０：４］がメモリにプログラムされる。一実施形態では、温度カウント値の所定の目標範囲は±８カウントである。アナログ調整値は、温度センサの増幅部の利得を調節するため、オフセットを調節するため、またはその両方のために用いることができる。例えば調整値とアナログ調整温度カウントの積を求めることにより、アナログ調整値を用いて増幅部の利得を調節した場合、Ａ／Ｄ変換器が出力する温度値の範囲を広げること、または狭めることができる。アナログ調整値を用いてオフセットを調節する場合、アナログ調整値の値を単にアナログ調整温度カウントに加算するか、あるいはこれから減算すると、Ａ／Ｄ変換器が出力することができる一定範囲の温度値を得ることができる。利得およびオフセットの双方に対する調節は、トランスポンダがより広い温度範囲を送信しなければならないある種の用途において使用され得る。

ブロック９３２に記すように、ディジタル調整ステップにおける最初の動作は、目標カウント値と、ブロック９２８からの指示されたカウント値との間の差を計算することであり、テスタが計算する。ブロック９３６において、この差を、ディジタル調整値ＤＴ［５：０］としてメモリにプログラムする。従って、アナログおよびディジタル調整値を用いて、較正温度を計算することができる。そして、ブロック９４０に記すように、較正動作は完了する。

以上の図９を参照した説明は、トランスポンダの温度に対する較正を決定することに関して行われたが、同様の技法は、身体温度以外の他の身体的特徴を検出可能なトランスポンダを較正する際にも使用可能であることは理解されよう。例えば、トランスポンダは、圧力を検知可能なセンサを含むこともできる。かかる場合、センサはアナログ信号を出力することができ、これをアナログ／ディジタル変換器が読み取り、図９を参照して説明したのと同様に較正する。更に、トランスポンダは、動物以外の他の物体に埋め込むこともできる。

これより図１０のフロー・チャートを参照して、トランスポンダからの温度値の取得および送信について以下に説明する。最初に、ブロック１００４では、トランスポンダはスキャナから質問信号を受信し、この信号を整流して、チップＶＤＤ電源を生成する。ブロック１００８に記すように、「パワー・オン・リセット」の間、質問フィールドを最初にチップ・アンテナ・コイルに適用し、較正プロセスから決定したアナログ調整値ＡＴ［０：４］をメモリから読み出す。ブロック１０１２に記すように、アナログ調整値を温度センサのアナログ部に適用する。ブロック１０１６では、温度センサは、集積回路の温度を検知し、アナログ電流ＩＴＥＭＰをディジタル・カウント値に変換する。

温度データを伝送する時刻になったなら、ブロック１０２０に記すように、処理部は、メモリからディジタル調整値を読み出す。ブロック１０２４に記すように、処理部内のシリアル・ディジタル加算器が、Ａ／Ｄ変換器から出力されるディジタル・カウント値を取り込み、ディジタル調整値を加算する。次いで、ブロック１０２８に記すように、補正されたディジタル温度カウント値を読み取り器に伝送する。そして、ブロック１０３２に記すように、動作は完了する。従って、アナログおよびディジタル調整値のいずれも読み取り器には伝送されない。補正は、最終的な温度ディジタル・カウント値を読み取り器に伝送する前に、トランスポンダ内部で自動的に行われる。

情報をスキャナに送信する場合、一実施形態では、トランスポンダが、ＩＳＯ規格１１７８５に準拠したデータ・シーケンスを送信する。ＩＳＯ規格１１７８５は、周知の規格であり、トランスポンダから読み取り器に識別データを伝送するために広く用いられている。ＩＳＯ規格は、情報をトランスポンダから読み取り器に送信するために２つの別個の送信形式ＦＤＸＡおよびＦＤＸＢを含む。一実施形態では、トランスポンダ１０４は、トランスポンダ集積回路内においてＡまたはＢモード・フラグを設定することにより、ＦＤＸＡまたはＦＤＸＢのいずれかを用いて送信するようにプログラムされる。

ＦＤＸＡ送信を用いてトランスポンダ１０４から温度および識別情報を送信する場合、トランスポンダ１０４は、最初に、識別情報を１つ以上のＦＤＸＡ送信に含ませ、次いで温度情報を１つ以上のＦＤＸＡ送信に含ませる。本実施形態では、トランスポンダは、メモリ１４８に格納されている識別情報を、識別テレグラムで送信する。識別情報を含むＦＤＸＡ信号は、数個の情報フィールドを含み、ＩＳＯ１１７８５規格によって規定されている。信号は、振幅変調周波数偏移変調（ＡＭ−ＦＳＫ）を用いて、１２５ｋＨｚで送信され、読み取り器によって読み取られる。信号は、マンチェスタ符号化を用い、１２５０ビット／秒のビット・レートを有する。図１１に示すように、ＩＤテレグラムの構造１１００は、２つの情報フィールドを含む。ヘッダ１１０４は、ＩＤテレグラム１１００の最初の１６ビットとして含まれている。ヘッダ１１００に続くのは、８０ビットの識別コード・フィールド１１０８であり、７０個の識別ビットと１０個のパリティ・ビットとを有する。したがって、構造全体では９６ビットとなる。信号はマンチェスタ符号化を用いているので、テレグラム構造において送信される実際の情報量は、減少する。何故なら、当技術分野では周知のように、マンチェスタ符号化は、クロック情報を含むからである。

識別コード・フィールド１０８内には、５つのデータ・ブロックがある。第１データ・ブロック１１１２は、パリティ・データと識別データの第１部分とを収容する。パリティ・データは、２個の二進ビットを含み、識別データの第１部分は、メモリ１４８に格納されている識別情報からの最初の１４個の識別ビットを収容する。第２データ・ブロック１１１６は、パリティ・データと識別データの第２部分とを収容する。パリティ・データは２個の二進ビットを含み、識別データの第２部分は、メモリ１４８に格納されている識別情報からの識別ビット１５から２８までを収容する。第３データ・ブロック１１２０は、パリティ・データと、識別データの第３部分とを収容する。パリティ・データは２個の二進ビットを含み、識別データの第３部分は、メモリ１４８に格納されている識別情報からの識別ビット２９から４２までを収容する。第４データ・ブロック１１２４は、パリティ・データと、識別データの第３部分とを収容する。パリティ・データは、２個の二進ビットを含み、識別データの第３部分は、メモリ１４８に格納されている識別情報からの識別ビット４３から５６までを収容する。第５データ・ブロック１１２８は、パリティ・データと、識別データの第５部分とを収容する。パリティ・データは、２個の二進ビットを含み、識別データの第５部分は、メモリ１４８に格納されている識別情報からの識別ビット５７から７０までを収容する。一実施形態では、メモリ１４８に格納されている識別コードは、１０桁の１６進数であり、奇数桁は１６進の８以下であり、３ビットでマンチェスタ符号化が可能であり、一方偶数桁は４個のマンチェスタ符号化ビットを用いて符号化されているので、いずれの１６進数でも可能である。

この実施形態では、トランスポンダ１０４は、温度に関する情報も温度テレグラムでスキャナに送信する。温度情報は、図１２に示すように、温度テレグラム構造１２００において符号化される。温度テレグラム構造１２００は、数個のデータ・フィールドを含む。最初に、温度テレグラム構造１２００は、１６ビットを有するヘッダ・フィールド１２０４を有する。ヘッダ・フィールド１２０４に続くのは、温度データおよびエラー・チェック・フィールド１２０８である。温度データおよびエラー・チェック・フィールドは８０ビットを収容し、５つの別個のデータ・ブロックに分割されている。第１データ・ブロック１２１２は、１６個の温度データ・ビットを収容する。これは、８個のマンチェスタ符号化データ・ビットである。第２データ・ブロック１２１６は、１６個のエラー・チェック・ビットを収容し、一実施形態では、１６進の５５５５である。第３データ・ブロック１２２０は、１６個の温度データ・ビットを収容し、これは８個のマンチェスタ符号化データ・ビットである。第４データ・ブロック１２２４は、１６個のエラー・チェック・ビットを収容し、一実施形態では、１６進の５５５５である。第５データ・ブロック１２２８は、１６個の温度データ・ビットを収容し、これは８個のマンチェスタ符号化データ・ビットである。したがって、構造全体で９６ビットとなる。

温度情報を送信するために使用されるテレグラム構造に別の代替物を用いることができ、例えば、第１フィールドに温度情報を収容し、残りのテレグラム構造をスタッフィング・ビットで満たしたものがある。よりも多いビットまたはより少ないビットを用いて温度情報を符号化する場合、温度情報に使用されるより多数のまたはより少数のビットに適合するようにテレグラム構造内のフィールドを調節する数。更に、温度情報を送信するためのテレグラム構造の送信される総ビット数を調節することもできる。例えば、ヘッダ、温度情報、およびエラー・チェック情報だけを収容する短縮テレグラム構造を用いることもできる。

識別情報および温度情報を送信する場合、トランスポンダは、２つの別個のテレグラム構造を用いて識別および温度情報を送らなければならないため、自動送信フォーマットを用いる。一実施形態では、トランスポンダは、識別情報を有する所定数のＩＤテレグラム構造１１００を送信し、次いで温度情報を有する所定数の温度テレグラム構造１２００を送信する。一実施形態では、３つの識別テレグラム構造１１００を順次送り、次いで１つの温度テレグラム１２００を送る。質問信号がトランスポンダに存在する限り、これを繰り返す。本実施形態では、ＩＤテレグラム構造の各々におけるヘッダは、一意的であり、これにより、スキャナは当該テレグラムが識別情報または温度情報のどちらを収容しているのかを判定できる。例えば、識別テレグラム１１００は、ヘッダ内に以下の二進ビット０１０１ ０１０１ ０００１ １１０１を有するヘッダ１１０４を含むことができる。温度テレグラム構造１２００は、ヘッダ１２０４内に以下の二進ビット１０１０ １０１０ １１１０ ００１０を含むことができる。したがって、読み取り器は、ヘッダ・フィールドに収容されている情報から、テレグラム構造形式、温度または識別を判定することができる。この種の送信を用いることによって、温度情報を読み取るようにプログラムされていないスキャナであっても、識別情報を取得するために用いることができる。何故なら、識別情報は、広く用いられる周知のＩＤテレグラム構造、即ち、ＩＳＯ１１７８５規格に準拠した構造に収容されているからである。

一実施形態では、読み取り器およびトランスポンダは、全二重送信で動作し、読み取り器は連続的に質問信号を送信しつつ、トランスポンダからの情報も受信する。この実施形態では、トランスポンダは、テレグラム間に休止することなく、ＩＤテレグラムおよび温度テレグラムを連続的に送信する。しかしながら、バースト送信、半二重、またはテレグラム間に休止する等の別の送信方式も使用可能であることは理解されよう。

ＦＤＸＢ送信を用いて情報をスキャナに送信する場合、トランスポンダは、識別情報および温度情報の双方を収容したデータ構造を送信する。識別情報を収容するＦＤＸＢ信号は、数個の情報フィールドを含み、ＩＳＯ１１７８５規格によって規定されている。信号は、１３４．２ｋＨｚで、振幅偏移（ＡＳＫ）変調を用いて送信され、読み取り器によって読み取られる。信号は、修正差分バイフェーズ（ＤＢＰ）符号化を用い、４１９４ビット／秒のビット・レートを有する。図１３に示すように、ＩＤテレグラム構造１３００は、数個の情報フィールドを含む。ヘッダ１３０４は、構造の最初の１１ビットとして含まれている。ヘッダ１３０４に続いて、７２ビットの識別情報フィールド１３０８がある。識別情報フィールド１３０８は、６４個の識別ビットおよび８個の制御ビットを収容する。識別情報フィールド１３０８に続いて、１８ビットのＣＲＣフィールド１３１２がある。ＣＲＣフィールド１３１２は、１６個のＣＲＣビットおよび２個の制御ビットを含む。ＣＲＣフィールド１３１２に続いて、２７ビットを有するトレーラ・フィールド１３１６がある。トレーラ・フィールド１３１６は、２４個のトレーラ・ビットおよび３個の制御ビットを含む。トレーラ・フィールド１３１６は、３つのデータ・ブロックを含む。第１データ・ブロック１３２０は、８個のトレーラ・ビットおよび１個の制御ビットを収容する。第２データ・ブロック１３２４は、８個のトレーラ・ビットおよび１個の制御ビットを収容する。第３データ・ブロック１３２８は、８個のトレーラ・ビットおよび１個の制御ビットを収容する。したがって、構造全体では１２８ビットとなる。

また、トランスポンダは、温度に関する情報もスキャナに送信する。温度情報は、図１４に示すように、ＩＤテレグラム構造１４００にて符号化される。ＩＤテレグラム構造１４００は、数個のデータ・フィールドを含む。ヘッダ１４０４は、構造の最初の１１ビットとして含まれる。ヘッダに続いて、７２ビットの識別情報フィールド１４０８がある。識別情報フィールドは、６４個の識別ビットおよび８個の制御ビットを収容する。識別情報フィールド１４０８に続いて、１８ビットのＣＲＣフィールド１４１２がある。ＣＲＣフィールド１４１２は、１６個のＣＲＣビットおよび２個の制御ビットを含む。ＣＲＣフィールド１４１２に続いて、２７ビットを有するトレーラ・フィールド１４１６がある。トレーラ・フィールド１４１６は、第１ブロック１４２０、第２ブロック１４２４、および第３ブロック１４２８を含み、各ブロックは９ビットを有する。本実施形態では、第１ブロック１４２０は温度情報を収容し、８個の温度ビットおよび１個の制御ビットを有する。本実施形態では、トランスポンダは、ディジタル温度情報を８ビットの温度データ・ブロックに符号化し、スキャナはこれを用いて、トランスポンダの温度を示すことができる。第２ブロック１４２４は、８個のエラー・チェック・ビットおよび１個の制御ビットを収容し、第３ブロック１４２８は、８個のトレーラ・ビットおよび１個の制御ビットを収容する。したがって、構造全体では１２８ビットとなる。尚、温度情報は、トレーラ・フィールドにおいて、別の方法で符号化されてもよく、例えば、第２ブロックが温度情報を収容し、第１および第３トレーラ・フィールドがトレーラまたはエラー・チェック・ビットおよび制御ビットを収容してもよいことは理解されよう。更に、温度情報が、より多い、またはより少ないデータ・ビットに収容された場合、適切な温度情報およびエラー・チェック情報を収容するようにトレーラまたはエラー・チェック・フィールドを修正してもよい。

識別および温度情報を送信する場合、トランスポンダは、識別および温度情報を連続的に送信するように動作する自動送信フォーマットを用いる。テレグラム構造は、識別および温度情報の双方を収容するので、ＦＤＸＡ送信の場合のように、識別情報を収容する第１テレグラム構造とは別個に温度情報を収容する第２テレグラム構造を送信する必要はない。一実施形態では、テレグラム構造は、ヘッダ内に以下の二進ビット００，０００，０００，００１を有するヘッダを含む。スキャナは、ヘッダ・フィールドに収容されている情報から、テレグラム構造の種類を判定することができる。前述のように、スキャナおよびトランスポンダは、全二重モードで動作し、連続するテレグラム間に休止はないが、半二重モードで送信するように、またはテレグラムの間に休止を入れるように、容易に変更することができる。

トランスポンダは、ＩＳＯ規格１１７８５に準拠した標準化様式で識別および温度情報を送信するので、温度情報を受信するようにプログラムされていない読み取り器であっても、識別情報を連続して受信することができる。例えば、温度情報を読み取ることができない読み取り器を用いても、本発明の実施形態の１つによれば、温度情報を送信することができるトランスポンダをスキャンすることができる。前述のように、トランスポンダは、識別情報および温度情報の双方を送信する。読み取り器が標準的なＦＤＸＡまたはＦＤＸＢ送信を読み取ることができれば、読み取り器は、送信に収容されている識別情報を読み取ることができる。これによって、ユーザが温度情報を読み取ることができる読み取り器を使用しない場合であっても、トランスポンダが送信した温度情報を読み取ることができない追加の読み取り器を識別の目的に用いることができ、ホストを識別するのに役立てることができる。

これより図１５のフロー・チャートを参照して、スキャナおよびトランスポンダの動作について以下に説明する。最初に、ブロック１５００に記すように、スキャナを用いて、ＲＦフィールドをトランスポンダに送信する。ブロック１５０４に記すように、トランスポンダは、ＲＦフィールドを受信し、ＲＦフィールドからのエネルギを用いて、トランスポンダ集積回路を起動する。トランスポンダが起動すると、全ての構成部品をリセットし、メモリに格納されているトランスポンダについての構成データを読み出し、トランスポンダの種類を判定する。一実施形態では、トランスポンダの種類は、ＦＤＸＡまたはＦＤＸＢトランスポンダであり、これは、トランスポンダの初期プログラミングおよび検査の間に設定される。別の実施形態では、トランスポンダを再プログラムし、再プログラムに基づいてトランスポンダの種類を変更する、即ち、ＦＤＸＡからＦＤＸＢに、またはその逆に変更することができる。かかる再プログラミングは、トランスポンダが読み取ってメモリに格納することができるデータを収容した信号を送信するように動作可能な読み取り器を用いて、現場にて行うことができる。読み取り器およびそれと連動するトランスポンダを含む、かかる再プログラミング技法は、当技術分野では公知である。更に、トランスポンダは、読み取り器からのフラグを認識し、送信するようにプログラムすることができる。

一旦トランスポンダが起動すると、ブロック１５０８に記すように、デフォルトのリード・モードで動作する。デフォルトのリード・モードでは、トランスポンダは、適切な変調ＲＦフィールドをスキャナに送信する。これは、識別および温度情報の双方を収容している。ブロック１５１２に記すように、スキャナは、送信ＲＦフィールドの送信を開始した後、リード・モードに入り、トランスポンダから変調ＲＦフィールドを受信するのを待つ。スキャナは、変調ＲＦフィールドを受信すると、識別および温度情報をデコードする。スキャナは、ブロック１５１６において、識別および温度情報のデコードに成功したか否か判定を行う。スキャナは、情報のデコードに成功した場合、ブロック１５２０に記すように、識別および温度データを格納する。一実施形態では、スキャナは、所定量の識別および温度情報を格納することができるメモリを有し、これらの情報は、ある期間にわたって監視を行うためのコンピュータまたはその他のデバイスに転送される。ブロック１５２４において、スキャナはディスプレイ上に識別および温度情報を表示し、ユーザはこれを用いて、読み取りに成功したことを確認することができる。

ブロック１５１６において、スキャナが、識別および温度情報のデコードに成功しなかったと判定した場合、スキャナは、ブロック１５２８に記すように、探索を継続すべきか否か判定を行う。一実施形態では、スキャナは、ユーザがスキャナ上の送信ボタンを押し続けているか否かに応じて、この判定を行う。スキャナが探索を続けることを決定した場合、ブロック１５１２に戻る。スキャナが探索を続けないことを決定した場合、ブロック１５３２に記すように、ディスプレイ上にエラー・メッセージを表示する。一実施形態では、スキャナは、ディスプレイ上に「ＩＤが見つかりません」と表示し、スキャンは識別または温度情報を戻すことに成功しなかったことをユーザに示す。スキャナは、１５２４において識別および温度情報をブロック表示した後、またはブロック１５３２においてエラー・メッセージを表示した後、ブロック１５３６に記すように、別のスキャンが要求されているか判定を行う。一実施形態では、スキャナは、ユーザがスキャナ上の送信ボタンを押しているか否かに応じて、この決定を行う。スキャナが、再度スキャンすべきと判断した場合、ブロック１５１２に戻る。スキャナが、再度スキャンすべきでないと判断した場合、ブロック１５４０に記すように、電源を切る。

更に別の実施形態では、トランスポンダは、トランスポンダが埋め込まれているホスト動物またはその他の物体から、圧力、ＰＨ、血糖値、血中酸素、心拍、またはその他の診断測定値等の他の情報も収集することができる。この実施形態では、トランスポンダは、ＦＤＸＡを用いて送信する場合、数回の送信を繰り返し行って、収集した情報全ての転送を完了する。トランスポンダがＦＤＸＢを用いて送信する場合、温度情報が使用しない残りのトレーラ内で、追加の情報を送信することができる。

一実施形態では、トランスポンダは、送信モードを変更するようにプログラムすることができる。この実施形態では、トランスポンダをホスト動物に移植する前に、検査および構成の間に、ＦＤＸＡまたはＦＤＸＢ送信のいずれかを用いて送信するようにプログラムする。また、前述のように、トランスポンダを現場プログラム可能とすれば、ホスト動物内に移植した後であっても、プログラムすることができる。プログラミングは、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭまたはフラッシュ・メモリ）を用いて行う。トランスポンダは、製造プロセスの検査部分において、またはメモリに書き込み可能なモードを有するスキャナを用いて現場でプログラムすることができる。

別の実施形態では、トランスポンダ内のメモリは、トランスポンダによってプログラムすることができ、スキャナに送信する識別情報以外の情報も格納することができる。例えば、トランスポンダに、所有者の名前および／または電話番号をプログラムすることができる。この実施形態では、トランスポンダには、製造プロセスに続いて、追加情報をプログラムすることができる。スキャナは、プログラミング・モードを有することができ、トランスポンダはこれを用いて追加情報をプログラムする。プログラミングに続いて、トランスポンダは、識別および温度情報を送信するときに、追加情報を送信する。これは、ＦＤＸＡが可能なトランスポンダの場合、情報を収容した識別および温度送信の後に、別の送信を追加することによって、行うことができる。ＦＤＸＢトランスポンダの場合、トレーラ内の余分なビットを用いて、この追加情報を送信することができ、また、トランスポンダは、追加情報を収容した別のテレグラムを再利用して送ることもできる。

更に、名前、最後の医療診断日、最後の予防接種、およびその他の同様の情報といったような、ホストに関する履歴情報を含む追加情報を、トランスポンダにプログラムすることもできる。かかる場合、例えば、動物が最初の治療を開始するときに、獣医は、トランスポンダからこの情報を受信するスキャナを持参することができる。そして、獣医は、動物の名前、体温、前の検査、前の予防接種、およびその他の情報の記録を、次の検査の開始前に知ることができる。一旦検査が完了したなら、トランスポンダにプログラミング情報を送信することができるスキャナを用いて、トランスポンダに、更新情報をプログラムすることができる。

図面を参照しながら先に説明したトランスポンダは、主にホスト動物の身体的特徴を検知することに関して説明したが、かかるデバイスの使用には他の用途も存在することは理解されよう。例えば、かかるトランスポンダは、ある温度に維持する必要がある材料を移送する場合、例えば、臓器の移送、又は冷凍トラックで生鮮食料を輸送する場合に用いることができる。同様に、機械またはその他の装置の構成部品の温度を検知可能なトランスポンダにように、他の興行的用途も存在する。前述の発明は、かかる用途において用いると、トランスポンダを埋め込んだまたは装着した身体に関連する身体的特性を特定することができる。

好適な実施形態の代替案について記載するために手間をかけたが、他の代替物も、当業者には容易に想起されよう。したがって、本発明は、その主旨や主な特徴から逸脱することなく、他の特定的形態においても具体化できることは言うまでもない。したがって、本例および実施形態は、いかなる面においても、限定的ではなく例示として見なすこととし、本発明は、ここに示した詳細には限定されないものとする。

本発明の一実施形態のトランスポンダおよびインテロゲータを含む温度検知システムを示すブロック図。 本発明の一実施形態の温度検知トランスポンダのインターフェース回路を示すブロック図。 本発明の一実施形態の温度検知トランスポンダの構成部品間で伝達される主要な信号を示すブロック図。 本発明の一実施形態の温度検知回路を示すブロック図。 本発明の一実施形態のシリコン温度センサを示すブロック図。 本発明の一実施形態の温度検知トランスポンダの処理回路を示すブロック図。 本発明の一実施形態の温度検知トランスポンダを検査および較正する動作ステップを示すフロー・チャート。 本発明の一実施形態の同調回路を示す回路図。 本発明の一実施形態の温度検知トランスポンダを較正する動作ステップを示すフロー・チャート。 本発明の一実施形態の温度検知トランスポンダから温度値を送信する動作ステップを示すフロー・チャート。 ＦＤＸＡ送信を用いて識別コードを送信するＩＤテレグラムを示すブロック図。 ＦＤＸＡ送信を用いて温度情報を送信するＩＤテレグラムを示すブロック図。 ＦＤＸＢ送信を用いて識別コードを送信するＩＤテレグラムを示すブロック図。 ＦＤＸＢ送信を用いて識別コードおよび温度情報を送信するＩＤテレグラムを示すブロック図。 本発明の一実施形態のスキャナおよび温度検知トランスポンダ・システムの動作ステップを示すフロー・チャート。

Claims (95)

1. 温度検知トランスポンダであって、
   読み取り器から質問信号を受信し、識別情報および温度情報を含むデータ信号を前記読み取り器に送信するように動作可能なアンテナ部と、
   前記トランスポンダに一意に関連付けられた識別子を収容するメモリ部と、集積温度センサ部とを有する集積回路であって、前記アンテナ部から前記質問信号を受信し、前記アンテナ部による送信用の前記データ信号を生成する、集積回路と、
   を備える温度検知トランスポンダ。
2. 請求項１記載の温度検知トランスポンダにおいて、
   前記集積温度センサ部は、温度センサを含み、前記温度センサの温度に対応するアナログ温度信号を生成するように動作可能である、温度検知トランスポンダ。
3. 請求項２記載の温度検知トランスポンダにおいて、
   前記温度センサはＰ−Ｎ接合を含む、温度検知トランスポンダ。
4. 請求項２記載の温度検知トランスポンダにおいて、
   前記温度センサは、第１および第２バイポーラ接合トランジスタ部を含む、温度検知トランスポンダ。
5. 請求項４記載の温度検知トランスポンダにおいて、
   前記第１および第２バイポーラ接合トランジスタ部は、実質的に一定のエミッタ電流密度比で動作し、前記アナログ温度信号は、前記第１および第２バイポーラ接合トランジスタ部間のベース−エミッタ電圧の差に対応する、温度検知トランスポンダ。
6. 請求項４記載の温度検知トランスポンダにおいて、
   前記第１バイポーラ接合トランジスタ部は、バイポーラ接合トランジスタを内蔵し、前記第２バイポーラ・トランジスタ部は、複数のバイポーラ接合トランジスタを内蔵する、温度検知トランスポンダ。
7. 請求項５記載の温度検知トランスポンダにおいて、
   前記一定のエミッタ電流密度比は、１：１よりも大きく、好ましくは約４：１から１６：１の範囲にあり、最も好ましくは約８：１である、温度検知トランスポンダ。
8. 請求項２記載の温度検知トランスポンダにおいて、
   前記温度センサは、シリコン温度センサである、温度検知トランスポンダ。
9. 請求項２記載の温度検知トランスポンダにおいて、
   前記温度センサは、ゲルマニウム温度センサである、温度検知トランスポンダ。
10. 請求項２記載の温度検知トランスポンダにおいて、
    前記温度センサは、ガリウム砒素温度センサである、温度検知トランスポンダ。
11. 請求項２記載の温度検知トランスポンダにおいて、
    前記集積回路は、アナログ／ディジタル変換器を含み、該アナログ／ディジタル変換器は、前記アナログ温度信号を受け取り、該アナログ温度信号をディジタル温度コードに変換するように動作可能である、温度検知トランスポンダ。
12. 請求項１１記載の温度検知トランスポンダにおいて、
    前記集積温度センサは、前記メモリからアナログ調整値を読み取り、該アナログ調整値に基づいて前記アナログ温度信号を調節するように動作可能である、温度検知トランスポンダ。
13. 請求項１１記載の温度検知トランスポンダにおいて、
    前記集積回路は、前記メモリから精細調整値を読み取り、前記ディジタル温度コードを前記精細調整値に加算して、前記温度情報を作成するように動作可能である直列加算器を内蔵する、温度検知トランスポンダ。
14. 請求項１記載の温度検知トランスポンダにおいて、前記データ信号は、前記識別情報を収容する少なくとも１つの識別テレグラムと、前記温度情報を収容する少なくとも１つの温度テレグラムとを含む、温度検知トランスポンダ。
15. 請求項１４記載の温度検知トランスポンダにおいて、前記データ信号は、３つの前記識別テレグラムと１つの温度テレグラムとを含む、温度検知トランスポンダ。
16. 請求項１４記載の温度検知トランスポンダにおいて、前記識別テレグラムは、第１ヘッダと識別コードとを含み、前記温度テレグラムは、第２ヘッダと温度コードとを含む、温度検知トランスポンダ。
17. 請求項１記載の温度検知トランスポンダにおいて、前記データ信号は、前記識別情報と前記温度情報とを、単一のテレグラム構造内に含む、温度検知トランスポンダ。
18. 請求項１７記載の温度検知トランスポンダにおいて、前記単一テレグラム構造は、ヘッダと、識別コードと、ＣＲＣと、温度コードとを含む、温度検知トランスポンダ。
19. 請求項１記載の温度検知トランスポンダにおいて、前記集積回路は、第１および第２通信モード間で選択するように動作可能な選択回路を含み、
    前記第１通信モードが選択された場合、前記集積回路は、識別情報を収容する前記データ信号に含まれる第１テレグラムと、温度情報を収容する前記データ信号に含まれる第２テレグラムとを生成し、
    前記第２通信モードが選択された場合、前記集積回路は、識別および温度情報を収容する前記データ信号に含まれる単一テレグラムを生成する、温度検知トランスポンダ。
20. 請求項１９記載の温度検知トランスポンダにおいて、前記第１テラグラムは、ＦＤＸＡフォーマットである、温度検知トランスポンダ。
21. 請求項１９記載の温度検知トランスポンダにおいて、前記単一テレグラムは、ＦＤＸＢフォーマットである、温度検知トランスポンダ。
22. 請求項１記載の温度検知トランスポンダにおいて、前記集積回路は、前記メモリに履歴情報を格納し、質問に応答して前記履歴情報を送信するように動作可能である、温度検知トランスポンダ。
23. 請求項２２記載の温度検知トランスポンダにおいて、前記履歴情報は、追加の識別情報を含む、温度検知トランスポンダ。
24. 請求項１記載の温度検知トランスポンダにおいて、前記データ信号は、ＦＤＸＡと互換性がある、温度検知トランスポンダ。
25. 請求項１記載の温度検知トランスポンダにおいて、前記データ信号は、ＦＤＸＢと互換性がある、温度検知トランスポンダ。
26. 請求項１記載の温度検知トランスポンダにおいて、前記集積回路は、前記データ信号をＦＤＸＡまたはＦＤＸＢ互換フォーマットで生成するようにプログラム可能である、温度検知トランスポンダ。
27. 請求項１記載の温度検知トランスポンダにおいて、前記集積温度センサ部は、前記シリコン温度センサの温度に対応するアナログ温度信号を出力し、前記集積回路は、前記アナログ温度信号と、前記メモリ部に格納されている較正情報とに基づいて、ディジタル温度値を生成するように動作可能である、温度検知トランスポンダ。
28. 請求項２７記載の温度検知トランスポンダにおいて、前記較正情報は、アナログ調整値およびディジタル調整値を含む、温度検知トランスポンダ。
29. 請求項２８記載の温度検知トランスポンダにおいて、前記アナログ調整値は、測定したアナログ温度信号と予測したアナログ温度信号との間の差に基づく、温度検知トランスポンダ。
30. 請求項２８記載の温度検知トランスポンダにおいて、前記ディジタル調整値は、測定したディジタル温度信号と予測したディジタル温度信号との間の差に基づく、温度検知トランスポンダ。
31. 温度検知トランスポンダにおいて温度センサを較正する方法であって、
    前記温度センサが所定の温度にあるときに、前記温度センサからのアナログ温度信号を測定するステップと、
    前記アナログ温度信号と所定の温度信号との間の差に比例するアナログ調整値を決定するステップと、
    前記アナログ調整値を第１メモリ位置に格納するステップと、
    前記アナログ調整値に基づいて前記アナログ温度信号を調節し、修正アナログ温度信号を作成するステップと、
    前記修正アナログ温度信号に基づいて、ディジタル温度信号を読み取るステップと、
    前記ディジタル温度信号と前記所定のディジタル温度信号との間の差に比例する精細調整値を決定するステップと、
    前記精細調整値を第２メモリ位置に格納するステップと、
    を備える方法。
32. 請求項３１記載の方法において、前記測定するステップは、
    アナログ／ディジタル変換器において温度センサ部からの温度電流を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記温度電流をディジタル温度値に変換するステップと、
    を備える、方法。
33. 請求項３２記載の方法において、前記アナログ調整値を決定するステップは、
    前記ディジタル温度値を所定の目標温度値と比較するステップと、
    前記ディジタル温度値が前記所定の目標温度値の所定の目標範囲内でない場合、前記アナログ／ディジタル変換器を調節するステップと、
    前記調節するステップに基づいて、アナログ調整値を決定するステップと、
    を備える、方法。
34. 請求項３１記載の方法において、前記精細調整値を決定するステップは、
    前記ディジタル温度信号と所定の目標温度値との差を計算するステップと、
    前記計算ステップに基づいて精細調整値を決定するステップと、
    を備える、方法。
35. 請求項３１記載の方法において、前記アナログ調整値を格納するステップは、前記アナログ調整値をプログラマブル・メモリの前記第１メモリ位置に書き込むステップを含み、前記精細調整値を格納するステップは、前記精細調整値を前記プログラマブル・メモリの前記第２メモリ位置に書き込むステップを含む、方法。
36. 請求項３５記載の方法において、前記プログラマブル・メモリは、ＥＥＰＲＯＭである、方法。
37. 識別および温度情報をトランスポンダから送信する方法であって、
    前記トランスポンダ内部にあるメモリから識別情報を読み出すステップと、
    前記トランスポンダの較正温度を決定するステップと、
    前記識別情報を第１データ構造にフォーマット化し、前記較正温度を第２データ構造にフォーマット化するステップと、
    前記第１データ構造を送信するステップと、
    前記第２データ構造を送信するステップと、
    を備える、方法。
38. 請求項３７記載の方法において、前記較正温度を決定するステップは、
    前記トランスポンダと一体化した温度センサからアナログ温度電流を読み取るステップと、
    前記アナログ温度電流に基づいて前記較正温度を決定するステップと、
    を備える、方法。
39. 請求項３７記載の方法において、前記較正温度を決定するステップは、
    前記トランスポンダと一体化した温度センサからアナログ温度電圧を読み取るステップと、
    前記アナログ温度電圧に基づいて前記較正温度を決定するステップと、
    を備える、方法。
40. 請求項３７記載の方法において、前記較正温度を決定するステップは、
    アナログ／ディジタル変換器において、前記トランスポンダと一体化した温度センサからアナログ温度電流を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ温度電流をディジタル温度値に変換するステップと、
    プロセッサにおいて前記ディジタル温度値を読み取るステップと、
    補償値を前記ディジタル温度値に加算して、前記較正温度値を得るステップと、
    を備える、方法。
41. 請求項３７記載の方法において、前記較正温度を決定するステップは、
    アナログ／ディジタル変換器において、前記トランスポンダと一体化した温度センサからアナログ温度電圧を読み取るステップと、
    前記アナログ／ディジタル変換器において前記アナログ温度電圧をディジタル温度値に変換するステップと、
    プロセッサにおいて前記ディジタル温度値を読み取るステップと、
    補償値を前記ディジタル温度値に加算して、前記較正温度値を得るステップと、
    を備える、方法。
42. 請求項３７記載の方法において、前記第１データ構造は、前記識別情報を収容する識別テレグラムを含み、前記第２データ構造は、前記温度情報を収容する温度テレグラムを含む、方法。
43. 請求項４２記載の方法において、識別テレグラムは、第１ヘッダと識別コードとを含み、前記温度テレグラムは、第２ヘッダと温度コードとを含む、方法。
44. 請求項３７記載の方法において、前記第１データ構造を送信するステップは、前記第１データ構造を所定回数送信するステップを含み、前記第２データ構造を送信する前記ステップは、前記第２データ構造を所定回数送信するステップを含む、方法。
45. 請求項４４記載の方法において、前記第１データ構造を送信するステップは、前記第１データ構造を３回連続して送信するステップを含み、前記第２データ構造を送信するステップは、前記第２データ構造を１回送信するステップを含む、方法。
46. トランスポンダから識別および温度情報を送信する方法であって、
    前記トランスポンダ内部にあるメモリから識別情報を読み出すステップと、
    前記トランスポンダの較正ディジタル温度を決定するステップと、
    前記識別情報および前記較正ディジタル温度値をデータ構造にフォーマット化するステップと、
    前記データ構造を送信するステップと、
    を備える、方法。
47. 請求項４６記載の方法において、前記較正ディジタル温度を決定するステップは、
    前記トランスポンダと一体化した温度センサからアナログ温度電流を読み取るステップと、
    前記アナログ温度電流に基づいてディジタル温度値を決定するステップと、
    を備える、方法。
48. 請求項４６記載の方法において、前記較正ディジタル温度を決定するステップは、
    前記トランスポンダと一体化した温度センサからアナログ温度値を読み取るステップと、
    前記アナログ温度値に基づいてディジタル温度値を決定するステップと、
    を備える、方法。
49. 請求項４６記載の方法において、前記較正ディジタル温度を決定するステップは、
    アナログ／ディジタル変換器において、前記トランスポンダと一体化した温度センサからアナログ温度電流を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ温度値をディジタル温度値に変換するステップと、
    プロセッサにおいて前記ディジタル温度値を読み取るステップと、
    補償値を前記ディジタル温度値に加算して、前記較正ディジタル温度値を得るステップと、
    を備える、方法。
50. 請求項４６記載の方法において、前記較正ディジタル温度を決定するステップは、
    アナログ／ディジタル変換器において、前記トランスポンダと一体化した温度センサからアナログ温度電圧を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ温度電圧をディジタル温度値に変換するステップと、
    プロセッサにおいて前記ディジタル温度値を読み取るステップと、
    補償値を前記ディジタル温度値に加算して、前記較正ディジタル温度値を得るステップと、
    を備える、方法。
51. 請求項４６記載の方法において、前記第１データ構造は、前記識別情報と前記較正ディジタル温度情報とを収容するテレグラムを含む、方法。
52. 請求項４６記載の方法において、前記テレグラムは、ヘッダと、識別コードと、ＣＲＣと、前記温度情報を収容するトレーラとを含む、方法。
53. 物体およびそれに関連する温度を識別する方法であって、
    読み取り器から質問信号を送信するステップと、
    トランスポンダにおいて前記質問信号を検出するステップと、
    前記トランスポンダから前記読み取り器に、符号化識別および較正温度信号を単一のテレグラム構造で送信するステップと、
    前記読み取り器において、前記符号化識別および較正温度信号を受信するステップと、
    前記読み取り器において識別情報および温度情報をデコードするステップであって、少なくとも前記識別情報は、前記単一のテレグラム構造内において標準化フォーマットで収容されている、ステップと、
    を備える、方法。
54. 請求項５３記載の方法において、前記標準化フォーマットは、ＩＳＯ規格１１７８５に準拠する、方法。
55. 請求項５３記載の方法において、前記符号化識別および温度信号を送信するステップは、
    メモリから識別情報を読み出すステップと、
    一体化温度センサを用いて、前記トランスポンダの較正温度を決定するステップと、
    前記識別情報および温度情報をテレグラム構造にフォーマット化するステップと、
    前記テレグラム構造を、前記符号化識別および温度信号として、前記トランスポンダから前記読み取り器に送信するステップと、
    を備える、方法。
56. 請求項５５記載の方法において、前記テレグラム構造は、ＦＤＸＢテレグラム構造であり、前記温度情報は、前記ＦＤＸＢテレグラム構造内にあるトレーラ・フィールドに含まれる、方法。
57. 物体およびそれに関連する温度を識別するシステムであって、
    識別信号を送るように動作可能であり、応答識別および温度信号を受信するように動作可能なインテロゲータと、
    一体化した温度センサを有し、前記質問信号を検出するように動作可能であり、前記質問信号に応答して、前記識別および温度信号を送信するように動作可能なトランスポンダと、
    を備え、
    前記識別および温度信号は、識別情報を収容する第１テレグラムと、温度情報を収容する第２テレグラムとを含む、システム。
58. 請求項５７記載のシステムにおいて、前記インテロゲータおよび前記トランスポンダは、誘導的に結合され、前記トランスポンダが、前記インテロゲータによって送信された前記質問信号によって給電を受ける、システム。
59. 請求項５７記載のシステムにおいて、前記第１テレグラムは、ＩＳＯ規格１１７８５に対応する、第１ヘッダ・フィールドと識別フィールドとを含む、システム。
60. 請求項５９記載のシステムにおいて、前記第２テレグラムは、第２ヘッダ・フィールドと、前記一体化温度センサの温度と関連するディジタル値を収容する温度情報フィールドとを含む、システム。
61. 請求項６０記載のシステムにおいて、前記第１ヘッダ・フィールドは、前記第ヘッダ・フィールドとは異なる、システム。
62. 請求項６１記載のシステムにおいて、前記インテロゲータは、前記第１ヘッダ・フィールドに基づいて前記第１テレグラムを検出し、前記第２ヘッダ・フィールドに基づいて前記第２テレグラムを検出するように動作可能である、システム。
63. 物体とそれに関連する温度を識別するシステムであって、
    質問信号を送るように動作可能であり、応答識別および温度信号を受信するように動作可能なインテロゲータと、
    一体化した温度センサを有し、前記質問信号を検出するように動作可能であり、更に前記質問信号に応答して前記識別および温度センサを送信するように動作可能なトランスポンダと、
    を備え、
    前記識別および温度信号は、識別情報および温度情報を収容するテレグラムを含む、システム。
64. 請求項６３記載のシステムにおいて、前記インテロゲータおよび前記トランスポンダは、誘導的に結合され、前記トランスポンダが、前記インテロゲータによって送信される前記質問信号によって給電を受ける、システム。
65. 請求項６３記載のシステムにおいて、前記テレグラムは、ＩＳＯ規格１１７８５に対応する、ヘッダ・フィールドと、識別フィールドと、ＣＲＣフィールドと、トレーラ・フィールドとを含む、システム。
66. 請求項６３記載のシステムにおいて、前記トレーラ・フィールドは、前記一体化温度センサの温度と関連するディジタル値を収容する、システム。
67. 請求項６６記載のシステムにおいて、前記インテロゲータは、前記トレーラ・フィールドに収容されている前記ディジタル値に基づいて、前記トランスポンダの温度を判定するように動作可能である、システム。
68. トランスポンダにおいてセンサを較正する方法であって、
    前記センサが所定の状態にあるときに、前記センサからのアナログ信号を測定するステップと、
    前記アナログ信号と、前記所定状態に対応する所定信号との間の差に比例するアナログ調整値を決定するステップと、
    前記アナログ調整値を第１メモリ位置に格納するステップと、
    前記アナログ調整値に基づいて前記アナログ信号を調節し、修正アナログ信号を作成するステップと、
    前記修正アナログ信号に基づいて、ディジタル信号を読み取るステップと、
    前記ディジタル信号と前記所定のディジタル信号との間の差に比例する精細調整値を決定するステップと、
    前記精細調整値を第２メモリ位置に格納するステップと、
    を備える、方法。
69. 請求項６８記載の方法において、前記測定するステップは、
    アナログ／ディジタル変換器において、一体化センサ部から電流を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記電流をディジタル値に変換するステップと、
    を備える、方法。
70. 請求項６８記載の方法において、前記アナログ調整値を決定するステップは、
    前記ディジタル値を所定の目標値と比較するステップと、
    前記ディジタル値が、前記所定の目標値の所定の目標範囲内にない場合、前記アナログ／ディジタル変換器を調節するステップと、
    前記調節するステップに基づいて、アナログ調整値を決定するステップと、
    を備える、方法。
71. 請求項６８記載の方法において、前記精細調整値を決定するステップは、
    前記ディジタル値と所定の目標値との間の差を計算するステップと、
    前記計算するステップに基づいて、精細調整値を決定するステップと、
    を備える、方法。
72. 請求項６８記載の方法において、前記アナログ調整値を格納するステップは、前記アナログ調整値をプログラマブル・メモリの前記第１メモリ位置に書き込むステップを含み、前記精細調整値を格納するステップは、前記精細調整値を前記プログラマブル・メモリの前記第２メモリ位置に書き込むステップを含む、方法。
73. 請求項７２記載の方法において、前記プログラマブル・メモリは、ＥＥＰＲＯＭである、方法。
74. トランスポンダから識別および本体特徴情報を送信する方法であって、
    前記トランスポンダ内部にあるメモリから識別情報を読み出すステップと、
    前記トランスポンダ内部にあるセンサからの較正本体特徴値を決定するステップと、
    前記識別情報を第１データ構造にフォーマット化し、前記較正本体特徴値を第２データ構造にフォーマット化するステップと、
    前記第１データ構造を送信するステップと、
    前記第２データ構造を送信するステップと、
    を備える、方法。
75. 請求項７４記載の方法において、前記較正本体特徴値を決定するステップは、
    前記センサからアナログ電流を読み取るステップと、
    前記アナログ電流に基づいて、前記較正本体特徴値を決定するステップと、
    を備える、方法。
76. 請求項７４記載の方法において、前記較正本体特徴値を決定するステップは、
    前記センサからアナログ電圧を読み取るステップと、
    前記アナログ電圧に基づいて、前記較正本体特徴値を決定するステップと、
    を備える、方法。
77. 請求項７４記載の方法において、前記較正本体特徴値を決定するステップは、
    アナログ／ディジタル変換器において前記センサからのアナログ電流を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ電流をディジタル値に変換するステップと、
    プロセッサにおいて前記ディジタル値を読み取るステップと、
    補償値を前記ディジタル値に加算して、前記較正本体特徴値を得るステップと、
    を備える方法。
78. 請求項７４記載の方法において、前記較正本体特徴値を決定するステップは、
    アナログ／ディジタル変換器において、前記センサからのアナログ電圧を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ電圧をディジタル値に変換するステップと、
    プロセッサにおいて、前記ディジタル値を読み取るステップと、
    補償値を前記ディジタル値に加算し、前記較正本体特徴値を得るステップと、
    を備える、方法。
79. 請求項７４記載の方法において、前記第１データ構造は、前記識別情報を収容する識別テレグラムを含み、前記第２データ構造は、前記本体特徴値情報を収容する本体特徴値テレグラムを含む、方法。
80. 請求項７９記載の方法において、識別テレグラムは、第１ヘッダと、識別コードとを含み、前記本体特徴値テレグラムは、第２ヘッダと、本体特徴値コードとを含む、方法。
81. 請求項７４記載の方法において、前記第１データ構造を送信する前記ステップは、前記第１データ構造を所定回数送信するステップを含み、前記第２データ構造を送信するステップは、前記第２データ構造を所定回数送信するステップを含む、方法。
82. 請求項８１記載の方法において、前記第１データ構造を送信するステップは、前記第１データ構造を３回連続して送信するステップを含み、前記第２データ構造を送信する前記ステップは、前記第２データ構造を１回送信するステップを含む、方法。
83. トランスポンダから、識別および本体特徴値情報を送信する方法であって、
    前記トランスポンダ内部にあるメモリから識別情報を読み出すステップと、
    前記トランスポンダの較正ディジタル本体特徴値を決定するステップと、
    前記識別情報および前記較正ディジタル本体特徴値をデータ構造にフォーマット化するステップと、
    前記データ構造を送信するステップと、
    を備える、方法。
84. 請求項８３記載の方法において、前記較正ディジタル本体特徴値を決定するステップは、
    前記トランスポンダ内部にあるセンサからアナログ電流を読み取るステップと、
    前記アナログ電流に基づいて、前記ディジタル本体特徴値を決定するステップと、
    を備える、方法。
85. 請求項８３記載の方法において、前記較正ディジタル本体特徴値を決定するステップは、
    前記トランスポンダ内部にあるセンサからのアナログ電圧を読み取るステップと、
    前記アナログ電圧に基づいて、ディジタル本体特徴値を決定するステップと、
    を備える、方法。
86. 請求項８３記載の方法において、前記較正ディジタル本体特徴値を決定するステップは、
    アナログ／ディジタル変換器において、前記トランスポンダ内部にあるセンサからのアナログ電流を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ電流をディジタル値に変換するステップと、
    プロセッサにおいて、前記ディジタル値を読み取るステップと、
    補償値を前記ディジタル値に加算して、前記較正ディジタル本体特徴値を得るステップと、
    を備える、方法。
87. 請求項８３記載の方法において、前記較正ディジタル本体特徴値を決定するステップは、
    アナログ／ディジタル変換器において、前記トランスポンダ内部にあるセンサからのアナログ電圧を読み取るステップと、
    前記アナログ／ディジタル変換器において、前記アナログ電圧をディジタル値に変換するステップと、
    プロセッサにおいて、前記ディジタル値を読み取るステップと、
    補償値を前記ディジタル値に加算して、前記較正ディジタル本体特徴値を得るステップと、
    を備える、方法。
88. 請求項８３記載の方法において、前記第１データ構造は、前記識別情報と、前記較正ディジタル本体特徴値情報とを収容するテレグラムを含む、方法。
89. 請求項８３記載の方法において、前記テレグラムは、ヘッダと、識別コードと、ＣＲＣと、前記本体特徴値情報を収容するトレーラとを含む、方法。
90. ホスト動物の身体特徴を検知するように動作可能なトランスポンダであって、
    読み取り器からの質問信号を受信し、識別情報と身体特徴情報とを含むデータ信号を前記読み取り器に送信するように動作可能なアンテナ部と、
    前記トランスポンダに一意に関連付けられた識別子を収容するメモリ部と、センサ部とを有する集積回路であって、前記アンテナ部から前記質問信号を受信し、前記アンテナ部による送信用の前記データ信号を生成するように動作可能な集積回路と、
    を備える、トランスポンダ。
91. 請求項９０記載のトランスポンダにおいて、
    前記身体特徴情報は、前記ホスト動物の体温である、トランスポンダ。
92. 物体およびそれに関連する本体特徴を識別するシステムであって、
    質問信号を送るように動作可能であり、更に応答識別および本体特徴信号を受信するように動作可能なインテロゲータと、
    一体化センサを有し、前記質問信号を検出するように動作可能であり、前記質問信号に応答して、前記識別および本体特徴信号を送信するように動作可能なトランスポンダと、
    を備え、
    前記識別および本体特徴信号は、識別情報を収容する第１テレグラムと、本体特徴情報を収容する第２テレグラムとを含む、システム。
93. 請求項９２記載の物体およびその本体特徴を識別するシステムにおいて、
    前記本体特徴は、ホスト動物の体温である、システム。
94. 物体およびそれに関連する本体特徴を識別するシステムであって、
    質問信号を送るように動作可能であり、更に応答識別および本体特徴信号を受信するように動作可能なインテロゲータと、
    センサを有し、前記質問信号を検出するように動作可能であり、前記質問信号に応答して前記識別および本体特徴信号を送信するように動作可能なトランスポンダと、
    を備え、
    前記識別および本体特徴信号は、識別情報および本体特徴情報を収容するテレグラムを含む、システム。
95. 請求項９４記載の物体およびそれに関連する本体特徴を識別するシステムにおいて、
    前記本体特徴は、ホスト動物の体温である、システム。

Images