JP2005521263A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2005521263A
JP2005521263A JP2003579282A JP2003579282A JP2005521263A JP 2005521263 A JP2005521263 A JP 2005521263A JP 2003579282 A JP2003579282 A JP 2003579282A JP 2003579282 A JP2003579282 A JP 2003579282A JP 2005521263 A JP2005521263 A JP 2005521263A
Authority
JP
Japan
Prior art keywords
channel
effective
primary
band gap
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003579282A
Other languages
English (en)
Other versions
JP4913324B2 (ja
Inventor
ティモシー ジョナサン フィリップス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinetiq Ltd
Original Assignee
Qinetiq Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinetiq Ltd filed Critical Qinetiq Ltd
Publication of JP2005521263A publication Critical patent/JP2005521263A/ja
Application granted granted Critical
Publication of JP4913324B2 publication Critical patent/JP4913324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 電界効果トランジスタ(FET)、特に、「MODFET(変調ドープ電界効果トランジスタ)」又は「HEMT(高電子移動度トランジスタ)」としても公知の量子井戸電界効果トランジスタを提供する。
【解決手段】 量子井戸を有する電界効果トランジスタにおいて、量子井戸は、一次導電チャンネル(27)と、一次チャンネルの直近にあって接触する少なくとも1つの二次導電チャンネル(25、25)とによって形成され、二次導電チャンネルは、一次チャンネルの有効バンドギャップ(14)よりも大きい有効バンドギャップ(15)を有し、一次チャンネルの衝撃イオン化閾値「IIT」(17)と一次及び二次チャンネル間の有効導電帯オフセット(ステップの高さ)との間の差の絶対値は、0.5Eg(実効値)よりも大きくなく、又は(代替的に)、0.4eVよりも大きくない。すなわち、そうでなければ暴走をもたらす衝撃イオン化を生じ得るより高エネルギのキャリヤは、二次チャンネル内に迂回され、装置が増加した電圧でより高速に作動し、及び/又は、暴走に対して遥かに大きな抵抗を示すことを可能にする。一次チャンネルは、好ましくは、低バンドギャップ材料、例えば、InSb、InAs、InAs1-ySby、In1-xGaxSb、又はIn1-xGaxAsである。

Description

本発明は、電界効果トランジスタ(FET)、特に、「MODFET(変調ドープ電界効果トランジスタ)」又は「HEMT(高電子移動度トランジスタ)」としても公知の量子井戸電界効果トランジスタに関する。
「MODFET」は、バンドギャップの低い材料がバンドギャップのより高い材料で境界を付けられた導電チャンネルによって特徴付けられ、従って、導電チャンネルは、ドレーン領域及びソース領域間のキャリヤ搬送のための量子井戸領域をもたらす。導電チャンネル内の電流キャリヤの数と従ってその導電率とを制御するためのゲート電極構造が設けられる。ゲート構造は、金属−絶縁体−半導体構成とすることができ、又は、例えばショットキーダイオードを含むことができる。
「MODFET」の一般的な例は、欧州特許出願一連番号EP0523731(スミトモ)、米国特許第6,100,548号(ヌグイェン)、米国特許第5,856,217号(ヌグイェン)、米国特許第5,334,865号(ファシムラ)、米国特許第5,331,185号(クワタ)、米国特許第5,286,662号(クワタ)、米国特許第5,023,674号(ヒコサカ)、及び米国特許第4,710,788号(ダムケス)で開示されている。
「MODFET」においては、導電チャンネルは、キャリヤが比較的長い平均自由行程及び相応の高い移動度を有するように、本質的に単結晶格子を有する。導電チャンネルの材料は、キャリヤの移動度、速度、及び平均自由行程を最大にするために一般的に実質的に非ドープ又は非常に軽くドープされるが、より高度にドープされた材料が使用されることもある。「MODFET」ではキャリヤ移動度が高いので、「MODFET」を高速用途に特に適するものにしている。
砒化インジウム(IaAs)、アンチモン化インジウム(InSb)、及び砒化インジウムガリウム(InGaAs)のような低バンドギャップ材料は、特に「MODFET」での使用に適するものであり、アンチモン化インジウムは、電子有効質量が低く、電子移動度が非常に高く、弾道平均自由行程が大きく、かつ飽和速度が大きいので、特に超高速用途に有利である。
図1は、「MODFET」の構造の図式的な外形形態を示す。導電ドープソース及びドレーン領域3及び4の間にあるのは、バンドギャップの広いそれぞれ下層6及び上層7の間に個別の層5を含む領域2である。層5は量子井戸領域8をもたらし、実際には、それは、単一結晶格子を形成するために層6上に従来式にエピタキシャル成長する。ソース電極9、ゲート電極10、及びドレーン電極11は、対応する領域3、2、及び4の上に設けられる。
基板又は層6の材料及び層7の材料は、大きなバンドギャップを有するが、層5の材料は、低いバンドギャップを有し、それによって電流電導のための量子井戸ヘテロ構造が層6及び7を用いて形成される。層7及び多くの場合に層6もドープされ、変調ドープによってキャリヤを層5に供給又は伝達して井戸領域8をもたらす。層5の材料は、非ドープ又はドープが非常に僅かであることが好ましいが、一部の量子井戸トランジスタでは、比較的高度にドープされた材料を有する導電チャンネルが確かに使用されている。
図1の線A−Aに沿った対応するバンドギャップ分布が図2に概略的に示されており、上の線12は、導電帯のエッジを示し、下の線13は、価電子帯のエッジを示す。層5の材料は、狭いバンドギャップ14を有する。層6及び7は、同じ材料であり、それらのバンドギャップ15は、そこにあるキャリヤがその導電帯に入るのに十分なエネルギを通常は決して達成せず、従ってキャリヤが井戸に閉じ込められたままであることを保証する十分な大きさである。すなわち、層5は、周囲のバンドギャップの広い層6及び7と共に幅wの量子井戸領域を形成する。この場合の量子井戸領域8は単一の均一導電層5を含むので、井戸の側面16は、理想的にはほぼ垂直であることが観察されるであろう。点線17は、量子井戸内の衝撃イオン化閾値の高さを示す。層6及び7に対する衝撃イオン化閾値(図示せず)は、それらの導電帯のエッジ12の上方にある。
バンドギャップがより連続的に変化するように垂直でない側面を有する量子井戸を生成することは、井戸領域8の縁部の組成を変化させることによって可能であるが、本発明においては、井戸側面のバンドギャップの鋭い変化を有することが好ましい。
図1の量子井戸「FET」の作動において、ゲート電極10に印加されたバイアスがトランジスタがオンになるようなものである時、量子井戸領域8のキャリヤの母集団は十分であり、適切な電位差VDSがドレーン及びソース電極9及び11間に印加された場合に電流が導電チャンネルに流れることになる。電流は、VDSのマグニチュードに依存することになるが、VDSの値が閾値レベルに達すると、井戸内のキャリヤのエネルギが衝撃イオン化閾値17に達し、付加的なキャリヤの生成が始まる。VDSの値が大きくなってこの点を超えた場合、かなりの数の付加的な電流キャリヤが生成され、最終的には雪崩降伏に至る。この過程において、全てのキャリヤは、隣接する層6及び7の材料が示すバンドギャップ15が大きいために量子井戸領域8内に閉じ込められたままであるが、十分に高いバイアスが印加された場合は、バリア内へのキャリヤの脱出が可能である。
これを図3に示すが、膝部によって分離された3つの領域18から20に概念上分割されたドレーン電流VDの関数としてのドレーン電流IDのグラフを示す。ドレーン電圧VDを大きくすると、初期領域18(「線形領域」という)ができ、次に、ドレーン電圧によるドレーン電流の上昇が小さい、傾斜が比較的小さい領域19が続く。領域19は「飽和領域」と呼ばれ、通常作動の領域である。電流が更に大きくなると、衝撃イオン化は、雪崩降伏が始まって電流が装置を損傷し得る程度まで更に急上昇する領域20に達するまで、付加的なキャリヤを発生させる。領域19の上限は、従って、雪崩降伏の開始によって制限される。
雪崩降伏は、ゲートバイアス電圧に応答してトランジスタの制御の損失を引き起こすばかりでなく、熱暴走を発生させる可能性があり、装置及び恐らくは関連構成要素が危険に曝される。
雪崩降伏は、多くの種類の半導体素子でよくある現象であり、ツェナーダイオードのような素子では実際に有効に利用されている。しかし、雪崩降伏は、アンチモン化インジウムのようなキャリヤ移動度が高い低バンドギャップ材料を使用する「MODFET」の関連では特定の問題を実際に引き起こす。衝撃イオン化閾値は本質的に材料バンドギャップであるから、低バンドギャップ材料においては、電圧VDSが比較的低い電界が雪崩降伏を引き起こす。このような低バンドギャップ材料で雪崩降伏を引き起こす低いVDS閾値は非常に望ましくなく、現在では、高周波数高電圧用途において大きな制約になっている。
更に、電界効果トランジスタにおける衝撃イオン化は、より低いエネルギレベルにおいてさえも、正孔がソースの下に集まるキンク効果を引き起こす可能性があり、例えば、アームストロング他著「半導体エレクトロニクス」、39(9)巻、p1337、1996年を参照することができる。キンク効果によって出力コンダクタンスが大きくなり、より中庸な作動条件下においてさえも更に別の装置を駆動する能力を制限する。
従って、電界効果トランジスタにおいては、大きなキャリヤ速度及び移動度すなわちより低いバンドギャップを必要とするスイッチング速度と、大きなバンドギャップを必要とする降伏電圧との間に妥協点があることが理解されるであろう。従って、有用な高周波数利得を保持しながらその後の段階に電力供給するために(例えば、変調器及び増幅器のようなシステム又は「FET」ベース論理回路において)、比較的高い電圧で「FET」を駆動することが必要な場合には問題が存在する。このような考慮は、例えば、無線周波数信号伝送に対して高電力高周波数信号増幅を必要とする移動通信装置では特に重要なものである。従って、比較的高い電圧で作動可能な高周波数電界効果トランジスタが必要とされている。
欧州特許出願一連番号EP0523731 米国特許第6,100,548号 米国特許第5,856,217号 米国特許第5,334,865号 米国特許第5,331,185号 米国特許第5,286,662号 米国特許第5,023,674号 米国特許第4,710,788号 欧州特許出願第1030371号 日本特許出願第9283745号 アームストロング他著「半導体エレクトロニクス」、39(9)巻、p1337、1996年 タカトモ・エノキ他の論文「InGaAs/InP複合チャンネルHFETの設計特性」、電子装置に関する「IEE」紀要、45(8)、1995年8月
本発明による量子井戸電界効果トランジスタにおいては、量子井戸は、一次導電チャンネルと、一次チャンネルの直近にあって接触し、一次チャンネルよりも大きなバンドギャップを有する少なくとも1つの二次導電チャンネルとによって形成される。本発明によれば、二次チャンネルの導電帯は、第1のチャンネルの衝撃イオン化閾値「IIT」に近いものである。以下で更に詳細に説明するように、衝撃イオン化閾値「IIT」と一次チャンネル及び二次チャンネル間の有効導電帯オフセットΔEC(実効値)との間の差の絶対値は、0.5Eg(実効値)よりも大きくないことが好ましい。代替的に好ましいのは、衝撃イオン化閾値「IIT」と一次及び二次チャンネル間の有効導電帯オフセットΔEC(実効値)との間の差の絶対値が0.4eVよりも大きくなく、又は、0.5Eg(実効値)及び0.4eVの低い方よりも大きくないことである。
複合量子井戸チャンネル「FET」は公知であり、それらの例は、例えば、欧州特許出願第1030371号(スミトモ)、日本特許出願第9283745号(オキ)、及びタカトモ・エノキ他の論文「InGaAs/InP複合チャンネルHFETの設計特性」、電子装置に関する「IEE」紀要、45(8)、1995年8月に開示されている。しかし、これらのいずれにおいても、衝撃イオン化閾値「IIT」は、一次及び二次チャンネル間の有効導電帯オフセットΔEC(実効値)に近くはない。
キャリヤのエネルギがある範囲に亘って広がっていること、及び、初めは衝撃イオン化閾値を超えるほど十分に高いエネルギを有するキャリヤは比較的少なく、このようなキャリヤの数は印加電圧(電位差)と共に増加することが認められるであろう。本発明による構成においては、そうでなければ第1のチャンネルの衝撃イオン化閾値に到達するであろうキャリヤの少なくとも一部は、二次導電チャンネルに迂回され、衝撃イオン化及び暴走傾向が相応に低減されると考えられる。
二次導電チャンネルは、一般的に、一次チャンネルと同じ有利な特性、例えばスイッチング速度を示さないので、本発明による特定のトランジスタに対するエネルギレベルの正確な選択は、速度と大きな衝撃イオン化の開始との間の妥協点を表すことになることが理解されるであろう。それでも、二次チャンネルのない従来技術の装置と比較すると、同じ程度の衝撃イオン化に関して印加電圧を大きくすることによりスイッチング速度の改善を得ること、及び/又は、例えば従来技術の装置の衝撃イオン化が許容できなくなった電圧での衝撃イオン化に対する脆弱性の低減を得ることが可能である。
図9は、本発明によるトランジスタの量子井戸領域で発生し得るエネルギレベルを示す。一次導電チャンネル35における電子は、そのチャンネルのエネルギゼロを量E1だけ超えるそのチャンネルの第1のサブ帯域34(フェルミレベル)よりも低いレベルを占めることはできない。同様に、隣接する二次導電チャンネル37における電子は、そのチャンネルのエネルギゼロを量E1’だけ超えるチャンネル37の第1のサブ帯域36よりも低いレベルを占めることはできない。すなわち、領域35における有効バンドギャップは、Eg(実効値)=Eg+E1によって与えられる。
好ましくは、導電チャンネルの材料は、0.75eVよりも大きくなく、より好ましくは、0.6eVよりも大きくなく、更に好ましくは、0.5eVよりも大きくなく、最も好ましくは、0.4eVよりも大きくない有効バンドギャップEgを有する。
一次及び二次チャンネル間の有効導電帯オフセットは、ΔEC(実効値)=ΔEC+E1’−E1によって与えられ、ただし、ΔECは、チャンネルの絶対エネルギゼロ間の差である。また、有効衝撃イオン化閾値「IIT」(実効値)=Eg+E1=Eg(実効値)である。有効値については、エネルギレベル及びエネルギ差に関する特定の説明にある後述の参考文献を読むべきである。
特に、性能と衝撃イオン化に対する脆弱性とにおける妥協点のために、ΔEC(実効値)が衝撃イオン化閾値「IIT」(実効値)に比較的近くなるように準備することが現時点では好ましい。特に、「IIT」(実効値)とΔEC(実効値)との間の差は、0.5Eg(実効値)よりも大きくなく、より好ましくは、0.25Eg(実効値)よりも大きくなく、更に好ましくは、0.125Eg(実効値)よりも大きくなく、最も好ましくは、0.05Eg(実効値)よりも大きくないことが好ましい。
「IIT」(実効値)−ΔEC(実効値)という差は正であってもよく、その場合は、「IIT」よりも小さいエネルギを有するより高いエネルギのキャリヤは、性能は落ちるが衝撃イオン化の回避が改善された二次チャンネルに迂回されることになり、又は、その差は負であってもよく、その場合は、二次チャンネルの占有の前にいくらかの衝撃イオン化が発生し得るが、それは、単に許容可能な程度までであって、一次チャンネルの優れた特性を十分に使用してのことである。上述で示唆したように、現時点では、「IIT」(実効値)とΔEC(実効値)を十分に合わせることは、良好な又は最良の妥協であると考えられる。すなわち、ΔEC(実効値)の好ましい値を定める代替方法は、「IIT」(実効値)とΔEC(実効値)との差が0.4eVよりも大きくなく、より好ましくは、0.3eVよりも大きくなく、更に好ましくは、0.2eVよりも大きくなく、最も好ましくは、0.1eVよりも大きくないとすることである。ここでもまた、差の符号は、先に概説したように性能に影響することになる。
本発明は、二次チャンネルが好ましくはトランジスタのゲートから一次チャンネルの反対側に1つだけ設けられたトランジスタを含むが、2つの二次チャンネルを設けると、高エネルギキャリヤが占める更なるスペースをもたらす。実施形態の1つの形においては、2つの二次導電チャンネルは、等しい厚みである。
本発明の更なる特徴及び利点は、特許請求の範囲を熟読し、添付図面に関連して為される以下のより詳細で具体的な本発明の実施形態の説明を読めば読者に明らかになるであろう。
図面において適切な場合は、同じ参照符号を同じ特徴について使用する。
図4は、図1の「FET」とほぼ類似であるが本発明に従って構成された「FET」を通して取られた図式的な概略垂直断面を示す。相違点として、量子井戸領域8は、図2の単一の均質層5に対して、ここでは異なる材料による複数の層21、22、及び23で構成されている。中央層22は、図2の層5と類似のものであり、一次導電チャンネルをもたらすが、ここでは、二次導電チャンネルをもたらす層21及び23によっていずれの側も制限されている。これらは、エネルギが層22の衝撃イオン化閾値にほぼ等しい導電帯エッジを有する、層22よりも大きいバンドギャップを有する材料で形成される。層21及び23の材料のバンドギャップは、層6及び7よりも小さい。任意的に、電極層10は、誘電体層が下に置かれるか、又は公知の方法によりショットキーダイオードの形態である。
層21及び23は、(a)等しい厚みであり、(b)同じ材料であり、及び(c)同じバンドギャップを有することが好ましいが、これらの特徴は、いずれも厳密に必要なものではない。
図4の線B−Bに沿ったバンドギャップの分布を図5に示す。層21及び23の材料は、導電帯がレベル26から始まるバンドギャップ24を有し、バンドギャップと導電帯エッジのマグニチュードは、中央層22と層6及び7の最も広いバンドギャップ材料とのマグニチュードの中間である。層21及び23の衝撃イオン化閾値は、28で示されている。
このように形成された量子井戸領域8は、一次導電チャンネル27及び隣接する二次導電チャンネル25を含むことが分るであろう。InSbベース「FET」の場合、ひずみ及び量子化効果が含まれないと、バンドギャップ14、24、及び15は、一般的に、0.178、0.445、及び0.773eVという値をそれぞれ有する。ひずみ及び量子化効果が含まれていると、有効バンドギャップ14、24、及び15は、一般的に、20nm幅の一次井戸に対して0.220、0.559、及び0.872eVという値をそれぞれ有する。
使用時には、キャリヤは、初めは本質的に一次導電チャンネル27に閉じ込められる。ソース及びドレーン電極間の電位差を大きくする時に、電極のキャリヤエネルギは、衝撃イオン化閾値17に近づく。しかし、エネルギが導電帯26のレベルを超えた状態で、キャリヤはまた、より高い衝撃イオン化閾値を有する二次チャンネル25を占めることができる。この結果、衝撃イオン化が低減される。一次チャンネル27と等しい幅を有する2つのチャンネル25が存在する場合、衝撃イオン化の低減は約1/3である。図2のように、バンドギャップが大きい層6及び7は、量子井戸領域8内に電子を継続して閉じ込める。
二次チャンネル25は、より大きなバンドギャップ材料で作られ、従って一次チャンネルに対してかなり低い電子移動度を有するが、それでも良好な電子速度を有することができる。低い電界では全ての電子は一次チャンネル27に入ったままであるから、チャンネル25内の低い電界移動度は、トランジスタの効率的な機能にそれほど重要ではない。
一次チャンネルのそれぞれの側に二次チャンネルを有することは、好ましいことであるが必要なことではない。層21及び23の一方又は他方を省くことができ、その場合、井戸は、残りの二次チャンネルとゲートの間に位置することが好ましい。しかし、単一の二次チャンネルでは、相応の衝撃イオン化の増加がある。
エネルギレベルのプロットは、量子井戸に関して必ずしも対称形を成すとは限らない。すなわち、図5において、例えば2つのレベル26は等しいと図示されているが、それらは、量子井戸が実質的に一方の側で広くなり、次に他方でキャリヤ励起が増加するように異なっていてもよい。
更に、任意の二次チャンネルと基板又は基板層との間に、増加する導電帯レベルなどを有する1つ又はそれ以上の(連続的)三次チャンネルを設けることができ、従って、それらは、キャリヤの励起の増加に伴って量子井戸の幅がますます大きくなることを可能にする時の二次チャンネルと類似の方法で作用する。ここでもまた、このようにして与えられた追加のエネルギレベルは、量子井戸の両側に三次チャンネルが設けられた時と同じか又は異なるとすることができる。
本発明によるトランジスタに関して、VDに対するIDのプロットを図6に示す。比較的急な勾配を成している初期線形領域29の後に、飽和領域30は、衝撃イオン化が少ないために従来技術の装置よりも高いVD値まで延びて、より大きな作動範囲をもたらす。
基本的な発明について以上説明したが、更なる改良及び利点を予想することができる。例えば、チャンネルドーピング原子を周囲のチャンネル区域21及び23に入れれば、そこの移動度が低減する傾向があり、衝撃イオン化によるチャンネルコンダクタンスの増加を更に相殺することになる負のチャンネルコンダクタンス効果をもたらし、より信頼性のある(すなわち、勾配の小さい)出力特性を有する装置を作製することになる。
図7は、図4のものと類似であるが、高バンドギャップ層の厚みが制限され、それらの外面が低バンドギャップ33領域31及び32によって境界を付けられたという点で修正されたトランジスタの井戸領域を示す。単に一例として、領域31及び32は、同じバンドギャップを用いて領域21及び23と同じ材料で作ることができる。このような例に対する対応するバンドギャップ分布を図8に示す。ひずみ又は量子化効果が含まれていないInSbベース「FET」に対しては、バンドギャップ14、15、24、及び33は、一般的に、0.178、0.773、0.445、及び0.445eVという値をそれぞれ有する。ひずみ又は量子化効果が含まれていると、有効バンドギャップ14、15、24、及び33は、一般的に、20nm幅の一次井戸に対して0.220、0.872、0.559、及び0.559eVという値をそれぞれ有する。
本発明による「FET」の井戸領域8の一例においては、図7に概略的に示すように、200Å厚の中央一次導電チャンネル27(22)は、非ドープアンチモン化インジウムであり、最も外側の領域31及び32も形成するIn0.85Al0.15Sbの200Å厚の二次導電チャンネル25(23、23)によって境界が付けられている。200Å厚の高バンドギャップ領域6及び7は、In0.70Al0.30Sbである。これは、次に、In0.85Al0.15Sbの格子定数においてひずみが均衡した構造を形成する。全ての場合において層は名目上非ドープであるが、いずれかの種類の意図的でないドープを含む場合があることに注意すべきである。チャンネルのドープは、中央井戸の上方及び/又は下方に置かれた層をδドープすることにより、又は、n型構造の任意の部分をドープすることによりもたらすことができる。
正孔が衝撃イオン化処理で生成される時、それらは、ソースの下に集まる傾向があり、それによって上述の一般的に狭いバンドギャップの装置に発生するキンク効果を生じる。この効果は、本発明によるトランジスタにおいて、例えば、正孔がソース接点で除去されるように正孔を価電子帯に閉じ込めることにより、及び/又は、正孔が除去のためにトランジスタの背後に向かって優先的に移動することになるように配置したバック接点を設けることにより緩和又は回避することができる。
従来技術の量子井戸「FET」を通して取られた理想化された概略垂直断面図である。 図1の「FET」の線A−Aに沿って切り取られたバンドギャップエネルギ図である。 雪崩降伏効果を示す従来の「FET」のドレーン電圧VDの関数としてのドレーン電流IDのグラフである。 本発明による量子井戸「FET」の第1の概略実施形態を通して取られた理想化された概略部分垂直断面図である。 線B−Bに沿って切り取られた図3の「FET」のバンドギャップエネルギ図である。 雪崩降伏の抑制を示す図5の「FET」のドレーン電圧VDの関数としてのドレーン電流IDのグラフである。 本発明による量子井戸「FET」の第2の実施形態の井戸領域を通して取られた、図4よりも詳細な理想化された概略部分垂直断面図である。 線C−Cに沿って切り取られた図7の「FET」のバンドギャップエネルギ図である。 量子化効果を含む、量子井戸の有効バンドギャップを示す図である。
符号の説明
8 量子井戸領域
14 有効バンドギャップ
15 有効バンドギャップ
17、28 衝撃イオン化閾値「IIT」
25 二次導電チャンネル
27 一次導電チャンネル

Claims (17)

  1. 量子井戸が、一次導電チャンネルと、該一次チャンネルの直近にあって接触し、該一次チャンネルの有効バンドギャップEg(実効値)よりも大きい有効バンドギャップを有する少なくとも1つの二次導電チャンネルとによって形成され、
    有効衝撃イオン化閾値「IIT」(実効値)と前記一次及び二次チャンネル間の有効導電帯オフセットΔEC(実効値)との間の差の絶対値が、0.5Eg(実効値)よりも大きくない、
    ことを特徴とする量子井戸電界効果トランジスタ。
  2. 前記絶対値は、0.25Eg(実効値)よりも大きくないことを特徴とする請求項1に記載のトランジスタ。
  3. 量子井戸が、一次導電チャンネルと、該一次チャンネルの直近にあって接触し、該一次チャンネルの有効バンドギャップEg(実効値)よりも大きい有効バンドギャップを有する少なくとも1つの二次導電チャンネルとによって形成され、
    有効衝撃イオン化閾値「IIT」(実効値)と前記一次及び二次チャンネル間の有効導電帯オフセットΔEC(実効値)との間の差の絶対値が、0.4eVよりも大きくない、
    ことを特徴とする量子井戸電界効果トランジスタ。
  4. 前記絶対値は、0.3eVよりも大きくないことを特徴とする請求項3に記載のトランジスタ。
  5. 前記差は、正であることを特徴とする請求項1から請求項4のいずれか1項に記載のトランジスタ。
  6. 前記差は、負であることを特徴とする請求項1から請求項5のいずれか1項に記載のトランジスタ。
  7. 前記一次チャンネルの材料の前記バンドギャップは、0.75eVよりも小さいことを特徴とする請求項1から請求項6のいずれか1項に記載のトランジスタ。
  8. 前記二次導電チャンネルは、前記一次チャンネルのいずれかの側に設けられることを特徴とする請求項1から請求項7のいずれか1項に記載のトランジスタ。
  9. 前記一次チャンネルのゲートから反対側の単一の前記二次導電チャンネルを含むことを特徴とする請求項1から請求項7のいずれか一項に記載のトランジスタ。
  10. 前記量子井戸は、少なくとも1つの三次チャンネルを更に含み、
    少なくとも1つの前記二次チャンネルは、前記一次チャンネルと前記三次チャンネルとの間に位置してそれらに接触し、
    前記三次チャンネルは、それが接触する前記二次チャンネルよりも大きい有効バンドギャップと、それが接触する該二次チャンネルの衝撃イオン化閾値とエネルギがほぼ等しい導電帯エッジとを有する、
    ことを特徴とする請求項1から請求項9のいずれか1項に記載のトランジスタ。
  11. 前記一次チャンネルの材料は、その有効バンドギャップEg(実効値)に等しいか又はそれ以上の有効導電帯オフセットΔEC(実効値)を有することを特徴とする請求項1から請求項10のいずれか1項に記載のトランジスタ。
  12. 前記一次チャンネルは、InSb、InAs、InAs1-ySby、In1-xGaxSb、又はIn1-xGaxAsから形成されることを特徴とする請求項1から請求項11のいずれか1項に記載のトランジスタ。
  13. 前記量子井戸は、両側が高バンドギャップ材料によって制限されることを特徴とする請求項1から請求項12のいずれか1項に記載のトランジスタ。
  14. 前記量子井戸の一方又は両方の側において、前記高バンドギャップ材料の外側は、より低いバンドギャップ材料に接触することを特徴とする請求項13に記載のトランジスタ。
  15. チャンネルドーピングが、前記二次チャンネルにもたらされることを特徴とする請求項1から請求項14のいずれか1項に記載のトランジスタ。
  16. 正孔がソース接点での除去のために価電子帯井戸に閉じ込められるように構成されたことを特徴とする請求項1から請求項15のいずれか1項に記載のトランジスタ。
  17. 正孔の除去のための基板接点が設けられたことを特徴とする請求項1から請求項16のいずれか1項に記載のトランジスタ。
JP2003579282A 2002-03-20 2003-03-17 電界効果トランジスタ Expired - Fee Related JP4913324B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0206572.0 2002-03-20
GBGB0206572.0A GB0206572D0 (en) 2002-03-20 2002-03-20 Field effect transistors
PCT/GB2003/001148 WO2003081674A1 (en) 2002-03-20 2003-03-17 Field effect transistor

Publications (2)

Publication Number Publication Date
JP2005521263A true JP2005521263A (ja) 2005-07-14
JP4913324B2 JP4913324B2 (ja) 2012-04-11

Family

ID=9933363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003579282A Expired - Fee Related JP4913324B2 (ja) 2002-03-20 2003-03-17 電界効果トランジスタ

Country Status (8)

Country Link
US (1) US7173292B2 (ja)
EP (1) EP1485953B1 (ja)
JP (1) JP4913324B2 (ja)
AT (1) ATE509373T1 (ja)
AU (1) AU2003209508A1 (ja)
GB (1) GB0206572D0 (ja)
TW (1) TWI289353B (ja)
WO (1) WO2003081674A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0326993D0 (en) * 2003-11-20 2003-12-24 Qinetiq Ltd Strained semiconductor devices
KR100864631B1 (ko) * 2007-02-23 2008-10-22 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100850172B1 (ko) 2007-07-25 2008-08-04 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US8053982B2 (en) * 2008-04-30 2011-11-08 Hewlett-Packard Development Company, L.P. Light-emitting diodes with carrier extraction electrodes
US8891573B2 (en) 2012-05-14 2014-11-18 Arizona Board Of Regents 6.1 angstrom III-V and II-VI semiconductor platform
US8860083B1 (en) * 2013-05-13 2014-10-14 Sensors Unlimited, Inc. Low noise hybridized detector using charge transfer
US10432200B1 (en) * 2018-11-15 2019-10-01 Win Semiconductors Corp. Gallium arsenide cell and logic circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718890A1 (en) * 1994-12-21 1996-06-26 Nec Corporation Field effect transistor
JPH09139493A (ja) * 1995-11-16 1997-05-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
WO2001088995A1 (en) * 2000-05-19 2001-11-22 Qinetiq Limited Charge carrier extracting transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214047B1 (en) 1985-08-20 1993-12-22 Fujitsu Limited Field effect transistor
DE3542482A1 (de) 1985-11-30 1987-06-04 Licentia Gmbh Modulationsdotierter feldeffekttransistor
JPH0521468A (ja) 1991-07-17 1993-01-29 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
US5334865A (en) 1991-07-31 1994-08-02 Allied-Signal Inc. MODFET structure for threshold control
WO1997017731A1 (fr) 1995-11-09 1997-05-15 Matsushita Electronics Corporation Transistor a effet de champ
JP3625954B2 (ja) 1996-04-15 2005-03-02 沖電気工業株式会社 高電子移動度トランジスタ
US5856217A (en) 1997-04-10 1999-01-05 Hughes Electronics Corporation Modulation-doped field-effect transistors and fabrication processes
JP3159198B2 (ja) * 1999-02-19 2001-04-23 住友電気工業株式会社 電界効果トランジスタ
TW452978B (en) 2000-06-14 2001-09-01 Nat Science Council High-breakdown voltage heterostructure field-effect transistor for high-temperature operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718890A1 (en) * 1994-12-21 1996-06-26 Nec Corporation Field effect transistor
JPH09139493A (ja) * 1995-11-16 1997-05-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
WO2001088995A1 (en) * 2000-05-19 2001-11-22 Qinetiq Limited Charge carrier extracting transistor

Also Published As

Publication number Publication date
TW200400634A (en) 2004-01-01
JP4913324B2 (ja) 2012-04-11
US20050194613A1 (en) 2005-09-08
TWI289353B (en) 2007-11-01
GB0206572D0 (en) 2002-05-01
ATE509373T1 (de) 2011-05-15
AU2003209508A1 (en) 2003-10-08
EP1485953A1 (en) 2004-12-15
US7173292B2 (en) 2007-02-06
EP1485953B1 (en) 2011-05-11
WO2003081674A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
US8669591B2 (en) E-mode HFET device
US6914273B2 (en) GaN-type enhancement MOSFET using hetero structure
US7394112B2 (en) Heterostructure with rear-face donor doping
US7663161B2 (en) Transistor for preventing current collapse and having improved leakage current characteristics and method for fabricating the same
US9214538B2 (en) High performance multigate transistor
US20130032860A1 (en) HFET with low access resistance
US6787820B2 (en) Hetero-junction field effect transistor having an InGaAIN cap film
KR100841378B1 (ko) 전계 효과형 트랜지스터
US8835932B2 (en) Normally-off compound semiconductor tunnel transistor with a plurality of charge carrier gases
US5140386A (en) High electron mobility transistor
US10411125B2 (en) Semiconductor device having high linearity-transconductance
KR20070003906A (ko) 전하-전달에 의해 유도된 에너지 장벽을 갖는 질화물헤테로접합 트랜지스터 및 그 제조 방법
JP2012064900A (ja) 半導体装置
US5488237A (en) Semiconductor device with delta-doped layer in channel region
US10566449B2 (en) Dual-operation depletion/enhancement mode high electron mobility transistor
EP0334006A1 (en) Stacked channel heterojunction fet
JP2013172152A (ja) セグメント化ゲートを有するパワートランジスタ
US10636899B2 (en) High electron mobility transistor with graded back-barrier region
JP3429700B2 (ja) 高電子移動度トランジスタ
JPH10294452A (ja) ヘテロ接合電界効果トランジスタ
JP4913324B2 (ja) 電界効果トランジスタ
US4652896A (en) Modulation doped GaAs/AlGaAs field effect transistor
US6049097A (en) Reliable HEMT with small parasitic resistance
US20070029574A1 (en) Strained semiconductor devices
JP2553673B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees