JP2005509942A - P及びvセマフォ操作 - Google Patents
P及びvセマフォ操作 Download PDFInfo
- Publication number
- JP2005509942A JP2005509942A JP2003544577A JP2003544577A JP2005509942A JP 2005509942 A JP2005509942 A JP 2005509942A JP 2003544577 A JP2003544577 A JP 2003544577A JP 2003544577 A JP2003544577 A JP 2003544577A JP 2005509942 A JP2005509942 A JP 2005509942A
- Authority
- JP
- Japan
- Prior art keywords
- semaphore
- counter
- fifo buffer
- count
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
Claims (10)
- 共有FIFOバッファへのアクセスを制御するセマフォカウンタのためのPセマフォ操作において、
b)コンシューマタスクによる、前記セマフォカウンタのカウントnをm回デクリメントすることの1つのリクエストを受信するステップであって、前記セマフォカウンタの前記カウントnのmのデクリメントの前記リクエストは、前記FIFOバッファからのmのデータ要素の1つのPリクエスト又は前記FIFOバッファ中のmのデータ要素のためのmの記憶空間の1つのPリクエストを示す、ステップと、
c)前記セマフォカウンタの前記カウントnが0に等しい場合に前記Pリクエスト操作をブロックするステップと、
d)前記セマフォカウンタの前記カウントnを、前記セマフォカウンタの前記カウントn又は前記リクエストされたデクリメントmの値によって、これら2つの値のどちらが最小値であるかに依存してデクリメントするステップと、
e)ステップd)において決定される前記最小値を利用可能なデクリメントdecとして出力するステップと、
を有する操作。 - 共有FIFOバッファから、前記共有FIFOバッファへのアクセスを制御するセマフォカウンタのためのPセマフォ操作を用いることにより、及び、第1のカウンタを用いることにより、複数のデータ要素を読み取るための方法において、
a)コンシューマタスクが、前記FIFOバッファからmのデータ要素を読み取る許可を前記Pセマフォ操作にリクエストするステップ
を有し、前記Pセマフォ動作は、
b)前記コンシューマタスクによる、前記セマフォカウンタの前記カウントnをm回デクリメントすることの1つのリクエストを受信するステップであって、前記セマフォカウンタの前記カウントnのmのデクリメントの前記リクエストは、前記FIFOバッファからのmのデータ要素の1つのPリクエストを示す、ステップと、
c)前記セマフォカウンタの前記カウントnが0に等しい場合にPリクエスト操作をブロックするステップと、
d)前記セマフォカウンタの前記カウントnを、前記セマフォカウンタの前記カウントn又は前記リクエストされたデクリメントmの値によって、これら2つの値のどちらが最小値であるかに依存してデクリメントするステップと、
e)ステップd)において決定される前記最小値を利用可能なデクリメントdecとして出力するステップと、
f)前記Pセマフォ操作から、decデータ要素が前記FIFOバッファから読み取られることが可能であることを示す利用可能なデクリメントdecを受信するステップと、
g)前記FIFOバッファからdecデータ要素を読み取るステップと、
i)前記利用可能なデクリメントdecを前記第1のカウンタの前記カウントmから減ずるステップと、
j)前記第1のカウンタの前記カウントmが0よりも大きい限りステップa)乃至i)を繰り返すステップと、
を有する、方法。 - 請求項2に記載の方法において、更に、
h)decデータ要素のための記憶空間が前記FIFOバッファにおいて利用可能であることを信号送信するステップ
を有する方法。 - 共有FIFOバッファに、前記共有FIFOバッファへのアクセスを制御するセマフォカウンタのためのPセマフォ操作を用いることにより、及び、第1のカウンタを用いることにより、複数のデータ要素を書き込むための方法において、
a)コンシューマタスクが、前記FIFOバッファにmのデータ要素を書き込む許可を前記Pセマフォ操作にリクエストするステップ
を有する方法において、前記Pセマフォ操作は、
b)前記コンシューマタスクによる、前記セマフォカウンタの前記カウントnをm回デクリメントすることの1つのリクエストを受信するステップであって、前記セマフォカウンタの前記カウントnのmのデクリメントの前記リクエストは、前記FIFOバッファ中のmのデータ要素のためのmの記憶空間の1つのPリクエストを示す、ステップと、
c)前記セマフォカウンタの前記カウントnが0に等しい場合にPリクエスト操作をブロックするステップと、
d)前記セマフォカウンタの前記カウントnを、前記セマフォカウンタの前記カウントn又は前記リクエストされたデクリメントmの値によって、これら2つの値のどちらが最小値であるかに依存してデクリメントするステップと、
e)ステップd)において決定される前記最小値を利用可能なデクリメントdecとして出力するステップと、
f)前記Pセマフォ操作から、decデータ要素のためのデータ記憶空間が前記FIFOバッファにおいて利用可能であることを示す利用可能なデクリメントdecを受信するステップと、
g)前記FIFOバッファの前記利用可能なdec記憶空間にdecデータ要素を書き込むステップと、
i)前記利用可能なデクリメントdecを前記第1のカウンタの前記カウントmから減ずるステップと、
j)前記第1のカウンタの前記カウントmが0よりも大きい限りステップa)乃至i)を繰り返すステップと、
を有する方法。 - 請求項4に記載の方法において、更に、
h)データ要素が前記FIFOバッファから読取り可能であることを信号送信するステップ
を有する方法。 - 共有FIFOバッファへのアクセスを制御するセマフォカウンタをデクリメントするためのPセマフォ操作ユニットにおいて、
−コンシューマタスクによる、前記セマフォカウンタの前記カウントnをm回デクリメントすることの1つのリクエストを受信するための第1の受信手段であって、前記セマフォカウンタの前記カウントnのmのデクリメントの前記リクエストは、前記FIFOバッファからのmのデータ要素の1つのPリクエスト又は前記FIFOバッファ中のmのデータ要素のためのmの記憶空間の1つのPリクエストを示す、手段と、
−前記セマフォカウンタの前記カウントnが0に等しい場合に前記Pリクエスト操作をブロックする第1のブロック手段と、
−前記セマフォカウンタの前記カウントnと前記リクエストされたデクリメントmの値とを比較するための、及び、これら2つの値のうちの最小値を選択するための、第1の比較手段と、
−前記比較手段によって選択される前記最小値を前記利用可能なデクリメントdecとして出力するための第1の出力手段と、
を有するPセマフォ操作ユニット。 - 共有FIFOバッファから、前記共有FIFOバッファへのアクセスを制御するセマフォカウンタのためのPセマフォ操作を用いることにより、及び、第1のカウンタを用いることにより、複数のデータ要素を読み取るための装置において、
−前記FIFOバッファからmの要素を読み取る許可を前記Pセマフォ操作ユニットにリクエストするための許可リクエスト手段を有し、
前記Pセマフォ操作ユニットは、
−コンシューマタスクによる、前記セマフォカウンタの前記カウントnをm回デクリメントすることの1つのリクエストを受信するための第1の受信手段であって、前記セマフォカウンタの前記カウントnのmのデクリメントの前記リクエストは、前記FIFOバッファからのmのデータ要素の1つのPリクエストを示す、手段と
−前記セマフォカウンタの前記カウントnが0に等しい場合に前記Pリクエスト操作をブロックする第1のブロック手段と、
−前記セマフォカウンタの前記カウントnと前記リクエストされたデクリメントmの値とを比較するための、及び、これら2つの値のうちの最小値を選択するための、第1の比較手段と、
−前記比較手段によって選択される前記最小値を前記利用可能なデクリメントdecとして出力するための第1の出力手段と、
−前記Pセマフォ操作から、decのデータ要素が前記FIFOバッファから読み取られることが可能であることを示す利用可能なデクリメントdecを受信する第2の受信手段と、
−前記FIFOバッファからdecのデータ要素を読み取るための読取り手段であって、前記利用可能なデクリメントdecが前記第1のカウンタの前記カウントmから減じられる、手段と、
−前記第1のカウンタの前記カウントmが0に等しい場合に前記読取り操作をブロックするための第2のブロック手段と、
を有する装置。 - 共有FIFOバッファに、前記共有FIFOバッファへのアクセスを制御するセマフォカウンタのためのPセマフォ操作を用いることにより、及び、第1のカウンタを用いることにより、複数のデータ要素を書き込むための装置において、
−前記FIFOバッファにmの要素を書き込む許可を前記Pセマフォ操作ユニットにリクエストするための許可リクエスト手段を有し、
前記Pセマフォ操作ユニットは、
−コンシューマタスクによる、前記セマフォカウンタの前記カウントnをm回デクリメントすることの1つのリクエストを受信するための第1の受信手段であって、前記セマフォカウンタの前記カウントnのmのデクリメントの前記リクエストは、前記FIFOバッファ中のmのデータ要素のためのmの記憶空間の1つのPリクエストを示す、手段と、
−前記セマフォカウンタの前記カウントnが0に等しい場合に前記Pリクエスト操作をブロックする第1のブロック手段と、
−前記セマフォカウンタの前記カウントnと前記リクエストされたデクリメントmの値とを比較するための、及び、これら2つの値のうちの最小値を選択するための、第1の比較手段と、
−前記比較手段によって選択される前記最小値を前記利用可能なデクリメントdecとして出力するための第1の出力手段と、
−前記Pセマフォ操作から、decデータ要素のためのデータ記憶空間が前記FIFOバッファにおいて利用可能であることを示す利用可能なデクリメントdecを受信する第2の受信手段と、
−前記FIFOバッファにdecデータ要素を書き込むための書込み手段であって、前記利用可能なデクリメントdecは前記第1のカウンタの前記カウントmから減じられる、手段と、
−前記第1のカウンタの前記カウントmが0に等しい場合に前記読取り操作をブロックするための第2のブロック手段と、
を有する装置。 - リーダタスク及びライタタスクからアクセス可能な共有FIFOバッファの並列処理のためのコンピュータシステムにおいて、
−請求項6に記載のセマフォカウンタをデクリメントするためのPセマフォ操作ユニットと、
−請求項7に記載の共有FIFOバッファから複数のデータ要素を読み取るための装置及び/又は請求項8に記載の共有FIFOバッファに複数のデータ要素を書き込むための装置と、
を有するシステム。 - コンピュータプログラムコード手段を有するコンピュータプログラムにおいて、当該コンピュータプログラムがコンピュータで実行されると、コンピュータに請求項2、3、4、5に記載の方法及び/又は請求項1に記載のPセマフォ操作のステップを実行させるコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01204331 | 2001-11-13 | ||
PCT/IB2002/004502 WO2003042810A1 (en) | 2001-11-13 | 2002-10-25 | P- and v-semaphore operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005509942A true JP2005509942A (ja) | 2005-04-14 |
JP2005509942A5 JP2005509942A5 (ja) | 2006-01-05 |
Family
ID=8181225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003544577A Pending JP2005509942A (ja) | 2001-11-13 | 2002-10-25 | P及びvセマフォ操作 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040260890A1 (ja) |
EP (1) | EP1449060A1 (ja) |
JP (1) | JP2005509942A (ja) |
CN (1) | CN100375007C (ja) |
WO (1) | WO2003042810A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8099538B2 (en) * | 2006-03-29 | 2012-01-17 | Intel Corporation | Increasing functionality of a reader-writer lock |
CN101546275B (zh) * | 2008-03-26 | 2012-08-22 | 中国科学院微电子研究所 | 一种获取多处理器硬件信号量的方法 |
US8726063B2 (en) * | 2011-07-26 | 2014-05-13 | Raytheon Company | Systems and methods providing output sample frequency determinism by calculating a delay with a wall clock and using a timer to compensate for the delay |
US10528525B2 (en) * | 2015-03-19 | 2020-01-07 | International Business Machines Corporation | Establishing connections in a multi-tenant environment |
CN108920298B (zh) * | 2018-07-16 | 2021-07-13 | 北京中科网威信息技术有限公司 | 一种基于申威架构的监控信号量的处理方法及装置 |
US11144368B2 (en) * | 2019-06-18 | 2021-10-12 | Qualcomm Incorproated | Providing self-resetting multi-producer multi-consumer semaphores in distributed processor-based systems |
FR3107130B1 (fr) * | 2020-02-06 | 2022-05-06 | Vitesco Technologies | Procédé de gestion de données échantillonnées partagées entre plusieurs unités de traitement |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4725946A (en) * | 1985-06-27 | 1988-02-16 | Honeywell Information Systems Inc. | P and V instructions for semaphore architecture in a multiprogramming/multiprocessing environment |
US4928222A (en) * | 1988-10-31 | 1990-05-22 | International Business Machines Corporation | Enhanced semaphore architecture |
JPH02300939A (ja) * | 1989-05-16 | 1990-12-13 | Toshiba Corp | セマフォオペレーション方式 |
JPH04271453A (ja) * | 1991-02-27 | 1992-09-28 | Toshiba Corp | 複合電子計算機 |
US5365485A (en) * | 1993-11-22 | 1994-11-15 | Texas Instruments Incorporated | Fifo with fast retransmit mode |
US5872980A (en) * | 1996-01-25 | 1999-02-16 | International Business Machines Corporation | Semaphore access control buffer and method for accelerated semaphore operations |
JPH1049381A (ja) * | 1996-07-04 | 1998-02-20 | Internatl Business Mach Corp <Ibm> | 複数のデータ処理要求の処理方法及び処理システム、プログラムの実行方法及びシステム |
EP1033654A1 (en) * | 1999-03-01 | 2000-09-06 | Sony International (Europe) GmbH | Buffered communication between entities operating at different data rates |
US20020146023A1 (en) * | 2001-01-09 | 2002-10-10 | Regan Myers | Transport stream multiplexer utilizing smart FIFO-meters |
-
2002
- 2002-10-25 EP EP02777685A patent/EP1449060A1/en not_active Ceased
- 2002-10-25 US US10/495,402 patent/US20040260890A1/en not_active Abandoned
- 2002-10-25 WO PCT/IB2002/004502 patent/WO2003042810A1/en not_active Application Discontinuation
- 2002-10-25 JP JP2003544577A patent/JP2005509942A/ja active Pending
- 2002-10-25 CN CNB02822387XA patent/CN100375007C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2003042810A1 (en) | 2003-05-22 |
CN1585923A (zh) | 2005-02-23 |
US20040260890A1 (en) | 2004-12-23 |
EP1449060A1 (en) | 2004-08-25 |
CN100375007C (zh) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100203441B1 (ko) | 시스템 버스의 중앙집중화된 중재 제어를 행하는 컴퓨터 시스템 및 멀티프로세서시스템 | |
EP0464715B1 (en) | Interlock queueing | |
EP0078034B1 (en) | Data processing machine suitable for high-speed processing | |
US7299383B2 (en) | Security method making deterministic real time execution of multitask applications of control and command type with error confinement | |
EP0378070A2 (en) | Method and apparatus for limiting the utilization of an asynchronous bus with distributed controlled access | |
JP4436367B2 (ja) | 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置 | |
US20080266302A1 (en) | Mechanism for granting controlled access to a shared resource | |
US8949549B2 (en) | Management of ownership control and data movement in shared-memory systems | |
US20200401463A1 (en) | Self-managed lock access | |
JP2005509942A (ja) | P及びvセマフォ操作 | |
US20210311773A1 (en) | Efficient Condition Variables via Delegated Condition Evaluation | |
US10318424B2 (en) | Information processing device | |
US10691486B2 (en) | Processor comprising a plurality of computation cores | |
JPH0387958A (ja) | バスロツク制御方式 | |
JP2006215621A (ja) | Dma制御装置 | |
US5951662A (en) | Single latch semaphore register device for multi-processor systems | |
US20010021944A1 (en) | Distributed memory type parallel computer and write data transfer end confirming method thereof | |
EP1513069A2 (en) | Resource management apparatus | |
WO2019146509A1 (ja) | 電子制御装置 | |
JP2005509942A5 (ja) | ||
JPS6336545B2 (ja) | ||
JP2007241922A (ja) | 共有資源利用のための調停方法及びその調停装置 | |
WO2017056172A1 (ja) | メモリ領域の排他制御を実行する計算機システム | |
JPH09204311A (ja) | 情報処理システム | |
JPH1055341A (ja) | バスインタフェース制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |