JP2005353828A - Light emitting element and method of manufacturing the same - Google Patents

Light emitting element and method of manufacturing the same Download PDF

Info

Publication number
JP2005353828A
JP2005353828A JP2004172686A JP2004172686A JP2005353828A JP 2005353828 A JP2005353828 A JP 2005353828A JP 2004172686 A JP2004172686 A JP 2004172686A JP 2004172686 A JP2004172686 A JP 2004172686A JP 2005353828 A JP2005353828 A JP 2005353828A
Authority
JP
Japan
Prior art keywords
silicon
semiconductor layer
aluminum
germanium
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004172686A
Other languages
Japanese (ja)
Inventor
Yohei Ishida
陽平 石田
Kazuhiko Fukutani
和彦 福谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004172686A priority Critical patent/JP2005353828A/en
Publication of JP2005353828A publication Critical patent/JP2005353828A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting element that is high in light emitting efficiency, can select a light emitting wavelength depending upon the material used, and can emit light having the small half-value width of emission spectrum. <P>SOLUTION: The light emitting element is provided with a lower electrode 12, an upper electrode 18, a first semiconductor layer 13 formed on a substrate 11, a functional layer 14 formed on the first semiconductor layer 13, and a second semiconductor layer 17 formed on the functional layer 14. The functional layer 14 is provided with a first member 15 composed of a columnar semiconductor material formed perpendicularly or nearly perpendicularly to the first semiconductor layer 13, and a second member 16 formed to surround the first member 15. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、発光素子及び発光素子の製造方法に関し、特に、発光効率が高いとともに発光波長を広範に変化させることが可能な発光素子及び発光素子の製造方法に関する。   The present invention relates to a light-emitting element and a method for manufacturing the light-emitting element, and more particularly to a light-emitting element and a method for manufacturing the light-emitting element that have high emission efficiency and can widely change the emission wavelength.

今日のエレクトロニクスの根幹をなす大規模集積回路(LSI)は、その素子構造の微細化により処理速度の高速化、大容量情報記録、低消費電力などの性能が飛躍的に向上しており、その性能向上は微細化に伴い今後も継続することが予想されている。   The large-scale integrated circuits (LSIs) that form the basis of today's electronics have dramatically improved the performance of high-speed processing, large-capacity information recording, low power consumption, etc. due to the miniaturization of their element structures. The performance improvement is expected to continue with miniaturization.

しかし、現在のペースで微細化が進み、素子のサイズが70−60nm以下になると、従来の素子の動作原理の限界に到達し、単純な微細化だけでは性能を向上させることは困難となる。   However, when miniaturization proceeds at the current pace and the element size becomes 70-60 nm or less, the limit of the operation principle of the conventional element is reached, and it becomes difficult to improve the performance only by simple miniaturization.

この問題の解決のため、LSIのMOS(Metal−Oxide−Semiconductor)トランジスタのゲート酸化膜の部分にシリコン以外の新規誘電体材料を導入することや、新規配線材料の導入などの単純な微細化以外の部分の改良による性能向上の研究が急ピッチで行なわれている。   In order to solve this problem, a new dielectric material other than silicon is introduced into the gate oxide film portion of an LSI MOS (Metal-Oxide-Semiconductor) transistor. Research on performance improvement by improving this part is conducted at a rapid pace.

このアプローチとは別に、従来のMOSトランジスタの動作原理とは異なる、新しい動作原理に基づいた新素子により上記の問題の解決を図ろうと近年活発な研究が行なわれている。その代表的なものに量子サイズ効果を用いた半導体素子が挙げられる。   Apart from this approach, active research has been conducted in recent years to try to solve the above problem by using a new element based on a new operation principle different from the operation principle of a conventional MOS transistor. A typical example is a semiconductor element using a quantum size effect.

これは、素子のサイズを微細化して電子の波長(ド・ブロイ波長)と同程度の幅を有する半導体層に電子を閉じ込めることで半導体中の電子の自由度を制限し、その結果半導体中の電子の状態密度が変化するという効果である。   This limits the degree of freedom of electrons in the semiconductor by confining the electrons in a semiconductor layer having a width comparable to the wavelength of electrons (de Broglie wavelength) by reducing the size of the device, and as a result, in the semiconductor The effect is that the density of states of electrons changes.

また、微細化した半導体の形状により状態密度は変化し、形状を2次元(量子井戸)、1次元(量子細線)、0次元(量子ドット)のような低次元の形状にすることにより状態密度は離散化し、その結果キャリアの移動度が向上するなどの効果が理論計算により導き出されている。   In addition, the density of states changes depending on the shape of the miniaturized semiconductor, and the density of states is reduced to a low-dimensional shape such as two-dimensional (quantum well), one-dimensional (quantum wire), or zero-dimensional (quantum dot). Has been discretized, and as a result, the effect of improving the mobility of carriers has been derived by theoretical calculation.

この中で1次元の構造体である量子細線では、半導体細線の直径をド・ブロイ波長の10nm程度にすることで量子効果が出現し、伝導キャリアが細線中をほとんど散乱されることなく移動することができる。このため、量子細線を平面状に多数配列した伝導層を作ることで高速応答性のトランジスタや、量子細線を発光層に利用することで高効率な発光素子を作製することが可能となる。   Among them, in a quantum wire which is a one-dimensional structure, a quantum effect appears by setting the diameter of the semiconductor wire to about 10 nm of the de Broglie wavelength, and the conduction carriers move in the thin wire with almost no scattering. be able to. For this reason, it is possible to manufacture a high-speed responsive transistor by forming a conductive layer in which a large number of quantum wires are arranged in a plane, and a highly efficient light-emitting element by using quantum wires as a light-emitting layer.

この量子細線を用いた高効率発光素子においては、発光層の密度を高めることが課題となる。特許文献1に開示されるような従来の量子細線の作製方法では、量子細線は基板表面に水平に配置した構造となる。このため、量子細線の密度は量子細線作製の際のリソグラフィーの精度によって決まり、高密度化は難しい。   In a high-efficiency light-emitting element using this quantum wire, increasing the density of the light-emitting layer is a problem. In the conventional method for producing quantum wires as disclosed in Patent Document 1, the quantum wires are arranged horizontally on the substrate surface. For this reason, the density of the quantum wires is determined by the accuracy of lithography at the time of producing the quantum wires, and it is difficult to increase the density.

これは、量子細線を基板垂直方向に作製することで解決可能であると考えられるが、従来のフォトリソグラフィーやエッチングを用いた量子細線の作製方法ではこの構造を形成することは困難である。   This can be solved by producing the quantum wires in the direction perpendicular to the substrate, but it is difficult to form this structure by the conventional methods for producing quantum wires using photolithography or etching.

基板垂直方向に量子細線構造を有する構造を実現する方法として、特許文献2に開示されるように、ポーラスシリコンを利用する例がある。ポーラスシリコンは空孔率を陽極酸化に用いる弗酸の濃度や溶液温度、Siウェハ中の正孔濃度等で制御することが可能で、空孔率の増大により細孔を取り囲む結晶Si領域が細線状となる。   As a method for realizing a structure having a quantum wire structure in the direction perpendicular to the substrate, there is an example in which porous silicon is used as disclosed in Patent Document 2. In porous silicon, the porosity can be controlled by the concentration of hydrofluoric acid used for anodization, the temperature of the solution, the concentration of holes in the Si wafer, etc., and the crystalline Si region surrounding the pores is increased by increasing the porosity. It becomes a shape.

細孔は基板に対してほぼ垂直に形成されるので、細線も垂直に形成されることになる。ポーラスシリコンを用いた場合、細孔径が6nm以下の場合において量子効果が出現してバルクでは発光しないSiが光励起発光・電流注入発光することが確認されており、発光デバイスへの応用可能性が検討されている。
特開平5−29632号公報 特開平6−13653号公報
Since the pores are formed substantially perpendicular to the substrate, the fine lines are also formed perpendicularly. When porous silicon is used, when the pore size is 6 nm or less, it has been confirmed that a quantum effect appears and Si that does not emit light in the bulk emits photo-excited light emission / current injection light emission. Has been.
JP-A-5-29632 JP-A-6-13653

しかしながら、前記のSiを量子細線化した発光素子においては、本来発光しづらいSiを量子細線構造にすることにより発光させているため、発光効率が高くなく、さらなる発光効率の改善が望まれていた。   However, in the light-emitting element in which Si is quantum thinned, since light is emitted by using a quantum thin wire structure that is originally difficult to emit light, the light emission efficiency is not high, and further improvement of the light emission efficiency has been desired. .

また、量子細線のサイズによって発光波長が変化するため、上記のプロセスで作製した量子細線では発光波長の制御が困難であり、かつ材料がSiに限定されてしまうため発光波長が限定されてしまい、広範な発光波長が実現可能である発光素子が望まれていた。   In addition, since the emission wavelength varies depending on the size of the quantum wire, it is difficult to control the emission wavelength in the quantum wire produced by the above process, and the emission wavelength is limited because the material is limited to Si, A light emitting element capable of realizing a wide range of light emission wavelengths has been desired.

そこで、本発明は、発光効率が高く、使用する材料により発光波長を選択でき、発光スペクトルの半値幅が小さい光を放出する発光素子を提供することを目的とする。   In view of the above, an object of the present invention is to provide a light-emitting element that emits light with high emission efficiency, capable of selecting an emission wavelength depending on a material used, and having a small half-value width of an emission spectrum.

特に、新規な多孔質膜を用いることにより、基板に対して垂直に配列した多数の半導体量子細線を有する発光素子を提供することも目的とする。   In particular, another object of the present invention is to provide a light-emitting element having a large number of semiconductor quantum wires arranged perpendicular to the substrate by using a novel porous film.

また、本発明は、発光効率が高く、使用する材料により発光波長を広範に変化させることができる発光素子の製造方法を提供することを目的とする。   It is another object of the present invention to provide a method for manufacturing a light emitting element that has high luminous efficiency and can widely change the emission wavelength depending on the material used.

特に、新規な多孔質膜を用いることにより、基板に垂直に配列した多数の半導体量子細線を有する発光素子の製造方法を提供することも目的とする。   In particular, another object of the present invention is to provide a method for manufacturing a light emitting device having a large number of semiconductor quantum wires arranged perpendicular to a substrate by using a novel porous film.

本発明は、上記課題を解決するための手段として、基板上に、電極と、第一の半導体層と、当該第一の半導体層上に形成される機能層と、当該機能層上に形成される第二の半導体層と、を備える発光素子において、前記機能層は、前記第一の半導体層に対して垂直又は略垂直に形成された柱状の半導体材料からなる第一の部材と、当該第一の部材を取り囲んで形成される第二の部材を備えることを特徴とする。   As a means for solving the above problems, the present invention is formed on a substrate, an electrode, a first semiconductor layer, a functional layer formed on the first semiconductor layer, and the functional layer. The functional layer includes a first member made of a columnar semiconductor material formed perpendicularly or substantially perpendicular to the first semiconductor layer, and the second semiconductor layer. A second member formed to surround the one member is provided.

また、本発明は、前記第二の部材は、酸素を除く主成分がアルミニウム及びシリコンであるか、アルミニウム及びゲルマニウムであるか、又はアルミニウム,シリコン及びゲルマニウムであるかのいずれかであることを特徴とする。   In the present invention, the second member is characterized in that the main components excluding oxygen are aluminum and silicon, aluminum and germanium, or aluminum, silicon and germanium. And

また、本発明は、前記第二の部材が絶縁体であることを特徴とする。   Further, the present invention is characterized in that the second member is an insulator.

また、本発明は、前記第一の部材は、平均直径が1nm以上10nm以下であり、平均間隔が3nm以上20nm以下であることを特徴とする。   In the present invention, the first member has an average diameter of 1 nm to 10 nm and an average interval of 3 nm to 20 nm.

また、本発明は、前記第一の半導体層と前記第二の半導体層との極性が異なることを特徴とする。   In the present invention, the first semiconductor layer and the second semiconductor layer have different polarities.

また、本発明は、前記発光素子は発光ダイオードであることを特徴とする。   In the invention, it is preferable that the light emitting element is a light emitting diode.

また、本発明は、上記の発光素子を含むことを特徴とする。   In addition, the present invention includes the above light-emitting element.

また、本発明は、基板上に電極を用意する工程と、当該電極上に第一の半導体層を用意する工程と、第一の成分を含み構成される柱状物質が、当該第一の成分と共晶を形成し得る半導体材料である第二の成分を含み構成される部材中に分散している構造体を、前記第一の半導体層上に用意する工程と、前記柱状物質を除去し、多孔質体層を形成する除去工程と、当該除去工程により得られる柱状の空孔を有する多孔質体を絶縁体化する工程と、前記多孔質体の柱状の空孔中に半導体材料を充填することで形成される機能層を用意する工程と、当該機能層上に第二の半導体層を用意する工程と、当該第二の半導体層上に電極を用意する工程と、を含むことを特徴とする。   In addition, the present invention provides a step of preparing an electrode on a substrate, a step of preparing a first semiconductor layer on the electrode, and a columnar substance including a first component, the first component and A step of preparing on the first semiconductor layer a structure dispersed in a member including a second component, which is a semiconductor material capable of forming a eutectic, and removing the columnar substance; A removal step of forming a porous body layer, a step of insulating a porous body having columnar pores obtained by the removal step, and a semiconductor material is filled in the columnar pores of the porous body A step of preparing a functional layer formed by the above, a step of preparing a second semiconductor layer on the functional layer, and a step of preparing an electrode on the second semiconductor layer, To do.

また、本発明は、前記第一の成分がアルミニウムであり、前記第二の成分がシリコン、ゲルマニウム及びシリコンとゲルマニウムとの混合物のいずれかであることを特徴とする。   In the invention, it is preferable that the first component is aluminum and the second component is any one of silicon, germanium, and a mixture of silicon and germanium.

また、本発明は、前記第一の半導体層と前記第二の半導体層との極性が異なることを特徴とする。   In the present invention, the first semiconductor layer and the second semiconductor layer have different polarities.

本発明によれば、半導体を量子細線構造にすることにより、キャリア移動度が向上し、量子細線半導体中で電子−正孔が再結合する確率が向上する。   According to the present invention, by making a semiconductor a quantum wire structure, carrier mobility is improved, and the probability of electron-hole recombination in the quantum wire semiconductor is improved.

また、本発明によれば、基板に対して垂直な貫通孔を有する多孔質膜を利用することで半導体量子細線を高密度に作製することが可能であり、発光部の密度が高くなるために発光効率が向上するとともに、発光波長スペクトルの半値幅を小さくすることが可能となる。   In addition, according to the present invention, it is possible to fabricate semiconductor quantum wires with high density by using a porous film having a through-hole perpendicular to the substrate, and the density of the light emitting portion is increased. Luminous efficiency can be improved and the half width of the emission wavelength spectrum can be reduced.

また、本発明によれば、ポーラスシリコンを用いた量子細線発光素子では発光材料がシリコンに限定されるが、本発明では多孔質膜に充填する半導体は、基本的にどのようなものでもよいため、広範な波長領域の発光素子が作製できる。   In addition, according to the present invention, in the quantum wire light emitting device using porous silicon, the light emitting material is limited to silicon. However, in the present invention, basically any semiconductor can be filled in the porous film. A light-emitting element having a wide wavelength range can be manufactured.

また、本発明に係る発光素子の製造方法によれば、上記したような発光素子を製造することが可能となる。   Moreover, according to the manufacturing method of the light emitting element which concerns on this invention, it becomes possible to manufacture the above light emitting elements.

以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS The best mode for carrying out the present invention will be described below with reference to the accompanying drawings.

まず、本発明に係る発光素子の主たる特徴は、膜面に対して垂直である、直径数nmの細孔を高密度に有する多孔質膜中に半導体材料を導入することにより、量子細線構造を有する半導体発光層が高密度にかつ垂直に配列している構造を有することにある。   First, the main feature of the light emitting device according to the present invention is that a quantum wire structure is obtained by introducing a semiconductor material into a porous film having a high density of pores with a diameter of several nm that is perpendicular to the film surface. The semiconductor light emitting layer has a structure in which the semiconductor light emitting layers are arranged at high density and vertically.

[構成の説明]
図1は、本発明の一実施の形態としての発光素子の構成を示す断面図である。
[Description of configuration]
FIG. 1 is a cross-sectional view illustrating a configuration of a light emitting element as an embodiment of the present invention.

図1において、11は基板、12は下部電極、13は第一の半導体層、14は機能層、15は機能層14を構成する柱状の半導体からなる第一の部材、16は機能層14を構成する第一の部材を取り囲んで形成された第二の部材、17は第二の半導体層、18は上部電極である。   In FIG. 1, 11 is a substrate, 12 is a lower electrode, 13 is a first semiconductor layer, 14 is a functional layer, 15 is a first member made of a columnar semiconductor constituting the functional layer 14, and 16 is a functional layer 14. A second member formed surrounding the first member constituting the structure, 17 is a second semiconductor layer, and 18 is an upper electrode.

本明細書では、「略垂直」とは、柱状の第1の部材が第1の半導体層と第2の半導体層と接している状態を指す。   In this specification, “substantially perpendicular” refers to a state in which a columnar first member is in contact with a first semiconductor layer and a second semiconductor layer.

はじめに機能層14を構成する第二の部材16について説明する。   First, the second member 16 constituting the functional layer 14 will be described.

図2は、本実施の形態の発光素子の機能層の構成を説明するための斜視図である。   FIG. 2 is a perspective view for explaining the structure of the functional layer of the light emitting element of this embodiment.

図2(a)は、柱状物質が形成されている段階を示す図であり、図2(b)は、柱状物質が除去された段階を示す図である。   FIG. 2A is a diagram illustrating a stage where the columnar substance is formed, and FIG. 2B is a diagram illustrating a stage where the columnar substance is removed.

機能層14を構成する第二の部材16は、図2(a)に示す第一の成分を含み構成される柱状物質21が、第一の成分と共晶を形成し得る第二の成分を含み構成される母材物質24中に分散している構造体薄膜23から、柱状物質21を除去して形成されている。図2(b)はこの状態を示す図である。   The second member 16 constituting the functional layer 14 includes a second component that the columnar substance 21 including the first component shown in FIG. 2A can form a eutectic with the first component. The columnar substance 21 is removed from the structure thin film 23 dispersed in the base material substance 24 that is included. FIG. 2B is a diagram showing this state.

ここで、第一の成分を含む構成される柱状物質21は、例えば、アルミニウムを主成分とする材料から構成されている。また、第一の成分と共晶を形成し得る第二の成分を含み構成される母材物質24は、例えば、ゲルマニウム、シリコン、ゲルマニウムとシリコンの混合物のいずれかからなる。特に、この母材物質24は、シリコン又はゲルマニウムを主成分とすることが好ましい。また、シリコンとゲルマニウムの混合物を主成分とすることも可能である。   Here, the columnar substance 21 including the first component is made of, for example, a material mainly composed of aluminum. The base material 24 including the second component that can form a eutectic with the first component is made of, for example, germanium, silicon, or a mixture of germanium and silicon. In particular, the base material 24 is preferably composed mainly of silicon or germanium. It is also possible to use a mixture of silicon and germanium as a main component.

また、母材物質24は、シリコン又はゲルマニウムを主成分とすることが望ましいが、数から数十atomic%程度のアルミニウム(Al)、酸素(O)、アルゴン(Ar)、窒素(N)、水素(H)などの元素を含有していてもよい。   The base material 24 is preferably composed mainly of silicon or germanium, but aluminum (Al), oxygen (O), argon (Ar), nitrogen (N), hydrogen of several to several tens atomic%. It may contain an element such as (H).

図3は、本実施の形態の機能層を構成する第一の部材15を説明するために用いられる図である。   FIG. 3 is a diagram used for explaining the first member 15 constituting the functional layer of the present embodiment.

図3(a)は、図2(b)を上から見たときの平面図であり、図3(b)は図3(a)のB−B線で切断した際の断面図である。   FIG. 3A is a plan view when FIG. 2B is viewed from above, and FIG. 3B is a cross-sectional view taken along line BB in FIG. 3A.

また、母材物質24を構成している細孔部分の基板上面から見た形状は、図3(a)のように、ほぼ円形のものでもよいし、また楕円形など任意の形状のものでもよい。   Further, the shape of the pore portion constituting the base material 24 viewed from the upper surface of the substrate may be substantially circular as shown in FIG. 3A, or may be of any shape such as an ellipse. Good.

また、母材物質24を構成している細孔部分の基板断面からみた形状は、図3(b)のように長方形形状のものでもよいし、正方形や台形など任意の形状のものでもよい。   Further, the shape of the pore portion constituting the base material 24 as viewed from the cross section of the substrate may be a rectangular shape as shown in FIG. 3B, or an arbitrary shape such as a square or a trapezoid.

また、図3(b)に示す細孔の平均直径2rが1nm以上10nm以下であり、平均間隔2Rが3nm以上20nm以下であることが好ましい。   In addition, the average diameter 2r of the pores shown in FIG. 3B is preferably 1 nm or more and 10 nm or less, and the average interval 2R is preferably 3 nm or more and 20 nm or less.

また、多孔質薄膜の膜厚Lに制限はなく、基本的にはどのような膜厚でもよい。しかし、柱状の半導体からなる第一の部材15の材質により最適な膜圧は変化し、第一の部材15、すなわち発光部である柱状の半導体材料に注入された電子とホールとが結合する確率が高くなるような膜厚に設定することが望ましい。   Moreover, there is no restriction | limiting in the film thickness L of a porous thin film, Basically what kind of film thickness may be sufficient. However, the optimum film pressure varies depending on the material of the first member 15 made of a columnar semiconductor, and the probability that electrons and holes injected into the first member 15, that is, the columnar semiconductor material that is the light emitting portion, are combined. It is desirable to set the film thickness so as to increase.

次に、機能層14を構成する柱状の半導体からなる第一の部材15について説明する。   Next, the first member 15 made of a columnar semiconductor constituting the functional layer 14 will be described.

柱状の半導体部材15は構成する材料としては、基本的にはどのような半導体でもよく、例としてシリコン(Si)、ゲルマニウム(Ge)、などのIV族半導体、ガリウム−砒素(GaAs)、ガリウム−燐(GaP)、ガリウム−砒素−燐(GaAsP)、窒化ガリウム(GaN)、インジウム−燐(InP)、インジウム−ガリウム−燐(InGaP)等のIII−V族半導体、硫化カドミウム(CdS)、カドミウム−亜鉛−硫黄(CdZnS)、亜鉛−セレン(ZnSe)、カドミウム−セレン(CdSe)、カドミウム−テルル(CdTe)、硫化亜鉛(ZnS)等のII−VI族半導体等があげられるが、その他の半導体を用いても構わない。   The columnar semiconductor member 15 may basically be any semiconductor material, for example, a group IV semiconductor such as silicon (Si) or germanium (Ge), gallium-arsenic (GaAs), gallium- Group III-V semiconductors such as phosphorus (GaP), gallium-arsenic-phosphorus (GaAsP), gallium nitride (GaN), indium-phosphorus (InP), indium-gallium-phosphorus (InGaP), cadmium sulfide (CdS), cadmium -II-VI group semiconductors such as zinc-sulfur (CdZnS), zinc-selenium (ZnSe), cadmium-selenium (CdSe), cadmium-tellurium (CdTe), zinc sulfide (ZnS), and other semiconductors May be used.

上記した半導体材料のうち、発光効率の高い半導体材料が好ましく、具体的にはGaAs、GaAsP、GaN、CdS、CdSe、ZnSe、ZnS等が特に好ましい。   Among the semiconductor materials described above, a semiconductor material with high luminous efficiency is preferable, and specifically, GaAs, GaAsP, GaN, CdS, CdSe, ZnSe, ZnS, and the like are particularly preferable.

さらに好ましくは、電着法又はVLS(Vapor−Liquid−Solid)法により多孔質薄膜の細孔に充填できる半導体材料が好ましい。   More preferably, a semiconductor material that can fill the pores of the porous thin film by an electrodeposition method or a VLS (Vapor-Liquid-Solid) method is preferable.

また、柱状の半導体部材15中で電子とホールとを再結合させることで発光させるため、柱状の半導体部材15は、半導体中に存在するホールと電子との濃度がほぼ等しい、つまり真性半導体であることが望ましい。しかし、半導体部材15からのキャリア再結合発光に支障がなければ、導電型及びキャリア濃度は特に制限されるものではない。   Further, since light is emitted by recombining electrons and holes in the columnar semiconductor member 15, the columnar semiconductor member 15 is an intrinsic semiconductor in which the concentrations of holes and electrons existing in the semiconductor are substantially equal. It is desirable. However, the conductivity type and the carrier concentration are not particularly limited as long as the carrier recombination light emission from the semiconductor member 15 is not hindered.

次に、第一の半導体層13及び第二の半導体層17について説明する。   Next, the first semiconductor layer 13 and the second semiconductor layer 17 will be described.

この二つの半導体層より柱状の半導体部材15中に電子とホールとを注入する。つまり、第一の半導体層13と第二の半導体層17の導電型が異なる必要がある。また、半導体部材15から発光した光を透過する必要があるため、第一の半導体層13と第二の半導体層17の材料はどのようなものを用いてもよく、それぞれの膜厚はどのように設定してもよい。   Electrons and holes are injected into the columnar semiconductor member 15 from these two semiconductor layers. That is, the first semiconductor layer 13 and the second semiconductor layer 17 need to have different conductivity types. Moreover, since it is necessary to transmit the light emitted from the semiconductor member 15, any material may be used for the first semiconductor layer 13 and the second semiconductor layer 17, and the film thicknesses of each may be determined. May be set.

[製造方法の説明]
次に、本発明の一実施の形態としての発光素子の製造方法について説明する。
[Description of manufacturing method]
Next, the manufacturing method of the light emitting element as one embodiment of this invention is demonstrated.

図4及び図5は、本発明の一実施の形態としての発光素子の製造方法を示す断面図である。   4 and 5 are cross-sectional views showing a method for manufacturing a light-emitting element as an embodiment of the present invention.

以下に、発光素子の製造方法の一実施の形態の各工程を示す。発光素子の製造方法は下記の(a)−(h)工程を有する。   Below, each process of one Embodiment of the manufacturing method of a light emitting element is shown. The manufacturing method of a light emitting element has the following (a)-(h) process.

(a)工程:基板上に電極を用意する工程
(b)工程:電極上に第一の半導体層を用意する工程
(c)工程:第一の成分を含み構成される柱状物質が、第一の成分と共晶を形成し得る半導体材料である第二の成分を含み構成される部材中に分散している構造体を、第一の半導体層上に用意する工程
(d)工程:柱状物質を除去し、多孔質体を形成する除去工程
(e)工程:除去工程により得られる柱状の空孔を有する多孔質体の絶縁体化する工程
(f)工程:多孔質体の柱状の空孔中に半導体材料を充填することで形成される機能層を用意する工程
(g)工程:機能層上に第二の半導体層を用意する工程
(h)工程:第二の半導体層上に電極を用意する工程
以下、図4及び図5に基づいて、上記の各工程について説明する。
(A) Step: Step of preparing an electrode on the substrate (b) Step: Step of preparing a first semiconductor layer on the electrode (c) Step: A columnar substance including the first component is first (D) Step: Columnar Substance A Step of Preparing a Structure Dispersed in a Member Containing and Containing a Second Component that is a Semiconductor Material That Can Form a Eutectic with a Component of (d) (E) step: step of insulating the porous body having columnar pores obtained by the removal step (f) step: columnar pores of the porous body Step of preparing a functional layer formed by filling a semiconductor material therein (g) Step: Step of preparing a second semiconductor layer on the functional layer (h) Step: Electrode on the second semiconductor layer Steps to be Prepared Each of the above steps will be described below with reference to FIGS. 4 and 5.

(a)工程:基板411上に電極412を用意する。電極材料には電極としての機能を果たすものであれば、どのようなものを用いてもかまわない。具体的には、Al、Ti、Pt、Au等の金属電極、スズをドープした酸化インジウム(SnドープIn:ITO)などの酸化物透明電極など、基本的にはどのようなものを用いてもかまわないが、(b)工程で用意する半導体とオーミック接触を形成する材料が好ましい。また、電極の作製方法は、スパッタリング法、蒸着など、どのような方法を用いてもかまわない。 (A) Process: The electrode 412 is prepared on the board | substrate 411. FIG. Any electrode material may be used as long as it functions as an electrode. Specifically, what kind of materials are basically used such as metal electrodes such as Al, Ti, Pt, Au, and oxide transparent electrodes such as tin-doped indium oxide (Sn-doped In 2 O 3 : ITO). A material that forms ohmic contact with the semiconductor prepared in the step (b) is preferable. Further, any method such as sputtering or vapor deposition may be used as a method for manufacturing the electrode.

(b)工程:前記(a)工程で用意した電極412上に第一の半導体層421を用意する。半導体材料として製膜可能なものであれば、基本的にどのようなものでもよい。   (B) Step: A first semiconductor layer 421 is prepared on the electrode 412 prepared in the step (a). Basically, any semiconductor material can be used as long as it can be formed into a film.

基板としてガラス基板、下部電極としてITOなどの酸化物透明電極を選択して基板側から光を取り出すような構造を作製する場合、本工程で用意する半導体層はあとの(f)工程で作製する半導体材料462から発した光を透過する必要があるが、この条件を満たすのであれば、どのような材料を用いてもかまわない。   When a glass substrate is selected as the substrate and an oxide transparent electrode such as ITO is selected as the lower electrode to produce a structure in which light is extracted from the substrate side, the semiconductor layer prepared in this step is produced in the subsequent step (f). Although light emitted from the semiconductor material 462 needs to be transmitted, any material may be used as long as this condition is satisfied.

製膜方法は、作製した半導体膜の導電型の制御が容易で、膜の表面が平滑となるような製膜方法、例えば、プラズマCVD法などを用いるが好ましい。   As the film forming method, it is preferable to use a film forming method such as a plasma CVD method in which the conductivity type of the manufactured semiconductor film can be easily controlled and the surface of the film becomes smooth.

(c)工程:前記(b)工程で用意した第一の半導体層421上に、第一の成分を含み構成される柱状物質432が、前記第一の成分と共晶を形成し得る半導体材料である第二の成分を含み構成される母材物質433中に分散している構造体層431を用意する。例えば、母材物質(第二の成分)内に柱状物質(第一の成分)を形成するアルミニウムとシリコン(ゲルマニウム、シリコン又はシリコンとゲルマニウムの混合物)を用意し、スパッタリング法などの非平衡状態で物質を形成可能な方法により、第一の半導体層上に構造体層である混合膜(アルミニウムシリコン混合膜、アルミニウムゲルマニウム混合膜又はアルミニウムシリコンゲルマニウム混合膜)を形成する。   (C) Step: A semiconductor material in which the columnar substance 432 including the first component can form a eutectic with the first component on the first semiconductor layer 421 prepared in the step (b). A structure layer 431 is prepared which is dispersed in a base material 433 including the second component. For example, aluminum and silicon (germanium, silicon, or a mixture of silicon and germanium) that forms a columnar material (first component) in the base material (second component) are prepared, and in a non-equilibrium state such as sputtering. A mixed film (aluminum silicon mixed film, aluminum germanium mixed film, or aluminum silicon germanium mixed film) which is a structure layer is formed on the first semiconductor layer by a method capable of forming a substance.

このような方法でアルミニウムシリコン混合膜(アルミニウムゲルマニウム混合膜又はアルミニウムシリコンゲルマニウム混合膜)を形成すると、アルミニウムとシリコン(ゲルマニウム又はシリコンとゲルマニウムの混合膜)が準安定状態の共晶型組織となり、アルミニウムからなる柱状物質がアモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムとの混合物)からなる母材物質内に数nmレベルのナノ構造体(柱状構造体)を形成し、自己組織的に分離する。そのときのアルミニウム柱状物質はほぼ円柱状形状であり、その平均直径2rが1nm以上10nm以下であり、平均間隔2Rが3nm以上20nm以下である。   When an aluminum silicon mixed film (aluminum germanium mixed film or aluminum silicon germanium mixed film) is formed by such a method, aluminum and silicon (germanium or a mixed film of silicon and germanium) become a metastable eutectic structure, and aluminum A columnar substance consisting of a nanostructure (columnar structure) of several nm level is formed in a base material made of amorphous silicon (amorphous germanium or a mixture of amorphous silicon and germanium) and is separated in a self-organizing manner. . At that time, the aluminum columnar substance has a substantially cylindrical shape, an average diameter 2r of 1 nm or more and 10 nm or less, and an average interval 2R of 3 nm or more and 20 nm or less.

なお、アルミニウムとアモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムの混合物)の混合膜において、形成される膜中のシリコン(ゲルマニウム又はシリコンとゲルマニウムとの混合物)の量は、アルミニウムとシリコン(ゲルマニウム又はシリコンとゲルマニウムとの混合物)の全量に対して20−70atomic%であり、好ましくは25−65atomic%、さらに好ましくは25−65atomic%である。   Note that in a mixed film of aluminum and amorphous silicon (amorphous germanium or a mixture of amorphous silicon and germanium), the amount of silicon (germanium or a mixture of silicon and germanium) in the formed film is aluminum and silicon (germanium). Or a mixture of silicon and germanium), preferably 20-70 atomic%, preferably 25-65 atomic%, more preferably 25-65 atomic%.

シリコン量が上記の範囲内であれば、アモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムの混合物)母材物質内にアルミニウムの柱状物質が分散したアルミニウムシリコン混合膜(アルミニウム混合膜又はアルミニウムシリコンゲルマニウム混合膜)が得られる。   If the amount of silicon is within the above range, an aluminum silicon mixed film (aluminum mixed film or aluminum silicon germanium) in which an aluminum columnar material is dispersed in an amorphous silicon (amorphous germanium or a mixture of amorphous silicon and germanium) base material. A mixed film) is obtained.

上記のアルミニウムとシリコン(ゲルマニウム又はシリコンとゲルマニウムの混合物)の割合を示すatomic%とは、シリコン(ゲルマニウム又はシリコンとゲルマニウムとの混合物)とアルミニウムそれぞれの原子数の割合を示し、atom%又はat%とも記載され、例えば、誘導型結合型プラズマ発光分析法(ICP法)でアルミニウムシリコン混合膜(アルミニウムゲルマニウム混合膜又はアルミニウムシリコンゲルマニウム混合膜)中のシリコン(ゲルマニウム又はシリコンとゲルマニウム)とアルミニウムの量を定量分析したときの値である。   The atomic% indicating the ratio of aluminum and silicon (germanium or a mixture of silicon and germanium) indicates the ratio of the number of atoms of silicon (germanium or a mixture of silicon and germanium) and aluminum, and is atom% or at%. For example, the amount of silicon (germanium or silicon / germanium) and aluminum in an aluminum silicon mixed film (aluminum germanium mixed film or aluminum silicon germanium mixed film) and aluminum in an inductively coupled plasma emission spectrometry (ICP method) This is the value when quantitative analysis is performed.

(d)工程:前記第一の成分を含み構成される柱状物質432を除去し、細孔442を有した多孔質体層441を形成する。例えば、上記のアルミニウムシリコン混合膜(アルミニウムゲルマニウム混合膜又はアルミニウムシリコンゲルマニウム混合膜)中の柱状物質であるアルミニウムをリン酸を用いたエッチングにより除去し、母材物質内(ここではアモルファスシリコン、アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムの混合物)内に細孔を形成する。これにより、第一の半導体層上に多孔質体層が形成される。   (D) Process: The columnar substance 432 comprised including said 1st component is removed, and the porous body layer 441 which has the pore 442 is formed. For example, the columnar material aluminum in the aluminum silicon mixed film (aluminum germanium mixed film or aluminum silicon germanium mixed film) is removed by etching using phosphoric acid, and the inside of the base material (here, amorphous silicon, amorphous germanium is used). Alternatively, pores are formed in a mixture of amorphous silicon and germanium. Thereby, a porous body layer is formed on the first semiconductor layer.

なお、上記の多孔質体層中の細孔442は、平均直径2rが1nm以上10nm以下であり、平均間隔2Rが3nm以上20nm以下である。   The pores 442 in the porous body layer have an average diameter 2r of 1 nm to 10 nm and an average interval 2R of 3 nm to 20 nm.

エッチングに用いる溶液は、例えば、アルミニウムを溶かしアモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムの混合物)をほとんど溶解しない酸が好ましく、例えば、りん酸、硫酸、塩酸、硫酸、濃硫酸、クロム酸溶液などである。   The solution used for etching is preferably an acid which dissolves aluminum and hardly dissolves amorphous silicon (amorphous germanium or a mixture of amorphous silicon and germanium), for example, phosphoric acid, sulfuric acid, hydrochloric acid, sulfuric acid, concentrated sulfuric acid, chromic acid. Such as a solution.

しかし、エッチングによる細孔形成に不都合がないものであれば、水酸化ナトリウムなどのアルカリを用いることができ、特に酸の種類やアルカリの種類に限定されるものではない。   However, an alkali such as sodium hydroxide can be used as long as there is no problem in the formation of pores by etching, and it is not particularly limited to the type of acid or the type of alkali.

また、数種類の酸溶液又は数種類のアルカリ溶液を混合したものを用いてもかまわない。また、エッチング条件は、例えば、溶液温度、濃度、時間などは、作製する多孔質体層に応じて、適宜設定することができる。   Further, a mixture of several types of acid solutions or several types of alkali solutions may be used. In addition, as for the etching conditions, for example, the solution temperature, concentration, time, etc. can be appropriately set according to the porous body layer to be produced.

(e)工程:前記除去工程により得られる細孔442を有する多孔質構造体443を絶縁体化し、細孔442及び絶縁体多孔質体層451を有する多孔質構造体453を用意する。   (E) Process: The porous structure 443 having the pores 442 obtained by the removing process is made into an insulator, and a porous structure 453 having the pores 442 and the insulator porous body layer 451 is prepared.

多孔質構造体443を絶縁体化する例としては、酸化処理が上げられる。前記多孔質構造体に対して、多孔質体層を構成するアモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムとの混合物)が酸化する条件、例えば、酸素雰囲気中でのアニールを行なうことによりアモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムとの混合物)が酸化する。   As an example of forming the porous structure 443 as an insulator, an oxidation treatment is given. The porous structure is made amorphous by subjecting the amorphous silicon (amorphous germanium or a mixture of amorphous silicon and germanium) to oxidize, for example, annealing in an oxygen atmosphere to the porous structure. Silicon (amorphous germanium or a mixture of amorphous silicon and germanium) oxidizes.

その結果、第一の半導体層上に酸化シリコン多孔質体層(酸化ゲルマニウム多孔質体層又は酸化シリコンゲルマニウム多孔質体層)が形成される。この際、酸化雰囲気中での加熱処理が好ましく、例えば、酸素雰囲気中での加熱処理が好ましい。   As a result, a silicon oxide porous body layer (germanium oxide porous body layer or silicon oxide germanium porous body layer) is formed on the first semiconductor layer. At this time, heat treatment in an oxidizing atmosphere is preferable, for example, heat treatment in an oxygen atmosphere is preferable.

また、加熱処理は、多孔質構造体のみが酸化するような条件で行なうことが望ましく、大気中又は酸素雰囲気中で100℃以上800℃以下の温度で行なうことが望ましく、さらには200℃以上500℃以下の温度で行なうことがより望ましい。   Further, the heat treatment is desirably performed under conditions such that only the porous structure is oxidized, and is desirably performed at a temperature of 100 ° C. or higher and 800 ° C. or lower in the air or an oxygen atmosphere, and more preferably 200 ° C. or higher and 500 ° C. or lower. It is more desirable to carry out at a temperature of ℃ or less.

しかし、アモルファスシリコン(アモルファスゲルマニウム又はアモルファス状態のシリコンとゲルマニウムの混合物)の絶縁体化及び絶縁体シリコン多孔質体層(絶縁体ゲルマニウム多孔質体層又は絶縁体シリコンゲルマニウム多孔質体層)の構造に問題がなければ、多孔質構造体の絶縁体化にはどのような方法及び条件を用いてもよく、数種類の方法を複合して用いてもよい。   However, in the structure of amorphous silicon (amorphous germanium or a mixture of amorphous silicon and germanium) and insulation silicon porous body layer (insulator germanium porous body layer or insulator silicon germanium porous body layer) If there is no problem, any method and conditions may be used for insulating the porous structure, and several methods may be used in combination.

(f)工程:絶縁体多孔質体層451の柱状の細孔452中に半導体材料を充填し、半導体材料462及び絶縁体多孔質体層451から構成される機能層461を用意する。半導体材料を絶縁体多孔質体層中に充填する方法は基本的にはどのような方法でもよい。細孔に半導体材料を充填する方法としては電着法やVLS(Vapor−Liquid−Solid)法が挙げられる。   (F) Step: The semiconductor material is filled in the columnar pores 452 of the insulator porous body layer 451, and a functional layer 461 composed of the semiconductor material 462 and the insulator porous body layer 451 is prepared. The method of filling the semiconductor material into the insulator porous body layer may be basically any method. Examples of a method for filling the pores with a semiconductor material include an electrodeposition method and a VLS (Vapor-Liquid-Solid) method.

(g)工程:機能層461上に第二の半導体層471を用意する。本工程で用意する第二の半導体層は、第一の半導体層421の導電型と異なる導電型を有する半導体材料から構成される必要がある。また、(h)工程で用意する電極に透明電極を選択して素子表面から光を取り出す構造にした場合、本工程で作製する第二の半導体層471は(f)工程で用意した半導体材料462から発した光を透過する必要がある。以上の条件を満たすのであれば、基本的にはどのような物質を用いてもよい。   (G) Step: A second semiconductor layer 471 is prepared on the functional layer 461. The second semiconductor layer prepared in this step needs to be made of a semiconductor material having a conductivity type different from that of the first semiconductor layer 421. Further, when a transparent electrode is selected as the electrode prepared in the step (h) and light is extracted from the element surface, the second semiconductor layer 471 manufactured in the step is the semiconductor material 462 prepared in the step (f). It is necessary to transmit the light emitted from. As long as the above conditions are satisfied, basically any substance may be used.

製膜方法は、作製した半導体膜の導電型の制御が容易で、かつ膜表面が平滑となるような製膜方法、例えばプラズマCVD法などを用いることが好ましい。   As the film forming method, it is preferable to use a film forming method such as a plasma CVD method in which the conductivity type of the manufactured semiconductor film can be easily controlled and the film surface becomes smooth.

また、本工程における製膜の前に、CMP研磨などにより機能層表面を平滑化する処理を行なってよい。   Further, before the film formation in this step, a process of smoothing the functional layer surface by CMP polishing or the like may be performed.

(h)工程:n型半導体層上471に電極481を用意する、電極材料は基本的にどのようなものを用いてもよいが、下部にある第二の半導体層471とオーミック接触を形成する材料を用いることが望ましい。電極の形成方法はスパッタリング法、蒸着法等どのような方法を用いて形成してもよい。   (H) Step: An electrode 481 is prepared on an n-type semiconductor layer 471. Any electrode material may be used, but an ohmic contact is formed with the second semiconductor layer 471 at the bottom. It is desirable to use materials. The electrode may be formed by any method such as sputtering or vapor deposition.

以上が発光変換素子の構成及びその作製方法であるが、光電変換素子の構成及び作製方法を大幅に変更するものでなければ、素子構成に加えて発光ダイオード、半導体レーザなどに用いられている発光効率向上、発光波長の単色化のための工夫を発光素子の構成に追加してもかまわない。また、作製方法に工夫を導入する工程を追加してもかまわない。   The above is the configuration of the light-emitting conversion element and the manufacturing method thereof. However, unless the configuration and the manufacturing method of the photoelectric conversion element are significantly changed, the light emission used in the light-emitting diode and the semiconductor laser in addition to the element configuration. Devices for improving efficiency and making the emission wavelength monochromatic may be added to the structure of the light emitting element. In addition, a process for introducing a device into the manufacturing method may be added.

[実施例]
以下、実施例によって、上記の実施の形態を説明する。
[Example]
Hereinafter, the above embodiment will be described with reference to examples.

(第一の実施例)
本実施例は基板としては、石英基板を用いた。
(First embodiment)
In this example, a quartz substrate was used as the substrate.

次に、基板上にスパッタリング法を用いてチタン−銀(Ti−Ag)電極を100nm製膜し、その上部に、プラズマCVD法を用いて製膜温度550℃の条件で、リン(P)をドープしたn型多結晶Si(poly−Si)薄膜を100nm作製した。このときリンのドープ量は原料ガスSiHとドーピングガスPH3の比を変化させることで制御可能である。 Next, a titanium-silver (Ti-Ag) electrode is formed on the substrate by a sputtering method to a thickness of 100 nm, and phosphorus (P) is deposited on the upper portion of the substrate at a film forming temperature of 550 ° C. using a plasma CVD method. A doped n-type polycrystalline Si (poly-Si) thin film was formed to a thickness of 100 nm. At this time, the doping amount of phosphorus can be controlled by changing the ratio of the source gas SiH 4 and the doping gas PH 3 .

次に、このn型多結晶シリコン薄膜上に、マグネトロンスパッタ法を用いて、アルミニウムをアルミニウムとシリコンの全量に対して56atomic%含んだアルミニウムシリコン混合膜を、約30nmの厚さに形成した。ターゲットには、直径が4インチ(101.6mm)の円形のアルミニウムシリコン混合ターゲットを用いた。   Next, an aluminum silicon mixed film containing 56 atomic% of aluminum with respect to the total amount of aluminum and silicon was formed to a thickness of about 30 nm on the n-type polycrystalline silicon thin film by magnetron sputtering. A circular aluminum silicon mixed target having a diameter of 4 inches (101.6 mm) was used as the target.

アルミニウムシリコン混合ターゲットは、アルミニウムの粉末とシリコンの粉末を56atomic%:44atomic%の割合で焼結したものを用いた。スパッタ条件は、RF電源を用いて、Ar流量:30sccm、放電圧力:0.15Pa、投入電力:100Wとした。また、基板温度は100℃とした。   As the aluminum silicon mixed target, an aluminum powder and silicon powder sintered at a ratio of 56 atomic%: 44 atomic% was used. Sputtering conditions were as follows: RF flow rate, Ar flow rate: 30 sccm, discharge pressure: 0.15 Pa, input power: 100 W. The substrate temperature was 100 ° C.

FE−SEM(電界放出走査型電子顕微鏡)にて、アルミニウムシリコン混合膜を観察した。その結果、基板斜め上方向から見た表面の形状は、図2(a)に示すようにシリコン領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。   The aluminum silicon mixed film was observed with an FE-SEM (field emission scanning electron microscope). As a result, as shown in FIG. 2 (a), the shape of the surface viewed obliquely upward from the substrate was a two-dimensional array of circular aluminum columnar structures surrounded by silicon regions.

アルミニウム柱状構造体部分の平均径は4nmであり、平均密度は1.5×1011cm−2以上であった。また、断面をFE−SEMにて観察した所、それぞれのアルミニウム柱状構造体はお互いに独立していた。 The average diameter of the aluminum columnar structure portion was 4 nm, and the average density was 1.5 × 10 11 cm −2 or more. Moreover, when the cross section was observed with FE-SEM, each aluminum columnar structure was mutually independent.

このように作製したアルミニウムシリコン混合膜を5重量パーセント濃度のリン酸酸溶液中にて24時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成し、その後、酸素雰囲気中において500℃で加熱処理した。   The aluminum silicon mixed film thus prepared was immersed in a phosphoric acid solution having a concentration of 5 weight percent for 24 hours, and only the aluminum columnar structure portion was selectively etched to form pores. Thereafter, in an oxygen atmosphere Heat treatment was performed at 500 ° C.

その形状をFE−SEMで観察したところ、図2(b)に示すような膜面に対して垂直な細孔が多数存在する膜であった。この結果、酸素を除いた主成分をシリコンとした部材で構成された多孔質膜が作製された。上記の条件で、石英基板上に多孔質膜のみを作製した試料を顕微ラマン分光装置により測定したところ、酸化シリコンであることが分かった。   When the shape was observed with an FE-SEM, it was a film having a large number of pores perpendicular to the film surface as shown in FIG. As a result, a porous film composed of a member whose main component excluding oxygen was silicon was produced. Under the above conditions, a sample in which only a porous film was produced on a quartz substrate was measured with a microscopic Raman spectroscope, and it was found to be silicon oxide.

また、この多孔質膜上にAl電極を蒸着し、多孔質試料表面の電気伝導度を測定したところ5×10−9S・cm−1であり、上記の処理により多孔質体が絶縁体化していることが確認された。 Further, when an Al electrode was deposited on the porous film and the electrical conductivity of the porous sample surface was measured, it was 5 × 10 −9 S · cm −1 , and the porous body became an insulator by the above treatment. It was confirmed that

次に、電着法によりセレン化カドミウム(CdSe)を多孔質体の孔の中に導入した。電解液は濃度0.05mol・L−1の二塩化カドミウム(CdCl)とジメチルスルホキシド(di−methylsulfoxide:DMSO)溶媒中に二塩化カドミウム(CdCl)とセレン(Se)を溶解したものを用い、電流密度0.85mA・cm−2で30分、溶液温度185℃で電着を行った。 Next, cadmium selenide (CdSe) was introduced into the pores of the porous body by electrodeposition. The electrolyte used was a solution of cadmium dichloride (CdCl 2 ) and selenium (Se) in a solvent of 0.05 mol·L −1 cadmium dichloride (CdCl 2 ) and dimethyl sulfoxide (DMSO). Electrodeposition was performed at a current temperature of 185 ° C. for 30 minutes at a current density of 0.85 mA · cm −2 .

この電着後の膜を表面研磨して表面を平滑にした。断面構造をFE−SEMにより観察したところ、多孔質体の細孔中にCdSeが充填しており、さらに多孔質膜の上部にCdSe膜が形成されていることが確認できた。また、エックス線回折測定によりCdSeが結晶として存在していることを確認した。   The film after electrodeposition was surface polished to smooth the surface. When the cross-sectional structure was observed by FE-SEM, it was confirmed that CdSe was filled in the pores of the porous body, and that a CdSe film was formed on the porous film. Further, it was confirmed by X-ray diffraction measurement that CdSe was present as crystals.

この多孔質膜中の細孔にCdSeを充填した機能層上に、プラズマCVD法によりn型poly−Si薄膜を100nm作製した。製膜温度は550℃で作製し、p型の導電性を付与するためにボロン(B)をドーピングした。   An n-type poly-Si thin film was formed to a thickness of 100 nm by plasma CVD on the functional layer in which the pores in the porous film were filled with CdSe. The film forming temperature was 550 ° C., and boron (B) was doped to give p-type conductivity.

最後に、上部電極としてITO透明電極をスパッタリング法により100nm製膜した。   Finally, an ITO transparent electrode as an upper electrode was formed to a thickness of 100 nm by a sputtering method.

上記の方法で作製した素子に、順方向に5Vの電界を印加し、スペクトルアナライザーで測定したところ、約680nm付近の発光が確認された。また、図6に示すように、本構造における機能層の部分をCdSe膜に置き換えた構造を有する発光素子と比較して、機能層を用いた発光素子では発光波長スペクトルの半値幅が小さくなっているのが確認された。   When an electric field of 5 V was applied in the forward direction to the device produced by the above method and measured with a spectrum analyzer, light emission around about 680 nm was confirmed. In addition, as shown in FIG. 6, the half-value width of the emission wavelength spectrum of the light emitting element using the functional layer is smaller than that of the light emitting element having a structure in which the functional layer portion in this structure is replaced with a CdSe film. It was confirmed that

(第二の実施例)
本実施例は基板としては、石英基板を用いた。
(Second embodiment)
In this example, a quartz substrate was used as the substrate.

次に、基板上にスパッタリング法を用いてチタン−銀(Ti−Ag)電極を100nm製膜し、その上部に、プラズマCVD法を用いて製膜温度550℃の条件で、リン(P)をドープしたn型多結晶Si(poly−Si)薄膜を100nm作製した。このときリンのドープ量は原料ガスSiHとドーピングガスPH3の比を変化させることで制御可能である。 Next, a titanium-silver (Ti-Ag) electrode is formed on the substrate by a sputtering method to a thickness of 100 nm, and phosphorus (P) is deposited on the upper portion of the substrate at a film forming temperature of 550 ° C. using a plasma CVD method. A doped n-type polycrystalline Si (poly-Si) thin film was formed to a thickness of 100 nm. At this time, the doping amount of phosphorus can be controlled by changing the ratio of the source gas SiH 4 and the doping gas PH 3 .

次に、このn型多結晶シリコン薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンの全量に対して56atomic%含んだアルミニウムシリコン混合膜を約30nmの厚さに形成した。   Next, an aluminum-silicon mixed film containing 56 atomic% of aluminum with respect to the total amount of aluminum and silicon was formed to a thickness of about 30 nm on the n-type polycrystalline silicon thin film by magnetron sputtering.

ターゲットには、直径が4インチ(101.6mm)の円形のアルミニウムシリコン混合ターゲットを用いた。アルミニウムシリコン混合ターゲットはアルミニウムの粉末とシリコンの粉末を56atomic%:44atomic%の割合で焼結したものを用いた。スパッタ条件は、RF電源を用いて、Ar流量:30sccm、放電圧力:0.15Pa、投入電力:100Wとした。また、基板温度は100℃とした。   A circular aluminum silicon mixed target having a diameter of 4 inches (101.6 mm) was used as the target. As the aluminum silicon mixed target, an aluminum powder and silicon powder sintered at a ratio of 56 atomic%: 44 atomic% was used. Sputtering conditions were as follows: RF flow rate, Ar flow rate: 30 sccm, discharge pressure: 0.15 Pa, input power: 100 W. The substrate temperature was 100 ° C.

なお、FE−SEM(電界放出走査型電子顕微鏡)にて、アルミニウムシリコン混合膜を観察した。その結果、基板斜め上方向から見た表面の形状は、図2(a)に示す様にシリコン領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。   In addition, the aluminum silicon mixed film was observed with FE-SEM (field emission scanning electron microscope). As a result, as shown in FIG. 2A, the shape of the surface viewed from the obliquely upward direction of the substrate was a two-dimensional array of circular aluminum columnar structures surrounded by silicon regions.

アルミニウム柱状構造体部分の平均径は4nmであり、平均密度は1.5×1011cm−2以上であった。また、断面をFE−SEMにて観察したところ、それぞれのアルミニウム柱状構造体はお互いに独立していた。 The average diameter of the aluminum columnar structure portion was 4 nm, and the average density was 1.5 × 10 11 cm −2 or more. Moreover, when the cross section was observed with FE-SEM, each aluminum columnar structure was mutually independent.

このように作製したアルミニウムシリコン混合膜を5重量パーセント濃度のリン酸酸溶液中にて24時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成し、その後、酸素雰囲気中において500℃で加熱処理した。   The aluminum silicon mixed film thus prepared was immersed in a phosphoric acid solution having a concentration of 5 weight percent for 24 hours, and only the aluminum columnar structure portion was selectively etched to form pores. Thereafter, in an oxygen atmosphere Heat treatment was performed at 500 ° C.

その形状をFE−SEMで観察したところ、図2(b)に示すような膜面に対して垂直な細孔が多数存在する膜であった。この結果、酸素を除いた主成分をシリコンとした部材で構成された多孔質膜が作製された。   When the shape was observed with an FE-SEM, it was a film having a large number of pores perpendicular to the film surface as shown in FIG. As a result, a porous film composed of a member whose main component excluding oxygen was silicon was produced.

上記の条件で、石英基板上に多孔質膜のみを作製した試料を顕微ラマン分光装置により測定したところ、酸化シリコンであることが分かった。またこの多孔質膜上にAl電極を蒸着し、多孔質試料表面の電気伝導度を測定したところ5×10−9S・cm−1以下であり、上記の処理により多孔質体が絶縁体化していることを確認した。 Under the above conditions, a sample in which only a porous film was produced on a quartz substrate was measured with a microscopic Raman spectroscope, and it was found to be silicon oxide. In addition, when an Al electrode was deposited on the porous film and the electrical conductivity of the surface of the porous sample was measured, it was 5 × 10 −9 S · cm −1 or less. Confirmed that.

次に電着法により多孔質膜の細孔中に厚さ数nmの金(Au)を導入した。その際、金を電着で細孔に充填するときの電極としてタングステンを用いる。上記の工程で作製した多孔質薄膜を市販の電気メッキ液(高純度化学研究所製金用電気メッキ液、商品コードK−24E)中に入れ、40℃に保持した酸性浴(pH=4.5)中において、0.5A/dm2の電流密度で電着を行った。   Next, gold (Au) having a thickness of several nm was introduced into the pores of the porous film by an electrodeposition method. At that time, tungsten is used as an electrode when filling the pores with gold by electrodeposition. The porous thin film produced in the above process was placed in a commercially available electroplating solution (Electroplating solution for gold manufactured by High Purity Chemical Laboratory, product code K-24E), and kept in an acidic bath (pH = 4. 4). In 5), electrodeposition was performed at a current density of 0.5 A / dm2.

電着した金を開始点として、LCG(Laser−assisted−catalytic−growth)法と呼ばれる方法を用いてCdSeナノワイヤを多孔質膜の細孔中で成長させた。   Using the electrodeposited gold as a starting point, CdSe nanowires were grown in the pores of the porous film using a method called LCG (Laser-assisted-catalytic-growth) method.

この方法はナノワイヤを形成したい材料をレーザーアブレーションにより蒸発させ、VLS(Vapor−Liquid−Solid)成長によりナノワイヤを形成する方法であり、ナノワイヤの直径は触媒微粒子(今回の場合は金微粒子)の大きさで決定される。   This method is a method of evaporating a material to form a nanowire by laser ablation and forming a nanowire by VLS (Vapor-Liquid-Solid) growth, and the diameter of the nanowire is the size of catalyst fine particles (in this case, gold fine particles). Determined by

今回の場合は多孔質膜の細孔中に導入した金の大きさ、つまり細孔径でナノワイヤ径が決定される。蒸着した触媒微粒子はナノワイヤの成長に伴い細孔の底面から上部へと上昇し、多孔質膜上部へと移動する。   In this case, the nanowire diameter is determined by the size of the gold introduced into the pores of the porous membrane, that is, the pore diameter. As the nanowire grows, the deposited catalyst fine particles rise from the bottom of the pore to the top and move to the top of the porous film.

上記の方法でCdSeナノワイヤを作製した。CdSeナノワイヤの成長は700℃で10分間行った。その後表面研磨により、細孔外に存在する余分に成長したCdSeナノワイヤおよび金触媒を除去した。この形状をFE−SEMで観察したところ、ほぼ全ての細孔中にCdSeナノワイヤが充填されていることが確認された。また、X線回折によりCdSeに起因するピークが出現し、CdSeナノワイヤは結晶質であることが分かった。   CdSe nanowires were produced by the method described above. CdSe nanowires were grown at 700 ° C. for 10 minutes. Thereafter, the excessively grown CdSe nanowires and gold catalyst existing outside the pores were removed by surface polishing. When this shape was observed with FE-SEM, it was confirmed that almost all pores were filled with CdSe nanowires. Moreover, the peak resulting from CdSe appeared by X-ray diffraction, and it was found that the CdSe nanowires are crystalline.

また、細孔中に金を電着した試料と、ナノワイヤ成長後に表面研磨した試料の金の含有量変化をEDXにより測定したところ、表面研磨後では金のピーク強度が減少しており、表面研磨により金が除去されていることを確認した。   In addition, when the gold content change of the sample electrodeposited with gold in the pores and the sample polished on the surface after nanowire growth was measured by EDX, the peak intensity of gold decreased after the surface polishing. To confirm that the gold was removed.

この多孔質膜中の細孔にCdSeナノワイヤを成長させた機能層上に、プラズマCVD法によりn型poly−Si薄膜を100nm作製した。製膜温度は550℃で作製し、p型の導電性を付与するためにボロン(B)をドーピングした。   An n-type poly-Si thin film having a thickness of 100 nm was formed on the functional layer obtained by growing CdSe nanowires in the pores of the porous film by a plasma CVD method. The film forming temperature was 550 ° C., and boron (B) was doped to give p-type conductivity.

最後に上部電極としてITO透明電極をスパッタリング法により100nm製膜した。   Finally, an ITO transparent electrode as an upper electrode was formed to a thickness of 100 nm by a sputtering method.

上記の方法で作製した素子に、順方向に5Vの電界を印加し、スペクトルアナライザーで測定したところ、約680nm付近の発光が確認された。   When an electric field of 5 V was applied in the forward direction to the device produced by the above method and measured with a spectrum analyzer, light emission around about 680 nm was confirmed.

また、図6に示すように、本構造における機能層の部分をCdSe膜に置き換えた構造を有する発光素子と比較して、機能層を用いた発光素子では発光波長スペクトルの半値幅が小さくなっているのが確認された。   In addition, as shown in FIG. 6, the half-value width of the emission wavelength spectrum of the light emitting element using the functional layer is smaller than that of the light emitting element having a structure in which the functional layer portion in this structure is replaced with a CdSe film. It was confirmed that

(第三の実施例)
本実施例は基板としては、石英基板を用いた。
(Third embodiment)
In this example, a quartz substrate was used as the substrate.

次に、基板上にスパッタリング法を用いてチタン-銀(Ti−Ag)電極を100nm製膜し、その上部に、プラズマCVD法を用いて製膜温度550℃の条件で、リン(P)をドープしたn型多結晶Si(poly−Si)薄膜を100nm作製した。このとき、リンのドープ量は原料ガスSiHとドーピングガスPH3の比を変化させることで制御可能である。 Next, a titanium-silver (Ti-Ag) electrode is deposited on the substrate to a thickness of 100 nm using a sputtering method, and phosphorus (P) is deposited on the top of the substrate at a deposition temperature of 550 ° C. using a plasma CVD method. A doped n-type polycrystalline Si (poly-Si) thin film was formed to a thickness of 100 nm. At this time, the doping amount of phosphorus can be controlled by changing the ratio of the source gas SiH 4 and the doping gas PH 3 .

次に、このn型多結晶シリコン薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとゲルマニウムの全量に対して56atomic%含んだアルミニウムゲルマニウム混合膜を約30nmの厚さに形成した。   Next, an aluminum germanium mixed film containing 56 atomic% of aluminum with respect to the total amount of aluminum and germanium was formed on the n-type polycrystalline silicon thin film by magnetron sputtering to a thickness of about 30 nm.

ターゲットには、直径が4インチ(101.6mm)の円形のアルミニウムゲルマニウム混合ターゲットを用いた。アルミニウムゲルマニウム混合ターゲットはアルミニウムの粉末とゲルマニウムの粉末を56atomic%:44atomic%の割合で焼結したものを用いた。スパッタ条件は、RF電源を用いて、Ar流量:30sccm、放電圧力:0.15Pa、投入電力:100Wとした。また、基板温度は100℃とした。   As a target, a circular aluminum germanium mixed target having a diameter of 4 inches (101.6 mm) was used. As the aluminum germanium mixed target, an aluminum powder and a germanium powder sintered at a ratio of 56 atomic%: 44 atomic% were used. Sputtering conditions were as follows: RF flow rate, Ar flow rate: 30 sccm, discharge pressure: 0.15 Pa, input power: 100 W. The substrate temperature was 100 ° C.

なお、FE−SEM(電界放出走査型電子顕微鏡)にて、アルミニウムゲルマニウム混合膜を観察した。その結果、基板斜め上方向から見た表面の形状は、図2(a)に示すようにゲルマニウム領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。アルミニウム柱状構造体部分の平均径は10nmであり、平均密度は1.5×1010cm−2以上であった。また、断面をFE−SEMにて観察したところ、それぞれのアルミニウム柱状構造体はお互いに独立していた。 In addition, the aluminum germanium mixed film was observed with an FE-SEM (field emission scanning electron microscope). As a result, as shown in FIG. 2 (a), the shape of the surface viewed obliquely upward from the substrate was a two-dimensional array of circular aluminum columnar structures surrounded by germanium regions. The average diameter of the aluminum columnar structure portion was 10 nm, and the average density was 1.5 × 10 10 cm −2 or more. Moreover, when the cross section was observed with FE-SEM, each aluminum columnar structure was mutually independent.

このように作製したアルミニウムゲルマニウム混合膜を98パーセント濃度の濃硫酸溶液中に24時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成し、その後、酸素雰囲気中において400℃で加熱処理した。その形状をFE−SEMで観察したところ図2(b)に示すような膜面に対して垂直な細孔が多数存在する膜であった。   The aluminum germanium mixed film thus prepared is immersed in a concentrated sulfuric acid solution having a 98 percent concentration for 24 hours, and only aluminum columnar structure portions are selectively etched to form pores. Thereafter, in an oxygen atmosphere at 400 ° C. Heat-treated. When the shape was observed by FE-SEM, it was a film having many pores perpendicular to the film surface as shown in FIG.

この結果、酸素を除いた主成分をゲルマニウムとした部材で構成された多孔質膜が作製された。上記の条件で、石英基板上に多孔質膜のみを作製した試料を顕微ラマン分光装置により測定したところ、酸化ゲルマニウムであることが分かった。また、この多孔質膜上にAl電極を蒸着し、多孔質試料表面の電気伝導度を測定したところ5×10−9S・cm−1以下であり、上記の処理により多孔質体が絶縁体化していることを確認した。 As a result, a porous film composed of a member whose main component excluding oxygen was germanium was produced. Under the above conditions, a sample in which only a porous film was produced on a quartz substrate was measured with a microscopic Raman spectroscope, and it was found to be germanium oxide. Further, when an Al electrode was deposited on the porous film and the electrical conductivity of the surface of the porous sample was measured, it was 5 × 10 −9 S · cm −1 or less. It was confirmed that

次に電着法によりセレン化カドミウム(CdSe)を多孔質体の孔の中に導入した。電解液は濃度0.05mol・L−1の二塩化カドミウム(CdCl)とジメチルスルホキシド(di−methylsulfoxide:DMSO)溶媒中に二塩化カドミウム(CdCl)とセレン(Se)を溶解したものを用い、電流密度0.85mA・cm−2で30分、溶液温度185℃で電着を行った。 Next, cadmium selenide (CdSe) was introduced into the pores of the porous body by electrodeposition. The electrolyte used was a solution of cadmium dichloride (CdCl 2 ) and selenium (Se) in a solvent of 0.05 mol·L −1 cadmium dichloride (CdCl 2 ) and dimethyl sulfoxide (DMSO). Electrodeposition was performed at a current temperature of 185 ° C. for 30 minutes at a current density of 0.85 mA · cm −2 .

この電着後の膜を表面研磨して表面を平滑にした。断面構造をFE−SEMにより観察したところ、多孔質体の細孔中にCdSeが充填しており、さらに多孔質膜の上部にCdSe膜が形成されていることが確認できた。またエックス線回折測定によりCdSeが結晶として存在していることを確認した。   The film after electrodeposition was surface polished to smooth the surface. When the cross-sectional structure was observed by FE-SEM, it was confirmed that CdSe was filled in the pores of the porous body, and that a CdSe film was formed on the porous film. Further, it was confirmed by X-ray diffraction measurement that CdSe was present as crystals.

この多孔質膜中の細孔にCdSeを充填した機能層上に、プラズマCVD法によりn型poly−Si薄膜を100nm作製した。製膜温度は550℃で作製し、p型の導電性を付与するためにボロン(B)をドーピングした。   An n-type poly-Si thin film having a thickness of 100 nm was formed on the functional layer in which pores in the porous film were filled with CdSe by plasma CVD. The film forming temperature was 550 ° C., and boron (B) was doped to give p-type conductivity.

最後に上部電極としてITO透明電極をスパッタリング法により100nm製膜した。   Finally, an ITO transparent electrode as an upper electrode was formed to a thickness of 100 nm by a sputtering method.

上記の方法で作製した素子に、順方向に5Vの電界を印加し、スペクトルアナライザーで測定したところ、約680nm付近の発光が確認された。また、図6に示すように、本構造における機能層の部分をCdSe膜に置き換えた構造を有する発光素子と比較して、機能層を用いた発光素子では発光波長スペクトルの半値幅が小さくなっているのが確認された。   When an electric field of 5 V was applied in the forward direction to the device produced by the above method and measured with a spectrum analyzer, light emission around about 680 nm was confirmed. In addition, as shown in FIG. 6, the half-value width of the emission wavelength spectrum of the light emitting element using the functional layer is smaller than that of the light emitting element having a structure in which the functional layer portion in this structure is replaced with a CdSe film. It was confirmed that

(第四の実施例)
本実施例は基板としては、石英基板を用いた。
(Fourth embodiment)
In this example, a quartz substrate was used as the substrate.

次に、基板上にスパッタリング法を用いてチタン−銀(Ti−Ag)電極を100nm製膜し、その上部に、プラズマCVD法を用いて製膜温度550℃の条件で、リン(P)をドープしたn型多結晶Si(poly−Si)薄膜を100nm作製した。このとき、リンのドープ量は原料ガスSiHとドーピングガスPH3の比を変化させることで制御可能である。 Next, a titanium-silver (Ti-Ag) electrode is formed on the substrate by a sputtering method to a thickness of 100 nm, and phosphorus (P) is deposited on the upper portion of the substrate at a film forming temperature of 550 ° C. using a plasma CVD method. A doped n-type polycrystalline Si (poly-Si) thin film was formed to a thickness of 100 nm. At this time, the doping amount of phosphorus can be controlled by changing the ratio of the source gas SiH 4 and the doping gas PH 3 .

次にこのn型多結晶シリコン薄膜上に、マグネトロンスパッタ法を用いてアルミニウムをアルミニウムとシリコンとゲルマニウムの全量に対して56atomic%含んだアルミニウムシリコンゲルマニウム混合膜を約30nmの厚さに形成した。ターゲットには、直径が4インチ(101.6mm)の円形のアルミニウムシリコンゲルマニウム混合ターゲットを用いた。   Next, an aluminum silicon germanium mixed film containing 56 atomic% of aluminum with respect to the total amount of aluminum, silicon, and germanium was formed on the n-type polycrystalline silicon thin film by magnetron sputtering to a thickness of about 30 nm. As the target, a circular aluminum silicon germanium mixed target having a diameter of 4 inches (101.6 mm) was used.

アルミニウムシリコンゲルマニウム混合ターゲットはアルミニウムの粉末とシリコンの粉末とゲルマニウムの粉末を56atomic%:22atomic%:22atomic%の割合で焼結したものを用いた。スパッタ条件は、RF電源を用いて、Ar流量:30sccm、放電圧力:0.15Pa、投入電力:100Wとした。また、基板温度は100℃とした。   As the aluminum silicon germanium mixed target, an aluminum powder, silicon powder, and germanium powder sintered at a ratio of 56 atomic%: 22 atomic%: 22 atomic% were used. Sputtering conditions were as follows: RF flow rate, Ar flow rate: 30 sccm, discharge pressure: 0.15 Pa, input power: 100 W. The substrate temperature was 100 ° C.

なお、FE−SEM(電界放出走査型電子顕微鏡)にて、アルミニウムシリコンゲルマニウム混合膜を観察した。その結果、基板斜め上方向から見た表面の形状は、図2(a)に示す様にシリコンゲルマニウム領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。アルミニウム柱状構造体部分の平均径は7nmであり、平均密度は5.0×1010cm−2以上であった。また、断面をFE−SEMにて観察した所、それぞれのアルミニウム柱状構造体はお互いに独立していた。 In addition, the aluminum silicon germanium mixed film was observed with FE-SEM (field emission scanning electron microscope). As a result, as shown in FIG. 2A, the circular shape of the aluminum columnar structures surrounded by the silicon germanium region was two-dimensionally arranged as seen from the diagonally upward direction of the substrate. The average diameter of the aluminum columnar structure portion was 7 nm, and the average density was 5.0 × 10 10 cm −2 or more. Moreover, when the cross section was observed with FE-SEM, each aluminum columnar structure was mutually independent.

このように作製したアルミニウムシリコンゲルマニウム混合膜を98パーセント濃度の濃硫酸溶液中に24時間浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成し、その後、酸素雰囲気中において400℃で加熱処理した。   The aluminum silicon germanium mixed film thus prepared is immersed in a concentrated sulfuric acid solution of 98 percent concentration for 24 hours, and only aluminum columnar structure portions are selectively etched to form pores, and thereafter, 400 ° C. in an oxygen atmosphere. And heat-treated.

その形状をFE−SEMで観察したところ図2(b)に示すような膜面に対して垂直な細孔が多数存在する膜であった。この結果、酸素を除いた主成分をシリコンゲルマニウムとした部材で構成された多孔質膜が作製された。   When the shape was observed by FE-SEM, it was a film having many pores perpendicular to the film surface as shown in FIG. As a result, a porous film composed of a member whose main component excluding oxygen was silicon germanium was produced.

上記の条件で、石英基板上に多孔質膜のみを作製した試料を顕微ラマン分光装置により測定したところ、多孔質体はシリコンゲルマニウム化合物の酸化物となっていることが分かった。またこの多孔質膜上にAl電極を蒸着し、多孔質試料表面の電気伝導度を測定したところ5×10−9S・cm−1以下であり、上記の処理により多孔質体が絶縁体化していることを確認した。 Under the above conditions, a sample in which only a porous film was produced on a quartz substrate was measured with a microscopic Raman spectroscope, and it was found that the porous body was an oxide of a silicon germanium compound. In addition, when an Al electrode was deposited on the porous film and the electrical conductivity of the surface of the porous sample was measured, it was 5 × 10 −9 S · cm −1 or less. Confirmed that.

次に電着法によりセレン化カドミウム(CdSe)を多孔質体の孔の中に導入した。電解液は濃度0.05mol・L−1の二塩化カドミウム(CdCl)とジメチルスルホキシド(di−methylsulfoxide:DMSO)溶媒中に二塩化カドミウム(CdCl)とセレン(Se)を溶解したものを用い、電流密度0.85mA・cm−2で30分、溶液温度185℃で電着を行った。 Next, cadmium selenide (CdSe) was introduced into the pores of the porous body by electrodeposition. The electrolyte used was a solution of cadmium dichloride (CdCl 2 ) and selenium (Se) in a solvent of 0.05 mol·L −1 cadmium dichloride (CdCl 2 ) and dimethyl sulfoxide (DMSO). Electrodeposition was performed at a current temperature of 185 ° C. for 30 minutes at a current density of 0.85 mA · cm −2 .

この電着後の膜を表面研磨して表面を平滑にした。断面構造をFE−SEMにより観察したところ、多孔質体の細孔中にCdSeが充填しており、さらに多孔質膜の上部にCdSe膜が形成されていることが確認できた。またエックス線回折測定によりCdSeが結晶として存在していることを確認した。   The film after electrodeposition was surface polished to smooth the surface. When the cross-sectional structure was observed by FE-SEM, it was confirmed that CdSe was filled in the pores of the porous body, and that a CdSe film was formed on the porous film. Further, it was confirmed by X-ray diffraction measurement that CdSe was present as crystals.

この多孔質膜中の細孔にCdSeを充填した機能層上に、プラズマCVD法によりn型poly−Si薄膜を100nm作製した。製膜温度は550℃で作製し、p型の導電性を付与するためにボロン(B)をドーピングした。   An n-type poly-Si thin film was formed to a thickness of 100 nm by plasma CVD on the functional layer in which the pores in the porous film were filled with CdSe. The film forming temperature was 550 ° C., and boron (B) was doped to give p-type conductivity.

最後に上部電極としてITO透明電極をスパッタリング法により100nm製膜した。   Finally, an ITO transparent electrode as an upper electrode was formed to a thickness of 100 nm by a sputtering method.

上記の方法で作製した素子に、順方向に5Vの電界を印加し、スペクトルアナライザーで測定したところ、約680nm付近の発光が確認された。また、図6に示すように、本構造における機能層の部分をCdSe膜に置き換えた構造を有する発光素子と比較して、機能層を用いた発光素子では発光波長スペクトルの半値幅が小さくなっているのが確認された。   When an electric field of 5 V was applied in the forward direction to the device produced by the above method and measured with a spectrum analyzer, light emission around about 680 nm was confirmed. In addition, as shown in FIG. 6, the half-value width of the emission wavelength spectrum of the light emitting element using the functional layer is smaller than that of the light emitting element having a structure in which the functional layer portion in this structure is replaced with a CdSe film. It was confirmed that

上記の発光素子を発光源として表示装置を作製することができる。発光素子を発光源とし、発光させるための電圧を印加する手段と、発光素子から発光される光を表示するパネルとを備えれば簡便な表示装置を作製する可能である。   A display device can be manufactured using the light-emitting element as a light-emitting source. A simple display device can be manufactured if a light emitting element is used as a light emitting source and a means for applying a voltage for light emission and a panel for displaying light emitted from the light emitting element are provided.

また、本発明では、発光素子の小型化が可能であり、それにより、より小さな表示装置の作製が可能である。   In the present invention, the light-emitting element can be downsized, whereby a smaller display device can be manufactured.

本発明の一実施の形態としての発光素子の構成を示す断面図である。It is sectional drawing which shows the structure of the light emitting element as one embodiment of this invention. 本発明の一実施の形態としての発光素子の機能層の構成を説明するための斜視図である。It is a perspective view for demonstrating the structure of the functional layer of the light emitting element as one embodiment of this invention. 本発明の一実施の形態の機能層を構成する第一の部材15を説明するために用いられる図である。It is a figure used in order to explain the 1st member 15 which constitutes the functional layer of one embodiment of the present invention. 本発明の一実施の形態としての発光素子の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the light emitting element as one embodiment of this invention. 本発明の一実施の形態としての発光素子の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the light emitting element as one embodiment of this invention. 本発明の一実施の形態としての発光素子と性能を比較するために使用される発光素子の一例の断面を示す断面図である。It is sectional drawing which shows the cross section of an example of the light emitting element used in order to compare performance with the light emitting element as one embodiment of this invention.

符号の説明Explanation of symbols

11、22、33、411、51・・・・基板
12、52・・・・下部電極
18、56・・・・上部電極
412、481・・・・電極
13、421・・・・第一の半導体層
17、471・・・・第二の半導体層
462・・・・半導体材料
14、461・・・・機能層
15・・・・第一の部材
16・・・・第二の部材
21、432・・・・柱状物質
23・・・・構造体薄膜
24、32、433・・・・母材物質
25、441・・・・多孔質体薄膜
26、31、442、452・・・・細孔
431・・・・構造体層
443、453・・・・多孔質構造体
451・・・・絶縁体多孔質構造体
53・・・・p型多結晶Si
54・・・・機能層を置換したCdSe半導体層
55・・・・n型多結晶Si
11, 22, 33, 411, 51 ... substrate 12, 52 ... lower electrode 18, 56 ... upper electrode 412, 481 ... electrode 13, 421 ... first Semiconductor layer 17, 471 ... Second semiconductor layer 462 ... Semiconductor material 14, 461 ... Functional layer 15 ... First member 16 ... Second member 21, 432 ··· Columnar material 23 ··· Structure thin film 24, 32, 433 ··· Base material 25, 441 · · · Porous thin film 26, 31, 442, 452 ··· Fine Hole 431... Structure layer 443, 453... Porous structure 451... Insulator porous structure 53.
54... CdSe semiconductor layer replacing functional layer 55... N-type polycrystalline Si

Claims (10)

基板上に、電極と、第一の半導体層と、当該第一の半導体層上に形成される機能層と、当該機能層上に形成される第二の半導体層と、を備える発光素子において、
前記機能層は、前記第一の半導体層に対して垂直又は略垂直に形成された柱状の半導体材料からなる第一の部材と、当該第一の部材を取り囲んで形成される第二の部材を備えることを特徴とする発光素子。
In a light-emitting element including an electrode, a first semiconductor layer, a functional layer formed on the first semiconductor layer, and a second semiconductor layer formed on the functional layer on a substrate,
The functional layer includes a first member made of a columnar semiconductor material formed perpendicularly or substantially perpendicular to the first semiconductor layer, and a second member formed surrounding the first member. A light-emitting element comprising:
前記第二の部材は、酸素を除く主成分がアルミニウム及びシリコンであるか、アルミニウム及びゲルマニウムであるか、又はアルミニウム,シリコン及びゲルマニウムであるかのいずれかであることを特徴とする請求項1記載の発光素子。 2. The second member according to claim 1, wherein the main components excluding oxygen are either aluminum and silicon, aluminum and germanium, or aluminum, silicon and germanium. Light emitting element. 前記第二の部材が絶縁体であることを特徴とする請求項1又は2記載の発光素子。 The light emitting device according to claim 1, wherein the second member is an insulator. 前記第一の部材は、平均直径が1nm以上10nm以下であり、平均間隔が3nm以上20nm以下であることを特徴とする請求項1から3のいずれか1項記載の発光素子。 4. The light-emitting element according to claim 1, wherein the first member has an average diameter of 1 nm to 10 nm and an average interval of 3 nm to 20 nm. 前記第一の半導体層と前記第二の半導体層との極性が異なることを特徴とする請求項1から4のいずれか1項記載の発光素子。 5. The light-emitting element according to claim 1, wherein the first semiconductor layer and the second semiconductor layer have different polarities. 前記発光素子は発光ダイオードであることを特徴とする請求項1から5のいずれか1項記載の発光素子。 The light emitting device according to claim 1, wherein the light emitting device is a light emitting diode. 請求項6記載の発光素子を含むことを特徴とする装置。 An apparatus comprising the light emitting device according to claim 6. 基板上に電極を用意する工程と、
当該電極上に第一の半導体層を用意する工程と、
第一の成分を含み構成される柱状物質が、当該第一の成分と共晶を形成し得る半導体材料である第二の成分を含み構成される部材中に分散している構造体を、前記第一の半導体層上に用意する工程と、
前記柱状物質を除去し、多孔質体層を形成する除去工程と、
当該除去工程により得られる柱状の空孔を有する多孔質体を絶縁体化する工程と、
前記多孔質体の柱状の空孔中に半導体材料を充填することで形成される機能層を用意する工程と、
当該機能層上に第二の半導体層を用意する工程と、
当該第二の半導体層上に電極を用意する工程と、を含むことを特徴とする発光素子の製造方法。
Preparing an electrode on a substrate;
Providing a first semiconductor layer on the electrode;
A structure in which a columnar substance including a first component is dispersed in a member including a second component, which is a semiconductor material capable of forming a eutectic with the first component, Preparing on the first semiconductor layer;
Removing the columnar substance to form a porous body layer; and
A step of insulating the porous body having columnar pores obtained by the removing step;
Preparing a functional layer formed by filling a semiconductor material in the columnar pores of the porous body;
Preparing a second semiconductor layer on the functional layer;
And a step of preparing an electrode on the second semiconductor layer.
前記第一の成分がアルミニウムであり、前記第二の成分がシリコン、ゲルマニウム及びシリコンとゲルマニウムとの混合物のいずれかであることを特徴とする請求項8記載の発光素子の製造方法。 9. The method for manufacturing a light-emitting element according to claim 8, wherein the first component is aluminum, and the second component is any one of silicon, germanium, and a mixture of silicon and germanium. 前記第一の半導体層と前記第二の半導体層との極性が異なることを特徴とする請求項9記載の発光素子の製造方法。 The method for manufacturing a light-emitting element according to claim 9, wherein the first semiconductor layer and the second semiconductor layer have different polarities.
JP2004172686A 2004-06-10 2004-06-10 Light emitting element and method of manufacturing the same Pending JP2005353828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004172686A JP2005353828A (en) 2004-06-10 2004-06-10 Light emitting element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172686A JP2005353828A (en) 2004-06-10 2004-06-10 Light emitting element and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2005353828A true JP2005353828A (en) 2005-12-22

Family

ID=35588033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172686A Pending JP2005353828A (en) 2004-06-10 2004-06-10 Light emitting element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2005353828A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108757A (en) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd Compound semiconductor light-emitting element, illumination apparatus employing the same and manufacturing method of compound semiconductor element
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108757A (en) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd Compound semiconductor light-emitting element, illumination apparatus employing the same and manufacturing method of compound semiconductor element
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector
JP2021007135A (en) * 2019-06-28 2021-01-21 セイコーエプソン株式会社 Light-emitting device and projector
JP7056628B2 (en) 2019-06-28 2022-04-19 セイコーエプソン株式会社 Luminous device and projector
US11575247B2 (en) * 2019-06-28 2023-02-07 Seiko Epson Corporation Light emitting device and projector

Similar Documents

Publication Publication Date Title
US7265375B2 (en) Optoelectonic devices having arrays of quantum-dot compound semiconductor superlattices therein
Zhao et al. III-nitride nanowires on unconventional substrates: From materials to optoelectronic device applications
JP4235440B2 (en) Semiconductor device array and manufacturing method thereof
JP5943339B2 (en) LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
US6544870B2 (en) Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
US9202975B2 (en) Light emitting diode including graphene layer
EP1563547B1 (en) Nanostructure, electronic device having such nanostructure and method of preparing nanostructure
US9190565B2 (en) Light emitting diode
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
EP2221859A1 (en) Semiconductor device and semiconductor device manufacturing method
US20090146142A1 (en) Light-emitting device including nanorod and method of manufacturing the same
WO2005071764A1 (en) Quantum dot light-emitting device and method for manufacturing same
MX2008011275A (en) Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices.
US20080210936A1 (en) Hetero-Crystalline Semiconductor Device and Method of Making Same
KR20080034444A (en) Crystal silicon element and method for fabricating same
Boras et al. III–V ternary nanowires on Si substrates: growth, characterization and device applications
JP2005064246A (en) Photoelectric conversion element and manufacturing method thereof, and solar cell
CN109273571A (en) A kind of gallium nitride based LED epitaxial slice and preparation method thereof
CN107078186A (en) Optoelectronic device with 3 D semiconductor element
Guan et al. Nitride nanowires for light emitting diodes
JP2005353828A (en) Light emitting element and method of manufacturing the same
TW201511334A (en) Nanowire LED structure with decreased leakage and method of making same
CN109473518A (en) A kind of gallium nitride based LED epitaxial slice and preparation method thereof
TWI431662B (en) Method of manufacturing nanowires and the field emission device using the same
May Investigation and Engineering of the Homogeneity and Current Injection of Molecular Beam Epitaxy Grown III-Nitride Nanowire Ultraviolet Light Emitting Diodes