JP2005346075A - フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用マルチプレクサ - Google Patents

フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用マルチプレクサ Download PDF

Info

Publication number
JP2005346075A
JP2005346075A JP2005160917A JP2005160917A JP2005346075A JP 2005346075 A JP2005346075 A JP 2005346075A JP 2005160917 A JP2005160917 A JP 2005160917A JP 2005160917 A JP2005160917 A JP 2005160917A JP 2005346075 A JP2005346075 A JP 2005346075A
Authority
JP
Japan
Prior art keywords
pixel array
level
control signal
transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005160917A
Other languages
English (en)
Other versions
JP4573703B2 (ja
Inventor
Shuo-Hsiu Hu
碩修 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2005346075A publication Critical patent/JP2005346075A/ja
Application granted granted Critical
Publication of JP4573703B2 publication Critical patent/JP4573703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract


【課題】 デュアルディスプレイの機能を有し、シングルディスプレイのFPD装置が用いるピン、またはスキャンドライバを増やす必要のないFPD装置を提供する。
【解決手段】 本発明は、 デュアルディスプレイ機能を有し、第一画素アレイと第二画素アレイによって構成される画素アレイ、前記画素アレイを順次にスキャンする少なくとも一つのスキャンドライバを備えるフラットディスプレイ装置において、スキャンドライバに電気的接続されているとともに、第一状態で第一レベルを有し、且つ、第二状態で第二レベルを有する制御信号を受け、前記制御信号の前記第一レベルに応じて前記第一画素アレイを駆動し、且つ、前記制御信号の前記第二レベルに応じて前記第二画素アレイを駆動するマルチプレクサを含むものとした。
【選択図】 図1

Description

本発明は、フラットパネルディスプレイ装置に関し、特に、デュアルディスプレイ機能を有するフラットパネルディスプレイ装置の回路と制御方法に関するものである。
例えば、液晶ディスプレイ装置、電子発光装置などのフラットパネルディスプレイ(場合によりFPDと略す)装置は、一般的にスキャンドライバとデータドライバを有し、それぞれスキャンラインとデータラインを通してパネルを駆動する。各スキャンラインは、スキャンドライバの一つのピンをパネルの一画素に接続される。よって、スキャンラインの数は、スキャンドライバのピンの数と等しい。同様に、各データラインは、データドライバの一つのピンをパネルの一画素に接続される。よって、データラインの数は、データドライバのピンの数と等しい。
従来のFPD装置では、デュアルディスプレイまたはダブルディスプレイのディスプレイパネルを有するものがあり、両者は、メインパネルとサブパネルを含むことができる。一般的に、メインパネルは、電子製品の主なディスプレイ機能を表示するように用いられ、サブパネルは、例えば、ナンバーディスプレイ、または時間などのサブ機能を表示する。メインパネルとサブパネルは、互いに独立し、且つ、各自の駆動回路を有する。よって、デュアルディスプレイ或いはダブルディスプレイのFPD装置のスキャンライン数は、シングルディスプレイのFPD装置におけるスキャンライン数の二倍となる。128×160の解像度を例にすると、シングルディスプレイのFPD装置は、160のスキャンラインを有し、それぞれ一つのスキャンドライバの160個のピンに電気的接続される。一方、デュアルディスプレイ或いはダブルディスプレイのFPD装置は、320のスキャンラインを有し、二つのスキャンドライバに電気的に接続されるか、またはそれぞれ一つのスキャンドライバの320個のピンに電気的に接続されることになり、FPD装置のサイズを大きくさせる。
米国特許出願公開第2004/0075628号明細書
よって、デュアルディスプレイの機能を有するFPD装置においては、シングルディスプレイのFPD装置が用いるピン、またはスキャンドライバを増やす必要のないFPD装置を提供することが望ましい。
上述の問題を解決するために、本発明は、デュアルディスプレイ機能を有し、画素アレイ、少なくとも一つのスキャンドライバとマルチプレクサを含むフラットディスプレイ装置を提供する。画素アレイは、第一画素アレイと第二画素アレイによって構成される。スキャンドライバは、画素アレイを順次にスキャンする。マルチプレクサは、スキャンドライバに電気的に接続され、且つ、制御信号を受ける。制御信号は、第一状態で第一レベルを有し、且つ、第二状態で第二レベルを有する。マルチプレクサは、制御信号の第一レベルに応じて第一画素アレイを駆動し、且つ、制御信号の第二レベルに応じて第二画素アレイを駆動する。
また、本発明は、デュアルディスプレイ機能を有するフラットディスプレイ装置を制御するマルチプレクサを提供する。本発明のフラットディスプレイ装置は、第一画素アレイと第二画素アレイによって構成された画素アレイと、マルチプレクサに電気接続された少なくとも一つのスキャンドライバを含む。マルチプレクサは、第一トランジスタと第二トランジスタを含む。第一トランジスタは、第一画素アレイの画素列に電気的に接続され、第二トランジスタは、第二画素アレイの画素列に電気的に接続される。
本発明は、デュアルディスプレイ機能を有するFPD装置の駆動方法を更に提供する。本発明のFPD装置は、デュアルディスプレイ機能を有し、且つ、第一画素アレイと第二画素アレイによって構成された画素アレイを有する。本発明の駆動方法は、第一状態で第一レベルを有し、且つ、第二状態で第二レベルを有する制御信号をマルチプレクサが受け、このマルチプレクサが制御信号の第一レベルに応じて第一画素アレイを駆動し、制御信号の第二レベルに応じて第二画素アレイを駆動する。
本発明のフラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用のマルチプレクサによれば、デュアルディスプレイの機能を有するフラットパネルディスプレイ装置であっても、シングルディスプレイのFPD装置が用いるピン、またはスキャンドライバの数を増やす必要がないFPD装置を提供することができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
図1は、本発明の実施例のFPD装置10の回路概略図を表している。FPD装置10は、デュアルディスプレイ機能を有し、スキャンドライバ12、データドライバ14、複数のマルチプレクサ16と、画素アレイ18を含む。スキャンドライバ12は、複数のスキャンライン12−1〜12−Nを通して、複数のスキャン信号を提供し、順次に画素列を選択する。Nは、整数である。各スキャンラインは、スキャンドライバ12の一つのピンに電気的接続される。データドライバ14は、複数のデータライン14−1〜14−Mを通して、複数のデータ信号を選択された画素に提供する。Mは、整数である。デュアルディスプレイをサポートできるようにするために、画素アレイ18は、第一画素アレイと第二画素アレイに分けられる。第一画素アレイは、奇数列の画素1−1〜1−P、…、(2N−1)−1〜(2N−1)−Pを含み、第一方向で画像を表示する。Pは、整数である。第二画素アレイは、偶数列の画素2−1〜2−P、…、(2N)−1〜(2N)−Pを含み、第二方向で画像を表示する。よって、本発明の実施例では、第一画素アレイは、奇数列の画素を含み、第二画素アレイは、偶数列の画素を含む。本発明の実施例では、同じスキャンラインの二つの隣接した列に電気的接続された複数の画素は、それぞれ第一画素アレイと第一画素アレイを含む。また、本発明の実施例では、第一方向と第二方向は、実質上相反する。
第一画素アレイの各画素、例えば、画素1−1は、サブピクセル1−1R、1−1G、1−1Bを含み、それぞれ赤色、緑色と、青色を表示する。よって、P値は、M値の3分の1である。本発明の実施例では、FPD装置10は、液晶ディスプレイ装置であり、且つ、各サブピクセルは、スイッチングトランジスタとして働く薄膜トランジスタと蓄積キャパシタを含む。もう一つの実施例では、FPD装置10は、有機電子発光装置であり、且つ、各サブピクセルは、スイッチングトランジスタとして働く薄膜トランジスタ、駆動トランジスタ、発光ダイオードと、蓄積キャパシタを含む。
各マルチプレクサ16は、一つのスキャンラインに電気的接続する。マルチプレクサ16’を例にすると、第一トランジスタ16−1と第二トランジスタ16−2を含む。第一トランジスタ16−1は、例えば、金属酸化物半導体(NMOSトランジスタ)であり、制御信号SCを電気的に受けたゲート、スキャンライン12−1に電気的接続された第一電極と、第二電極を有する。第一トランジスタ16−1の第二電極は、コネクトライン12−11を通して第一画素アレイの一つの画素列のスイッチングトランジスタのゲートに電気的接続される。第二トランジスタ16−2は、例えば、金属酸化物半導体(NMOSトランジスタ)であり、制御信号SCに電気的接続されたゲート、スキャンライン12−1に電気的接続された第一電極と、第二電極を有する。第二トランジスタ16−2の第二電極は、コネクトライン12−12を通して第二画素アレイの一つの画素列のスイッチングトランジスタのゲートに電気的接続される。データドライバ14は、データライン14−1〜14−Mを通してデータ信号を一つの行のスイッチングトランジスタの電極にそれぞれ提供する。
図2は、本発明の実施例のFPD装置30のデュアルディスプレイパネル32の概略図を表している。デュアルディスプレイパネル32は、画素1−1〜1−P、…、(2N−1)−1〜(2N−1)−Pで構成された第一画素アレイを含み、矢印34で示された第一方向で画像を表示する。また、画素2−1〜2−P、…、(2N)−1〜(2N)−Pで構成された第二画素アレイは、矢印34で示された第二方向で画像を表示する。
図3は、図1のFPD装置10を駆動する方法のタイミング図を表している。例えば、電圧信号などの制御信号SCは、第一状態(例えば、制御信号SCが高電圧レベルにある)と、第二状態(例えば、制御信号SCが低電圧レベルにある)を有する。本発明の実施例では、制御信号SCが奇数フレームFoddにある時、第一状態を維持し、且つ、偶数フレームFevenにある時、第二状態を維持する。一つのフレームは、第一画素アレイまたは第二画素アレイの全ての列の画素が全てスキャンされるのに必要な期間のことであり、例えば、約1/60または16.6ミリ秒である。
制御信号SCの第一状態に応じて、マルチプレクサ16のNMOSトランジスタはオンになり、PMOSトランジスタはオフになる。スキャンドライバ12は、連続的にスキャン信号をスキャンライン12−1〜12−Nに提供し、且つ、続いてコネクトライン12−11〜12−N1に提供し、列単位で順次に第一画素アレイの画素1−1〜1−P、…、(2N−1)−1〜(2N−1)−Pを選択する。FPD装置10は、第一方向で画像を表示する第一画素アレイを含む。制御信号SCの第二状態に応じて、マルチプレクサ16のNMOSトランジスタはオフになり、PMOSトランジスタはオンになる。スキャンドライバ12は、連続的にスキャン信号をスキャンライン12−1〜12−Nに提供し、且つ、続いてコネクトライン12−12〜12−N2に提供し、列単位で順次に第二画素アレイの画素2−1〜2−P、…、(2N)−1〜(2N)−Pを選択する。FPD装置10は、第二方向で画像を表示する第二画素アレイを含む。
本発明の制御信号は、パネルから集積回路、マイクロコントローラユニット、プログラマブルロジックデバイスを駆動し、電圧レベルは、ジェネレータなどで提供することができ、用いられるシステムに応じて異なるものを有する。また、制御信号の第一状態と第二状態のレベルは、必要なシステムに応じて決めることができ、且つ、一定時間の周期内で、制御信号は、第一状態と第二状態の間で変換する。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
本発明の実施例に基づいたFPD装置の回路概略図を表している。 本発明の実施例に基づいたFPD装置のデュアルディスプレイパネルの概略図を表している。 図1のFPD装置を駆動する方法のタイミング図を表している。
符号の説明
1−1…(2N−1)−P 画素
1−1R、1−1G、1−1B サブピクセル
10、30 FPD装置
12 スキャンドライバ
12−1…12−N スキャンライン
12−11、12−12…12−N1、12−N2 コネクトライン
14 データ駆動ドライバ
14−1…14−M データライン
16、16’マルチプレクサ
16−1 第一トランジスタ
16−2 第一トランジスタ
18 画素アレイ
32 デュアルディスプレイパネル
34、36 矢印

Claims (10)

  1. デュアルディスプレイ機能を有し、第一画素アレイと第二画素アレイによって構成される画素アレイ、前記画素アレイを順次にスキャンする少なくとも一つのスキャンドライバを備えるフラットディスプレイ装置において、
    前記スキャンドライバに電気的接続されているとともに、第一状態で第一レベルを有し、且つ、第二状態で第二レベルを有する制御信号を受け、前記制御信号の前記第一レベルに応じて前記第一画素アレイを駆動し、且つ、前記制御信号の前記第二レベルに応じて前記第二画素アレイを駆動するマルチプレクサを含むことを特徴とするフラットディスプレイ装置。
  2. 前記制御信号の前記第一レベルと前記第二レベルは、交互に変換する請求項1に記載のフラットディスプレイ装置。
  3. 前記マルチプレクサは、前記第一画素アレイの一つの画素列に電気的に接続される第一トランジスタと、前記第二画素アレイの一つの画素列に電気的に接続される第二トランジスタとを含む請求項1に記載のフラットディスプレイ装置。
  4. 前記第一トランジスタと前記第二トランジスタは、それぞれPMOSトランジスタとNMOSトランジスタである請求項3に記載のフラットディスプレイ装置。
  5. 前記第一画素アレイと前記第二画素アレイは、実質上相反する表示方向を有する請求項1に記載のフラットディスプレイ装置。
  6. デュアルディスプレイ機能を有し、第一画素アレイと第二画素アレイによって構成される画素アレイ、前記画素アレイを順次にスキャンする少なくとも一つのスキャンドライバを備えるフラットディスプレイ装置の駆動方法において、
    第一状態で第一レベルを有し、且つ、第二状態で第二レベルを有する制御信号を受けるステップ、
    前記制御信号の前記第一レベルに応じて前記第一画素アレイを駆動するステップ、および
    前記制御信号の前記第二レベルに応じて前記第二画素アレイを駆動するステップを含むことを特徴とするフラットディスプレイ装置の駆動方法。
  7. 前記制御信号の前記第一レベルに応じて前記第一画素アレイを駆動するステップは、前記制御信号の前記第一レベルに応じて第一トランジスタをオンにするステップ、および、スキャン信号を受け、前記第一画素アレイを駆動するステップを含む請求項6に記載のフラットディスプレイ装置の駆動方法。
  8. 前記制御信号の前記第二レベルに応じて前記第二画素アレイを駆動するステップは、前記制御信号の前記第二レベルに応じて第二トランジスタをオンにするステップ、および、スキャン信号を受け、前記第二画素アレイを駆動するステップを含む請求項6に記載のフラットディスプレイ装置の駆動方法。
  9. デュアルディスプレイ機能を有し、第一画素アレイと第二画素アレイによって構成される画素アレイ、前記画素アレイを順次にスキャンする少なくとも一つのスキャンドライバを備えるフラットディスプレイ装置を制御するためのマルチプレクサにおいて、
    少なくとも一つのスキャンドライバに電気的に接続され、
    前記第一画素アレイの画素列に電気的に接続された第一トランジスタ、および
    第二画素アレイの画素列に電気的に接続された第二トランジスタを含むことを特徴とするマルチプレクサ。
  10. 前記第一トランジスタと前記第二トランジスタは、それぞれPMOSトランジスタとNMOSトランジスタである請求項9に記載のマルチプレクサ。
JP2005160917A 2004-06-02 2005-06-01 フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用デマルチプレクサ Active JP4573703B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/857,860 US7400306B2 (en) 2004-06-02 2004-06-02 Driving method for dual panel display

Publications (2)

Publication Number Publication Date
JP2005346075A true JP2005346075A (ja) 2005-12-15
JP4573703B2 JP4573703B2 (ja) 2010-11-04

Family

ID=34862173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005160917A Active JP4573703B2 (ja) 2004-06-02 2005-06-01 フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用デマルチプレクサ

Country Status (4)

Country Link
US (1) US7400306B2 (ja)
JP (1) JP4573703B2 (ja)
CN (1) CN100573652C (ja)
TW (1) TWI259436B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115651A (ja) * 2012-12-10 2014-06-26 Boe Technology Group Co Ltd アレイ基板およびその駆動制御方法並びに表示装置
WO2015075844A1 (ja) * 2013-11-20 2015-05-28 パナソニック液晶ディスプレイ株式会社 表示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761761B2 (ja) * 2004-12-02 2011-08-31 東芝モバイルディスプレイ株式会社 液晶表示装置
TWI298867B (en) * 2005-01-21 2008-07-11 Chi Mei Optoelectronics Corp Liquid crystal display and driving method thereof
KR20070115371A (ko) * 2006-06-02 2007-12-06 삼성전자주식회사 표시 장치와, 이의 구동 장치 및 방법
KR101261604B1 (ko) 2006-07-06 2013-05-06 삼성디스플레이 주식회사 양면 표시 장치
CN100414368C (zh) * 2006-09-12 2008-08-27 友达光电股份有限公司 液晶显示器及驱动方法
JP5299730B2 (ja) 2006-10-13 2013-09-25 Nltテクノロジー株式会社 表示装置
KR20080037754A (ko) * 2006-10-27 2008-05-02 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
US8446355B2 (en) 2007-10-15 2013-05-21 Nlt Technologies, Ltd. Display device, terminal device, display panel, and display device driving method
JP2011166691A (ja) * 2010-02-15 2011-08-25 Toshiba Corp 電子機器
TWI407402B (zh) * 2010-09-29 2013-09-01 Au Optronics Corp 雙向傳遞移位暫存器
CN101976550B (zh) * 2010-10-13 2012-09-26 友达光电(苏州)有限公司 液晶面板及其驱动方法
CN103700354B (zh) * 2013-12-18 2017-02-08 合肥京东方光电科技有限公司 栅极驱动电路及显示装置
CN103943090A (zh) * 2014-04-15 2014-07-23 深圳市华星光电技术有限公司 栅极驱动电路及栅极驱动方法
CN103956131B (zh) * 2014-04-16 2017-03-15 京东方科技集团股份有限公司 一种像素驱动电路及驱动方法、显示面板、显示装置
CN104036747A (zh) * 2014-06-13 2014-09-10 深圳市华星光电技术有限公司 可减少驱动芯片的电子装置
KR102233626B1 (ko) 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
CN105047170B (zh) * 2015-09-09 2017-08-25 深圳市华星光电技术有限公司 驱动装置及液晶显示装置
CN109215577B (zh) * 2018-09-11 2020-06-23 重庆惠科金渝光电科技有限公司 一种驱动电路、驱动方法和显示面板
US11645989B2 (en) * 2019-04-09 2023-05-09 Chongqing Hkc Optoelectronics Technology Co., Ltd. Driving circuit, driving method and display panel
US10916172B2 (en) * 2019-07-11 2021-02-09 Tcl China Star Optoelectronics Technology Co., Ltd. Stage-number reduced gate on array circuit and display device
CN110322825A (zh) * 2019-07-11 2019-10-11 深圳市华星光电技术有限公司 一种可减少goa级数的电路及显示装置
CN111508416B (zh) * 2020-04-30 2021-09-03 武汉华星光电半导体显示技术有限公司 显示器及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043023A (ja) * 1990-04-20 1992-01-08 Toshiba Corp 液晶表示装置
JP2000231090A (ja) * 1999-02-10 2000-08-22 Nec Corp アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法
JP2003345271A (ja) * 2002-05-28 2003-12-03 Sharp Corp 両面表示装置
JP2004126257A (ja) * 2002-10-03 2004-04-22 Nec Electronics Corp 携帯型電子機器の表示装置
JP2005520193A (ja) * 2002-03-13 2005-07-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 二面表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277129B (ja) * 1993-12-24 1996-06-01 Sharp Kk
KR100307027B1 (ko) * 1999-06-17 2001-11-01 서평원 액정 표시장치 및 이것을 이용한 이동 통신 단말기의 표시장치
JP2003177684A (ja) * 2001-09-21 2003-06-27 Seiko Epson Corp 電気光学パネル、電気光学装置及び電子機器
JP4256665B2 (ja) * 2002-11-15 2009-04-22 株式会社 日立ディスプレイズ 画像表示装置
JP4145637B2 (ja) * 2002-11-25 2008-09-03 シャープ株式会社 アクティブマトリクス基板及び表示装置
KR100957574B1 (ko) * 2003-09-17 2010-05-11 삼성전자주식회사 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043023A (ja) * 1990-04-20 1992-01-08 Toshiba Corp 液晶表示装置
JP2000231090A (ja) * 1999-02-10 2000-08-22 Nec Corp アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法
JP2005520193A (ja) * 2002-03-13 2005-07-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 二面表示装置
JP2003345271A (ja) * 2002-05-28 2003-12-03 Sharp Corp 両面表示装置
JP2004126257A (ja) * 2002-10-03 2004-04-22 Nec Electronics Corp 携帯型電子機器の表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115651A (ja) * 2012-12-10 2014-06-26 Boe Technology Group Co Ltd アレイ基板およびその駆動制御方法並びに表示装置
WO2015075844A1 (ja) * 2013-11-20 2015-05-28 パナソニック液晶ディスプレイ株式会社 表示装置

Also Published As

Publication number Publication date
US20060007195A1 (en) 2006-01-12
US7400306B2 (en) 2008-07-15
CN100573652C (zh) 2009-12-23
TW200540786A (en) 2005-12-16
TWI259436B (en) 2006-08-01
CN1635567A (zh) 2005-07-06
JP4573703B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4573703B2 (ja) フラットパネルディスプレイ装置、その駆動方法およびフラットパネルディスプレイ装置制御用デマルチプレクサ
KR101761794B1 (ko) 표시 장치 및 그의 구동 방법
EP2214153B1 (en) Organic light emitting display device and method of driving the same
US20030090614A1 (en) Liquid crystal display
US20080284758A1 (en) Liquid crystal display and method of driving the same
US20130088478A1 (en) Driving device, display apparatus having the same and method of driving the display apparatus
JP2022501653A (ja) ゲート駆動回路、ゲート駆動回路を制御する方法、及びモバイル端末
JP2006267999A (ja) 駆動回路チップ及び表示装置
JP2009175468A (ja) 表示装置
JP2005502093A (ja) フラットパネルディスプレイ用の簡略化したマルチ出力デジタルアナログ変換器
EP3561801B1 (en) Display panel
KR101635670B1 (ko) 표시 장치
US20110057864A1 (en) Emission control driver and organic light emitting display using the same
EP1677276B1 (en) Organic electroluminescent display device and driving method thereof
JP2007179017A (ja) 画像表示装置、及び画像表示方法
JP2011039205A (ja) タイミングコントローラ、画像表示装置及びリセット信号出力方法
WO2019007085A1 (zh) 扫描驱动电路及驱动方法、阵列基板和显示装置
JP2015187672A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP3800863B2 (ja) 表示装置
JP2018180412A (ja) 表示装置
KR101060172B1 (ko) 반도체장치, 발광 표시장치 및 그들의 구동방법
JP2011128442A (ja) 表示パネル、表示装置および電子機器
US20060202632A1 (en) Organic electroluminescent device, driving method thereof and electronic apparatus
JP2005122183A (ja) エレクトロルミネセンス表示装置
KR20150073482A (ko) 영상 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081010

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

R150 Certificate of patent or registration of utility model

Ref document number: 4573703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250