JP2005345972A

JP2005345972A - Method for manufacturing active matrix liquid crystal display

Info

Publication number: JP2005345972A
Application number: JP2004168584A
Authority: JP
Inventors: Tetsuya Iizuka; 哲也飯塚
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2004-06-07
Filing date: 2004-06-07
Publication date: 2005-12-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a liquid crystal display for reducing the defective fraction of point defects due to formation failure of through holes, without decreasing the utilization efficiency of light due to decrease in the pixel aperture ratio. <P>SOLUTION: The active matrix liquid crystal display device includes a plurality of scanning lines; a plurality of signal lines; a plurality of auxiliary capacitor lines; liquid crystal pixels containing switching elements laid on each intersection of the plurality of scanning lines and the plurality of signal lines; a transparent organic insulating film layer, disposed to cover the scanning lines, signal lines, auxiliary capacitor lines and switching elements; pixel electrodes electrically connected to the switching elements via through holes formed in the transparent organic insulating film layer; and a columnar spacer formed on the transparent organic insulating film. The through holes formed in the transparent organic insulating layer are produced, by once forming a plurality of through holes adjacent to one another together and then segmenting into each by a through hole separator simultaneously formed with the columnar spacer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、複数の走査線と複数の信号線の各交差部に薄膜トランジスタからなるスイッチング素子を含む液晶画素を配設したアクティブマトリックス型液晶表示装置の製造方法に関する。 The present invention relates to a method of manufacturing an active matrix liquid crystal display device in which liquid crystal pixels including switching elements made of thin film transistors are arranged at intersections of a plurality of scanning lines and a plurality of signal lines.

近年、高密度かつ大容量でありながら高機能、高精細な表示を行うことができる液晶表示装置の実用化が進められている。このような液晶表示装置の中でも、隣接画素間のクロストークが小さく、高コントラストの表示が得られ、透過型表示が可能で大面積も容易などの理由により、互いに交差する複数の走査線と複数の信号線とにより区画された複数の領域に薄膜トランジスタをスイッチング素子とした画素電極をマトリックス状に配設したアレイ基板を備えるアクティブマトリックス型液晶表示装置が多く使用されている。 In recent years, liquid crystal display devices capable of performing high-functionality and high-definition display with high density and large capacity have been put into practical use. Among such liquid crystal display devices, a plurality of scanning lines intersecting each other and a plurality of scanning lines intersect with each other because the crosstalk between adjacent pixels is small, a high-contrast display is obtained, a transmissive display is possible, and a large area is easy. 2. Description of the Related Art An active matrix liquid crystal display device having an array substrate in which pixel electrodes each having a thin film transistor as a switching element are arranged in a matrix in a plurality of regions partitioned by signal lines is often used.

このようなアクティブマトリックス型液晶表示装置では、画素間の光漏れを防止するためのブラックマトリックス（ＢＭ）が設けられている。このブラックマトリックスは、一般的にカラーフィルタ用の着色層とともにアレイ基板と液晶層を介して対向して配置される対向基板側に配置されている。このため、液晶表示装置の製造では、アレイ基板と対向基板との合わせずれを考慮する必要があり、光を透過する開口部分の割合（開口率）の低下を引き起こしている。 Such an active matrix type liquid crystal display device is provided with a black matrix (BM) for preventing light leakage between pixels. This black matrix is generally disposed on the counter substrate side which is disposed to face the array substrate and the liquid crystal layer together with the color filter coloring layer. For this reason, in the manufacture of the liquid crystal display device, it is necessary to consider misalignment between the array substrate and the counter substrate, which causes a reduction in the ratio of the opening portion that transmits light (opening ratio).

このような開口率の低下を解決するために、近年においては、アレイ基板の配線上に有機絶縁膜層を設け、最上層に画素表示電極を設け、かつその端部をマトリックス状に設けられた配線に重ねることにより、当該配線をブラックマトリックスとして用いる配線ＢＭ構造が提案されている。 In order to solve such a decrease in the aperture ratio, in recent years, an organic insulating film layer is provided on the wiring of the array substrate, a pixel display electrode is provided on the uppermost layer, and an end portion thereof is provided in a matrix. A wiring BM structure using the wiring as a black matrix by overlapping the wiring has been proposed.

また、更に前記有機絶縁膜層の代わりに、従来対向基板に形成されていたカラーフィルタの着色層を用いた構造も提案されている。このような構造では、アレイ基板と対向基板との合わせずれによる開口率の低下がなく、高開口率を実現することができる。
特開２００２−１４３７３号公報 Further, a structure using a colored layer of a color filter which has been conventionally formed on a counter substrate instead of the organic insulating film layer has been proposed. In such a structure, the aperture ratio does not decrease due to misalignment between the array substrate and the counter substrate, and a high aperture ratio can be realized.
JP 2002-14373 A

上述した従来の画素構造では、有機絶縁膜層を挟んで配線電極と画素電極を重ね合わせる場合に、スイッチング素子と画素表示電極とを電気的に接続するために、有機絶縁膜層にスルーホールを形成する必要がある。しかしながら、有機絶縁膜層は、寄生容量を低減するために通常２〜３μｍ程度の厚みが必要であり、微細加工が困難であるが、近年の液晶表示装置の高精細化に伴ってスルーホールを微細化すると、スルーホールが潰れるなどし、スルーホールの微細化によるスルーホールの形成不良による点欠陥が問題となっている。 In the conventional pixel structure described above, when the wiring electrode and the pixel electrode are overlapped with the organic insulating film layer interposed therebetween, a through hole is formed in the organic insulating film layer in order to electrically connect the switching element and the pixel display electrode. Need to form. However, the organic insulating film layer usually requires a thickness of about 2 to 3 μm in order to reduce the parasitic capacitance, and it is difficult to finely process it. When miniaturized, the through hole is crushed, and a point defect due to defective formation of the through hole due to the miniaturization of the through hole becomes a problem.

また、スルーホールの形成不良を避けるために、スルーホールのサイズを大きくすると、画素開口率が低下し、光利用効率が低減するという問題がある。 Further, when the size of the through hole is increased in order to avoid the formation failure of the through hole, there is a problem that the pixel aperture ratio is lowered and the light utilization efficiency is reduced.

本発明は、上記に鑑みてなされたもので、その目的とするところは、画素開口率の低下による光利用効率の低減を伴うことなく、スルーホール形成不良による点欠陥の不良率を低減することができるアクティブマトリックス型液晶表示装置の製造方法を提供することにある。 The present invention has been made in view of the above, and an object of the present invention is to reduce the defect rate of point defects due to defective formation of through holes without reducing light utilization efficiency due to a decrease in pixel aperture ratio. It is an object of the present invention to provide a method for manufacturing an active matrix liquid crystal display device capable of achieving the above.

上記目的を達成するため、請求項１記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、主面上に互いに並列に設けられた複数の走査線と、この複数の走査線に交差するように並列に設けられた複数の信号線と、前記複数の走査線と複数の信号線との各交差部に設けられたスイッチング素子を含む液晶画素と、前記複数の走査線、複数の信号線および前記スイッチング素子を覆うように配設された絶縁層と、この絶縁層に形成されたスルーホールを介して前記スイッチング素子に電気的に接続される画素電極とを有するアクティブマトリックス型液晶表示装置の製造方法において、前記絶縁層に形成されるスルーホールは、隣接する複数のスルーホールを一体的に形成した後、スルーホールセパレータにより前記一体的に形成されたスルーホールを個々に区画することにより形成されることを要旨とする。 In order to achieve the above object, a manufacturing method of an active matrix type liquid crystal display device according to the present invention described in claim 1 crosses the plurality of scanning lines provided in parallel to each other on the main surface and the plurality of scanning lines. A plurality of signal lines provided in parallel, a liquid crystal pixel including a switching element provided at each intersection of the plurality of scanning lines and the plurality of signal lines, the plurality of scanning lines, and the plurality of signal lines And an insulating layer disposed to cover the switching element, and a pixel electrode electrically connected to the switching element through a through hole formed in the insulating layer. In the manufacturing method, the through-hole formed in the insulating layer is formed integrally with a through-hole separator after integrally forming a plurality of adjacent through-holes. And summarized in that is formed by partitioning the through-holes which are individually.

請求項２記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、前記スルーホールセパレータは、前記主面に対向して設けられる対向基板との間を離間する柱状スペーサと同時に形成されることを要旨とする。 According to a second aspect of the present invention, there is provided a method for manufacturing an active matrix liquid crystal display device, wherein the through-hole separator is formed simultaneously with a columnar spacer that is spaced from a counter substrate provided to face the main surface. Is the gist.

請求項３記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、前記絶縁層が透明有機絶縁膜層であることを要旨とする。 According to a third aspect of the present invention, there is provided an active matrix type liquid crystal display device manufacturing method in which the insulating layer is a transparent organic insulating film layer.

請求項４記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、前記絶縁層が着色層であることを要旨とする。 According to a fourth aspect of the present invention, there is provided a method for manufacturing an active matrix liquid crystal display device, wherein the insulating layer is a colored layer.

本発明によれば、絶縁層に形成されるスルーホールは、隣接する複数のスルーホールを一体的に形成した後、スルーホールセパレータにより前記一体的に形成されたスルーホールを個々に区画することにより形成されるので、個々にスルーホールを形成する場合に比較して、一体的に形成するときのスルーホールのサイズを大きくすることができ、形成不良による欠陥が発生しにくく、画素開口率の低下による光利用効率の低下を伴うことなく、スルーホール形成不良による点欠陥の不良率を低減することができる。 According to the present invention, the through holes formed in the insulating layer are formed by integrally forming a plurality of adjacent through holes and then individually dividing the integrally formed through holes by a through hole separator. As a result, the size of the through-holes can be increased when they are formed integrally, and defects due to poor formation are less likely to occur, and the pixel aperture ratio is reduced. The defect rate of point defects due to defective formation of through holes can be reduced without a decrease in light utilization efficiency due to.

以下、図面を用いて、本発明を実施するための最良の形態（以下、実施形態と称する）を説明する。 Hereinafter, the best mode for carrying out the present invention (hereinafter referred to as an embodiment) will be described with reference to the drawings.

まず、本実施形態で用いられるスルーホールとコンタクトホールについて説明する。通常、スルーホールとコンタクトホールは、その電気的な接続相手によって使い分けられているが、以下の本実施形態の説明では次のように使い分けるものとする。すなわち電気的な接続を行うものをコンタクトホールとし、電気的な接続を前提としない、つまり電気的な接続の有無を含まないものを単にスルーホールとする。 First, the through hole and contact hole used in this embodiment will be described. Normally, the through hole and the contact hole are properly used depending on their electrical connection counterparts. However, in the following description of the present embodiment, they are properly used as follows. That is, a contact hole is an electrical connection, and a contact hole that does not assume electrical connection, that is, does not include the presence or absence of electrical connection, is simply a through hole.

図１（ａ）、（ｂ）は、それぞれ本発明の一実施例に係るアクティブマトリックス型液晶表示装置に使用されている複数の画素の一部を含む表示部の平面図（図１（ａ））およびこの図１（ａ）で示す複数の画素のうちの１画素を拡大して示す平面図（図１（ｂ））である。 1A and 1B are plan views of a display unit including a part of a plurality of pixels used in an active matrix liquid crystal display device according to an embodiment of the present invention (FIG. 1A). And a plan view (FIG. 1B) showing an enlarged view of one of the plurality of pixels shown in FIG.

図１（ａ）においては、２本の走査線のみが符号１５で示されているが、実際にはこの走査線１５に並行に図示していない複数の走査線が配列されているものである。また、走査線１５には並行に補助容量線４３が配列されているが、この補助容量線４３も複数の走査線と同様に走査線に並行して複数配列されているものである。 In FIG. 1A, only two scanning lines are indicated by reference numeral 15, but actually a plurality of scanning lines (not shown) are arranged in parallel with the scanning lines 15. . Further, the auxiliary capacitance lines 43 are arranged in parallel on the scanning lines 15, but a plurality of auxiliary capacitance lines 43 are arranged in parallel with the scanning lines as well as the plurality of scanning lines.

前記走査線１５および補助容量線４３に対して直交するように交差して、複数（図１では４本）の信号線１７ａが並行に配列されている。各走査線１５と各信号線１７ａとの各交差部には、液晶画素のスイッチング素子を構成するＮチャネル型ＬＤＤ（Lightly Doped Drain）構造の薄膜トランジスタ（以下、画素ＴＦＴと称する）４５が配設されている。 A plurality (four in FIG. 1) of signal lines 17a are arranged in parallel so as to intersect with the scanning lines 15 and the auxiliary capacitance lines 43 so as to be orthogonal to each other. At each intersection of each scanning line 15 and each signal line 17a, an N-channel type LDD (Lightly Doped Drain) thin film transistor (hereinafter referred to as pixel TFT) 45 constituting a switching element of a liquid crystal pixel is disposed. ing.

図１（ｂ）に走査線１５と各信号線１７ａとの各交差部の構造を拡大して示すように、画素ＴＦＴ４５は、走査線１５に接続されたゲート電極１５ａ、このゲート電極１５ａに直交するようにＴＦＴチャネル層４０が形成され、このＴＦＴチャネル層４０の一方の端部には信号線１７ａ上にドレイン電極４２が形成され、またＴＦＴチャネル層４０の他方の端部にはソース電極４１が形成されている。また、このソース電極４１から上方に続いて画素コンタクト電極１７ｂが設けられている。 As shown in the enlarged view of the structure of each intersection between the scanning line 15 and each signal line 17a in FIG. 1B, the pixel TFT 45 includes a gate electrode 15a connected to the scanning line 15 and orthogonal to the gate electrode 15a. A TFT channel layer 40 is formed, a drain electrode 42 is formed on the signal line 17 a at one end of the TFT channel layer 40, and a source electrode 41 is formed at the other end of the TFT channel layer 40. Is formed. A pixel contact electrode 17b is provided continuously from the source electrode 41.

また、前記ドレイン電極４２より図１（ｂ）で少し上方の、信号線１７ａと補助容量線４３との交差部には後述する樹脂からなる柱状スペーサ２０ａが設けられている。この柱状スペーサ２０ａの同図で右方には、後述する透明有機絶縁膜に形成されたスルーホール１９ａおよび樹脂からなるスルーホールセパレータ２０ｂが配設されている。 In addition, a columnar spacer 20a made of resin, which will be described later, is provided at the intersection of the signal line 17a and the auxiliary capacitance line 43 slightly above the drain electrode 42 in FIG. 1B. On the right side of the columnar spacer 20a, a through hole 19a formed in a transparent organic insulating film, which will be described later, and a through hole separator 20b made of resin are disposed.

図２は、図１（ａ）、（ｂ）で線Ａ−Ｂに沿った断面を示す図である。この図２から良く分かるように、本実施形態のアクティブマトリックス型液晶表示装置１０は、アレイ基板１１０と対向基板１２０から構成されている。アレイ基板１１０は、アレイ側ガラス基板１１上（主面上）に補助容量下部電極１３が形成され、この補助容量下部電極１３上にゲート絶縁膜１４を介して補助容量上部電極１５ｂが形成され、補助容量下部電極１３と補助容量上部電極１５ｂとにより補助容量が形成されている。 FIG. 2 is a view showing a cross section taken along line AB in FIGS. 1 (a) and 1 (b). As can be clearly understood from FIG. 2, the active matrix liquid crystal display device 10 of this embodiment includes an array substrate 110 and a counter substrate 120. In the array substrate 110, an auxiliary capacitor lower electrode 13 is formed on the array side glass substrate 11 (on the main surface), and an auxiliary capacitor upper electrode 15b is formed on the auxiliary capacitor lower electrode 13 via a gate insulating film 14, A storage capacitor is formed by the storage capacitor lower electrode 13 and the storage capacitor upper electrode 15b.

また、補助容量上部電極１５ｂの上には層間絶縁膜１６が形成され、この層間絶縁膜１６上に信号線１７ａ、画素コンタクト電極１７ｂが形成されている。この信号線１７ａと画素コンタクト電極１７ｂとの間および上には保護絶縁膜１８が形成され、更に保護絶縁膜１８の上において図２で左寄りの信号線１７ａの上方には絶縁層である透明有機絶縁膜層１９が形成され、右寄りの信号線１７ａの上方には前記スルーホールセパレータ２０ｂが形成されている。この透明有機絶縁膜層１９とスルーホールセパレータ２０ｂとの間に後述するように保護絶縁膜１８に形成されたコンタクトホール１８ａと透明有機絶縁膜層１９に形成されたスルーホール１９ａが生成されている。 An interlayer insulating film 16 is formed on the storage capacitor upper electrode 15b, and a signal line 17a and a pixel contact electrode 17b are formed on the interlayer insulating film 16. A protective insulating film 18 is formed between and on the signal line 17a and the pixel contact electrode 17b. Further, on the protective insulating film 18, above the signal line 17a on the left side in FIG. An insulating film layer 19 is formed, and the through-hole separator 20b is formed above the signal line 17a on the right side. As will be described later, a contact hole 18a formed in the protective insulating film 18 and a through hole 19a formed in the transparent organic insulating film layer 19 are generated between the transparent organic insulating film layer 19 and the through-hole separator 20b. .

そして、前記透明有機絶縁膜層１９の上には前記柱状スペーサ２０ａが形成され、この柱状スペーサ２０ａによりアレイ基板１１０と対向基板１２０との間の距離が一定に保持されている。また、この柱状スペーサ２０ａを除いた透明有機絶縁膜層１９の上側の縁部には画素表示電極２１が形成されている。 The columnar spacer 20a is formed on the transparent organic insulating film layer 19, and the distance between the array substrate 110 and the counter substrate 120 is kept constant by the columnar spacer 20a. A pixel display electrode 21 is formed on the upper edge of the transparent organic insulating film layer 19 excluding the columnar spacer 20a.

この画素表示電極２１は、透明有機絶縁膜層１９の上側の縁部から続いて透明有機絶縁膜層１９の側面に沿って下方に延出し、この下方に延出した部分が前記コンタクトホール１８ａおよび前記スルーホール１９ａを形成し、このスルーホール１９ａを介して画素表示電極２１を画素コンタクト電極１７ｂに接続している。また、透明有機絶縁膜層１９の縁部の上の画素表示電極２１と柱状スペーサ２０ａとの間の透明有機絶縁膜層１９の上には配向膜３０が形成されている。 The pixel display electrode 21 continues from the upper edge of the transparent organic insulating film layer 19 and extends downward along the side surface of the transparent organic insulating film layer 19. The through hole 19a is formed, and the pixel display electrode 21 is connected to the pixel contact electrode 17b through the through hole 19a. An alignment film 30 is formed on the transparent organic insulating film layer 19 between the pixel display electrode 21 and the columnar spacer 20 a on the edge of the transparent organic insulating film layer 19.

また、スルーホールセパレータ２０ｂの上側の縁部にも画素表示電極２１が形成され、この縁部以外のスルーホールセパレータ２０ｂの上には配向膜３０が形成されている。そして、スルーホールセパレータ２０ｂの上の左側縁部に形成された画素表示電極２１は、当該左側縁部分から続いてスルーホールセパレータ２０ｂの左側面に沿って下方に延出し、この下方に延出した部分が前記コンタクトホール１８ａとスルーホール１９ａを形成し、このスルーホール１９ａを介して当該画素表示電極２１を画素コンタクト電極１７ｂに接続している。 The pixel display electrode 21 is also formed on the upper edge of the through-hole separator 20b, and the alignment film 30 is formed on the through-hole separator 20b other than this edge. Then, the pixel display electrode 21 formed on the left side edge portion on the through hole separator 20b extends downward from the left side edge portion along the left side surface of the through hole separator 20b, and extends downward. The portion forms the contact hole 18a and the through hole 19a, and the pixel display electrode 21 is connected to the pixel contact electrode 17b through the through hole 19a.

また同様に、スルーホールセパレータ２０ｂの上の右側縁部に形成された画素表示電極２１は、当該右側縁部分から続いてスルーホールセパレータ２０ｂの右側面にそって下方に延出し、この下方に延出した部分がコンタクトホール１８ａとスルーホール１９ｂを形成し、このスルーホール１９ｂを介して当該画素表示電極２１を画素コンタクト電極１７ｂに接続している。 Similarly, the pixel display electrode 21 formed on the right edge of the through-hole separator 20b extends downward along the right side of the through-hole separator 20b from the right edge and extends downward. The protruding portion forms a contact hole 18a and a through hole 19b, and the pixel display electrode 21 is connected to the pixel contact electrode 17b through the through hole 19b.

アレイ基板１１０に対向する対向基板１２０を構成する対向側ガラス基板５１の下面には、対向電極５２および配向膜５３が形成されている。このように形成された対向基板１２０と対向基板１２０との間には液晶７０が配設されている。 A counter electrode 52 and an alignment film 53 are formed on the lower surface of the counter-side glass substrate 51 constituting the counter substrate 120 facing the array substrate 110. A liquid crystal 70 is disposed between the counter substrate 120 formed as described above and the counter substrate 120.

次に、以上のように構成されるアクティブマトリックス型液晶表示装置１０の製造方法について図１、図２および図３以降に示す各製造工程の断面図を参照して説明する。 Next, a manufacturing method of the active matrix type liquid crystal display device 10 configured as described above will be described with reference to cross-sectional views of each manufacturing process shown in FIG. 1, FIG. 2, and FIG.

まず、高歪点ガラス基板や石英基板などの透光性絶縁基板からなるアレイ側ガラス基板１１の上にＣＶＤ法などによりａ−Ｓｉ膜を５０ｎｍ程度被着する。それから、４５℃で１時間炉アニールを行った後、ＸｅＣｌエキシマレーザを照射し、ａ−Ｓｉを多結晶化する。その後、多結晶Ｓｉをフォトエッチング法によりパターニングして、表示領域内画素部の画素ＴＦＴ４５のＴＦＴチャネル層４０と図示しない駆動回路領域のＴＦＴ（以下、回路ＴＦＴと称する）のＴＦＴチャネル層を形成し、画素ＴＦＴ４５から延在してソース電極４１と補助容量下部電極１３のパターンからなるポリシリコン膜を形成する。 First, an a-Si film of about 50 nm is deposited on the array side glass substrate 11 made of a translucent insulating substrate such as a high strain point glass substrate or a quartz substrate by a CVD method or the like. Then, after furnace annealing at 45 ° C. for 1 hour, XeCl excimer laser is irradiated to polycrystallize a-Si. Thereafter, polycrystalline Si is patterned by a photo-etching method to form a TFT channel layer 40 of the pixel TFT 45 in the pixel portion in the display region and a TFT channel layer of a TFT (hereinafter referred to as a circuit TFT) in the drive circuit region (not shown). A polysilicon film extending from the pixel TFT 45 and having a pattern of the source electrode 41 and the auxiliary capacitor lower electrode 13 is formed.

次に、上記のように形成された上から、ＣＶＤ法により絶縁基板であるアレイ側ガラス基板１１の全面にわたってゲート絶縁膜１４となるＳｉＯｘ膜を１００ｎｍ程度被着する。それから、ゲート絶縁膜１４を構成するＳｉＯｘ膜の上に全面的にＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜または合金膜を４００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングし、走査線１５と補助容量上部電極１５ｂを兼ねる補助容量線４３、走査線１５を延在してなる画素ＴＦＴ４５のゲート電極１５ａ、図示しない回路ＴＦＴのゲート電極と駆動回路領域内の各種配線を形成する。 Next, an SiOx film to be the gate insulating film 14 is deposited to a thickness of about 100 nm over the entire surface of the array side glass substrate 11 which is an insulating substrate by the CVD method after being formed as described above. Then, a single layer of Ta, Cr, Al, Mo, W, Cu or the like, or a laminated film or alloy film thereof is deposited on the entire surface of the SiOx film constituting the gate insulating film 14 to a thickness of about 400 nm, and predetermined by photoetching. The auxiliary capacitance line 43 serving as the scanning line 15 and the auxiliary capacitance upper electrode 15b, the gate electrode 15a of the pixel TFT 45 extending from the scanning line 15, the gate electrode of the circuit TFT (not shown) and the drive circuit region Various wirings are formed.

その後、前記ゲート電極１５ａをマスクとしてイオン注入やイオンドーピング法により不純物を注入し、画素ＴＦＴ４５のドレイン電極４２、ソース電極４１および図示しないＮチャネル型の回路ＴＦＴのソース電極とドレイン電極を形成する。不純物の注入は、例えば加速電圧８０ｋｅＶで５×１０¹⁵atoms／ｃｍ²のドーズ量でＰＨ₃／Ｈ₂によりリンを高濃度注入する。 Thereafter, impurities are implanted by ion implantation or ion doping using the gate electrode 15a as a mask to form a drain electrode 42 and a source electrode 41 of the pixel TFT 45 and a source electrode and a drain electrode of an N channel type circuit TFT (not shown). For example, the impurity is implanted at a high concentration of phosphorus with PH ₃ / H ₂ at an acceleration voltage of 80 keV and a dose of 5 × 10 ¹⁵ atoms / cm ² .

次に、画素ＴＦＴ４５および図示しない駆動回路領域のＮチャネル型の回路ＴＦＴには不純物が注入されないようにレジストで被覆し、それから図示しないＰチャネル型の回路ＴＦＴのゲート電極をそれぞれマスクとして、加速電圧８０ｋｅＶで５×１０¹⁵atoms／ｃｍ²のドーズ量でＢ₂Ｈ₆／Ｈ₂によりボロンを高濃度注入して、図示しないＰチャネル型の回路ＴＦＴのソース電極とドレイン電極を形成する。その後、更にＮ側型ＬＤＤ（Lightly Doped Drain）を形成するための不純物を注入し、基板をアニールすることにより不純物を活性化する。 Next, the pixel TFT 45 and the N-channel circuit TFT in the drive circuit region (not shown) are covered with a resist so that impurities are not injected, and then the acceleration voltage is set using the gate electrode of the P-channel circuit TFT (not shown) as a mask. Boron is implanted at a high concentration with B ₂ H ₆ / H ₂ at a dose of 5 × 10 ¹⁵ atoms / cm ² at 80 keV to form a source electrode and a drain electrode of a P-channel circuit TFT (not shown). Thereafter, impurities for forming an N-side LDD (Lightly Doped Drain) are further implanted, and the substrate is annealed to activate the impurities.

更に、上記のように形成された上から、例えばＰＥＣＶＤ法を用いて、絶縁基板であるアレイ側ガラス基板１１の全面にわたってＳｉＯ₂からなる前記層間絶縁膜１６を５００ｎｍ程度被着する。 Further, the interlayer insulating film 16 made of SiO _{2 is} deposited on the entire surface of the array side glass substrate 11 which is an insulating substrate by using, for example, PECVD method after being formed as described above.

続いて、フォトエッチング法により画素ＴＦＴ４５のドレイン電極４２とソース電極４１に至る図示しないコンタクトホールと図示しない回路ＴＦＴのソース電極およびドレイン電極に至るコンタクトホールを形成する。 Subsequently, a contact hole (not shown) reaching the drain electrode 42 and the source electrode 41 of the pixel TFT 45 and a contact hole reaching the source electrode and the drain electrode of the circuit TFT (not shown) are formed by photoetching.

次に、Ｔａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜または合金膜を５００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングし、信号線１７ａ、画素ＴＦＴ４５のドレイン電極４２と信号線１７ａの接続、および図示しない駆動回路領域内の回路ＴＦＴの各種配線等を行う。 Next, a single layer of Ta, Cr, Al, Mo, W, Cu or the like, or a laminated film or an alloy film thereof is applied to a thickness of about 500 nm, and is patterned into a predetermined shape by a photoetching method. The signal line 17a and the drain of the pixel TFT 45 The electrode 42 and the signal line 17a are connected, and various wirings of circuit TFTs in a drive circuit area (not shown) are performed.

更に、上記のように形成された上から、ＰＥＣＶＤ法により絶縁基板であるアレイ側ガラス基板１１の全面にわたってＳｉＮｘからなる保護絶縁膜１８を成膜する。ここまでの処理を行った途中の段階の断面が図３に示すものである。 Further, a protective insulating film 18 made of SiNx is formed over the entire surface of the array-side glass substrate 11 which is an insulating substrate by the PECVD method after being formed as described above. FIG. 3 shows a cross section in the middle of the processing so far.

次に、図３に示すように、アレイ側ガラス基板１１の全面にわたって形成された保護絶縁膜１８に対してフォトエッチング法を施して、図４に示すように、画素コンタクト電極１７ｂに至るスルーホール１９ａ，１９ｂ，１９ｃを保護絶縁膜１８に形成し、画素コンタクト電極１７ｂの電極面をそれぞれ露出させる。 Next, as shown in FIG. 3, the protective insulating film 18 formed over the entire surface of the array-side glass substrate 11 is subjected to a photoetching method, and as shown in FIG. 4, a through hole reaching the pixel contact electrode 17b. 19a, 19b, and 19c are formed on the protective insulating film 18, and the electrode surfaces of the pixel contact electrode 17b are exposed.

次に、上記のように形成された上から、透明有機絶縁膜層１９を図５に示すように、全面に２μｍほど塗布する。 Next, a transparent organic insulating film layer 19 is applied to the entire surface by about 2 μm from the top formed as described above, as shown in FIG.

続いて、図６に示すように、この透明有機絶縁膜層１９に対して画素コンタクト電極１７ｂに至るスルーホール１９ｄを形成する。このスルーホール１９ｄは隣接する複数個、本実施形態では隣接する３個のスルーホール１９ａ，１９ｂ，１９ｃを含む大きさのスルーホール１９ｄを一体的に形成する。 Subsequently, as shown in FIG. 6, a through hole 19 d reaching the pixel contact electrode 17 b is formed in the transparent organic insulating film layer 19. The through holes 19d are integrally formed as a through hole 19d having a size including a plurality of adjacent through holes, in this embodiment, three adjacent through holes 19a, 19b, and 19c.

次に、上記のように形成された上から、図７で点線で示すように、樹脂膜２０を全面に３μｍほど塗布し、それから同じ図７に示すように、この樹脂膜２０を選択的に除去して、透明有機絶縁膜層１９上に柱状スペーサ２０ａを形成するとともに、上述したように３個分を一体形成したスルーホール１９ｄにスルーホールセパレータ２０ｂを形成する。このスルーホールセパレータ２０ｂによりスルーホール１９ｄが区画され、３個のスルーホール１９ａ，１９ｂ，１９ｃを形成する。 Next, as shown by the dotted line in FIG. 7, the resin film 20 is applied to the entire surface by about 3 μm from the top formed as described above, and then the resin film 20 is selectively applied as shown in FIG. The columnar spacer 20a is formed on the transparent organic insulating film layer 19 by removal, and the through-hole separator 20b is formed in the through-hole 19d integrally formed with three as described above. The through hole 19d is partitioned by the through hole separator 20b, and three through holes 19a, 19b, and 19c are formed.

次に、ＩＴＯ（インジウム・すず酸化物）をスパッター法により１００ｎｍ程度成膜し、フォトエッチング法により所定の形状にパターニングして、図８に示す画素表示電極２１を形成する。これによりスルーホール１９ａ，１９ｂ，１９ｃに対応する位置にそれぞれコンタクトホール１８ａ，１８ｂ，１８ｃが形成される。 Next, ITO (indium tin oxide) is formed to a thickness of about 100 nm by a sputtering method and patterned into a predetermined shape by a photoetching method to form the pixel display electrode 21 shown in FIG. As a result, contact holes 18a, 18b, and 18c are formed at positions corresponding to the through holes 19a, 19b, and 19c, respectively.

次に図９に示すように、配向膜３０を柱状スペーサ２０ａを除く全体に塗布しアレイ基板１１０が形成される。 Next, as shown in FIG. 9, the alignment film 30 is applied to the entire surface excluding the columnar spacers 20a to form the array substrate 110.

このように形成されたアレイ基板１１０においては、透明有機絶縁膜１９を選択的に除去して形成されるスルーホール１９ｄは、隣接する複数のスルーホール１９ａ，１９ｂ，１９ｃを含む外形で一体的に形成され、その後、柱状スペーサ２０ａと同一層の樹脂からなるスルーホールセパレータ２０ｂによって区画されるため、スルーホール１９ａ，１９ｂ，１９ｃを個々に形成する場合に比較して、個々のスルーホール１９ａ，１９ｂ，１９ｃが潰れるなどの形成不良による点欠陥不良が発生しにくい。 In the array substrate 110 formed in this way, the through hole 19d formed by selectively removing the transparent organic insulating film 19 is integrally formed with an outer shape including a plurality of adjacent through holes 19a, 19b, and 19c. After being formed and then partitioned by the through-hole separator 20b made of the same layer of resin as the columnar spacer 20a, the individual through-holes 19a, 19b are compared with the case where the through-holes 19a, 19b, 19c are individually formed. , 19c are not likely to cause point defects due to formation defects such as crushing.

なお、図９は、上記のように形成されたアレイ基板１１０に対して対向基板１２０を設けて完成したアクティブマトリックス型液晶表示装置１０を図示しているものである。 FIG. 9 shows the active matrix liquid crystal display device 10 completed by providing the counter substrate 120 with respect to the array substrate 110 formed as described above.

上記実施形態では、半導体層として例えばポリシリコン層を用いてアクティブマトリックス型液晶表示装置１０を構成したものであるが、本発明はこれに限定されるものでなく、半導体層として例えばアモルファスシリコン層などの他の半導体層を用いてもよい。 In the above embodiment, the active matrix type liquid crystal display device 10 is configured by using, for example, a polysilicon layer as the semiconductor layer. However, the present invention is not limited to this, and the semiconductor layer is, for example, an amorphous silicon layer. Other semiconductor layers may be used.

また、上記実施形態では、透明有機絶縁膜層１９を用いた場合について説明したが、本発明はこれに限定されるものでなく、透明有機絶縁膜層１９の代わりに着色層を用い、これによりアレイ基板１１０側にカラーフィルタの機能を併せ持つように構成してもよい。 In the above embodiment, the case where the transparent organic insulating film layer 19 is used has been described. However, the present invention is not limited to this, and a colored layer is used instead of the transparent organic insulating film layer 19. The array substrate 110 may have a color filter function.

図３は、上述したように透明有機絶縁膜層１９の代わりに着色層２２を用いて、アレイ基板１１０にカラーフィルタの機能を併せ持たせた本発明の他の実施形態に係わるアクティブマトリックス型液晶表示装置１０の構成を示す断面図である。 FIG. 3 shows an active matrix type liquid crystal according to another embodiment of the present invention in which the coloring layer 22 is used in place of the transparent organic insulating film layer 19 as described above, and the array substrate 110 has a color filter function. 3 is a cross-sectional view showing the configuration of the display device 10. FIG.

図３に示す実施形態のアクティブマトリックス型液晶表示装置１０は、図１、図２に示した実施形態において透明有機絶縁膜層１９の代わりに着色層２２を用い、この着色層２２に対して複数のスルーホール１９ａを一体化して形成した点のみが異なるものであり、その製造工程は同じであり、同じ構成要素には同じ符号を付し、説明を省略する。 The active matrix type liquid crystal display device 10 of the embodiment shown in FIG. 3 uses a colored layer 22 instead of the transparent organic insulating film layer 19 in the embodiment shown in FIGS. The only difference is that the through-holes 19a are integrally formed, the manufacturing process is the same, the same components are denoted by the same reference numerals, and description thereof is omitted.

本発明の一実施形態に係わるアクティブマトリックス型液晶表示装置に使用されている複数の画素の一部を含む表示部の平面図および複数の画素のうちの１画素を拡大して示す平面図である。1 is a plan view of a display unit including a part of a plurality of pixels used in an active matrix liquid crystal display device according to an embodiment of the present invention, and a plan view showing an enlarged view of one of the plurality of pixels. . 図１においてＡ−Ｂ線に沿った断面図である。It is sectional drawing along the AB line in FIG. 図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうちアレイ側ガラス基板の全面にわたって保護絶縁膜を成膜した工程におけるアレイ基板の断面を示す図である。It is a figure which shows the cross section of the array substrate in the process which formed the protective insulating film over the whole surface of the array side glass substrate among the manufacturing processes of the active matrix type liquid crystal display device of embodiment shown in FIG. 図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうちコンタクトホールを保護絶縁膜に形成した工程におけるアレイ基板の断面を示す図である。It is a figure which shows the cross section of the array substrate in the process which formed the contact hole in the protective insulating film among the manufacturing processes of the active matrix type liquid crystal display device of embodiment shown in FIG. 図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち透明有機絶縁膜層を全面に塗布した工程におけるアレイ基板の断面を示す図である。It is a figure which shows the cross section of the array substrate in the process of apply | coating the transparent organic insulating film layer to the whole surface among the manufacturing processes of the active matrix type liquid crystal display device of embodiment shown in FIG. 図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち３個のスルーホールを一体的に形成した工程におけるアレイ基板の断面を示す図である。It is a figure which shows the cross section of the array substrate in the process which formed three through holes integrally among the manufacturing processes of the active-matrix liquid crystal display device of embodiment shown in FIG. 図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち透明有機絶縁膜層上に柱状スペーサを形成するとともに、３個分を一体形成したスルーホールにスルーホールセパレータを設けて、３個のスルーホールを形成した工程におけるアレイ基板の断面を示す図である。In the manufacturing process of the active matrix type liquid crystal display device of the embodiment shown in FIG. 1, columnar spacers are formed on the transparent organic insulating film layer, and through-hole separators are provided in three through-holes integrally formed. It is a figure which shows the cross section of the array board | substrate in the process in which the through hole was formed. 図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち画素表示電極を形成して完成したアレイ基板の断面を示す図である。It is a figure which shows the cross section of the array substrate completed by forming a pixel display electrode among the manufacturing processes of the active matrix type liquid crystal display device of embodiment shown in FIG. 図８のように形成されたアレイ基板に対して対向基板を設けて完成したアクティブマトリックス型液晶表示装置の断面を示す図である。It is a figure which shows the cross section of the active matrix type liquid crystal display device completed by providing a counter substrate with respect to the array substrate formed as shown in FIG. 図１、２の実施形態における透明有機絶縁膜層の代わりに着色層を用いて、アレイ基板にカラーフィルタの機能を併せ持たせた本発明の他の実施形態に係わるアクティブマトリックス型液晶表示装置の断面図である。An active matrix liquid crystal display device according to another embodiment of the present invention in which a colored layer is used instead of the transparent organic insulating film layer in the embodiment of FIGS. It is sectional drawing.

Explanation of symbols

１０アクティブマトリックス型液晶表示装置
１１アレイ側ガラス基板
１３補助容量下部電極
１４ゲート絶縁膜
１５走査線
１５ａゲート電極
１６層間絶縁膜
１７ａ信号線
１７ｂ画素コンタクト電極
１８保護絶縁膜
１８ａ、１８ｂ、１８ｃコンタクトホール
１９透明有機絶縁膜層
１９ａ、１９ｂ、１９ｃ、１９ｄスルーホール
２０ａ柱状スペーサ
２０ｂスルーホールセパレータ
２１画素表示電極
２２着色層
３０、５３配向膜
４０ＴＦＴチャネル層
４３補助容量線
４５画素ＴＦＴ
５１対向側ガラス基板
５２対向電極
７０液晶
１１０アレイ基板
１２０対向基板 DESCRIPTION OF SYMBOLS 10 Active matrix type liquid crystal display device 11 Array side glass substrate 13 Auxiliary capacity lower electrode 14 Gate insulating film 15 Scan line 15a Gate electrode 16 Interlayer insulating film 17a Signal line 17b Pixel contact electrode 18 Protective insulating film 18a, 18b, 18c Contact hole 19 Transparent organic insulating film layer 19a, 19b, 19c, 19d Through hole 20a Columnar spacer 20b Through hole separator 21 Pixel display electrode 22 Colored layer 30, 53 Alignment film 40 TFT channel layer 43 Auxiliary capacitance line 45 Pixel TFT
51 Counter glass substrate 52 Counter electrode 70 Liquid crystal 110 Array substrate 120 Counter substrate

Claims

Each of the plurality of scanning lines provided in parallel to each other on the main surface, the plurality of signal lines provided in parallel so as to cross the plurality of scanning lines, and the plurality of scanning lines and the plurality of signal lines A liquid crystal pixel including a switching element provided at an intersection, an insulating layer disposed so as to cover the plurality of scanning lines, a plurality of signal lines, and the switching element, and a through hole formed in the insulating layer In the manufacturing method of an active matrix liquid crystal display device having a pixel electrode electrically connected to the switching element via
The through holes formed in the insulating layer are formed by integrally forming a plurality of adjacent through holes and then partitioning the integrally formed through holes by a through hole separator. A method for manufacturing an active matrix liquid crystal display device.

2. The method of manufacturing an active matrix liquid crystal display device according to claim 1, wherein the through-hole separator is formed simultaneously with a columnar spacer that is separated from a counter substrate provided to face the main surface.

3. The method of manufacturing an active matrix liquid crystal display device according to claim 1, wherein the insulating layer is a transparent organic insulating film layer.

3. The method of manufacturing an active matrix liquid crystal display device according to claim 1, wherein the insulating layer is a colored layer.