JP2005327804A - Semiconductor manufacturing equipment and method of manufacturing semiconductor device - Google Patents
Semiconductor manufacturing equipment and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005327804A JP2005327804A JP2004142490A JP2004142490A JP2005327804A JP 2005327804 A JP2005327804 A JP 2005327804A JP 2004142490 A JP2004142490 A JP 2004142490A JP 2004142490 A JP2004142490 A JP 2004142490A JP 2005327804 A JP2005327804 A JP 2005327804A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- wall
- processing
- lower electrode
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明はプラズマを使用して処理を行う半導体製造装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor manufacturing apparatus and a semiconductor device manufacturing method for performing processing using plasma.
半導体デバイスの高性能化、高集積化および微細化に伴い、製造途中で半導体基板に付着するパーティクルが半導体デバイスの特性および生産歩留まりに与える影響がますます大きくなっている。さらに、半導体デバイスの生産性を向上させ効率化を進める上で、半導体製造装置の処理条件の安定性を向上させることが要求されている。 As semiconductor devices have higher performance, higher integration, and miniaturization, particles that adhere to the semiconductor substrate during the manufacturing process have an increasing influence on the characteristics and production yield of the semiconductor device. Furthermore, in order to improve the productivity of semiconductor devices and promote efficiency, it is required to improve the stability of the processing conditions of the semiconductor manufacturing apparatus.
パーティクルの発生源としては、半導体製造装置の搬送系からの発塵や、人からの発塵等のほかにプラズマを用いた処理工程における反応生成物が上げられる。パーティクルは蒸気圧が低くなった反応生成物が反応室(チャンバー)の内壁に付着し、それが剥がれることによって発生することが多く、同一反応室において処理条件が異なる処理を行う場合には、特に発生頻度が多くなる。 As a generation source of particles, in addition to dust generation from a transport system of a semiconductor manufacturing apparatus, dust generation from a person, reaction products in a processing step using plasma are raised. Particles are often generated when the reaction product with a low vapor pressure adheres to the inner wall of the reaction chamber (chamber) and peels off, especially when processing with different processing conditions is performed in the same reaction chamber. The frequency of occurrence increases.
ドライエッチングあるいはCVD(Chemical Vapor Deposition)等のプラズマ処理を行う半導体製造装置においてはこのパーティクルの発生を抑制するために、異なる処理条件ごとに反応室を専用化することが考えられる。この場合、反応室を専用化するため、半導体製造装置の台数が増加して製造コストが増大するという問題が生じる。 In a semiconductor manufacturing apparatus that performs plasma processing such as dry etching or CVD (Chemical Vapor Deposition), it may be possible to dedicate a reaction chamber for each different processing condition in order to suppress the generation of particles. In this case, since the reaction chamber is dedicated, there is a problem that the number of semiconductor manufacturing apparatuses increases and the manufacturing cost increases.
そこで、製造コストの増大を抑制するために、半導体製造装置を共用化する場合、すなわち同一反応室において処理条件が異なる処理を行う場合でもパーティクルの発生を抑制する対策が必要となる。処理条件は反応室の内壁の状態に大きく依存し、反応室の内壁の状態を制御することが処理条件の安定性を向上する上で重要となっている。 Therefore, in order to suppress an increase in manufacturing cost, it is necessary to take measures to suppress the generation of particles even when the semiconductor manufacturing apparatus is shared, that is, when processing with different processing conditions is performed in the same reaction chamber. The processing conditions largely depend on the state of the inner wall of the reaction chamber, and controlling the state of the inner wall of the reaction chamber is important for improving the stability of the processing conditions.
パーティクルの発生を抑制する対策として、従来は、
1)反応室を大気開放した後、薬品を用いたウェット洗浄を行うかまたはプラズマを用いたドライクリーニングを行うことにより、反応室の内壁に付着した反応生成物を除去する、
2)反応室の内壁を覆う着脱可能な保護膜を設け、この保護膜に付着した反応生成物をクリーニングする(例えば、特許文献1参照)、
3)反応室の内壁に交換可能なジャケットを設け、反応生成物が堆積したとき、ジャケットを交換する(例えば、特許文献2参照)
ことが知られている。
Conventionally, as a measure to suppress the generation of particles,
1) After the reaction chamber is opened to the atmosphere, wet reaction using chemicals or dry cleaning using plasma is performed to remove reaction products attached to the inner wall of the reaction chamber.
2) A removable protective film covering the inner wall of the reaction chamber is provided, and the reaction product adhering to the protective film is cleaned (for example, see Patent Document 1).
3) An exchangeable jacket is provided on the inner wall of the reaction chamber, and when the reaction product is deposited, the jacket is exchanged (for example, see Patent Document 2).
It is known.
しかし、それぞれ処理条件が異なる複数の処理を行う場合に、同一の反応室で行えば、反応室の内壁に付着する堆積物は当然、処理条件ごとに異なる。このため、処理を行うごとに処理条件そのものが変化し、処理が安定して行えず、パーティクルも増加する。パーティクルの増加を防止するために、処理条件が異なる処理を行うごとにクリーニングを行うか、上述の保護膜やジャケットを交換することが必要となる。このことは、半導体製造装置の稼働時間が低下するという問題が生じる。
本発明は、製造コストの増大および稼働時間の低下を可及的に防止し、半導体デバイスを安定した処理条件で製造することのできる半導体製造装置および半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor manufacturing apparatus and a semiconductor device manufacturing method capable of manufacturing a semiconductor device under stable processing conditions while preventing an increase in manufacturing cost and a reduction in operating time as much as possible. To do.
本発明の第1の態様による半導体製造装置は、プラズマ処理を行う反応室と、前記反応室に処理用ガスを導入する導入管と、前記反応室の上方に設けられた上部電極と、前記上部電極に対向するように前記反応室内に設けられ被処理基板が載置される下部電極と、前記上部電極および下部電極の少なくとも一方と電気的に接続され前記上部電極と前記下部電極との間に高周波電力を印加して前記処理用ガスのプラズマを発生させる高周波電源と、前記反応室内が所定の圧力となるように排気する真空ポンプと、前記反応室内の側部に設けられ少なくとも一つが上下に移動可能な少なくとも2種類の内壁と、を備えていることを特徴とする。 A semiconductor manufacturing apparatus according to a first aspect of the present invention includes a reaction chamber for performing plasma processing, an introduction pipe for introducing a processing gas into the reaction chamber, an upper electrode provided above the reaction chamber, and the upper portion A lower electrode provided in the reaction chamber so as to face the electrode and on which a substrate to be processed is placed; and at least one of the upper electrode and the lower electrode and electrically connected between the upper electrode and the lower electrode A high-frequency power source that applies high-frequency power to generate plasma of the processing gas, a vacuum pump that exhausts the reaction chamber to a predetermined pressure, and at least one of the top and bottom provided on the side of the reaction chamber And at least two types of movable inner walls.
また、本発明の第2の態様による半導体装置の製造方法は、反応室内に処理用ガスを導入し、前記反応室内に設けられた上部電極と下部電極間に高周波電力を印加し前記処理用ガスをプラズマ化して、前記下部電極上に載置された被処理基板にプラズマ処理を行う半導体装置の製造方法であって、前記反応室の側部が少なくとも一つは上下動可能な複数の内壁を有してなり、前記被処理基板に対し互いに処理条件の異なる2種類以上の処理を前記反応室内を大気開放することなく行うとともに、前記2種類以上の処理の間に上下動可能な内壁を移動させて前記上部電極と下部電極間における前記反応室の側部の内壁を変更することを特徴とする。 Further, in the method for manufacturing a semiconductor device according to the second aspect of the present invention, a processing gas is introduced into a reaction chamber, and high-frequency power is applied between an upper electrode and a lower electrode provided in the reaction chamber, and the processing gas is supplied. In which a plasma processing is performed on a substrate to be processed placed on the lower electrode, wherein at least one side portion of the reaction chamber has a plurality of inner walls that can move up and down. And performing two or more types of processing with different processing conditions on the substrate to be processed without opening the reaction chamber to the atmosphere, and moving an inner wall that can be moved up and down between the two or more types of processing. Thus, the inner wall of the side portion of the reaction chamber between the upper electrode and the lower electrode is changed.
本発明によれば、製造コストの増大および稼働時間の低下を可及的に防止することができるとともに、半導体デバイスを安定した処理条件で製造することができる。 According to the present invention, an increase in manufacturing cost and a reduction in operating time can be prevented as much as possible, and a semiconductor device can be manufactured under stable processing conditions.
(第1実施形態)
本発明の第1実施形態による半導体製造装置を、図1および図2を参照して説明する。本実施形態による半導体製造装置1は、プラズマ処理装置であって、被処理基板100上に形成されたSiO2膜を、このSiO2膜上に形成されたレジストからなるマスクを用いてエッチングする処理と、上記レジストからなるマスクをアッシングする処理を行うものである。図1は、本実施形態による半導体製造装置1がSiO2膜をレジストからなるマスクを用いてエッチング処理する場合の断面図であり、図2は、本実施形態による半導体製造装置1がレジストからなるマスクをアッシング処理する場合の断面図である。
(First embodiment)
A semiconductor manufacturing apparatus according to a first embodiment of the present invention will be described with reference to FIGS. The
本実施形態の半導体製造装置1は反応室2を備えており、この反応室2の側面には、SiO2膜をエッチング処理する場合の内壁4と、レジストからなるマスクをアッシング処理する場合の内壁6が設けられている。内壁6は図示しない駆動機構によって上下に移動可能であり、SiO2膜をエッチング処理する場合には図1に示すように、下方に移動して反応室2の下方に設けられた収納部8内に収納され、レジストからなるマスクをアッシング処理する場合は図2に示すように、上方に移動して反応室2の内壁となる。なお、内壁6が収納部8内に収納されているときは、内壁4が反応室2の内壁となる。
The
また、反応室2には上壁を兼ねた上部電極10と、被処理基板100を固定する静電チャックを有する下部電極12とが設けられている。下部電極12はコンデンサ14を介して高周波電源16に接続されている。また、上記静電チャックは被処理基板100を−30℃〜120℃の範囲の任意の温度に保持することのできる機能を備えている。
The
また、反応室2にはSiO2膜をエッチングする際に用いられるエッチングガスやレジストからなるマスクをアッシングする際に用いられるアッシングガスが導入される導入管18と、上記エッチングガスおよびアッシングガスを排出するための排出管20が接続されている。なお、上記エッチングガスおよびアッシングガスは排出管20を介して真空ポンプ22によって強制的に排出される。
In addition, the
次に、本実施形態による半導体製造装置1のSiO2膜をエッチング処理する場合の動作を説明する。
Next, the operation when the SiO 2 film of the
まず、SiO2膜上にレジストからなるマスクが形成された被処理基板100を用意し、静電チャックによって下部電極12上に固定する。このとき、反応室2の側部の内壁は、内壁6が収納部8に収納されて内壁4が露出した状態となっている。
First, a substrate to be processed 100 having a resist mask formed on a SiO 2 film is prepared and fixed on the
SiO2エッチングガスとしてC4F8/CO/Ar混合ガスをそれぞれ、16/300/380sccmの流量で導入管18を介して反応室2に導入し、被処理基板100を静電チャックによって60℃に、真空ポンプ22によって反応室2内の圧力を40mTorrに制御した後、高周波電源16によって上下電極10、12間に高周波電力を1700W印加して、上下電極10、12間にプラズマを発生させ、SiO2エッチング処理を行う。このとき、反応室2の側部の内壁は、内壁6が収納部8に収納されて内壁4が露出した状態となっているので、SiO2エッチング処理によって生成される反応生成物(フロロカーボン)は反応室2の内壁4に堆積し、内壁6には堆積しない。
A C 4 F 8 / CO / Ar mixed gas as a SiO 2 etching gas is introduced into the
次に、SiO2加工マスクとして使用したレジストの剥離(アッシング/除去)処理を行うが、従来の半導体製造装置を用いて連続処理する場合には、内壁にSiO2加工時の反応生成物が堆積したままで、剥離処理することとなる。このため、レジスト剥離処理時に、SiO2がエッチングされる、内壁の生成物が剥がれることでパーティクル(ダスト)の発生につながるなどの弊害があった。 Next, the resist used as the SiO 2 processing mask is stripped (ashing / removal). When continuous processing is performed using a conventional semiconductor manufacturing apparatus, reaction products during the SiO 2 processing are deposited on the inner wall. As it is, peeling treatment is performed. For this reason, at the time of resist stripping treatment, there are problems such as etching of SiO 2 and peeling of products on the inner wall leading to generation of particles (dust).
これに対して本実施形態においては、SiO2のエッチング処理に続いて、レジスト剥離を行う場合には、図2に示すように、反応室2の内壁6を上方向に移動させ、SiO2処理用内壁4をプラズマから隔離した状態で、レジスト剥離処理を行う。レジストアッシングガスとしてO2/Ar混合ガスをそれぞれ、300/100sccmの流量で反応室2に導入し、静電チャックによって被処理基板100を60℃に、真空ポンプ22によって圧力を40mTorrに制御した後、上下電極10、12間に高周波電力を800W印加してプラズマを発生し、レジストアッシング処理を行った。このとき、SiO2が付着した内壁4がプラズマに晒されることがないため、内壁4の付着物が剥がれることによるパーティクル(ダスト)の発生を防止することが可能となり、安定した処理条件で半導体デバイスを製造することができる。
In contrast, in this embodiment, following the etching of SiO 2, when the resist stripping, as shown in FIG. 2, the
このように、本実施形態によれば、SiO2エッチング処理条件とレジストアッシング処理条件の反応室の内壁を処理条件に応じて変更することにより、内壁の状態を安定化することが可能となり、安定した処理条件で半導体デバイスを製造することができる。これにより半導体デバイスの製造歩留まりが低下するのを防止することが可能となり、半導体デバイスの製造コストが増大するのを防止することができる。また、処理条件毎に反応室の内壁をクリーニングする必要がない。このため、処理条件毎に反応室の内壁をクリーニングする場合に比べて半導体製造装置を停止させる時間が短く、装置を効率的に稼働することが可能である。また、一台の半導体製造装置で複数の処理が可能となり、製造コストが増大するのを防止することができる。 As described above, according to the present embodiment, it is possible to stabilize the state of the inner wall by changing the inner wall of the reaction chamber according to the SiO 2 etching processing condition and the resist ashing processing condition according to the processing condition. A semiconductor device can be manufactured under the processing conditions. As a result, it is possible to prevent a decrease in the manufacturing yield of the semiconductor device, and an increase in the manufacturing cost of the semiconductor device can be prevented. Further, it is not necessary to clean the inner wall of the reaction chamber for each processing condition. For this reason, compared with the case where the inner wall of the reaction chamber is cleaned for each processing condition, the time for stopping the semiconductor manufacturing apparatus is short, and the apparatus can be operated efficiently. In addition, a plurality of processes can be performed with one semiconductor manufacturing apparatus, and an increase in manufacturing cost can be prevented.
なお、本実施形態においては、ウェハー1枚ごとに処理条件を切り替えたが、1ロット(例えば、ウェハー24枚)単位で、処理を切り替えても、同様の結果が得られた。 In this embodiment, the processing conditions are switched for each wafer. However, the same result is obtained even when the processing is switched in units of one lot (for example, 24 wafers).
また、本実施形態においては、アッシング処理用の内壁6は、収納部8内に収納されていたが、図3に示すように、収納部8を反応室2と一体化してもよい。この場合、アッシング処理を行わない場合は、アッシング処理用の内壁6はSiO2エッチングガスのプラズマに晒されるのを防止するため下部電極12よりも下方となるように移動しておくことが好ましい。
Further, in the present embodiment, the
(第2実施形態)
次に、本発明の第2実施形態による半導体製造装置について説明する。本実施形態の半導体製造装置は多品種少量生産に用いられるものである。
(Second Embodiment)
Next, a semiconductor manufacturing apparatus according to a second embodiment of the present invention will be described. The semiconductor manufacturing apparatus according to the present embodiment is used for high-mix low-volume production.
半導体プロセスには多種多様なプロセスが存在し、従来では、そのプロセスごとに専用化された装置により処理が行われていた。しかし、多品種少量生産の場合のように、半導体製造装置の専用化を行えば、半導体製造装置のコスト、半導体デバイスの製造コストが必要以上にかかり、効率が悪化するため、1台の装置で、複数の処理を行う必要がある。例えば、エッチング装置1台で、複数の処理(SiO2エッチング→レジストアッシング)を行うには、反応室内のクリーニング(多くは、O2によるフロロカーボン膜の除去)を行い、実際に処理を行う条件にて(多くはCF系ガスによる状態制御)シーズニングを行うことが必要となり、プロセスの混用が検討されている。しかし、この場合、ダストの制御、部品(例えば、内壁)の劣化の問題を回避することが困難である。また、SiO2加工→アッシング→Al加工→アッシングというプロセスを同一の反応室を用いて行うプロセスの混用は、反応室内の部品が異なることから、不可能であった。これは、SiO2加工を行う場合には、Alを主成分とする部品が使われ、アッシング処理を行う場合は、SiO2を主成分とする部品が使われ、Al加工を行うにはSiO2を主成分とする部品が使われているために、それぞれに適した部品を選択することができない。 There are a wide variety of semiconductor processes, and conventionally, processing is performed by a dedicated device for each process. However, as in the case of high-mix low-volume production, if a semiconductor manufacturing device is dedicated, the cost of the semiconductor manufacturing device and the manufacturing cost of the semiconductor device are more than necessary, and the efficiency deteriorates. Need to perform multiple processes. For example, in order to perform a plurality of processes (SiO 2 etching → resist ashing) with one etching apparatus, cleaning of the reaction chamber (mostly removal of the fluorocarbon film with O 2 ) is performed under the conditions for actually performing the process. (Many of them are state control by CF-based gas) seasoning is required, and mixed use of processes is being studied. However, in this case, it is difficult to avoid the problems of dust control and deterioration of parts (for example, inner walls). In addition, it is impossible to mix the processes of SiO 2 processing → ashing → Al processing → ashing using the same reaction chamber because the components in the reaction chamber are different. This is because when SiO 2 processing is performed, a component mainly composed of Al is used. When ashing is performed, a component mainly composed of SiO 2 is used, and when performing Al processing, SiO 2 is performed. Therefore, it is impossible to select a suitable part for each.
本実施形態の半導体製造装置は、図1に示す半導体製造装置において、3種類の内壁、例えばSiO2加工用のAlからなる第1内壁、アッシング用のSiO2からなる第2内壁、およびAl加工用のSiO2からなる第3内壁が設けられ、これら3種類の内壁の少なくとも2つの内壁が上下に移動可能となるように構成されている。そして、SiO2加工に対しては上記Alからなる第1内壁を、アッシング処理にはSiO2からなる第2内壁を、Al加工にはSiO2からなる第3内壁を用いる。 The semiconductor manufacturing apparatus of the present embodiment is the same as the semiconductor manufacturing apparatus shown in FIG. 1 in three types of inner walls, for example, a first inner wall made of Al for SiO 2 processing, a second inner wall made of SiO 2 for ashing, and Al processing. A third inner wall made of SiO 2 is provided, and at least two of the three types of inner walls can be moved up and down. Then, a first internal wall made of the Al for SiO 2 processing, ashing processing the second internal wall made of SiO 2, using a third inner wall of SiO 2 to Al machining.
このように、それぞれの処理条件に合わせた内壁を上下動させることによって、反応室の内壁状態を分離することができ、内壁の状態を安定化することができる。したがって、処理条件を安定化することが可能となるとともに処理条件毎に反応室の内壁をクリーニングする必要がない。このため、処理条件毎に反応室の内壁をクリーニングする場合に比べて半導体製造装置を停止させる時間を短くすることが可能となり、半導体製造装置を効率的に稼働することができる。また、処理条件を安定化することが可能となるため、半導体デバイスの製造歩留まりを高くすることができ、製造コストを低下することができる。 Thus, by moving the inner wall up and down according to each processing condition, the inner wall state of the reaction chamber can be separated, and the inner wall state can be stabilized. Therefore, it is possible to stabilize the processing conditions and it is not necessary to clean the inner wall of the reaction chamber for each processing condition. For this reason, compared with the case where the inner wall of the reaction chamber is cleaned for each processing condition, the time for stopping the semiconductor manufacturing apparatus can be shortened, and the semiconductor manufacturing apparatus can be operated efficiently. In addition, since the processing conditions can be stabilized, the manufacturing yield of semiconductor devices can be increased and the manufacturing cost can be reduced.
なお、内壁を除く各プロセスに必要な部品(例えば、下部電極に載置された被処理基板を取り囲むように設けられるリング)は、各処理毎に取り替える必要がある。しかし、これらの部品の取り替えに要する時間は、反応室内をクリーニングする時間にくらべて、はるかに短いため、上記部品を取り替えても半導体製造装置を効率的に稼働させることができる。 In addition, it is necessary to replace parts required for each process except the inner wall (for example, a ring provided so as to surround the substrate to be processed placed on the lower electrode) for each process. However, the time required to replace these parts is much shorter than the time required to clean the reaction chamber, so that the semiconductor manufacturing apparatus can be operated efficiently even if the above parts are replaced.
なお、ウェハー1枚ごとに処理条件を切り替えてもよいし、1ロット(24枚)単位で処理を切り替えてもよい。 Note that the processing conditions may be switched for each wafer, or the processing may be switched in units of one lot (24 sheets).
また、上記実施形態においては、エッチング処理に用いるプラズマ処理装置について説明したが、プラズマを用いるCVD(Chemical Vapor Deposition)装置であってもよい。 In the above embodiment, the plasma processing apparatus used for the etching process has been described. However, a CVD (Chemical Vapor Deposition) apparatus using plasma may be used.
1 半導体製造装置
2 反応室
4 SiO2エッチング処理用内壁
6 アッシング処理用内壁
10 上部電極(上壁)
12 下部電極
16 高周波電源
18 導入管
22 真空ポンプ
1
12
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004142490A JP2005327804A (en) | 2004-05-12 | 2004-05-12 | Semiconductor manufacturing equipment and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004142490A JP2005327804A (en) | 2004-05-12 | 2004-05-12 | Semiconductor manufacturing equipment and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005327804A true JP2005327804A (en) | 2005-11-24 |
Family
ID=35473924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004142490A Pending JP2005327804A (en) | 2004-05-12 | 2004-05-12 | Semiconductor manufacturing equipment and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005327804A (en) |
-
2004
- 2004-05-12 JP JP2004142490A patent/JP2005327804A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10043684B1 (en) | Self-limiting atomic thermal etching systems and methods | |
KR101226297B1 (en) | Low-pressure removal of photoresist and etch residue | |
US7402523B2 (en) | Etching method | |
CN104882360B (en) | Cleaning method of plasma processing apparatus | |
US8912633B2 (en) | In-situ photoresist strip during plasma etching of active hard mask | |
CN101421829A (en) | Comprise advanced low-k materials is carried out the plasma dielectric etch processes that the ex situ backside polymer is removed | |
KR20060049704A (en) | Bare aluminum baffles for resist stripping chambers | |
KR20130121829A (en) | Method and apparatus for reducing particle defects in plasma etch chambers | |
KR102114922B1 (en) | Plasma processing method | |
WO2006057236A1 (en) | Substrate processing method and method for manufacturing semiconductor device | |
US9177781B2 (en) | Plasma processing method and manufacturing method of semiconductor device | |
US20050269294A1 (en) | Etching method | |
JP2017022343A (en) | Method of manufacturing semiconductor device, semiconductor manufacturing device, and wafer lift pin hole cleaning jig | |
US20050161435A1 (en) | Method of plasma etching | |
JP4755963B2 (en) | Manufacturing method of semiconductor device | |
JP2010003807A (en) | Method of manufacturing semiconductor apparatus | |
JPH0778802A (en) | Dry cleaning method | |
JP2006319041A (en) | Plasma cleaning method and method for forming film | |
KR100867174B1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium | |
KR100464579B1 (en) | Method of making semiconductor device | |
US6545245B2 (en) | Method for dry cleaning metal etching chamber | |
KR20050004995A (en) | Apparatus for processing a substrate using a plasma | |
JP2006319042A (en) | Plasma cleaning method and method for forming film | |
US20180330930A1 (en) | Method of cleaning plasma processing apparatus | |
JP4749683B2 (en) | Etching method |