JP2005323140A - Frequency converter, its method and pseudo low pitch sound reproducing device - Google Patents
Frequency converter, its method and pseudo low pitch sound reproducing device Download PDFInfo
- Publication number
- JP2005323140A JP2005323140A JP2004139452A JP2004139452A JP2005323140A JP 2005323140 A JP2005323140 A JP 2005323140A JP 2004139452 A JP2004139452 A JP 2004139452A JP 2004139452 A JP2004139452 A JP 2004139452A JP 2005323140 A JP2005323140 A JP 2005323140A
- Authority
- JP
- Japan
- Prior art keywords
- partial waveform
- frequency conversion
- input signal
- buffer memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
Description
本発明は、原音の周波数を周波数変換率にしたがって変換する周波数変換装置およびその方法に関するものである。 The present invention relates to a frequency conversion apparatus and method for converting the frequency of an original sound according to a frequency conversion rate.
従来より、様々な目的で、原音の周波数を変換する周波数変換装置(例えば、原音の倍音を生成する倍音生成装置)が用いられている。この周波数変換装置は、音響分野において、エフェクタ装置や、低音域の成分の倍音を生成しバーチャルピッチ効果を利用して低音感向上を図る音響信号処理装置等に、装備されている。倍音は、原音の周波数を整数倍に変換した音である。 Conventionally, for various purposes, a frequency conversion device that converts the frequency of the original sound (for example, a harmonic generation device that generates harmonics of the original sound) has been used. In the acoustic field, this frequency conversion device is equipped in an effector device, an acoustic signal processing device that generates harmonics of a low-frequency component and uses the virtual pitch effect to improve the bass sound. The overtone is a sound obtained by converting the frequency of the original sound into an integral multiple.
一般の周波数変換では、入力信号の特性は任意である。しかしながら、本明細書では、入力信号を「短時間では周期性を有すると見なせる入力信号」に限定する。この条件が満たされるとき、ゼロクロス法と呼ばれる従来の周波数変換法が使用できる。 In general frequency conversion, the characteristics of the input signal are arbitrary. However, in this specification, the input signal is limited to “an input signal that can be regarded as having periodicity in a short time”. When this condition is met, a conventional frequency conversion method called the zero cross method can be used.
ゼロクロス法とは、図20(a)に示すような、1周期分の入力信号Xが与えられたとき、この入力信号Xを時間軸上において1/N倍圧縮した圧縮信号X’を求め、求めた圧縮信号X’をN回繰返し再生する方法である。ここで、Nは周波数変換率であり、1より大なる定数(図3ではN=3、即ち3倍の周波数変換)である。 In the zero cross method, when an input signal X for one cycle as shown in FIG. 20A is given, a compressed signal X ′ obtained by compressing the input signal X on the time axis by 1 / N times is obtained. In this method, the obtained compressed signal X ′ is repeatedly reproduced N times. Here, N is a frequency conversion rate and is a constant larger than 1 (N = 3 in FIG. 3, that is, frequency conversion of 3 times).
図21は、ゼロクロス法を用いた従来の周波数変換装置を示す。図21に示すように、この周波数変換装置は、入力端子211と、入力端子211から入力される入力信号を格納するバッファメモリ212と、バッファメモリ212の読み出しアドレスを発生する読み出しアドレス発生手段214と、読み出しアドレス発生手段214が発生したアドレスの入力信号を出力する出力端子215とを備える。
FIG. 21 shows a conventional frequency converter using the zero cross method. As shown in FIG. 21, the frequency converter includes an
これにより、繰返し再生の対象となる区間のデータ(1周期分の入力信号X)をバッファメモリ212に蓄え、読み出しアドレス発生手段214が、時間軸上の圧縮と繰返し再生を行えるように、読み出しアドレスを発生させる。
As a result, the data of the section to be repeatedly reproduced (input signal X for one cycle) is stored in the
ここで、繰返し再生を行うには、繰返し再生の対象となる区間のデータ、すなわち1周期分の入力信号Xをバッファメモリ212に格納してから、出力端子215から圧縮信号X’を出力すればよい。
Here, in order to perform repetitive reproduction, the data of the section to be repetitive reproduction, that is, the input signal X for one cycle is stored in the
ところが、このようにすると、図22に示すように、出力端子215からの出力信号は、入力端子211への入力信号よりも、少なくとも信号Xの周期Tだけ遅れることになる。本明細書において、入力信号の入力開始時から出力信号の出力開始時までの時間を、処理遅延時間という。
However, in this case, as shown in FIG. 22, the output signal from the
処理遅延時間が大きい場合、様々な問題が生じる恐れがある。例えば、ある装置において、映像と音声を同時に再生する場合、再生映像と再生音声の同期ずれ、いわゆるリップシンクが発生し、再生品質が劣化することが考えられる。また、従来技術では、バッファメモリ212が1周期分の信号Xの全部を格納する必要があるため、処理遅延時間が長いとバッファメモリ212の容量を大きくせざるを得ず、回路規模が拡大しコスト増が避けられない。
そこで本発明は、処理遅延時間を短縮できる周波数変換装置及びその方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a frequency conversion apparatus and method that can reduce the processing delay time.
請求項1記載の周波数変換装置では、短時間では周期性を有すると見なせる入力信号を周波数変換率にしたがって変換する装置であって、入力信号から、周期性を利用した部分波形の信号を取り出すための情報を検出する検出手段と、入力信号を少なくとも部分波形分格納できるバッファメモリと、検出手段が検出する情報に基づいて、バッファメモリからの読み出し速度とバッファメモリへの書き込み速度を制御し、部分波形を時間軸上で周波数変換率倍に圧縮した圧縮部分波形を生成し、圧縮部分波形を利用して出力信号を生成する制御手段とを備える。
The frequency conversion device according to
この構成により、圧縮部分波形を利用しているため、処理遅延時間を従来技術よりも短くすることができ、再生品質の劣化を抑制できる。また、バッファメモリは、入力信号の1周期分よりも少ない容量を格納できれば足りるため、回路規模を削減してコストダウンに資することができる。さらに、圧縮部分波形を利用しながら、所期の周波数変換率による周波数変換を実施できる。 With this configuration, since the compressed partial waveform is used, the processing delay time can be made shorter than that of the prior art, and degradation of reproduction quality can be suppressed. Further, the buffer memory only needs to store a capacity smaller than one cycle of the input signal, so that the circuit scale can be reduced and the cost can be reduced. Furthermore, it is possible to carry out frequency conversion at an intended frequency conversion rate while using a compressed partial waveform.
請求項2記載の周波数変換装置では、請求項1記載の構成に加え、出力信号の振幅極性を正相または逆相に切り替える振幅極性切り替え手段を備え、検出手段は、入力信号の対称点を検出する対称点検出手段を含み、部分波形は、検出手段により検出された対称点で区切られ、制御手段は、対称点検出手段が検出する対称点に基づいてバッファメモリからの読み出しアドレスを生成するとともに、出力信号が連続信号となるように振幅極性切り替え手段への制御情報を生成するアドレス・振幅制御手段を含み、アドレス・振幅制御手段は、バッファメモリからの読み出しアドレスの移動速度が、バッファメモリへの書き込みアドレスの移動速度の周波数変換率倍になるようにして圧縮部分波形を生成し、バッファメモリの読み出しアドレスの移動方向を制御し、圧縮部分波形を検出手段により検出された対称点で区切られた区間内において、所定の繰り返し回数繰返し利用して出力信号を生成する。 According to a second aspect of the present invention, in addition to the configuration of the first aspect, the frequency conversion device further includes amplitude polarity switching means for switching the amplitude polarity of the output signal to a normal phase or a reverse phase, and the detection means detects a symmetric point of the input signal. The partial waveform is delimited by the symmetry points detected by the detection means, and the control means generates a read address from the buffer memory based on the symmetry points detected by the symmetry point detection means. , Including address / amplitude control means for generating control information to the amplitude / polarity switching means so that the output signal becomes a continuous signal, and the address / amplitude control means has a moving speed of the read address from the buffer memory to the buffer memory. Generate a compressed partial waveform so that the frequency conversion rate times the moving speed of the write address of Controlling the dynamic direction, in separated in a section in a symmetrical point detected by the detecting means compressed partial waveform, it generates an output signal by using a predetermined number of repetitions repeated.
この構成により、圧縮部分波形を利用しながら、出力信号の連続性を担保できる。 With this configuration, the continuity of the output signal can be ensured while using the compressed partial waveform.
請求項3記載の周波数変換装置では、請求項2記載の構成に加え、所定の繰り返し回数は、周波数変換率と等しい。
In the frequency converter according to
この構成により、圧縮部分波形の再生繰り返しを、入力信号の部分波形毎に実施でき、処理をシンプルにすることができる。 With this configuration, it is possible to repeat the reproduction of the compressed partial waveform for each partial waveform of the input signal, and to simplify the processing.
請求項6記載の周波数変換装置では、請求項2記載の構成に加え、部分波形の時間軸上の幅は、入力信号の周期の1/2である。
In the frequency converter according to
この構成により、周波数変換率をNとするとき、処理遅延時間を従来技術の[(N−1)/N]/2倍に短縮できる。 With this configuration, when the frequency conversion rate is N, the processing delay time can be reduced to [(N-1) / N] / 2 times that of the prior art.
請求項7記載の周波数変換装置では、請求項2記載の構成に加え、部分波形の時間軸上の幅は、入力信号の周期の1/4である。
In the frequency converter according to
この構成により、周波数変換率をNとするとき、Nが奇数なら処理遅延時間を従来技術の[(N−1)/N]/4倍に短縮でき、Nが偶数なら処理遅延時間を従来技術の1/2倍に短縮できる。 With this configuration, when the frequency conversion rate is N, if N is an odd number, the processing delay time can be reduced to [(N-1) / N] / 4 times that of the prior art, and if N is an even number, the processing delay time is reduced to the prior art. Can be shortened to ½ times.
請求項8記載の周波数変換装置では、請求項6記載の構成に加え、制御情報は、現在の部分波形が利用されている間、出力信号の振幅極性を正相と逆相とにおいて交互に切り替えるように指示する情報であり、次の部分波形の利用へ移行する際、移行直前の振幅極性を引き継ぐように指示する情報である。
In the frequency converter according to
請求項9記載の周波数変換装置では、請求項7記載の構成に加え、制御情報は、出力信号の1/2周期単位で切り替えられ、周波数変換率の整数倍回目の切り替わり時には、切り替わり直前の振幅極性を引き継ぐように指示する情報であり、制御情報は、切り替わり時以外には出力信号の振幅極性を正相と逆相とにおいて交互に切り替えるように指示する情報である。
In the frequency conversion device according to
これらの構成により、圧縮部分波形を利用しながら、出力信号の連続性を担保できる。 With these configurations, the continuity of the output signal can be ensured while using the compressed partial waveform.
本発明によれば、処理遅延時間を短縮でき、バッファメモリの必要な容量を削減して、回路規模を小さくできコストを削減できる。 According to the present invention, the processing delay time can be shortened, the required capacity of the buffer memory can be reduced, the circuit scale can be reduced, and the cost can be reduced.
以下図面を参照しながら、本発明の実施の形態を説明する。まず具体的構成の説明に先立ち、図2〜図3を用いて、本発明における第1の周波数変換法の原理を説明する。第1の周波数変換法における部分波形は、入力信号の1/2周期分の波形である。 Embodiments of the present invention will be described below with reference to the drawings. Prior to the description of the specific configuration, the principle of the first frequency conversion method in the present invention will be described with reference to FIGS. The partial waveform in the first frequency conversion method is a waveform corresponding to ½ period of the input signal.
(周波数変換率:N=2、6、10、・・・の場合)
今、入力信号の1周期の波形が、ゼロクロス点に基づいて、例えば、図2(a)に示すように、第1の部分波形X1と第2の部分波形X2とに分解できるものとする。
(Frequency conversion ratio: N = 2, 6, 10,...)
Now, it is assumed that the waveform of one cycle of the input signal can be decomposed into a first partial waveform X1 and a second partial waveform X2 as shown in FIG. 2A, for example, based on the zero cross point.
また、周波数変換率をNとすると、図2(b)に示すように、第1の部分波形X1と第2の部分波形X2を、それぞれ時間軸上でN倍に圧縮して圧縮部分波形を生成するとともに、この圧縮部分波形をN回繰返し再生すれば、求める再生を実現できる。 When the frequency conversion rate is N, as shown in FIG. 2B, the first partial waveform X1 and the second partial waveform X2 are compressed N times on the time axis, respectively, and compressed partial waveforms are obtained. When it is generated and this compressed partial waveform is repeatedly reproduced N times, the desired reproduction can be realized.
また、図2(b)に示すように、出力信号の振幅極性の制御を行って、出力信号を連続的にする必要がある。即ち、図2(b)において、正相と記載した区間において振幅極性を正相とし、逆相と記載した区間において振幅極性を逆相とする。 Further, as shown in FIG. 2B, it is necessary to control the amplitude polarity of the output signal to make the output signal continuous. That is, in FIG. 2B, the amplitude polarity is set to the positive phase in the section described as the normal phase, and the amplitude polarity is set to the reverse phase in the section described as the reverse phase.
N=2ならば、入力信号の1/4周期内において、第1の部分波形X1を時間軸上で1/2に圧縮した部分波形の信号を正相で1回再生する。また、入力信号の次の1/4周期内において、第1の部分波形X1を時間軸上で1/2に圧縮した部分波形の信号を逆相で1回再生する。 If N = 2, the partial waveform signal obtained by compressing the first partial waveform X1 by 1/2 on the time axis is reproduced once in the positive phase within a quarter cycle of the input signal. Further, in the next quarter cycle of the input signal, a partial waveform signal obtained by compressing the first partial waveform X1 by 1/2 on the time axis is reproduced once in reverse phase.
また、入力信号の次の1/4周期内において、第2の部分波形X2を時間軸上で1/2に圧縮した部分波形の信号を逆相で1回再生する。また、入力信号の次の1/4周期内において、第2の部分波形X2を時間軸上で1/2に圧縮した部分波形の信号を正相で1回再生する。 Further, in the next quarter cycle of the input signal, the partial waveform signal obtained by compressing the second partial waveform X2 by 1/2 on the time axis is reproduced once in reverse phase. Further, within the next 1/4 cycle of the input signal, a partial waveform signal obtained by compressing the second partial waveform X2 by 1/2 on the time axis is reproduced once in the positive phase.
以上の処理を、入力信号の各周期毎に実行すれば、図2(b)の結果(出力信号)は、図2(a)に示される入力信号の周波数を2倍に変換したものとなる。 If the above processing is executed for each cycle of the input signal, the result (output signal) of FIG. 2B is obtained by converting the frequency of the input signal shown in FIG. .
以上の説明は、N=2の場合に関する。しかしながら、上述した処理は、周波数変換率N=6、10、14、18、・・・の場合(すなわちN=2+4*i、iは0以上の整数)についても、同様に拡張できる。 The above description relates to the case of N = 2. However, the above-described processing can be similarly extended for frequency conversion ratios N = 6, 10, 14, 18,... (That is, N = 2 + 4 * i, i is an integer of 0 or more).
(周波数変換率N=3、7、11、15、19、・・・の場合)
上述と同様に、入力信号は図2(a)のように示されるものとする。
(In the case of frequency conversion rate N = 3, 7, 11, 15, 19,...)
As described above, the input signal is assumed to be as shown in FIG.
図3(a)に示すように、N=3ならば、入力信号の1/6周期内において、第1の部分波形X1を時間軸上で1/3に圧縮した部分波形の信号を正相で1回再生する。また、入力信号の次の1/6周期内において、第1の部分波形X1を時間軸上で1/3に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/6周期内において、第1の部分波形X1を1/3に圧縮した部分波形の信号を正相で1回再生する。 As shown in FIG. 3A, if N = 3, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/3 on the time axis within the 1/6 period of the input signal is in positive phase. Play once. Further, within the next 1/6 cycle of the input signal, a partial waveform signal obtained by compressing the first partial waveform X1 to 1/3 on the time axis is reproduced once in reverse phase. Further, within the next 1/6 cycle, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/3 is reproduced once in the normal phase.
また、入力信号の次の1/6周期内において、第2の部分波形X2を時間軸上で1/3に圧縮した部分波形の信号を正相で1回再生する。また、入力信号の次の1/6周期内において、第2の部分波形X2を時間軸上で1/3に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/6周期内において、第2の部分波形X2を1/3に圧縮した部分波形の信号を正相で1回再生する。 Further, within the next 1/6 cycle of the input signal, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/3 on the time axis is reproduced once in the normal phase. Further, within the next 1/6 cycle of the input signal, a partial waveform signal obtained by compressing the second partial waveform X2 to 1/3 on the time axis is reproduced once in reverse phase. Further, within the next 1/6 cycle, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/3 is reproduced once in the positive phase.
以上の処理を、入力信号の各周期毎に実行すれば、図3(b)の結果(出力信号)は、図2(a)に示される入力信号の周波数を3倍に変換したものとなる。 If the above processing is executed for each period of the input signal, the result (output signal) in FIG. 3B is obtained by converting the frequency of the input signal shown in FIG. .
以上の説明は、N=3の場合に関する。しかしながら、上述した処理は、周波数変換率N=7、11、15、19、・・・の場合(すなわちN=3+4*i、iは0以上の整数)についても、同様に拡張できる。 The above description relates to the case of N = 3. However, the above-described processing can be similarly extended for frequency conversion ratios N = 7, 11, 15, 19,... (That is, N = 3 + 4 * i, i is an integer of 0 or more).
(周波数変換率N=4、8、12、16、20、・・・の場合)
上述と同様に、入力信号は図2(a)のように示されるものとする。
(In the case of frequency conversion rate N = 4, 8, 12, 16, 20,...)
As described above, the input signal is assumed to be as shown in FIG.
図3(b)に示すように、N=4ならば、入力信号の1/8周期内において、第1の部分波形X1を時間軸上で1/4に圧縮した部分波形の信号を正相で1回再生する。また、入力信号の次の1/8周期内において、第1の部分波形X1を時間軸上で1/4に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/8周期内において、第1の部分波形X1を1/4に圧縮した部分波形の信号を正相で1回再生する。さらに、次の1/8周期内において、第1の部分波形X1を1/4に圧縮した部分波形の信号を逆相で1回再生する。 As shown in FIG. 3B, if N = 4, the partial waveform signal obtained by compressing the first partial waveform X1 to ¼ on the time axis within the 1/8 period of the input signal is in a positive phase. Play once. Further, in the next 1/8 cycle of the input signal, a partial waveform signal obtained by compressing the first partial waveform X1 to 1/4 on the time axis is reproduced once in reverse phase. Further, within the next 1/8 cycle, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/4 is reproduced once in the normal phase. Further, within the next 1/8 cycle, a partial waveform signal obtained by compressing the first partial waveform X1 to 1/4 is reproduced once in reverse phase.
また、入力信号の次の1/8周期内において、第2の部分波形X2を時間軸上で1/4に圧縮した部分波形の信号を逆相で1回再生する。また、入力信号の次の1/8周期内において、第2の部分波形X2を時間軸上で1/4に圧縮した部分波形の信号を正相で1回再生する。さらに、次の1/8周期内において、第2の部分波形X2を1/4に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/8周期内において、第2の部分波形X2を1/4に圧縮した部分波形の信号を正相で1回再生する。 Further, in the next 1/8 cycle of the input signal, a partial waveform signal obtained by compressing the second partial waveform X2 to 1/4 on the time axis is reproduced once in reverse phase. Further, within the next 1/8 cycle of the input signal, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/4 on the time axis is reproduced once in the normal phase. Further, in the next 1/8 cycle, a partial waveform signal obtained by compressing the second partial waveform X2 to 1/4 is reproduced once in reverse phase. Further, within the next 1/8 cycle, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/4 is reproduced once in the positive phase.
以上の処理を、入力信号の各周期毎に実行すれば、図3(b)の結果(出力信号)は、図2(a)に示される入力信号の周波数を4倍に変換したものとなる。 If the above processing is executed for each cycle of the input signal, the result (output signal) in FIG. 3B is obtained by converting the frequency of the input signal shown in FIG. .
以上の説明は、N=4の場合に関する。しかしながら、上述した処理は、周波数変換率N=8、12、16、20、・・・の場合(すなわちN=4+4*i、iは0以上の整数)についても、同様に拡張できる。 The above description relates to the case of N = 4. However, the above-described processing can be similarly extended for frequency conversion ratios N = 8, 12, 16, 20,... (That is, N = 4 + 4 * i, i is an integer of 0 or more).
(周波数変換率N=5、9、13、17、21、・・・の場合)
上述と同様に、入力信号は図2(a)のように示されるものとする。
(In the case of frequency conversion rate N = 5, 9, 13, 17, 21,...)
As described above, the input signal is assumed to be as shown in FIG.
図3(c)に示すように、N=5ならば、入力信号の1/10周期内において、第1の部分波形X1を時間軸上で1/5に圧縮した部分波形の信号を正相で1回再生する。また、入力信号の次の1/10周期内において、第1の部分波形X1を時間軸上で1/5に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/10周期内において、第1の部分波形X1を1/5に圧縮した部分波形の信号を正相で1回再生する。さらに、次の1/10周期内において、第1の部分波形X1を1/5に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/10周期内において、第1の部分波形X1を1/5に圧縮した部分波形の信号を正相で1回再生する。 As shown in FIG. 3C, if N = 5, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/5 on the time axis within the 1/10 period of the input signal is in positive phase. Play once. Further, within the next 1/10 period of the input signal, a partial waveform signal obtained by compressing the first partial waveform X1 to 1/5 on the time axis is reproduced once in reverse phase. Further, within the next 1/10 period, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/5 is reproduced once in the normal phase. Further, within the next 1/10 period, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/5 is reproduced once in reverse phase. Further, within the next 1/10 period, the partial waveform signal obtained by compressing the first partial waveform X1 to 1/5 is reproduced once in the normal phase.
また、入力信号の次の1/10周期内において、第2の部分波形X2を時間軸上で1/5に圧縮した部分波形の信号を正相で1回再生する。また、入力信号の次の1/10周期内において、第2の部分波形X2を時間軸上で1/5に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/10周期内において、第2の部分波形X2を1/5に圧縮した部分波形の信号を正相で1回再生する。さらに、次の1/10周期内において、第2の部分波形X2を1/5に圧縮した部分波形の信号を逆相で1回再生する。さらに、次の1/10周期内において、第2の部分波形X2を1/5に圧縮した部分波形の信号を正相で1回再生する。 Further, within the next 1/10 period of the input signal, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/5 on the time axis is reproduced once in the normal phase. Further, within the next 1/10 period of the input signal, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/5 on the time axis is reproduced once in reverse phase. Further, within the next 1/10 period, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/5 is reproduced once in the normal phase. Further, within the next 1/10 period, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/5 is reproduced once in reverse phase. Further, within the next 1/10 period, the partial waveform signal obtained by compressing the second partial waveform X2 to 1/5 is reproduced once in the normal phase.
以上の処理を、入力信号の各周期毎に実行すれば、図3(c)の結果(出力信号)は、図2(a)に示される入力信号の周波数を5倍に変換したものとなる。 If the above processing is executed for each period of the input signal, the result (output signal) in FIG. 3C is obtained by converting the frequency of the input signal shown in FIG. .
以上の説明は、N=5の場合に関する。しかしながら、上述した処理は、周波数変換率N=9、13、17、21、・・・の場合(すなわちN=5+4*i、iは0以上の整数)についても、同様に拡張できる。 The above description relates to the case of N = 5. However, the above-described processing can be similarly extended for frequency conversion ratios N = 9, 13, 17, 21,... (That is, N = 5 + 4 * i, i is an integer of 0 or more).
以上の説明により、本発明における第1の周波数変換法は、周波数変換率Nが2以上の任意の整数である場合に適用できることが理解されよう。 From the above description, it will be understood that the first frequency conversion method in the present invention can be applied when the frequency conversion rate N is an arbitrary integer of 2 or more.
第1の周波数変換法によると、振幅制御について、周波数変換率Nによらず、次のような第1の規則が当てはまる。 According to the first frequency conversion method, the following first rule applies to amplitude control regardless of the frequency conversion rate N.
第1の部分波形X1(現在の部分波形)は、1回目に正相で再生され、その後、正相/逆相交互に切り替えて再生される。第2の部分波形X2(次の部分波形)は、第1の部分波形X1の最後の振幅制御を引き継ぎ、最後の振幅制御と同じ振幅制御(正相であれば正相、逆相であれば逆相)で再生され、その後、第2の部分波形X2は、正相/逆相交互に再生される。 The first partial waveform X1 (current partial waveform) is played back in the positive phase for the first time, and then played back while switching between the positive phase and the reverse phase. The second partial waveform X2 (next partial waveform) takes over the last amplitude control of the first partial waveform X1 and is the same amplitude control as the last amplitude control (if positive phase, positive phase, if negative phase) The second partial waveform X2 is reproduced alternately in the normal phase / reverse phase.
本発明の実施の形態1、2における周波数変換装置は、第1の周波数変換法及びその規則を利用した周波数変換を行う。以下、実施の形態1、2について具体的な構成を説明し、実施の形態1、2によると、従来技術よりも、処理遅延時間を短縮できることを示す。
The frequency conversion apparatus according to
以上の第1の周波数変換法をふまえ、以下、具体的構成を説明する。 Based on the above first frequency conversion method, a specific configuration will be described below.
(実施の形態1)
図1(a)は、本発明の実施の形態1における周波数変換装置のブロック図である。図1(a)に示しているように、本形態の周波数変換装置は、次の要素を備える。
(Embodiment 1)
FIG. 1A is a block diagram of a frequency conversion device according to
入力端子11は、入力信号を入力する。バッファメモリ12は、入力端子11から入力された入力信号を格納する。
The
1/2周期点検出手段13は、入力信号の時間軸上における開始点と、この開始点から入力信号が時間軸上において1/2周期進んだ1/2周期点(入力信号の対称点)を検出する。本形態では、1/2周期点検出手段13は、入力信号の3つのゼロクロス点((入力信号の符号が正から負に切り替える点、あるいは、入力信号の符号が負から正に切り替える点の両方)を検出し、1/2周期点を検出する。1/2周期点検出手段13がこれら3つのゼロクロス点を検出することにより、入力信号の1周期の波形は、時間軸上において前半の1/2周期に位置する第1の部分波形X1と、これに続く後半の1/2周期に位置する第2の部分波形X2とに分解される(図2(a)参照)。
The 1/2 period
振幅極性切り替え手段15は、アドレス・振幅制御手段24の制御に従い、バッファメモリ12から出力信号に「+1」(正相)又は「−1」(逆相)を乗算し、この出力信号の振幅極性を切り替える。
The amplitude
出力端子16は、振幅極性切り替え手段15からの出力信号を外部へ出力する。
The
アドレス・振幅制御手段14は、バッファメモリ12に対する読み出しアドレスを発生すると共に、振幅極性切り替え手段15の振幅極性の切り替えを制御する。アドレス・振幅制御手段14は、上記第1の規則に基づいて振幅極性切り替え手段15を制御する。
The address / amplitude control means 14 generates a read address for the
なお、1/2周期点検出手段13は、図1(a)に示すように、入力端子11に接続しても良いし、図1(b)に示すように、バッファメモリ12に接続したり、図1(c)に示すように、バッファメモリ12と振幅極性切り替え手段15との中間に接続しても良い。
The half cycle point detection means 13 may be connected to the
以下、図面を参照しながら、本発明の実施の形態1における周波数変換装置の動作を説明する。入力端子11より入力される入力信号は、バッファメモリ12に書き込まれる。またそれと共に、1/2周期点検出手段13は、入力信号のゼロクロス点を検出する。
Hereinafter, the operation of the frequency conversion apparatus according to the first embodiment of the present invention will be described with reference to the drawings. An input signal input from the
1/2周期点検出手段13により検出されたゼロクロス点の情報は、アドレス・振幅制御手段14に送られる。アドレス・振幅制御手段14は、バッファメモリ12に対する読み出しアドレスを発生する。その読み出しアドレスは、検出されたゼロクロス点の各区間をN倍の速度で順方向にN回繰返しながら移動する。これにより、圧縮部分波形が生成される。なお、読み出しアドレスの更新動作については、後により詳しく述べる。
Information on the zero-cross point detected by the half-
また、アドレス・振幅制御手段14は、読出アドレスの更新動作中、読み出しアドレスが各1/2周期点に到達した際には、振幅極性切り替え手段15における振幅極性の切り替えを適時行う。その切り替えは、上記第1の規則に従う。 The address / amplitude control means 14 switches the amplitude polarity in the amplitude polarity switching means 15 in a timely manner when the read address reaches each half cycle point during the read address update operation. The switching follows the first rule.
アドレス・振幅制御手段14が発生した読み出しアドレスは、バッファメモリ12に送られる。そしてバッファメモリ12から対応するサンプル(読み出しアドレスにより指定された入力信号のデータ)が読み出され、振幅極性切り替え手段15による振幅極性(正相/逆相)の制御下で、外部端子16から外部へ出力信号が出力される。
The read address generated by the address / amplitude control means 14 is sent to the
次に、図4、図5を参照しながら、バッファメモリ12に対する書き込み/読み出し動作、及びそのときの入力信号と出力信号の関係を、具対例を用いて説明する。
Next, with reference to FIGS. 4 and 5, the write / read operation with respect to the
図4、図5は、周波数変換率:N=2の場合の動作を、時系列(点A→点B→点C→点D→点E)にしたがって示している。なお、ここでは、信号のゼロクロス点が、時刻t=0、10、20において検出されるものとする。以下順に、各時刻の両アドレスの動作を述べる。 4 and 5 show the operation when the frequency conversion rate is N = 2 in accordance with the time series (point A → point B → point C → point D → point E). Here, it is assumed that the zero-cross points of the signal are detected at times t = 0, 10, and 20. In the following, the operation of both addresses at each time will be described.
点A(時刻t=0〜4):図4(a)に示すように、書き込みアドレスは「0」より「1」ずつ増加し、時刻t=0〜4のサンプル値がバッファメモリ12に順次書きこまれる。このとき読み出しアドレスは動作しない。
Point A (time t = 0 to 4): As shown in FIG. 4A, the write address is incremented by “1” from “0”, and the sample values at time t = 0 to 4 are sequentially stored in the
点B(時刻t=5〜9):図4(b)に示すように、書き込みアドレスは引き続き「1」ずつ増加し、時刻t=5〜9のサンプル値がバッファメモリ12に順次書きこまれる。読み出しアドレスは時刻t=5で動作を開始する(つまり、書き込みアドレスに遅れて動作を開始する)。そして、読み出しアドレスは「0」から「2」ずつ増加し、その結果、バッファメモリ12に書きこまれた時刻t=0、2、4、6、8(計5個)のサンプル値が読み出される。読み出された信号は書き込みと同じサンプリング周期で出力される。なお、読み出しアドレスの増し分が、書き込みアドレスの増し分の2倍になっているのは、出力信号が、入力信号を時間軸上で2倍圧縮したものにするためである。
Point B (time t = 5 to 9): As shown in FIG. 4B, the write address continues to increase by “1”, and the sample values at time t = 5 to 9 are sequentially written to the
ここで、読み出しアドレスが書き込みアドレスを追い越さない(もし追い越すと無効なデータが出力されることになる)ようにするには、書き込みアドレスより5単位時間以上遅れて読み出しアドレスを動作させる必要がある。これに伴い出力信号も入力信号よりその時間分遅れることになり、これが実施の形態1における処理遅延時間となる。 Here, in order to prevent the read address from overtaking the write address (if invalid, invalid data is output), it is necessary to operate the read address with a delay of 5 unit time or more from the write address. Along with this, the output signal is also delayed by that time from the input signal, and this becomes the processing delay time in the first embodiment.
点C(時刻t=10〜14):図4(c)に示すように、書き込みアドレスは引き続き「1」ずつ増加し、時刻t=10〜14のサンプル値がバッファメモリ12に順次書きこまれる。ゼロクロス点(番地10)に到達した読み出しアドレスは、一つ前のゼロクロス点(番地0)に再設定される。そして、読み出しアドレスは再び「2」ずつ増加し、バッファメモリ12に書きこまれた時刻t=0、2、4、6、8(計5個)のサンプル値が読み出される。読み出された信号は、振幅極性切り替え手段15により逆相で、書き込みと同じサンプリング周期で出力される。
Point C (time t = 10 to 14): As shown in FIG. 4C, the write address continues to increase by “1”, and the sample values at time t = 10 to 14 are sequentially written to the
点D(時刻t=15〜19):図5(a)に示すように、書き込みアドレスは引き続き「1」ずつ増加し、時刻t=15〜19のサンプル値がバッファメモリ12に順次書きこまれる。読み出しアドレスは、引き続き「2」ずつ増加し、バッファメモリ12に書きこまれた時刻t=10、12、14、16、18(計5個)のサンプル値が読み出され、書き込みと同じサンプリング周期で出力される。読み出された信号は書き込みと同じサンプリング周期で出力される。
Point D (time t = 15 to 19): As shown in FIG. 5A, the write address continues to increase by “1”, and the sample values at time t = 15 to 19 are sequentially written to the
点E(時刻t=20〜24):図5(b)に示すように、書き込みアドレスは引き続き「1」ずつ増加し、時刻t=10〜14のサンプル値がバッファメモリ12に順次書きこまれる。ゼロクロス点(番地20)に到達した読み出しアドレスは、一つ前のゼロクロス点(番地10)に再設定される。そして、読み出しアドレスは再び「2」ずつ増加し、バッファメモリ12に書きこまれた時刻t=10、12、14、16、18(計5個)のサンプル値が読み出される。読み出された信号は、振幅極性切り替え手段15により振幅極性が逆相に制御され、書き込みと同じサンプリング周期で出力される。
Point E (time t = 20 to 24): As shown in FIG. 5B, the write address continues to increase by “1”, and the sample values at time t = 10 to 14 are sequentially written to the
以上、周波数変換率:N=2の場合を説明した。さらに、周波数変換率Nが2でない場合も同様に、読み出しアドレスは、書き込みアドレスのN倍の速度で移動する。その際、読み出しアドレスがゼロクロス点に到達した際には、読み出しアドレスは一つ前のゼロクロス点に再設定される。この再設定動作は各区間につきN−1回行われる。 The case where the frequency conversion rate is N = 2 has been described above. Further, when the frequency conversion rate N is not 2, similarly, the read address moves at a speed N times the write address. At this time, when the read address reaches the zero cross point, the read address is reset to the previous zero cross point. This resetting operation is performed N-1 times for each section.
また必要な処理遅延時間は、両アドレスの再接近時(読み出しアドレスが各ゼロクロス点に、第1回目に到達する時)における移動量の関係(図6)より求められ、次のように計算される。
[(N−1)/N]T/2 ・・・(1)
ここで、Nは周波数変換率、Tは入力信号の周期である。従来の技術(処理遅延時間:T)と比べ、[(N−1)/N]/2の処理遅延時間で済む。なお、N=2なら[(N−1)/N]/2=1/4である。
The required processing delay time is obtained from the relationship of the amount of movement (FIG. 6) when both addresses reapproach (when the read address reaches each zero cross point for the first time), and is calculated as follows. The
[(N-1) / N] T / 2 (1)
Here, N is the frequency conversion rate, and T is the period of the input signal. Compared with the conventional technique (processing delay time: T), a processing delay time of [(N-1) / N] / 2 is sufficient. If N = 2, [(N-1) / N] / 2 = 1/4.
以上述べたように、この周波数変換装置は、波形の対称性を利用し、1/2周期を処理単位として周波数変換を行うため、より少ない処理遅延時間で処理が可能となる。また、これに伴い、必要なバッファメモリの容量が従来技術よりも少なくなる。 As described above, since this frequency conversion device uses the symmetry of the waveform and performs frequency conversion in units of 1/2 cycle, processing can be performed with a smaller processing delay time. As a result, the required capacity of the buffer memory becomes smaller than that of the prior art.
また、上記説明では、各波形の繰返し回数を周波数変換率に等しくしたが、図7に示すように、第1の部分波形X1の繰り返し回数と、第2の部分波形X2の繰返し回数とを、異ならしめることもできる。 In the above description, the number of repetitions of each waveform is equal to the frequency conversion rate. However, as shown in FIG. 7, the number of repetitions of the first partial waveform X1 and the number of repetitions of the second partial waveform X2 are You can also make them different.
さらに、以上の説明では、説明の便宜上、入力信号を定常的な正弦波と仮定した。しかしながら、振幅、周期が大局的に変動するような概正弦波や、その他、対称性を有する周期信号についても、本発明は同様に適用できる。 Furthermore, in the above description, the input signal is assumed to be a stationary sine wave for convenience of description. However, the present invention can be similarly applied to an approximate sine wave whose amplitude and period vary globally, and other periodic signals having symmetry.
(実施の形態2)
以下、図面を参照しながら、本発明の実施の形態2を説明する。実施の形態2の構成は、実施の形態1(図1(a)〜図1(c))と同様である。
(Embodiment 2)
The second embodiment of the present invention will be described below with reference to the drawings. The configuration of the second embodiment is the same as that of the first embodiment (FIGS. 1A to 1C).
実施の形態1では、アドレス・振幅制御手段14は、バッファメモリ12のアドレスの移動方向を順方向(アドレスが大きくなる方向)のみで制御したが、実施の形態2では、アドレス・振幅制御手段14は、バッファメモリ12のアドレスの移動方向を順方向と逆方向(アドレスが小さくなる方向)の両方を使用して制御する。
In the first embodiment, the address / amplitude control means 14 controls the moving direction of the address of the
なお以下、アドレス・振幅制御手段14がバッファメモリ12のアドレスを移動し、バッファメモリ12から移動したアドレスのサンプル値を振幅極性切り替え手段15へ出力することを再生といい、バッファメモリ12のアドレスの移動方向を再生方向という。
Hereinafter, the address / amplitude control means 14 moving the address of the
次に、図8及び図9を用いて、逆方向への再生も用いた場合の整数倍周波数変換(周波数変換率:N=2〜5の場合)の原理を説明する。 Next, the principle of integer multiple frequency conversion (frequency conversion rate: N = 2 to 5) when reproduction in the reverse direction is also used will be described with reference to FIGS.
実施の形態1と同様に、入力信号の1周期の波形が、例えば、図8(a)に示すように、第1の部分波形X1と第2の部分波形X2とに分解できるものとする。 As in the first embodiment, it is assumed that the waveform of one cycle of the input signal can be decomposed into a first partial waveform X1 and a second partial waveform X2 as shown in FIG. 8A, for example.
図8(b)及び図9(a)〜図9(c)において、「順」と記載された区間では、アドレスの移動方向が順方向であることを示し、「逆」と記載された区間では、アドレスの移動方向が逆方向であることを示す。 8B and 9A to 9C, the section described as “forward” indicates that the address moving direction is the forward direction, and the section described as “reverse”. Shows that the moving direction of the address is the reverse direction.
図8(b)等に示すように、第1の部分波形X1、第2の部分波形X2のいずれについても、その繰り返し再生中において、アドレスの移動方向が順方向と逆方向とにおいて交互に切り替えられる。 As shown in FIG. 8B and the like, both the first partial waveform X1 and the second partial waveform X2 are alternately switched between the forward direction and the reverse direction during the repeated reproduction. It is done.
従って、周波数変換率がNであるとき、アドレス・振幅制御手段14は、バッファメモリ12の読み出しアドレスを書き込みアドレスのN倍の速度で移動させる。その結果、第1の部分波形X1または第2の部分波形X2のいずれかを、時間軸上でN倍圧縮した圧縮部分波形の信号が振幅極性切り替え手段15へ出力される。
Accordingly, when the frequency conversion rate is N, the address / amplitude control means 14 moves the read address of the
また、アドレス・振幅制御手段14は、入力信号の前半の1/2周期の間において、バッファメモリ12の読み出しアドレスを、順方向から逆方向、あるいは、逆方向から順方向へ、折り返しながら、第1の部分波形X1を時間軸上でN倍圧縮した圧縮部分波形の信号を、合計N回繰り返し再生する。
Further, the address / amplitude control means 14 folds the read address of the
さらに、アドレス・振幅制御手段14は、入力信号の後半の1/2周期の間において、バッファメモリ12の読み出しアドレスを、順方向から逆方向、あるいは、逆方向から順方向へ、折り返しながら、第2の部分波形X2を時間軸上でN倍圧縮した圧縮部分波形の信号を、合計N回繰り返し再生する。
Further, the address / amplitude control means 14 folds the read address of the
図8(b)は、N=2の場合を示し、同様に、図9(a)はN=3の場合、図9(b)はN=4の場合、図9(c)はN=5の場合を、それぞれ示す。なお、Nが6以上の場合についても、同様に本発明を適用できることは、容易に理解されよう。
FIG. 8B shows the case of N = 2. Similarly, FIG. 9A shows the case of N = 3, FIG. 9B shows the case of N = 4, and FIG.
なお、上記制御法では、第2の部分波形X2を最初に再生するときの、アドレスの移動方向を順方向に定めているが、実際には、第2の部分波形X2を最初に再生するときの、アドレスの移動方向を逆方向とすることもできる。しかしながら、順方向から開始する方が望ましい。この方が、処理遅延時間がより少なくなるからである。 In the above control method, the moving direction of the address when the second partial waveform X2 is first reproduced is set to the forward direction. However, actually, when the second partial waveform X2 is reproduced first. The address moving direction can also be reversed. However, it is preferable to start from the forward direction. This is because the processing delay time becomes smaller.
この他、例えば図10(周波数変換率:N=3の場合)に示す変則的な制御法も考えられる。このように、再生方向は、実施の形態1の方向を基本として、種々変更できるが、いずれも本発明の範囲に含まれる。 In addition, for example, an irregular control method shown in FIG. 10 (frequency conversion rate: N = 3) is also conceivable. As described above, the reproduction direction can be variously changed based on the direction of the first embodiment, and both are included in the scope of the present invention.
また、このような両方向のアドレスの移動方向制御と振幅制御を組み合わせると、1/2周期点検出手段13は、入力信号の極大点及び/又は極小点を対称点とする。即ち、1/2周期点検出手段13は、入力信号の極大点及び/又は極小点に基づいて入力信号の部分波形を取り出す。より具体的には、1/2周期点検出手段13は、入力信号の振幅が増加から減少へ転ずる瞬間を極大点とし、入力信号の振幅が減少から増加へ転ずる瞬間を極小点とすればよい。
In addition, when the moving direction control of the address in both directions and the amplitude control are combined, the half-period
例えば、入力信号の波形が、図11(a)に示すような余弦波状のものであるとき、1/2周期点検出手段13は、極大点と極小点とに基づいて、入力信号から第1の部分波形X1と、第2の部分波形X2とを取り出すことができる。 For example, when the waveform of the input signal is a cosine wave as shown in FIG. 11A, the half-cycle point detection means 13 determines the first from the input signal based on the maximum point and the minimum point. The partial waveform X1 and the second partial waveform X2 can be extracted.
そして、N=2の場合、アドレス・振幅制御手段14は、出力端子16から図11(b)に示す出力信号を出力させることができる。同様に、N=3の場合図12b(a)、N=4の場合図12(b)、N=5の場合図12(c)にそれぞれ示すように、アドレス・振幅制御手段14は、出力端子16から出力信号を出力させることができる。 When N = 2, the address / amplitude control means 14 can output the output signal shown in FIG. Similarly, as shown in FIG. 12b (a) when N = 3, FIG. 12 (b) when N = 4, and FIG. 12 (c) when N = 5, the address / amplitude control means 14 An output signal can be output from the terminal 16.
ここで、上述と同様に、Nが6以上の場合についても、本発明を適用できることは、容易に理解されよう。 Here, as described above, it will be easily understood that the present invention can be applied to a case where N is 6 or more.
実施の形態2においても、実施の形態1と同様に、より少ない処理遅延時間で処理が可能となり、必要なバッファメモリの容量を、従来技術よりも削減できる。 In the second embodiment, similarly to the first embodiment, the processing can be performed with a smaller processing delay time, and the necessary buffer memory capacity can be reduced as compared with the conventional technique.
また、実施の形態1と同様に、1/2周期点の検出場所を、図1(b)、図1(c)に示すように、バッファメモリ12や、バッファメモリ12の出力信号とすることも可能である。
Similarly to the first embodiment, the detection location of the half cycle point is set to the
また、実施の形態1と同様に、必ずしも第1の部分波形X1、第2の部分波形X2の繰返し回数を同一にする必要はない。 Further, similarly to the first embodiment, the number of repetitions of the first partial waveform X1 and the second partial waveform X2 is not necessarily the same.
さらに、振幅、周期が大局的に変動するような概正相弦波や、その他、対称性を有する周期信号についても同様に適用することが可能であるという点も、実施の形態1と同様である。 Further, it is also possible to apply in the same manner to an approximately positive phase chord wave whose amplitude and period fluctuate globally and other periodic signals having symmetry. is there.
(実施の形態3)
まず具体的構成の説明に先立ち、図14〜図15を用いて、本発明における第2の周波数変換法の原理を説明する。第2の周波数変換法における部分波形は、入力信号の1/4周期分の波形である。1/4周期を時間軸圧縮操作と繰返し再生操作の処理単位とするタイプである。第2の周波数変換法では、振幅制御に加え、実施の形態2で述べたアドレスの移動方向の制御も行う。これらの両制御により出力信号を連続的にする。
(Embodiment 3)
Prior to description of the specific configuration, the principle of the second frequency conversion method in the present invention will be described with reference to FIGS. The partial waveform in the second frequency conversion method is a waveform corresponding to ¼ period of the input signal. This is a type in which a quarter cycle is a processing unit for time axis compression operation and repeated reproduction operation. In the second frequency conversion method, in addition to the amplitude control, the address moving direction described in the second embodiment is also controlled. Both these controls make the output signal continuous.
今、入力信号の1周期の波形が、ゼロクロス点、極大点及び極小点に基づいて、例えば、図14(a)に示すように、第1の部分波形X1、第2の部分波形X2、第3の部分波形X3及び第4の部分波形X4とに分解できるものとする。なお、極大点及び極小点については、実施の形態2と同様に処理すればよい。
Now, the waveform of one cycle of the input signal is based on the zero cross point, the maximum point, and the minimum point, for example, as shown in FIG. 14A, the first partial waveform X1, the second partial waveform X2, It can be decomposed into a partial waveform X3 and a fourth partial waveform X4. In addition, what is necessary is just to process similarly to
また、周波数変換率をNとすると、図14(b)に示すように、第1の部分波形X1、第2の部分波形X2、第3の部分波形X3及び第4の部分波形X4を、それぞれ時間軸上でN倍に圧縮し圧縮部分波形を生成するとともに、この圧縮部分波形をN回繰返し再生すれば、求める再生を実現できる。なお、図14(b)では、N=2である。 If the frequency conversion rate is N, as shown in FIG. 14B, the first partial waveform X1, the second partial waveform X2, the third partial waveform X3, and the fourth partial waveform X4 are respectively When the compressed partial waveform is generated N times on the time axis to generate a compressed partial waveform, and the compressed partial waveform is reproduced N times, the desired reproduction can be realized. In FIG. 14B, N = 2.
(周波数変換率N=2、6、10、14、18、・・・の場合)
次に、アドレスの移動方向の制御法について述べる。
(In the case of frequency conversion rate N = 2, 6, 10, 14, 18,...)
Next, a method for controlling the address movement direction will be described.
図14(b)に示すように、まず第1の部分波形X1については、1回目は「順」で2回目は「逆」に切り替える。次に第2の部分波形X2については、1回目はそのまま「逆」で2回目は「順」に切り替える。第3の部分波形X3については、1回目はそのまま「順」で2回目は「逆」に切り替える。最後に第4の部分波形X4については、1回目はそのまま「逆」で2回目は「順」に切り替える。 As shown in FIG. 14B, the first partial waveform X1 is first switched to “order” for the first time and “reverse” for the second time. Next, the second partial waveform X2 is switched to “reverse” for the first time and “forward” for the second time. For the third partial waveform X3, the first time is switched to “forward” and the second time to “reverse”. Finally, the fourth partial waveform X4 is switched to “reverse” for the first time and “forward” for the second time.
次に振幅制御について述べる。まず第1の部分波形X1の2回の繰返し中は正相となる。そして次の第2の部分波形X2の2回の繰返し中は逆相に切り替える。第3の部分波形X3の2回の繰返し中はそのまま逆相で、最後の第4の部分波形X4の2回の繰返し中は正相に切り替える。 Next, amplitude control will be described. First, during the second repetition of the first partial waveform X1, a positive phase is obtained. Then, during the second repetition of the second partial waveform X2, the phase is switched to the opposite phase. During the second repetition of the third partial waveform X3, the phase is reversed, and during the second repetition of the fourth partial waveform X4, the phase is switched to the positive phase.
以上を各周期毎に行うことで、結果として周波数は2倍に変換される。以下同様にして、周波数変換率N=2、6、10、14、18、・・・の場合(すなわちN=2+4*i、iは0以上の整数)に拡張できる。 By performing the above for each period, the frequency is converted to twice as a result. In the same manner, the frequency conversion rate can be expanded to N = 2, 6, 10, 14, 18,... (That is, N = 2 + 4 * i, i is an integer of 0 or more).
(周波数変換率N=3、7、11、15、19、・・・の場合)
次に図15(a)の場合(N=3)を例にとる。第1の部分波形X1について、時間軸上で1/3に圧縮した部分波形の信号を3回繰返し再生する。以後同様に、第2の部分波形X2、第3の部分波形X3及び第4の部分波形X4についても、時間軸上で1/3に圧縮した部分波形の信号を3回繰返し再生する。
(In the case of frequency conversion rate N = 3, 7, 11, 15, 19,...)
Next, the case of FIG. 15A (N = 3) is taken as an example. For the first partial waveform X1, a partial waveform signal compressed to 1/3 on the time axis is repeatedly reproduced three times. Similarly, for the second partial waveform X2, the third partial waveform X3, and the fourth partial waveform X4, the partial waveform signal compressed to 1/3 on the time axis is repeatedly reproduced three times.
このときのアドレスの移動方向の制御法について述べる。まず第1の部分波形X1については、1回目は「順」で2回目は「逆」、3回目は「順」に切り替える。次に第2の部分波形X2については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」に切り替える。第3の部分波形X3については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」に切り替える。第4の部分波形X4については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」に切り替える。 A method of controlling the address moving direction at this time will be described. First, the first partial waveform X1 is switched to “order” for the first time, “reverse” for the second time, and “order” for the third time. Next, the second partial waveform X2 is switched to “order” for the first time, “reverse” for the second time, and “order” for the third time. The third partial waveform X3 is switched to “order” as it is for the first time, “reverse” for the second time, and “order” for the third time. As for the fourth partial waveform X4, the first time is switched to “order” as it is, the second time is “reverse”, and the third time is “forward”.
次に振幅制御について述べる。まず第1の部分波形X1について、初回及び2回の繰返しは正相となる。3回目は逆相に切り替える。そして次の第2の部分波形X2の1回目はそのまま逆相で、2、3回目は正相に切り替える。第3の部分波形X3の初回と2回の繰返しはそのまま正相で、3回目は逆相に切り替える。第4の部分波形X4の1回目は、そのまま逆相で、2、3回目は正相に切り替える。 Next, amplitude control will be described. First, for the first partial waveform X1, the first and second repetitions are in phase. Switch to reverse phase for the third time. The first time of the next second partial waveform X2 is switched to the reverse phase as it is, and the second and third times are switched to the positive phase. The first and second repetitions of the third partial waveform X3 are in the normal phase, and the third is switched to the reverse phase. The first time of the fourth partial waveform X4 is switched to the reverse phase as it is, and the second and third times are switched to the positive phase.
以上を各周期毎に行うことで、結果として周波数は3倍に変換される。以下同様にして、周波数変換率N=3、7、11、15、19、・・・の場合(すなわちN=3+4*i、iは0以上の整数)に拡張できる。 By performing the above for each period, the frequency is converted to three times as a result. In the same manner, the frequency conversion rate can be expanded to N = 3, 7, 11, 15, 19,... (That is, N = 3 + 4 * i, i is an integer of 0 or more).
(周波数変換率N=4、8、12、16、20、・・・の場合)
次に図15(b)の場合(N=4)を例にとる。第1の部分波形X1について、時間軸上で1/4に圧縮した部分波形の信号を4回繰返し再生する。以後同様に、第2の部分波形X2、第3の部分波形X3、第4の部分波形X4についても時間軸上で1/4に圧縮した部分波形の信号を4回繰返し再生する。
(In the case of frequency conversion rate N = 4, 8, 12, 16, 20,...)
Next, the case of FIG. 15B (N = 4) is taken as an example. For the first partial waveform X1, a partial waveform signal compressed to ¼ on the time axis is repeatedly reproduced four times. Similarly, the partial waveform signals compressed to ¼ on the time axis for the second partial waveform X2, the third partial waveform X3, and the fourth partial waveform X4 are repeatedly reproduced four times.
このときのアドレスの移動方向の制御法について述べる。まず第1の部分波形X1については、1回目は「順」で、2回目は「逆」、3回目は「順」、4回目は「逆」に切り替える。次に第2の部分波形X2については、1回目はそのまま「逆」で、2回目は「順」、3回目は「逆」、4回目は「順」に切り替える。第3の部分波形X3については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」、4回目は「逆」に切り替える。第4の部分波形X4については、1回目はそのまま「逆」で、2回目は「逆」、3回目は「順」、4回目は「逆」に切り替える。 A method of controlling the address moving direction at this time will be described. First, the first partial waveform X1 is switched to “order” for the first time, “reverse” for the second time, “order” for the third time, and “reverse” for the fourth time. Next, for the second partial waveform X2, the first time is “reverse” as it is, the second time is “order”, the third time is “reverse”, the fourth time is “reverse”, and the fourth time is “forward”. For the third partial waveform X3, the first time is switched to “order” as it is, the second time is “reverse”, the third time is “order”, and the fourth time is “reverse”. As for the fourth partial waveform X4, the first time is “reverse” as it is, the second time is “reverse”, the third time is “forward”, and the fourth time is “reverse”.
次に振幅制御について述べる。まず第1の部分波形X1の初回と2回の繰返しは正相となる。3、4回目は逆相に切り替える。次の第2の部分波形X2の初回と2回は正相に切り替わり、3、4回目は逆相に切り替える。第3の部分波形X3の初回と2回の繰返しはそのまま逆相で、3、4回目は正相に切り替える。第4の部分波形X4について、初回及び2回は逆相に切り替え、3、4回目は正相に切り替える。 Next, amplitude control will be described. First, the first and second repetitions of the first partial waveform X1 are in phase. Switch to reverse phase for the third and fourth times. The first and second times of the next second partial waveform X2 are switched to the normal phase, and the third and fourth times are switched to the reverse phase. The first and second repetitions of the third partial waveform X3 are in reverse phase, and are switched to the positive phase in the third and fourth times. For the fourth partial waveform X4, the first and second times are switched to the reverse phase, and the third and fourth times are switched to the positive phase.
以上を各周期毎に行うことで、結果として周波数は4倍に変換される。以下同様にして、周波数変換率N=4、8、12、16、20、・・・の場合(すなわちN=4+4*i、iは0以上の整数)に拡張できる。 By performing the above for each period, the frequency is converted to four times as a result. In the same manner, the frequency conversion rate can be expanded to N = 4, 8, 12, 16, 20,... (That is, N = 4 + 4 * i, i is an integer of 0 or more).
(周波数変換率N=5、9、13、17、21、・・・の場合)
次に図15(c)の場合(N=5)を例にとる。第1の部分波形X1について、時間軸上で1/5に圧縮した部分波形の信号を5回繰返し再生する。以後同様に、第2の部分波形X2、第3の部分波形X3、第4の部分波形X4についても時間軸上で1/5に圧縮した部分波形の信号を5回繰返し再生する。
(In the case of frequency conversion rate N = 5, 9, 13, 17, 21,...)
Next, the case of FIG. 15C (N = 5) is taken as an example. For the first partial waveform X1, a partial waveform signal compressed to 1/5 on the time axis is repeatedly reproduced five times. Similarly, the partial waveform signal compressed to 1/5 on the time axis is repeatedly reproduced five times for the second partial waveform X2, the third partial waveform X3, and the fourth partial waveform X4.
このときのアドレスの移動方向の制御法について述べる。まず第1の部分波形X1については、1回目は「順」で、2回目は「逆」、3回目は「順」、4回目は「逆」、5回目は「順」に切り替える。次に第2の部分波形X2については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」、4回目は「逆」、5回目は「順」に切り替える。第3の部分波形X3については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」、4回目は「逆」、5回目は「順」に切り替える。第4の部分波形X4については、1回目はそのまま「順」で、2回目は「逆」、3回目は「順」、4回目は「逆」、5回目は「順」に切り替える。 A method of controlling the address moving direction at this time will be described. First, the first partial waveform X1 is switched to “order” for the first time, “reverse” for the second time, “order” for the third time, “reverse” for the fourth time, and “order” for the fifth time. Next, the second partial waveform X2 is switched to “order” for the first time, “reverse” for the second time, “order” for the third time, “reverse” for the fourth time, and “forward” for the fifth time. As for the third partial waveform X3, the first time is changed to “order”, the second time is “reverse”, the third time is “order”, the fourth time is “reverse”, the fourth time is “reverse”, and the fifth time is “forward”. For the fourth partial waveform X4, the first time is switched to “order”, the second time is “reverse”, the third time is “order”, the fourth time is “reverse”, the fourth time is “reverse”, and the fifth time is “forward”.
次に振幅制御について述べる。まず第1の部分波形X1について、初回及び2回の繰返しは正相となる。3、4回目は逆相に切り替わり、5回目は正相に切り替える。次の第2の部分波形X2の初回はそのまま正相となり、2、3回目は逆相に切り替わり、4、5回目は正相に切り替える。第3の部分波形X3の初回と2回はそのまま正相となり、3、4回目は逆相に切り替わり、5回目は正相に切り替える。第4の部分波形X4の初回はそのまま正相となり、2、3回目は逆相となり、4、5回目は正相となる。 Next, amplitude control will be described. First, for the first partial waveform X1, the first and second repetitions are in phase. The third and fourth times are switched to the reverse phase, and the fifth time is switched to the normal phase. The first time of the next second partial waveform X2 is the normal phase as it is, the second and third times are switched to the reverse phase, and the fourth and fifth times are switched to the positive phase. The first and second times of the third partial waveform X3 are in the normal phase, and the third and fourth times are switched to the reverse phase, and the fifth time is switched to the positive phase. The first time of the fourth partial waveform X4 is the normal phase as it is, the second and third times are in reverse phase, and the fourth and fifth times are in positive phase.
以上を各周期毎に行うことで、結果として周波数は5倍に変換される。以下同様にして、周波数変換率N=5、9、13、17、21、・・・の場合(すなわちN=5+4*i、iは0以上の整数)に拡張できる。 By performing the above for each period, the frequency is converted to 5 times as a result. In the same manner, the frequency conversion rate can be expanded to N = 5, 9, 13, 17, 21,... (That is, N = 5 + 4 * i, i is an integer of 0 or more).
以上の説明により、本発明における第2の周波数変換法は、周波数変換率Nが2以上の任意の整数である場合に適用できることが理解されよう。 From the above description, it will be understood that the second frequency conversion method in the present invention can be applied when the frequency conversion rate N is an arbitrary integer of 2 or more.
ここで、アドレスの移動方向と振幅制御には、それぞれ各周波数変換率に共通の以下の規則性がある。
「アドレスの移動方向の切り替わりの規則(1/4周期の場合)」
第1の部分波形X1の1回目の繰り返しは「順」であり、その後は繰返し毎に、「順」と「逆」とを交互に切り替える。第2の部分波形X2の1回目の繰り返しでは直前の振幅制御(「順」であれば「順」、「逆」であれば「逆」)を引き継ぐ。そして、2回目以降は第1の部分波形X1と同様に、振幅制御は繰返し毎に交互に切り替える。第3の部分波形X3及び第4の部分波形X4についても、第2の部分波形X2と同様である。
「振幅制御の規則(1/4周期の場合)」
正相から始まり、その後は出力信号の1/2周期単位で切り替えが行われ、正相と逆相を交互に切り替える形で制御される。ただし、周波数変換率Nの整数倍目(N回目、2N回目、3N回目、・・・)の切り替わりの際は、直前の振幅制御(正相であれば正相、逆相であれば逆相)を引き継ぐ。
Here, the address movement direction and amplitude control have the following regularity common to each frequency conversion rate.
“Rules for switching the direction of address movement (in the case of a quarter cycle)”
The first repetition of the first partial waveform X1 is “order”, and thereafter, “order” and “reverse” are alternately switched for each repetition. In the first iteration of the second partial waveform X2, the previous amplitude control ("forward" if "forward", "reverse" if "reverse") is taken over. Then, after the second time, similarly to the first partial waveform X1, the amplitude control is switched alternately every repetition. The third partial waveform X3 and the fourth partial waveform X4 are the same as the second partial waveform X2.
"Rules for amplitude control (in case of 1/4 cycle)"
Starting from the normal phase, the switching is performed in units of ½ period of the output signal, and the control is performed by alternately switching the normal phase and the reverse phase. However, at the time of switching to an integral multiple of the frequency conversion rate N (Nth, 2Nth, 3Nth,...), The immediately preceding amplitude control (normal phase if positive phase, negative phase if negative phase) ).
以上の第2の周波数変換法をふまえ、以下、具体的構成を説明する。 Based on the second frequency conversion method described above, a specific configuration will be described below.
図13(a)は、本発明の実施の形態3における周波数変換装置のブロック図である。図13(a)に示しているように、本形態の周波数変換装置は、次の要素を備える。なお、図1(a)と同様の構成要素については、同一符号を付すことにより説明を省略する。
FIG. 13A is a block diagram of a frequency conversion device according to
バッファメモリ22は、入力端子11から入力された入力信号を格納する。ここで、実施の形態3は、第2の周波数変換法によるので、バッファメモリ22は、入力信号の1/4周期分の入力信号を格納できる容量を持てば十分である。
The
1/4周期点検出手段23は、入力信号の時間軸上における開始点と、この開始点から入力信号が時間軸上において1/4周期進んだ1/4周期点を検出する。本形態では、1/4周期点検出手段23は、入力信号のゼロクロス点と極大点と極小点とに基づいて、1/4周期点(入力信号の対称点)を検出する。1/4周期点検出手段23が5つの1/4周期点を検出することにより、入力信号の1周期の波形は、時間軸上において、順に、最古の1/4周期に位置する第1の部分波形X1、第1の部分波形X1に続く1/4周期に位置する第2の部分波形X2、第2の部分波形X2に続く1/4周期に位置する第3の部分波形X3、及び、第3の部分波形X3に続く1/4周期に位置する第4の部分波形X4とに分解される(図14(a)参照)。 The quarter period point detection means 23 detects a start point on the time axis of the input signal and a quarter period point in which the input signal has advanced from the start point by a quarter period on the time axis. In this embodiment, the quarter period point detection means 23 detects a quarter period point (a point of symmetry of the input signal) based on the zero cross point, the maximum point, and the minimum point of the input signal. The quarter cycle point detection means 23 detects five quarter cycle points, so that the waveform of one cycle of the input signal is the first one located in the earliest quarter cycle in order on the time axis. A partial waveform X1, a second partial waveform X2 located in a quarter period following the first partial waveform X1, a third partial waveform X3 located in a quarter period following the second partial waveform X2, and , And the fourth partial waveform X4 located in a quarter cycle following the third partial waveform X3 (see FIG. 14A).
アドレス・振幅制御手段24は、バッファメモリ22に対する読み出しアドレスを発生すると共に、振幅極性切り替え手段15の振幅極性の切り替えを制御する。アドレス・振幅制御手段24は、上記「振幅制御の規則(1/4周期の場合)」に基づいて振幅極性切り替え手段15を制御する。アドレス・振幅制御手段24は、「アドレスの移動方向の切り替わりの規則(1/4周期の場合)」に基づいて、バッファメモリ22に対する読み出しアドレスを発生する。
The address / amplitude control means 24 generates a read address for the
なお、1/4周期点検出手段23は、図13(a)に示すように、入力端子11に接続しても良いし、図13(b)に示すように、バッファメモリ22に接続したり、図13(c)に示すように、バッファメモリ22と振幅極性切り替え手段15との中間に接続しても良い。
The quarter cycle point detection means 23 may be connected to the
次に動作を説明する。入力信号はバッファメモリ22に書き込まれると共に、1/4周期点検出手段23は1/4周期点を検出する。
Next, the operation will be described. The input signal is written in the
アドレス・振幅制御手段24は、バッファメモリ22に対する読み出しアドレスを発生する。その読み出しアドレスは、検出された1/4周期点の各区間を折返す形でN回繰返しながら移動する。ここで読み出しアドレスは、既に述べた「アドレスの移動方向の切り替わりの規則(1/4周期の場合)」に基づいて更新される。
The address / amplitude control means 24 generates a read address for the
また、この更新動作中、読み出しアドレスが各1/4周期点に到達した際、アドレス・振幅制御手段24は、振幅極性切り替え15における振幅極性の切り替えを適時行う。その切り替えは、既に述べた「振幅制御の規則(1/4周期の場合)」に従う。 Further, during this update operation, the address / amplitude control means 24 switches the amplitude polarity in the amplitude polarity switching 15 in a timely manner when the read address reaches each quarter period point. The switching is in accordance with the “amplitude control rule (in the case of ¼ period)” already described.
以上のように発生されるアドレスは、バッファメモリ22に送られる。そしてバッファメモリ22から対応するサンプルが読み出され、振幅極性切り替え手段15が振幅極性を定め、振幅極性切り替え手段15の出力が出力端子16を介して外部に出力される。
The address generated as described above is sent to the
本形態(第2の周波数変換法)における処理遅延時間は、第1の周波数変換法と同様に、両アドレスの最接近時における、書き込み・読み出しアドレスの移動量の関係から求められる。ここでは、その結果のみ示す。 Similar to the first frequency conversion method, the processing delay time in this embodiment (second frequency conversion method) is obtained from the relationship between the movement amount of the write / read address when the two addresses are closest. Here, only the result is shown.
周波数変換率Nが奇数(3、5、7、9、・・・、)の場合では、
[(N−1)/N]T/4 ・・・(2)
となり、周波数変換率Nが偶数(2、4、8、・・・、)の場合では、
T/2 ・・・(3)
となる。
When the frequency conversion rate N is an odd number (3, 5, 7, 9,...),
[(N-1) / N] T / 4 (2)
When the frequency conversion rate N is an even number (2, 4, 8,...),
T / 2 (3)
It becomes.
このように、いずれの場合でも、従来技術の処理遅延時間Tよりも、処理遅延時間が短縮される。したがって、バッファメモリ22の必要な容量は、従来技術よりも少なくなる。なお、実施の形態1と比べると、奇数次倍音では半分の処理遅延時間となるが、偶数次倍音では処理遅延時間は大きくなる。
Thus, in any case, the processing delay time is shortened compared to the processing delay time T of the prior art. Therefore, the required capacity of the
また、これまでの実施の形態と同様に、必ずしも各部分波形X1〜X4の繰返し回数を同一にする必要はない。 Further, as in the previous embodiments, the number of repetitions of each partial waveform X1 to X4 is not necessarily the same.
また、偶数次倍音については、図16(周波数変換率:N=2)、あるいは図17(周波数変換率:N=4)に示す設定とすれば、偶数次倍音の場合においても、式(2)まで処理遅延時間を削減できる。 For even-order overtones, if the setting shown in FIG. 16 (frequency conversion rate: N = 2) or FIG. 17 (frequency conversion rate: N = 4) is used, even in the case of even-order overtones, equation (2) ) Processing delay time can be reduced.
また、以上の説明では、説明の便宜上、入力信号を定常的な正相弦波と仮定した。しかしながら、振幅、周期が大局的に変動するような概正相弦波や、その他、対称性を有する周期信号についても同様に適用することが可能である。 In the above description, the input signal is assumed to be a stationary positive-phase chord wave for convenience of description. However, the present invention can be similarly applied to a substantially positive phase wave whose amplitude and period vary globally, and other periodic signals having symmetry.
さらに、以上述べた考え方を拡張し、3/4周期を処理単位とすることも可能である。 Furthermore, it is possible to extend the above-described way of thinking and use a 3/4 cycle as a processing unit.
(実施の形態4)
次に、図18〜図19を参照しながら、実施の形態1から3のいずれかの周波数変換装置を、音響装置に適用した場合について述べる。
(Embodiment 4)
Next, a case where the frequency conversion device according to any one of
図18(a)、(b)は、低音域に関する倍音を生成し、バーチャルピッチ効果により低音感を増強する擬似低音再生装置の基本構成を示す。図18(a)では、低域通過フィルタ182が、入力端子181から入力される入力信号から低域成分を抽出し、倍音列生成手段183は、その低域成分に基づいて倍音列を生成し加算器185へ出力する。ディレイ184は、低域通過フィルタ182と倍音列生成手段183に関する処理遅延時間を調整するために設けられており、ディレイ184により遅延された入力信号は、加算器185へ出力される。加算器185は、これら2つの入力信号を加算し、加算結果を出力端子186へ出力する。
FIGS. 18A and 18B show the basic configuration of a pseudo bass reproduction device that generates overtones related to the bass range and enhances the bass feeling by the virtual pitch effect. In FIG. 18 (a), the low-
また、図18(b)は、図18(a)の構成に変更を加えた擬似低音再生装置を示す。この擬似低音再生装置は、帯域分割手段187を備え、帯域分割手段187の後段に設けられた複数の倍音列生成手段188a〜188bは、帯域分割手段187により分割された各帯域信号毎に倍音列を生成する。
FIG. 18B shows a pseudo bass reproduction apparatus obtained by changing the configuration of FIG. This pseudo bass reproduction apparatus includes a
図18(a)、図18(b)に示される倍音列生成手段183、188a〜188bは、図19に示すように構成することができる。図19において、2倍周波数変換手段192a、・・・、N倍周波数変換手段192cには、実施の形態1から3で述べた周波数変換装置を用いることができる。入力端子191から入力信号が入力され、2倍周波数変換手段192a、・・・、N倍周波数変換手段192cが、各倍音を生成する。各倍音は、ゲイン調整器193a〜193cによりゲイン調整がされた後に、加算器194で合成され、加算器194の加算結果は、出力端子195から外部へ出力される。
The harmonic string generating means 183 and 188a to 188b shown in FIGS. 18A and 18B can be configured as shown in FIG. In FIG. 19, the frequency converter described in the first to third embodiments can be used for the double frequency conversion means 192a,. An input signal is input from the
本発明により、倍音生成処理に関する処理遅延時間が削減できるため、擬似低音再生装置全体の処理遅延時間を削減できる。またディレイ184の遅延量もこれに伴い削減できるため、これに関するメモリ量も削減できる。
According to the present invention, the processing delay time related to the overtone generation process can be reduced, and therefore the processing delay time of the entire pseudo bass reproduction apparatus can be reduced. Further, since the delay amount of the
ここで、各帯域の遅延量を一律に合わせる必要はない。例えば、最低限必要な処理遅延時間の範囲内で、高域側の倍音生成手段の遅延量を、低い帯域の倍音生成手段より少なくする構成も可能である。この構成は、処理遅延時間の問題がより顕著となりやすい高域側の遅延を削減できる点において、効果が高い。 Here, it is not necessary to match the delay amount of each band uniformly. For example, a configuration is possible in which the amount of delay of the high-frequency harmonic generation means is less than that of the low-band harmonic generation means within the minimum required processing delay time. This configuration is highly effective in that the delay on the high frequency side where the problem of processing delay time tends to become more prominent can be reduced.
なお、擬似低音再生装置では低音域の信号に対する周波数変換となり原信号の1周期が長くなるため、処理遅延時間や処理メモリ量が問題になり易く、特に本発明を適用すると効果大である。また、図18(b)のように帯域分割処理を導入した構成は、本発明を実施する上での理想的な状態(周波数変換の元となる入力信号が正弦波状であること)に近づくため、適合性が高い。 In the pseudo bass reproduction apparatus, frequency conversion is performed on a signal in the low frequency range, and one cycle of the original signal becomes long. Therefore, the processing delay time and the amount of processing memory are likely to be problematic, and the application of the present invention is particularly effective. In addition, the configuration in which the band division processing is introduced as shown in FIG. 18B approaches an ideal state (the input signal that is the basis of the frequency conversion is a sine wave) for implementing the present invention. High compatibility.
本発明に係る周波数変換装置は、例えば、音響分野等において好適に利用できる。 The frequency conversion device according to the present invention can be suitably used, for example, in the acoustic field.
11、181、191、211 入力端子
12、22、212 バッファメモリ
13 1/2周期検出手段
14、24 アドレス・振幅制御手段
15 振幅極性切り替え手段
16、186、195、215 出力端子
23 1/4周期検出手段
182 低域通過フィルタ
183、188a〜188c 倍音列生成手段
184 ディレイ
185、194 加算器
192a〜192c 周波数変換手段
193a〜193c ゲイン調整器
214 読み出しアドレス発生手段
11, 181, 191, 211
Claims (23)
前記入力信号から、周期性を利用した部分波形の信号を取り出すための情報を検出する検出手段と、
前記入力信号を少なくとも前記部分波形分格納できるバッファメモリと、
前記検出手段が検出する情報に基づいて、前記バッファメモリからの読み出し速度と前記バッファメモリへの書き込み速度を制御し、前記部分波形を時間軸上で前記周波数変換率倍に圧縮した圧縮部分波形を生成し、前記圧縮部分波形を利用して出力信号を生成する制御手段とを備える周波数変換装置。 A device that converts an input signal that can be regarded as having periodicity in a short time according to a frequency conversion rate,
Detecting means for detecting information for extracting a partial waveform signal using periodicity from the input signal;
A buffer memory capable of storing at least the partial waveform of the input signal;
Based on the information detected by the detection means, the reading speed from the buffer memory and the writing speed to the buffer memory are controlled, and a compressed partial waveform obtained by compressing the partial waveform to the frequency conversion rate is multiplied on the time axis. A frequency converter comprising: control means for generating and generating an output signal using the compressed partial waveform.
前記検出手段は、前記入力信号の対称点を検出する対称点検出手段を含み、前記部分波形は、前記対称点検出手段により検出された対称点で区切られ、
前記制御手段は、前記対称点検出手段により検出された対称点に基づいて前記バッファメモリからの読み出しアドレスを生成するとともに、前記出力信号が連続信号となるように前記振幅極性切り替え手段への制御情報を生成するアドレス・振幅制御手段を含み、
前記アドレス・振幅制御手段は、
前記バッファメモリからの読み出しアドレスの移動速度が、前記バッファメモリへの書き込みアドレスの移動速度の前記周波数変換率倍になるようにして前記圧縮部分波形を生成し、
前記バッファメモリの読み出しアドレスの移動方向を制御し、
前記圧縮部分波形を前記対称点検出手段により検出された対称点で区切られた区間内において、所定の繰り返し回数繰返し利用して出力信号を生成する請求項1記載の周波数変換装置。 Amplitude polarity switching means for switching the amplitude polarity of the output signal to normal phase or reverse phase,
The detection means includes symmetry point detection means for detecting a symmetry point of the input signal, and the partial waveform is divided by the symmetry points detected by the symmetry point detection means,
The control means generates a read address from the buffer memory based on the symmetry point detected by the symmetry point detection means, and controls the amplitude polarity switching means so that the output signal becomes a continuous signal. Including address and amplitude control means for generating
The address / amplitude control means includes:
Generating the compressed partial waveform such that the moving speed of the read address from the buffer memory is the frequency conversion factor times the moving speed of the write address to the buffer memory;
Control the moving direction of the read address of the buffer memory;
2. The frequency conversion apparatus according to claim 1, wherein the compressed partial waveform is repeatedly used a predetermined number of times within an interval delimited by the symmetry points detected by the symmetry point detection means.
前記周波数変換装置は、
前記入力信号から、周期性を利用した部分波形の信号を取り出すための情報を検出する検出手段と、
前記入力信号を少なくとも前記部分波形分格納できるバッファメモリと、
前記検出手段が検出する情報に基づいて、前記バッファメモリからの読み出し速度と前記バッファメモリへの書き込み速度を制御し、前記部分波形を時間軸上で前記周波数変換率倍に圧縮した圧縮部分波形を生成し、前記圧縮部分波形を利用して出力信号を生成する制御手段とを備える、疑似低音再生装置。 A pseudo bass reproduction device including a frequency conversion device that converts an input signal that can be regarded as having periodicity in a short time according to a frequency conversion rate,
The frequency converter is
Detecting means for detecting information for extracting a partial waveform signal using periodicity from the input signal;
A buffer memory capable of storing at least the partial waveform of the input signal;
Based on the information detected by the detection means, the reading speed from the buffer memory and the writing speed to the buffer memory are controlled, and a compressed partial waveform obtained by compressing the partial waveform to the frequency conversion rate is multiplied on the time axis. A pseudo bass reproduction apparatus comprising: control means for generating and generating an output signal using the compressed partial waveform.
入力信号から、周期性を利用した部分波形の信号を取り出すための情報を検出する検出ステップと、
前記入力信号を少なくとも前記部分波形分バッファメモリに格納するステップと、
前記検出ステップにおいて検出する情報に基づいて、前記バッファメモリからの読み出し速度と前記バッファメモリへの書き込み速度を制御し、前記部分波形を時間軸上で前記周波数変換率倍に圧縮した圧縮部分波形を生成し、前記圧縮部分波形を利用して出力信号を生成する制御ステップとを含む周波数変換方法。 A method of converting an input signal that can be regarded as having periodicity in a short time according to a frequency conversion rate,
A detection step for detecting information for extracting a partial waveform signal using periodicity from the input signal;
Storing the input signal in at least the partial waveform buffer memory;
Based on the information detected in the detecting step, the reading speed from the buffer memory and the writing speed to the buffer memory are controlled, and a compressed partial waveform obtained by compressing the partial waveform to the frequency conversion factor times on the time axis is obtained. And a control step of generating an output signal using the compressed partial waveform.
前記検出ステップは、前記入力信号の対称点を検出する対称点検出ステップを含み、前記部分波形は、前記入力信号の対称点で区切られ、
前記制御ステップでは、前記対称点検出ステップにおいて検出する対称点に基づいて前記バッファメモリからの読み出しアドレスを生成するとともに、前記出力信号が連続信号となるように制御情報を生成するステップを含み、
前記制御情報を生成するステップでは、
前記バッファメモリからの読み出しアドレスの移動速度が、前記バッファメモリへの書き込みアドレスの移動速度の前記周波数変換率倍になるようにして前記圧縮部分波形を生成し、
前記バッファメモリの読み出しアドレスの移動方向を制御し、
前記圧縮部分波形を前記対称点で区切られた区間内において、所定の繰り返し回数繰返し利用して出力信号を生成する請求項13記載の周波数変換方法。 Amplitude polarity switching step for switching the amplitude polarity of the output signal to normal phase or reverse phase,
The detection step includes a symmetry point detection step of detecting a symmetry point of the input signal, and the partial waveform is delimited by the symmetry point of the input signal,
The control step includes generating a read address from the buffer memory based on the symmetry point detected in the symmetry point detection step, and generating control information so that the output signal becomes a continuous signal,
In the step of generating the control information,
Generating the compressed partial waveform such that the moving speed of the read address from the buffer memory is the frequency conversion factor times the moving speed of the write address to the buffer memory;
Control the moving direction of the read address of the buffer memory;
14. The frequency conversion method according to claim 13, wherein the output signal is generated by repeatedly using the compressed partial waveform within a section delimited by the symmetry point a predetermined number of times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139452A JP2005323140A (en) | 2004-05-10 | 2004-05-10 | Frequency converter, its method and pseudo low pitch sound reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139452A JP2005323140A (en) | 2004-05-10 | 2004-05-10 | Frequency converter, its method and pseudo low pitch sound reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005323140A true JP2005323140A (en) | 2005-11-17 |
Family
ID=35470079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139452A Pending JP2005323140A (en) | 2004-05-10 | 2004-05-10 | Frequency converter, its method and pseudo low pitch sound reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005323140A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2443291A (en) * | 2006-10-27 | 2008-04-30 | Sony Corp | Extending the perceived low frequency response of a small loudspeaker |
-
2004
- 2004-05-10 JP JP2004139452A patent/JP2005323140A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2443291A (en) * | 2006-10-27 | 2008-04-30 | Sony Corp | Extending the perceived low frequency response of a small loudspeaker |
GB2443291B (en) * | 2006-10-27 | 2008-11-26 | Sony Corp | Audio processing method and audio processing apparatus |
US8204239B2 (en) | 2006-10-27 | 2012-06-19 | Sony Corporation | Audio processing method and audio processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4416244B2 (en) | Pitch converter | |
JP2005323140A (en) | Frequency converter, its method and pseudo low pitch sound reproducing device | |
JP3379348B2 (en) | Pitch converter | |
JP4520082B2 (en) | Pitch conversion method and apparatus | |
JP2007150833A (en) | Class d amplifier and audio device therewith | |
JPH01117423A (en) | Digital analog converter | |
JPS61186999A (en) | Sound interval controller | |
JPS62108299A (en) | Pitch conversion | |
JPH06169500A (en) | Surround system | |
JPH10282991A (en) | Speech rate converting device | |
JPH0736490A (en) | Higher harmonic adding circuit | |
JP2940440B2 (en) | Electronic musical instrument waveform data compression recording method and waveform data reproduction method | |
JP3017042B2 (en) | Speech synthesizer | |
JP2007132965A (en) | Sound source hardware accelerator | |
JPH10143184A (en) | Surround circuit | |
JPS6095498A (en) | Generator for non-cyclic musical sound signal | |
JPH11298333A (en) | Voice synthesizer | |
JP2013024911A (en) | Signal processor | |
JP2000224043A (en) | Digital modulation circuit | |
JP2008009031A (en) | Sound source processing apparatus and method, and electronic equipment using the same | |
JPH04280107A (en) | Generator for optical waveform | |
JPH08123421A (en) | Musical sound signal synthesizing device | |
KR20020096465A (en) | Tempo controller for digital audio decoder chip | |
JPH10161689A (en) | Surround circuit | |
JPS58150994A (en) | Frequency spectrum reducer/expander |