JP2005321892A - プログラムテスト支援装置及びプログラムテスト支援方法 - Google Patents

プログラムテスト支援装置及びプログラムテスト支援方法 Download PDF

Info

Publication number
JP2005321892A
JP2005321892A JP2004137790A JP2004137790A JP2005321892A JP 2005321892 A JP2005321892 A JP 2005321892A JP 2004137790 A JP2004137790 A JP 2004137790A JP 2004137790 A JP2004137790 A JP 2004137790A JP 2005321892 A JP2005321892 A JP 2005321892A
Authority
JP
Japan
Prior art keywords
data
program
test
logic
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004137790A
Other languages
English (en)
Inventor
Masanori Okazaki
正紀 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004137790A priority Critical patent/JP2005321892A/ja
Publication of JP2005321892A publication Critical patent/JP2005321892A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】テスト対象のバッチAPのテスト工数を低減をする。
【解決手段】処理実行部14は、プログラムデータ記憶部21から、テスト対象のバッチAPのデータを取り出して、プログラムテストを実行する。処理実行部14は、最下位ステップから上位ステップに向けてロジック解析を行い、テスト対象のバッチAPに含まれる条件分岐の真/偽と、境界値とを取得して値候補情報を取得する。また、処理実行部14は、各処理ステップの処理内容に基づいて、パス管理情報を取得する。そして、処理実行部14は、取得した値候補情報とパス管理情報とに基づいて、テストデータを作成する。従って、プログラムロジックを網羅するテストデータが自動的に作成されるので、テストデータ作成工数が削減される。
【選択図】図1

Description

本発明は、プログラムテスト支援装置及びプログラムテスト支援方法に関するものである。
従来より、バッチアプリケーションプログラム(以下、「バッチAP」と記す。)の単体テスト工程においては、プログラム品質の向上を図るため、プログラムのテストが行われる。
プログラムテストを行うには、対象となるプログラムに対する入力、出力の関係に主眼をおいたテストデータを作成し、このテストデータをプログラムに適用することが一般的に行われている。
しかし、このようなテストデータを人手で作成するには、時間を要するため、自動的にテストデータを作成するプログラムテスト支援装置がある(例えば、特許文献1参照)。
また、プログラムテスト支援装置として、プログラム中のすべての分岐命令とその分岐条件を示すデータを抽出し、この分岐命令、分岐条件データに基づいて逆トレース処理を行うものもある(例えば、特許文献2参照)。
特開平8−235025号公報(第3,4頁、図1,2) 特開平4−260941号公報(第2頁、図2)
しかし、バッチAPにおけるテスト工程において投入される入力データの数は非常に多い。このような大量のデータを扱うプログラムロジックをすべて網羅するテストデータを作成するのは、プログラムテスト支援装置であっても容易でない。また、大量の出力データについて、それぞれ、変化があったもの、なかったものを、ひとつづつ検証していくとすると、結果として、検証に多くの工数を要することになる。
また、特許文献2のもののように、全分岐情報に基づいてプログラムの全経路が予め確定したとしても、テストデータをうまく設定しなければ、データベースを用いたアプリケーションプログラムへの適用は難しい。
本発明は、このような従来の問題点に鑑みてなされたもので、プログラムロジックを網羅するテストデータを作成することが可能なプログラムテスト支援装置及びプログラムテスト支援方法を提供することを目的とする。
また、本発明は、作成したテストデータを用いてプログラムテストを行うことにより、プログラムテストの工数を低減することが可能なプログラムテスト支援装置及びプログラムテスト支援方法を提供することを目的とする。
この目的を達成するため、本発明の第1の観点に係るプログラムテスト支援装置は、
データ処理を行うプログラムのロジックを検証するプログラムテスト支援装置において、
前記プログラムのロジックをステップ毎に解析するロジック解析部と、
前記ロジック解析部が解析したロジックの真偽を判定するための境界値を取得する境界値取得部と、
前記ロジック解析部が解析したロジックに従って行われるデータ処理の内容を示すデータ処理情報を取得するデータ処理情報取得部と、
前記データ処理情報取得部が取得したデータ処理情報が示すデータ処理が、前記ロジック解析部が解析したロジックに従って行われることを検証するためのテストデータを、前記境界値取得部が取得した境界値に基づいて作成するテストデータ作成部と、を備えたことを特徴とする。
前記テストデータ作成部は、前記境界値取得部が取得した境界値に基づいて、前記ロジックを真とするための値と偽とするための値とを値候補としてテストデータを作成するようにしてもよい。
前記テストデータ作成部が作成したテストデータと、前記テストデータを前記プログラムに適用したときに変化した出力データの変化前後のデータと、の対応関係を示す入出力対応情報を生成する入出力対応情報生成部を備えるようにしてもよい。
前記ロジック解析部は、前記プログラムのロジックを各ステップ毎に、最下位ステップから上位ステップに向けて解析するようにしてもよい。
前記ロジック解析部の解析結果を表示する表示部を備えてもよい。
本発明の第2の観点に係るプログラムテスト支援方法は、
データ処理を行うプログラムのロジックをステップ毎に解析するステップと、
解析したロジックの真偽を判定するための境界値を取得するステップと、
解析したロジックに従って行われるすべてのデータ処理の内容を示すデータ処理情報を取得するステップと、
前記取得したデータ処理情報に従ってデータ処理が前記解析したロジックに従って行われることを検証するためのテストデータを、前記取得した境界値に基づいて作成するステップと、を備えたことを特徴とする。
本発明によれば、プログラムテストの工数を低減することができる。
以下、本発明の実施の形態に係るプログラムテスト支援装置を図面を参照して説明する。尚、以下の実施形態では、プログラムテスト支援装置をRDBMS(Relational DataBase Management System)を利用したバッチAPの単体テスト工程について適用した場合について説明する。
(実施形態1)
実施形態1に係るプログラムテスト支援装置の構成を図1に示す。
実施形態1に係るプログラムテスト支援装置1は、1台又は複数のコンピュータによって構成されたものであり、入力部11と、記憶部12と、表示部13と、処理実行部14と、を備える。
入力部11は、キーボード、マウス等、データを入力するためのものである。
記憶部12は、データを記憶するものであり、例えば、HDD(Hard Disk Drive)によって構成される。記憶部12は、プログラムデータ記憶部21と、入出力データ記憶部22と、データ処理情報記憶部23と、値候補情報記憶部24と、テストデータ記憶部25と、を備える。
プログラム記憶部21は、プログラムデータを記憶するものであり、テスト対象のプログラムとして、RDBMSを利用した図2に示すような入出力処理に関するバッチAPのデータを記憶する。
図2に示す入出力処理のバッチAPは、例えば、図3に示すような入力表Aから出力表Bへのデータの入出力処理を行うためのものである。即ち、この入出力処理は、ステップS12の条件に従って入力表AのデータACOL2(n)を出力表BのCOL1列に追加したり、出力表BのCOL1列のデータBCOL1(n)を入力表AのデータACOL2(n)に更新したりするものである。
この図3に示す入力表Aは、入力データを表形式で表したものであり、COL1,COL2列に、それぞれ、データが記述されている。入力表Aにおいて、COL1列のデータnは、入力データの番号を示し、COL2列のデータACOL2(n)は、COL2列のn番目の入力データを示す。図3に示す例では、入力表Aの1番目の入力データACOL2(1)は、9であることを示す。尚、COL1列のデータは、ロジック解析には無関係であるので、任意のデータでよい。
出力表Bは、物理アドレスを用いてCOL1列に出力データを記述した表である。出力表Bにおいて、COL1列のデータBCOL1(n)は、物理アドレスをnとした場合の出力データを示すものであり、図3に示す例では、物理アドレス10001の出力データBCOL1(1)は、1であることを示す。
尚、プログラム記憶部21は、後述するテスト工程支援処理のプログラムデータも記憶する。
入出力データ記憶部22は、入力データ、出力データを、図3に示す入力表A,出力表Bの形態で記憶するものである。
データ処理情報記憶部23は、データ処理情報を記憶するものである。データ処理情報は、データ処理の内容を示す情報であり、処理実行部14によって取得される情報である。例えば、テスト対象のプログラムが図2に示すような入出力処理に関するバッチAPの場合、データ処理情報記憶部23は、データ処理情報として、入出力データのパス(経路)を示すパス管理情報を記憶する。図4に、このパス管理情報の一例を示す。このパス管理情報「表A_COL2(n)→表B_COL1(n)」は、表AのCOL2列の第n番目のデータCOL2(n)を表BのCOL1列の第n番目に出力するという内容を示す。
値候補情報記憶部24は、値候補情報を記憶するものである。値候補情報は、判断処理ステップにおいて、ロジックの真偽を判定するために用いられる境界値を基準としてテストデータの候補となる値候補を示す情報である。
テストデータは、データ処理が、解析したロジックに従って行われることを検証するためのデータであり、処理実行部14によって作成されるデータである。図2に示すバッチAPは、ステップS12において、境界値を10として、条件分岐を行う。この場合、テストデータの値候補は、境界値10を基準として10、11になる。値候補情報記憶部24は、図5に示すような値候補情報を記憶する。図5に示す値候補情報は、表AのCOL2列のデータACOL2(n)の値候補は、10、11であることを示す。
デストデータ記憶部25は、処理実行部14が作成したテストデータを記憶するものである。テスト対象のプログラムが図2に示すバッチAPであるとすると、処理実行部14は、表Aに対するテストデータとして、図6に示すようなデータを作成する。図6に示すテストデータは、10,11であることを示す。
表示部13は、テスト対象のバッチAPのロジックの解析結果を表示するものである。解析に成功した場合、表示部13は、その旨の表示を行う。解析に失敗した場合、表示部13は、解析に失敗した原因をテスト実施者に知らしめるため、解析対象の条件式を表示する。
処理実行部14は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等を備えたものであり、プログラムテスト支援装置1の各部を制御する。
また、処理実行部14は、図2に示すテスト対象のバッチAPを、ステップ毎にロジック解析を行う。
具体的には、まず、処理実行部14は、テスト対象のバッチAPに含まれる各ステップの処理内容を解読する。処理実行部14は、解読対象のステップがデータ処理の内容を示すものであれば、そのデータ処理の内容を示す情報を取得する。処理実行部14は、テスト対象のプログラムがRDBMSを利用したバッチAPの場合、取得したデータ処理情報として、図4に示すようなパス管理情報を取得してデータ処理情報記憶部23に記憶する。
また、ステップが条件分岐を行う判断ステップであれば、処理実行部14は、その判断ステップの内容を解読し、条件分岐の真/偽と、その真/偽を判定するための境界値と、を取得する。そして、処理実行部14は、取得した境界値を基準としてテストデータの値候補を作成し、この値候補情報を記憶部12の値候補情報記憶部24に記憶する。
処理実行部14は、テスト対象のプログラムが図2に示すようなバッチAPであって、入力表Aに対するテストデータを作成する場合、このバッチAPの最下位ステップから上位ステップに向けて、ロジック解析を行う。
処理実行部14は、すべてのステップについて、このような処理を行うことにより、ロジック解析の結果に基づいて、すべてのプログラムロジックを網羅するテストデータを作成する。そして、処理実行部14は、作成したテストデータを記憶部12のテストデータ記憶部25に記憶する。
次に実施形態1に係るプログラムテスト支援装置1の動作を説明する。
処理実行部14は、プログラムデータ記憶部21から、予め記憶された入出力処理に関するバッチAPのデータを、テスト対象のプログラムデータとして取り出し、図7に示すフローチャートに従って、テスト工程支援処理を実行する。
処理実行部14は、バッチAPの最下位ステップを対象ステップとする(ステップS21)。
処理実行部14は、対象ステップが判断処理ステップか否かを判定する(ステップS22)。
対象ステップが判断処理ステップではないと判定した場合(ステップS22においてNo)、処理実行部14は、処理内容を解読し、解読結果に基づいてパス管理情報を取得する(ステップS23)。
処理実行部14は、取得したパス管理情報をデータ処理情報記憶部23に記憶する(ステップS24)。
一方、対象ステップが判断処理ステップであると判定した場合(ステップS22においてYes)、処理実行部14は、条件分岐の真/偽を解読し、その真偽を判定するための境界値を取得する(ステップS25)。
処理実行部14は、取得した境界値を基準として、条件を真とする値と偽とする値を値候補として、その値候補情報を記憶部12の値候補情報記憶部24に記憶する(ステップS26)。
処理実行部14は、直上に対象とすべきステップがあるか否かを判定する(ステップS27)。
直上に対象とすべきステップがあると判定した場合(ステップS27においてYes)、処理実行部14は、その直上のステップを対象ステップとする(ステップS28)。
そして、処理実行部14は、再度、ステップS22〜S26の処理を実行する。
直上に対象とすべきステップがないと判定した場合(ステップS27においてNo)、処理実行部14は、未対象のステップがあるか否かを判定する(ステップS29)。
未対象のステップがあると判定した場合(ステップS29においてYes)、処理実行部14は、その未対象のステップを対象ステップとする(ステップS28)。
そして、処理実行部14は、ステップS22〜S28の処理を再度実行する。
一方、未対象のステップがないと判定した場合(ステップS29においてNo)、処理実行部14は、データ処理情報記憶部23と値候補情報記憶部24とがそれぞれ記憶する情報に基づいて入力表Aに対するテストデータを作成する(ステップS30)。
処理実行部14は、解析が成功したか否かを判定する(ステップS31)。
解析が成功したと判定した場合(ステップS31においてYes)、処理実行部14は、解析が成功した旨の表示を表示部13に行わせる(ステップS32)。
解析が失敗したと判定した場合(ステップS31においてNo)、処理実行部14は、解析対象の条件式を表示部13に表示させる(ステップS33)。
そして、処理実行部14は、このテスト工程支援処理を終了させる。
次に、このテスト工程支援処理の具体的な内容を説明する。
処理実行部14は、図2に示す入出力処理に関するバッチAPのデータをプログラムデータ記憶部21から読み出して、その最下位ステップとしてステップS13を対象ステップとする(ステップS21の処理)。
このステップS13は、データ処理に関するステップであり、処理実行部14は、この内容を解読する。このステップS13の処理は、表BのCOL1列に対して、表AのCOL2のデータACOL2(n)を出力するという処理である。
このため、処理実行部14は、このパス管理情報「表A_COL2(n)→出力表B_COL1(n)」をデータ処理情報記憶部23に記憶する(ステップS23,S24の処理)。尚。この最下位ステップS13において、処理実行部14は、表Aが入力表であるか否かを判断できない。このため、処理実行部14は、「入力表A」ではなく「表A」としてパス管理情報をデータ処理情報記憶部23に記憶する。
次に、処理実行部14は、直上にあるステップS12を対象とする(ステップS28の処理)。このステップS12は、判断処理ステップである。ステップS12の分岐条件は、表AのデータACOL2(n)が10より大きいか否かであり、境界値は10である。
処理実行部14は、この境界値10を取得する(ステップS25の処理)。処理実行部14は、この境界値10を基準としてテストデータの値候補情報として、10,11を境界値情報記憶部24に記憶する(ステップS26の処理)。
次に、処理実行部14は、直上にあるステップS11を対象とする(ステップS28の処理)。このステップ11の処理は、入力表A_COL2列のデータACOL2(n)を読み込む処理である。
処理実行部14は、ここで、表Aが入力表であることを判別し、データ処理情報記憶部23に記憶した図4に示すようなパス管理情報「表A_COL2(n)→出力表B_COL1(n)」を図8に示すようなパス管理情報「入力表A_COL2(n)→出力表B_COL1(n)」に書き換える。
次に、処理実行部14は、ステップS14がまだ未対象であるので、このステップS14を対象ステップとする(ステップS29、S28の処理)。
このステップS14は、データ処理に関するステップであり、処理実行部14は、この内容を解読する。このステップS14の処理は、出力表BのCOL1列のデータBCOL1(n)に対して、入力表AのCOL2列のデータACOL2(n)を出力するという処理である。処理実行部14は、「入力表A_COL2(n)→出力表B_COL1(n)」というパス管理情報を取得する。
しかし、このパス管理情報は、図8に示すパス管理情報と同一になる。このため、処理実行部14は、ステップS14を解読することによって得られたパス管理情報を採用しないこととする。
このようにして、処理実行部14は、図8に示すようなパス管理情報と、図5に示すような値候補情報と、を作成する。
そして、処理実行部14は、データ処理情報記憶部23と値候補情報記憶部24とがそれぞれ記憶する情報に基づいて、図6に示すような入力表Aに対するテストデータを作成する。
以上説明したように、本実施形態1によれば、処理実行部14は、テスト対象のバッチAPを、最下位ステップから上位ステップに向けて、ステップ毎にロジック解析を行うようにした。そして、処理実行部14は、パス管理情報と値候補情報とを取得し、取得したパス管理情報と値候補情報とに基づいて、テストデータを生成するようにした。
従って、すべての経路を取得する必要もなく、1回のロジック解析により、プログラムロジックのすべてを網羅するテストデータを作成することができ、テストデータ作成工数を低減することができる。
また、プログラムロジック解析の結果、バッチAPのステップの処理に不具合があった場合、その対象ステップの条件式が表示されるので、どこで解析に失敗したのかを、テスト実施者が知ることができ、また、プログラムテストの項目漏れ、網羅度を確認することができる。
また、検証される出力データが変化しても、網羅度は低下せず、また、工数も増えず、出力データの変化に柔軟に対応することができる。そして、プログラムテストの品質を維持することができる。
このため、データベースを用いたアプリケーションで使用されているSQL文にも解析対象として拡張することができる。そして、そのテストデータを作成することができるため、特にデータベースを用いたアプリケーションには、好ましく適用することができる。
(実施形態2)
実施形態2に係るプログラムテスト支援装置は、入力データをテスト対象のプログラムに投入し、プログラムの実行前後で変化した出力データの差分と、投入した入力データと、の関係を示す入出力対応表を作成するようにしたものである。尚、実施形態2においても、例として図2に示すバッチAPを用いるものとする。
実施形態2に係るプログラムテスト支援装置1の処理実行部14は、図9に示すような入出力対応表を作成する。この入出力対応表は、入力データと変化した出力データの変化前後のデータとの対応関係を示すものである。
処理実行部14は、この変更点を取得して、図9に示すような入出力対応表にこの変更点を記述する。この入出力対応表の(1)欄は、出力データが変化したときの順番を示す番号が書き込まれる欄である。(2)、(3)欄は、それぞれ、入力表AのCOL1列のデータ、COL2列のデータが書き込まれる欄である。(4)欄は、更新前、更新後、追加といった変化のTypeが書き込まれる欄である。(5)欄は、出力表BのCOL1列の変化したデータが書き込まれる欄である。テストデータ記憶部25は、この入出力対応表を記憶する。
次に実施形態2に係るプログラムテスト支援装置1の動作を説明する。
処理実行部14は、図10に示すフローチャートに従って、差分取得処理を実行する。
処理実行部14は、出力表Bのバックアップファイルを作成する(ステップS41)。
処理実行部14は、入力表Aに1件だけテストデータを投入する(ステップS42)。
処理実行部14は、テスト対象のバッチAPを実行する(ステップS43)。
処理実行部14は、出力表Bのバックアップファイルの物理アドレスのコピーと出力表Bの物理アドレスとをキーとして、出力表Bのバックアップファイルと出力表Bとを比較する。処理実行部14は、比較した結果、その差分を取得し、その差分を変更点として取得する(ステップS44)。
処理実行部14は、投入した入力データと入力データに対する変更点との対応関係を示す入出力対応表を作成する(ステップS45)。
処理実行部14は、入力すべきテストデータがまだあるか否かを判定する(ステップS46)。
入力すべきテストデータがあると判定した場合(ステップS46においてYes)、処理実行部14は、ステップS42〜S45の処理を、再度、実行する。
入力すべきテストデータがないと判定した場合(ステップS46においてNo)、処理実行部14は、表示部13に、入出力対応表を表示させる(ステップS47)。
そして、処理実行部14は、この差分取得処理を終了させる。
次に、この差分取得処理の具体的な内容を説明する。
処理実行部14は、図3に示すような出力表Bのバックアップファイルを作成する(ステップS41の処理)。処理実行部14は、図6に示すテストデータの表のCOL1列「1」に対応するCOL2列のテストデータ「10」を投入する(ステップS42の処理)。
処理実行部14がバッチAPを実行すると、図11に示すように、物理アドレス「10001」に対応する格納場所に格納されているCOL1列のデータは、「1」から「10」に変化する。
処理実行部14は、この変更点を取得して、図9に示すような入出力対応表の(1)〜(5)欄に、それぞれ、データを書き込み、図12に示すような入出力対応表を作成する。
次に、処理実行部14は、図6に示すテストデータの表のCOL1列「2」に対応するCOL2列のデータ「11」を投入する(ステップS42の処理)。
処理実行部14がバッチAPを実行すると、図13に示すように、物理アドレス「10005」に対応するCOL1列に、入力表AのCOL2列のデータ「11」が追加される。
処理実行部14は、この変更点を取得して、図12に示す入出力対応表の(1)〜(5)欄に、この変更点を追加し、図14に示すような入出力対応表を作成する。
入力すべき入力データがなくなると、処理実行部14は、図14に示す入出力対応表を表示部13に表示させる。
以上説明したように、本実施形態2によれば、処理実行部14は、実施形態1で作成したパス管理情報と値候補情報とに基づいて、プログラムの実行前後で変化した出力データの差分と、投入した入力データと、の関係を示す1つの入出力対応表を作成するようにした。
従って、入力データに対する出力データの変化を分かりやすく表示することができる。そして、この入出力対応表に従ってすぐにテスト結果を検証することができ、テスト結果検証工数を削減することができる。
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、上記実施形態2では、入力表Aのデータを1件ずつ、バッチAPに投入するようにした。しかし、入力表Aのすべてのデータを、まとめてバッチAPに投入してもよい。
このようにすることにより、入力データの組み合わせにより出力データが異なる場合があっても、1回の処理で入出力関係を決定することができる。
記憶部12は、1つのHDD等のハードウェアによって構成されたものであってもよいし、複数のハードウェアによって構成されたものであってもよく、各記憶部毎にハードウェアを備えるようにしてもよい。
上記実施形態では、プログラムテスト支援装置をRDBMSを利用したバッチAPの単体テスト工程に適用した場合について説明した。しかし、プログラムテスト支援装置をRDBMSを利用したバッチAP以外の単体テスト工程についても適用することができる。
本発明の実施形態1に係るプログラムテスト支援装置の構成を示すブロック図である。 テスト対象のプログラムの一例として、RDBMSを利用した入出力処理に関するバッチAPの内容を示すフローチャートである。 図2に示す入出力処理に関するバッチAPに関する動作を示す説明図である。 図1のデータ処理情報記憶部が記憶するパス管理情報を示す説明図である。 図1の値候補情報記憶部が記憶する値候補情報を示す説明図である。 図1のテストデータ記憶部が記憶するテストデータを示す説明図である。 図1の処理実行部が実行するテスト工程支援処理の内容を示すフローチャートである。 図1の処理実行部が書き換えたパス管理情報を示す説明図である。 本発明の実施形態2に係る処理実行部が記述する入出力対応表を示す説明図である。 図1の処理実行部が実行する差分取得処理の内容を示すフローチャートである。 図1の処理実行部が実行する差分取得処理の具体的な内容(1)を示す説明図である。 図1の処理実行部が作成した入出力対応表(1)を示す説明図である。 図1の処理実行部が実行する差分取得処理の具体的な内容(2)を示す説明図である。 図1の処理実行部が作成した入出力対応表(2)を示す説明図である。
符号の説明
1 プログラムテスト支援装置
11 入力部
12 記憶部
13 表示部
14 処理実行部
21 プログラムデータ記憶部
22 入出力データ記憶部
23 データ処理情報記憶部
24 値候補情報記憶部
25 テストデータ記憶部

Claims (6)

  1. データ処理を行うプログラムのロジックを検証するプログラムテスト支援装置において、
    前記プログラムのロジックをステップ毎に解析するロジック解析部と、
    前記ロジック解析部が解析したロジックの真偽を判定するための境界値を取得する境界値取得部と、
    前記ロジック解析部が解析したロジックに従って行われるデータ処理の内容を示すデータ処理情報を取得するデータ処理情報取得部と、
    前記データ処理情報取得部が取得したデータ処理情報が示すデータ処理が、前記ロジック解析部が解析したロジックに従って行われることを検証するためのテストデータを、前記境界値取得部が取得した境界値に基づいて作成するテストデータ作成部と、を備えた、
    ことを特徴とするプログラムテスト支援装置。
  2. 前記テストデータ作成部は、前記境界値取得部が取得した境界値に基づいて、前記ロジックを真とするための値と偽とするための値とを値候補としてテストデータを作成する、
    ことを特徴とする請求項1に記載のプログラムテスト支援装置。
  3. 前記テストデータ作成部が作成したテストデータと、前記テストデータを前記プログラムに適用したときに変化した出力データの変化前後のデータと、の対応関係を示す入出力対応情報を生成する入出力対応情報生成部を備えた、
    ことを特徴とする請求項1又は2に記載のプログラムテスト支援装置。
  4. 前記ロジック解析部は、前記プログラムのロジックを各ステップ毎に、最下位ステップから上位ステップに向けて解析する、
    ことを特徴とする請求項1乃至3のいずれか1項に記載のプログラムテスト支援装置。
  5. 前記ロジック解析部の解析結果を表示する表示部を備えた、
    ことを特徴とする請求項1乃至4のいずれか1項に記載のプログラムテスト支援装置。
  6. データ処理を行うプログラムのロジックをステップ毎に解析するステップと、
    解析したロジックの真偽を判定するための境界値を取得するステップと、
    解析したロジックに従って行われるすべてのデータ処理の内容を示すデータ処理情報を取得するステップと、
    前記取得したデータ処理情報に従ってデータ処理が前記解析したロジックに従って行われることを検証するためのテストデータを、前記取得した境界値に基づいて作成するステップと、を備えた、
    ことを特徴とするプログラムテスト支援方法。
JP2004137790A 2004-05-06 2004-05-06 プログラムテスト支援装置及びプログラムテスト支援方法 Pending JP2005321892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004137790A JP2005321892A (ja) 2004-05-06 2004-05-06 プログラムテスト支援装置及びプログラムテスト支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004137790A JP2005321892A (ja) 2004-05-06 2004-05-06 プログラムテスト支援装置及びプログラムテスト支援方法

Publications (1)

Publication Number Publication Date
JP2005321892A true JP2005321892A (ja) 2005-11-17

Family

ID=35469153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137790A Pending JP2005321892A (ja) 2004-05-06 2004-05-06 プログラムテスト支援装置及びプログラムテスト支援方法

Country Status (1)

Country Link
JP (1) JP2005321892A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016029582A (ja) * 2007-04-10 2016-03-03 アビニシオ テクノロジー エルエルシー ビジネスルールの編集およびコンパイルの、方法、コンピュータプログラム、およびシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016029582A (ja) * 2007-04-10 2016-03-03 アビニシオ テクノロジー エルエルシー ビジネスルールの編集およびコンパイルの、方法、コンピュータプログラム、およびシステム

Similar Documents

Publication Publication Date Title
US8627290B2 (en) Test case pattern matching
JP2006350686A (ja) 命令セット・シミュレータ生成装置及びシミュレータ生成方法
WO2008038389A1 (fr) Appareil d'analyse de performance de programme
JP6542612B2 (ja) テストシナリオ生成支援装置およびテストシナリオ生成支援方法
WO2018079225A1 (ja) 自動予測システム、自動予測方法および自動予測プログラム
González et al. Test data generation for model transformations combining partition and constraint analysis
JP2010128779A (ja) 重回帰式の抽出方法
WO2014080489A1 (ja) システム構築支援装置
JP2014029581A (ja) 六面体メッシュ生成装置
JP6567212B2 (ja) 等価性検証装置および等価性検証プログラム
JP6903249B2 (ja) テストケース生成装置、テストケース生成方法、およびテストケース生成プログラム
JP2005321892A (ja) プログラムテスト支援装置及びプログラムテスト支援方法
JP2008102831A (ja) 情報提供装置、プログラム及び情報提供方法
US7464363B2 (en) Verification support device, verification support method, and computer product
JP5163172B2 (ja) ソフトウェアテスト項目編集支援装置およびソフトウェアテスト項目編集支援方法
JP5076700B2 (ja) データベース検証方法及び装置
JP7260150B2 (ja) Webサイト設計支援装置、Webサイト設計支援方法、及びプログラム
JP5755861B2 (ja) テストケース生成装置、テストケース生成方法およびテストケース生成プログラム
JP5702265B2 (ja) プログラム自動生成装置およびプログラム自動生成方法
JP6702036B2 (ja) 検索プログラム、検索方法および検索装置
JP2021103354A (ja) プログラムの試験方法
JP2016126700A (ja) プログラム検証装置、プログラム検証方法及びプログラム検証プログラム
JP5600826B1 (ja) 非構造化データ処理システム、非構造化データ処理方法およびプログラム
JP4961915B2 (ja) 仕様記述支援装置および方法
JP7059827B2 (ja) ソースコード生成装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303