JP2005318389A - オフセット調節機能付き比較回路 - Google Patents
オフセット調節機能付き比較回路 Download PDFInfo
- Publication number
- JP2005318389A JP2005318389A JP2004135673A JP2004135673A JP2005318389A JP 2005318389 A JP2005318389 A JP 2005318389A JP 2004135673 A JP2004135673 A JP 2004135673A JP 2004135673 A JP2004135673 A JP 2004135673A JP 2005318389 A JP2005318389 A JP 2005318389A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- signal
- comparator
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】 比較器CMP1と、その比較器CMP1の入力端子に外部からの信号を導くための信号供給端子IN1、IN2とを設け、比較器CMP1の一方の入力端子(+)と信号供給端子IN1の間にコンデンサC1を設ける。このような構成とした比較回路に対し、コンデンサC1の端子間電圧が供給信号に生じた電源電圧Vccの変動に基づく変化分をキャンセルするような値になるように充電時間を制御するオフセット制御回路OFC1と、オフセット制御回路OFC1からの充電制御信号Schに応じてコンデンサC1の充電電流をオン、オフすることが可能な定電流源SC1を追加して設ける。
【選択図】 図1
Description
すなわち、一時的に比較器の入力端子への信号供給を停止し、コンデンサが比較器の入力端子間に接続された回路構成になるよう切り換える。この状態で比較器の出力信号の状態が変化するまでコンデンサを充電する。再び回路状態を切り換えて、比較器の一方の入力端子に充電状態のコンデンサを介して信号を印加するようにすれば、丁度オフセットがキャンセルされる。ここで例示したオフセットキャンセル技術は、このような動作過程を基礎としている。(例えば、特許文献1を参照)
本発明は、以上の問題を鑑み、電源電圧に応じて比較回路のオフセット電圧やヒステリシス幅を自動的に補正することにより、正確な判定結果が得られるオフセット調節機能付き比較回路を提供することを目的とする。
第1のスイッチはオン状態となることにより、オフセット制御回路内の第2のコンデンサを第1のコンデンサと同様に初期状態とする。第1のスイッチがオフ状態となると、第2のコンデンサは第1のコンデンサが第1の定電流源によって充電されるのと同様に第2の定電流源によって充電される。
図1において、IN1とIN2はそれぞれ外部から信号を受信するための比較回路の信号供給端子で、OUTは比較判定結果を暗示する信号を出力するための比較回路の信号出力端子である。信号供給端子IN1はスイッチ回路網SWNとコンデンサC1を介して比較器CMP1の一方の入力端子に接続され、信号供給端子IN2はスイッチ回路網SWNを介して比較器CMP1の他方の入力端子に接続されている。
比較器CMP1の出力端子は信号出力端子OUTに接続されている。コンデンサC1と比較器CMP1の一方の入力端子の共通接続点は定電流源SC1を介してグランドに接続されている。そして、この定電流源SC1の動作をオン、オフするためのオフセット制御回路OFC1が定電流源SC1に接続されている。
また、スイッチ回路網SWNは、供給されたクロック信号が第1の状態の時には少なくともコンデンサC1の充電を可能とする回路構成に切り換えられ、クロック信号が第2の状態の時には、信号供給端子IN1の信号をコンデンサC1を介して比較器CMP1の一方の入力端子(+)に供給し、信号供給端子IN2の信号を比較器CMP1の他方の入力端子(−)に供給する回路構成に切り換えられるものとする。
先ず、クロック入力端子IN3に供給されるクロック信号(S3)がハイレベルの時、スイッチ回路網SWNの内部は信号供給端子IN1、IN2の信号を比較器CMP1に供給する回路構成となっている。
クロック信号S3がローレベルに転換すると、スイッチ回路網SWMは、一端、その端子間電圧をほぼゼロにするようにコンデンサC1を放電させた後、直ちに(時間t2以前に)コンデンサC1の充電が可能な状態に切り替えられる。
一方、外部トリガ信号S4がハイレベルになると、オフセット制御回路OFC1の内部に設けられたトランジスタQ1がオン状態となる。すると、コンデンサC2はその端子間電圧がゼロになるように放電し、比較器CMP2の一方の入力端子(+)に供給される信号(V+)は、そのレベルがほぼ電源電圧Vccに等しい値なる。
ここで、外部トリガ信号S4がハイレベルである間、比較器CMP2は停止状態とされる。このため、信号(V+)と信号(V-)の大きさに関わらず、比較器CMP2から出力される充電信号Schはローレベルとなる。
なお、図2中に信号(V+)と同一軸上に示す信号(V-)は、電源電圧Vccを抵抗R1とR2で分圧して得ているため、そのレベルは電源電圧Vccよりも小さくなる。また、信号(V-)は電源電圧Vccの特性を引き継いでいるため、クロック信号S3の周期相当の時間の間は一定の大きさとなる。
時間t3において信号(V+)と信号(V-)が同じレベルになり、時間t3の直後に信号(V+)が信号(V-)よりも少しでも小さくなると、比較器CMP2から出力される充電制御信号Schはローレベルに転換する。すると定電流回路SC1は電流の流通をオフし、コンデンサC1の充電を停止させる。この時、コンデンサC1の端子間電圧は電源電圧Vccに応じた大きさとなっている。(その理由は以下で別途説明する。)
電源ラインPLとグランドとの間に電圧検出回路DETとしての抵抗R1とR2の直列回路を接続し、更に電源ラインPLとグランドとの間にコンデンサC2と定電流源SC2の直列回路を接続する。コンデンサC2に対して並列にトランジスタQ1の主電流路を接続し、トランジスタQ1のゲートをインバータINV1を介してトリガ入力端子IN4に接続する。
この図5の回路は、電源ラインPLとグランドとの間にトランジスタQ9とQ10の主電流路を直列に接続し、トランジスタQ9のゲートを基準電圧源VREFに接続して電流源回路を構成する。そして、コンデンサC2の一端とグランドの間、すなわち図4の回路では電流源SC2が設置されている位置、にトランジスタQ11を接続し、トランジスタQ11のゲートをトランジスタQ10のゲートに共通接続する。なおトランジスタQ10はカレントミラー回路の基準側トランジスタとするため、そのドレイン、ゲート間を接続する。
以上に説明した回路部分以外に付いては図5と図4の回路は同一の構成となっている。
一方、トランジスタQ8とコンデンサC3の直列回路をコンデンサC2に並列に接続したことにより、この図5のオフセット制御回路を組み込んだオフセット調整機能付き比較回路をヒステリシスコンパレータとして動作させることが可能となる。
一方、回路外の比較器の出力信号がローレベルであった場合、その比較器のラッチされたローレベルの出力信号によってトランジスタQ8はオン状態となる。すると、外部トリガ信号S4によってトランジスタQ1がオンからオフ状態に転換した時、コンデンサC2と共にコンデンサC3も充電されることになる。
IN3:クロック入力端子
IN4:トリガ入力端子
OUT:信号出力端子
C1:コンデンサ(第1のコンデンサ)
C2:コンデンサ(第2のコンデンサ)
C3:コンデンサ(第3のコンデンサ)
CMP1:比較器(第1の比較器)
CMP2:比較器(第2の比較器)
DET:電圧検出回路
OFC1:オフセット制御回路
Q1:トランジスタ(第1のスイッチ)
Q8:トランジスタ(第2のスイッチ)
R1、R2:抵抗
S3:クロック信号
S4:トリガ信号
Sch:充電制御信号
SC1:定電流源(第1の定電流源)
SC2:定電流源(第2の定電流源)
SWC:スイッチ回路網
V+:信号
V-:信号(参照電圧信号信号)
Claims (4)
- 外部から信号を取り込むための第1と第2の信号供給端子と、少なくとも2つの入力端子を有する第1の比較器と、該第1の比較器の第1の入力端子と該第1の信号供給端子との間に接続された第1のコンデンサとを有し、該第1のコンデンサの端子間電圧で電圧オフセットを調節するようにしたオフセット調節機能付き比較回路において、
該第1のコンデンサに接続され、充電制御信号の状態に応じて該第1のコンデンサに流れる電流をオフするように構成された第1の定電流源と、
その内部に電源電圧に応じた参照電圧信号を生成する電圧検出回路を有し、該第1のコンデンサの端子間電圧が該電源電圧に応じて変化するように該参照電圧信号に応じて該第1の定電流源による該第1のコンデンサの充電時間を制御する充電制御信号を発生させるオフセット制御回路と、
を具備することを特徴とするオフセット調節機能付き比較回路。 - 前記オフセット制御回路が更に、第2のコンデンサと、該第2のコンデンサの一端に接続された第2の電流源と、該第2のコンデンサに並列接続された第1のスイッチとを具備し、該第2のコンデンサの一端の電圧と前記参照電圧信号の大きさに応じて前記第1の定電流源に供給する前記充電制御信号の状態を変化させることを特徴とする、請求項1に記載したオフセット調節機能付き比較回路。
- 前記オフセット制御回路が更に、前記第2のコンデンサに並列接続された、第3のコンデンサと第2のスイッチの直列回路を具備し、ここで該第2のスイッチは前記比較器の出力信号に応じてオン状態あるいはオフ状態となることを特徴とする、請求項2に記載したオフセット調節機能付き比較回路。
- 前記第1、第2の信号供給端子、前記第1のコンデンサの一端および前記比較器の第2の入力端子に接続され、該第1の信号供給端子の信号を該第1のコンデンサを介して該比較器の第1の入力端子に供給し、該第2の信号供給端子の信号を該比較器の第2の入力端子に供給するように、該第1のコンデンサの一端と該第2の入力端子をそれぞれ該第1の信号供給端子と第2の信号供給端子に接続する第1の状態と、該第1のコンデンサを充電するために該第1のコンデンサの一端と該第2の入力端子をそれぞれ該第1、第2の信号供給端子から切り離す第2の状態を有するスイッチ回路網と、
を具備することを特徴とする、請求項1から請求項3のいずれかに記載したオフセット調節機能付き比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135673A JP4008895B2 (ja) | 2004-04-30 | 2004-04-30 | オフセット調節機能付き比較回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135673A JP4008895B2 (ja) | 2004-04-30 | 2004-04-30 | オフセット調節機能付き比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005318389A true JP2005318389A (ja) | 2005-11-10 |
JP4008895B2 JP4008895B2 (ja) | 2007-11-14 |
Family
ID=35445341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004135673A Expired - Fee Related JP4008895B2 (ja) | 2004-04-30 | 2004-04-30 | オフセット調節機能付き比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4008895B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964648A (zh) * | 2010-04-12 | 2011-02-02 | 湖北大学 | 一种用高精度低压比较器组成的高阈值电压比较电路 |
-
2004
- 2004-04-30 JP JP2004135673A patent/JP4008895B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964648A (zh) * | 2010-04-12 | 2011-02-02 | 湖北大学 | 一种用高精度低压比较器组成的高阈值电压比较电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4008895B2 (ja) | 2007-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6348833B1 (en) | Soft starting reference voltage circuit | |
US7282894B2 (en) | Method and apparatus for performing lossless sensing and negative inductor currents in a high side switch | |
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
KR101136691B1 (ko) | 정전압 회로 | |
US7570091B2 (en) | Power-on reset circuit | |
US20030080806A1 (en) | Bandgap reference voltage circuit | |
JPH1075598A (ja) | ハイサイド方式のモータ電流検出回路 | |
JP2994572B2 (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
KR970005773B1 (ko) | 충전 펌프 회로 | |
US9577517B2 (en) | Startup clamp circuit for non-complimentary differential pair in DCDC converter system | |
US7978010B2 (en) | Boost operational amplifier | |
JP5361346B2 (ja) | 半導体集積回路 | |
KR20070055327A (ko) | 증폭회로 | |
US6236195B1 (en) | Voltage variation correction circuit | |
US20090212862A1 (en) | Op-amp circuit and op-amp circuit driving method | |
US6028458A (en) | Differential amplifier with input signal determined standby state | |
JP4008895B2 (ja) | オフセット調節機能付き比較回路 | |
CN110611497B (zh) | 比较器以及振荡电路 | |
US20070290751A1 (en) | Regulator circuit | |
US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
JP5068631B2 (ja) | 定電圧回路 | |
JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
JP2007255909A (ja) | ピーク検波回路 | |
US20050127921A1 (en) | Voltage detecting circuit | |
JP4150095B2 (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |