JP2005315923A - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP2005315923A
JP2005315923A JP2004130728A JP2004130728A JP2005315923A JP 2005315923 A JP2005315923 A JP 2005315923A JP 2004130728 A JP2004130728 A JP 2004130728A JP 2004130728 A JP2004130728 A JP 2004130728A JP 2005315923 A JP2005315923 A JP 2005315923A
Authority
JP
Japan
Prior art keywords
power supply
unit
power
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004130728A
Other languages
Japanese (ja)
Other versions
JP4446790B2 (en
Inventor
Takeshi Nishimura
武司 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2004130728A priority Critical patent/JP4446790B2/en
Publication of JP2005315923A publication Critical patent/JP2005315923A/en
Application granted granted Critical
Publication of JP4446790B2 publication Critical patent/JP4446790B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image forming apparatus capable of determining whether the factor for starting electric power supply is either from a power-on from a power source stop state of the apparatus or a reset from a power saving state where part of the power supply is stopped and displaying the image meeting the factor for the starting on a display means at the time of starting the electric power supply. <P>SOLUTION: In the image forming apparatus, the determination of the factor for starting the electric power supply is performed by that a CPU 252 determines a signal Q 1 outputted from an output terminal 282 of a delay type flip-flop circuit 28. The CPU 252 determines that the factor for the start is by the power-on when the signal Q 1 is in an L level, and determines that the factor for the start is by the reset from the power saving state when the signal Q 1 is in an H level. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、複写機、プリンタ、ファクシミリ等の画像形成装置に関するものであり、特に、その電力供給の開始要因が、装置の電源停止状態からの電源投入あるいは一部の電力供給が停止された省電力状態からの復帰のいずれであるかを判定するその回路技術に関するものである。   The present invention relates to an image forming apparatus such as a copying machine, a printer, and a facsimile. In particular, the power supply start factor is the power saving from the power-off state of the apparatus or partial power supply is stopped. The present invention relates to a circuit technique for determining which of the return from the power state.

従来の画像形成装置において、その省電力化を目的として、装置の未操作状態が所定の時間経過した場合等の所定の条件を満たすと、省電力状態に移行して、電力供給が停止されても支障のない部分への電力供給は停止され、残りの部分への電力供給は停止されず、また、その停止した電力供給の復帰要求時には、復帰キーの押下や外部インターフェースからのデータ受信等の所定の指示により、再び電力供給が復帰する省電力化機能を備えた画像形成装置がある。   In a conventional image forming apparatus, for the purpose of power saving, when a predetermined condition is satisfied such as when the apparatus has not been operated for a predetermined time, the power supply is stopped and the power supply is stopped. However, the power supply to the unaffected part is stopped, the power supply to the remaining part is not stopped, and when the return of the stopped power supply is requested, the return key is pressed, data is received from the external interface, etc. There is an image forming apparatus having a power saving function in which power supply is restored again by a predetermined instruction.

例えば、装置の主制御を行うメイン基板とは、別に表示手段や操作手段となる液晶ディスプレイ(略称、LCD[Liquid Crystal Display])や復帰キー等の制御を行う操作表示基板を備えた画像形成装置においては、その省電力状態時に、電力供給が停止されても支障のない部分である液晶ディスプレイへの電力供給が停止され、操作表示基板の省電力化がなされている。なお、省電力化を目的とした電子装置が開示・提案されている(例えば、特許文献1を参照)。
特開2002−345166号公報
For example, an image forming apparatus provided with an operation display substrate for controlling a liquid crystal display (abbreviated as LCD [Liquid Crystal Display]) serving as a display means and an operation means, a return key, and the like separately from a main substrate for performing main control of the apparatus In the power saving state, the power supply to the liquid crystal display, which is a portion that does not hinder the power supply even when the power supply is stopped, is stopped, and the power consumption of the operation display board is reduced. An electronic device aimed at power saving has been disclosed and proposed (see, for example, Patent Document 1).
JP 2002-345166 A

確かに、上記構成から成る画像形成装置であれば、装置の未操作状態が所定の時間経過した場合等の所定の条件を満たすと、省電力状態に移行して液晶ディスプレイへの電力供給が停止されるため、操作表示基板の省電力化を図ることが可能である。   Certainly, in the case of an image forming apparatus having the above-described configuration, when a predetermined condition is satisfied such as when the apparatus has not been operated for a predetermined time, the power supply state is stopped and power supply to the liquid crystal display is stopped. Therefore, it is possible to achieve power saving of the operation display board.

しかしながら、更なる操作表示基板の省電力化を図るには、該操作表示基板に接続された液晶ディスプレイ以外の部分へ電力供給を停止することが有効である。しかし、実際には、装置の電源停止状態からの電源投入あるいは省電力状態からの復帰時に、ユーザにその状態を知らせるため、電力供給の開始要因に応じて液晶表示パネルへ異なる画像を表示させる必要がある。よって、操作表示基板に配置された中央演算処理装置(以下、CPU[Central Processing Unit]と呼ぶ)や特定用途向け集積回路(以下、ASIC[Application Specific Integrated Circuit]と呼ぶ)等から成る操作表示制御部は、電力供給の開始要因を判定し、該開始要因に応じて液晶表示パネルへの表示画像を制御する必要があるため、操作表示基板上の操作表示制御部には電力が供給され続けなければならず、操作表示基板の更なる省電力化は困難であった。   However, in order to further reduce the power consumption of the operation display board, it is effective to stop the power supply to the part other than the liquid crystal display connected to the operation display board. However, in practice, it is necessary to display a different image on the liquid crystal display panel according to the power supply start factor in order to inform the user of the state when the device is turned on from the power stop state or returned from the power saving state. There is. Therefore, an operation display control composed of a central processing unit (hereinafter referred to as CPU [Central Processing Unit]) and an application specific integrated circuit (hereinafter referred to as ASIC [Application Specific Integrated Circuit]) disposed on the operation display board. The unit needs to determine the power supply start factor and control the display image on the liquid crystal display panel in accordance with the start factor. Therefore, power must be continuously supplied to the operation display control unit on the operation display board. Therefore, further power saving of the operation display board has been difficult.

なお、その開始要因による液晶表示パネルへの表示内容は、電源投入による電力供給の開始時には、例えば、装置全体の主制御を行うメイン基板が起動するまでには若干時間がかかるので、ユーザに対して、装置が起動中であるかどうか不安を与えないようにするため、操作表示基板上の操作表示制御部は、まず、装置全体の制御を行うメイン基板からの指示を待たずに、直ちにロゴタイプや起動メッセージ等の初期画面を液晶表示パネルに表示させる。   It should be noted that the display content on the liquid crystal display panel due to the start factor is, for example, that it takes some time for the main board to perform main control of the entire apparatus to start when power supply is started by turning on the power. Therefore, the operation display control unit on the operation display board first does not wait for an instruction from the main board that controls the entire apparatus, so that the logo is immediately displayed. The initial screen such as type and startup message is displayed on the LCD panel.

また、省電力状態からの復帰時には、例えば、ユーザに復帰動作が早期に完了した印象与え、かつ省電力状態移行直前の状態が分かるようにするため、操作表示基板上の操作表示制御部は、省電力状態移行直前の画面を液晶表示パネルに表示させる。   Further, when returning from the power saving state, for example, in order to give the user an impression that the return operation has been completed early and to know the state immediately before the transition to the power saving state, the operation display control unit on the operation display board is The screen immediately before the transition to the power saving state is displayed on the liquid crystal display panel.

本発明は、上記の問題点に鑑み、電力投入状況の判別に支障をきたすことなく、更なる装置の省電力化を図るとともに、その電力供給の開始要因が、装置の電源停止状態からの電源投入あるいは一部の電力供給が停止された省電力状態からの復帰のいずれであるか判定し、該電力供給の開始時にその開始要因に応じた画像を表示手段に表示させることが可能な画像形成装置を提供することを目的とする。   In view of the above problems, the present invention aims to further reduce the power consumption of the apparatus without hindering the determination of the power-on status, and the power supply start factor is the power supply from the power-off state of the apparatus. Image formation that can determine whether the power supply state has been turned on or has returned from a power-saving state in which part of the power supply has been stopped, and can display an image corresponding to the start factor on the display means when the power supply is started An object is to provide an apparatus.

上記目的を達成するために、本発明に係る画像形成装置は、所定の信号処理を行う演算部と、前記演算部への電力供給を制御する手段であって、所定の条件下で、その電力供給を一時停止する一方、所定の復帰指示に応じてその電力供給を再開する機能を備えた電源部と、前記復帰指示があった場合に電荷を蓄積する容量部と、を有して成り、前記演算部は、前記電源部からの電力供給に際し、前記容量部の蓄電圧に応じてその電力供給が初回投入か一時停止状態からの復帰投入かを判別するとよい。   In order to achieve the above object, an image forming apparatus according to the present invention includes a calculation unit that performs predetermined signal processing, and a unit that controls power supply to the calculation unit. A power supply unit having a function of resuming power supply in response to a predetermined return instruction while temporarily stopping supply, and a capacitor unit that accumulates electric charges when the return instruction is issued, When the power supply from the power supply unit is supplied, the arithmetic unit may determine whether the power supply is turned on for the first time or returned from the paused state according to the stored voltage of the capacity unit.

また、前記電源部からの電力供給を受けた前記演算部からの指示に基づいて、前記容量部を放電させる手段を有するとよい。   Moreover, it is good to have a means to discharge the said capacity | capacitance part based on the instruction | indication from the said calculating part which received the electric power supply from the said power supply part.

また、前記容量部の蓄電圧をその放電後も所定時間だけ保持して前記演算部に送出し続ける手段を有するとよい。   Further, it is preferable to have means for holding the stored voltage of the capacity unit for a predetermined time after the discharge and continuously sending it to the calculation unit.

上記のように、本発明に係る画像形成装置であれば、電力投入状況の判別に支障をきたすことなく、更なる装置の省電力化を図れるとともに、その電力供給の開始要因が、装置全体の電源停止からの電源投入あるいは省電力状態からの復帰のいずれか判定することが可能となるとともに、該電力供給の開始時に開始要因に応じた画像を表示手段に表示させることが可能となる。   As described above, with the image forming apparatus according to the present invention, it is possible to further reduce the power consumption of the apparatus without hindering the determination of the power-on state. It is possible to determine whether to turn on the power after the power is stopped or to return from the power saving state, and it is possible to display an image corresponding to the start factor on the display means when the power supply is started.

以下では、本発明を複写機に適用した場合を例に挙げて説明を行う。図1は本発明に係る複写機の要部構造を模式的に示す縦断面図である。図1に示すように、本実施形態の複写機1は、原稿を自動搬送する原稿搬送部11と、原稿搬送部11から搬送された原稿を取り込んで画像データを生成する原稿取込部12と、操作手段(テンキーやタッチパネルなど)と表示手段(液晶ディスプレイなど)から成る操作表示部13と、画像データに基づいて用紙への画像出力を行う画像形成部14(プリンタヘッドや感光ドラムから成るプリント部141と、該プリント部141で得られた画像出力を用紙に定着させる定着部142とを含む)と、画像形成部14に給紙を行う給紙部15と、画像形成部14で画像出力された用紙の排紙先となる排紙部16と、を有して成る。   Hereinafter, a case where the present invention is applied to a copying machine will be described as an example. FIG. 1 is a longitudinal sectional view schematically showing a main part structure of a copying machine according to the present invention. As shown in FIG. 1, a copying machine 1 according to the present embodiment includes a document transport unit 11 that automatically transports a document, and a document capture unit 12 that captures a document transported from the document transport unit 11 and generates image data. An operation display unit 13 including an operation unit (such as a numeric keypad or a touch panel) and a display unit (such as a liquid crystal display), and an image forming unit 14 (printing including a printer head or a photosensitive drum) that outputs an image to paper based on the image data A fixing unit 142 that fixes the image output obtained by the printing unit 141 to a sheet), a sheet feeding unit 15 that feeds the image forming unit 14, and an image output by the image forming unit 14. And a paper discharge unit 16 that serves as a paper discharge destination for the discharged paper.

給紙部15は、画像形成部14への給紙元となる複数段(本実施形態では3段)の用紙収納部151と、各用紙収納部151から画像形成部14への共通した用紙搬送経路となる用紙搬送部152と、を有して成る。   The paper feed unit 15 includes a plurality of (three in this embodiment) paper storage units 151 serving as a paper supply source to the image forming unit 14, and a common paper transport from each paper storage unit 151 to the image forming unit 14. And a sheet conveyance unit 152 serving as a path.

次に、上記構成から成る複写機1における原稿複写動作について説明する。複写機1における原稿複写動作では、まず原稿搬送部11から原稿取込部12に原稿が搬送され、原稿取込部12による該原稿の取込み(画像データの生成)が行われる。生成された画像データは、図示していないメモリ部に一旦格納された後、再び読み出されて画像形成部14に送出される。その後、画像形成部14では、入力された画像データに基づく用紙への画像形成処理並びに定着処理が行われる。   Next, the document copying operation in the copying machine 1 configured as described above will be described. In the document copying operation in the copying machine 1, first, a document is transported from the document transport unit 11 to the document capture unit 12, and the document capture unit 12 captures the document (generates image data). The generated image data is temporarily stored in a memory unit (not shown), read again, and sent to the image forming unit 14. Thereafter, the image forming unit 14 performs an image forming process and a fixing process on the paper based on the input image data.

なお、本実施形態の複写機1は、液晶ディスプレイや復帰キー等の制御を行う操作表示基板上の操作表示制御部への電力供給が停止された場合において、その電力供給の開始要因が、電源停止状態からの電源投入あるいは省電力状態からの復帰のいずれであるか判定する手段に特徴を有している。そこで、以下では、図2を参照にしながら、本実施形態の複写機1における電力供給の開始要因の判定動作について詳細な説明を行う。   Note that the copying machine 1 according to the present embodiment is configured such that when the power supply to the operation display control unit on the operation display substrate that controls the liquid crystal display and the return key is stopped, the power supply start factor is the power supply It has a feature in the means for determining whether the power is turned on from the stop state or the return from the power saving state. Therefore, in the following, with reference to FIG. 2, a detailed description will be given of the determination operation of the power supply start factor in the copying machine 1 of the present embodiment.

図2は、本発明に係る複写機1における電力供給の開始要因判定に関係した回路構成部分を示す図である。本図に示すように、本実施形態の複写機1は、各部に電力を供給する電源21と、複写機1の主制御を行うメイン基板22と、操作表示部13の制御を行う操作表示基板23と、を有して成る。   FIG. 2 is a diagram showing circuit components related to the determination of the power supply start factor in the copying machine 1 according to the present invention. As shown in the figure, the copier 1 of the present embodiment includes a power source 21 that supplies power to each unit, a main board 22 that performs main control of the copier 1, and an operation display board that controls the operation display unit 13. 23.

操作表示基板23は、液晶ディスプレイ24と、操作表示基板の制御を行う操作表示制御部25と、電源21の出力の復帰を行う復帰キー26と、抵抗R1と、抵抗R2と、ダイオードDVと、コンデンサC1と、コンデンサC1の放電を行う放電部30と、放電部30によるコンデンサC1の放電後も所定の期間だけ蓄電圧を保持し、操作表示制御部25へ蓄電圧を送出し続ける信号保持回路部29と、を有して成る。   The operation display board 23 includes a liquid crystal display 24, an operation display control unit 25 for controlling the operation display board, a return key 26 for returning the output of the power source 21, a resistor R1, a resistor R2, a diode DV, Capacitor C1, discharge unit 30 that discharges capacitor C1, and a signal holding circuit that holds the stored voltage only for a predetermined period after discharge of capacitor C1 by discharge unit 30 and continues to send the stored voltage to operation display control unit 25 Part 29.

操作表示制御部25は、操作表示基板23の制御を行うASIC251およびCPU252を有して成る。   The operation display control unit 25 includes an ASIC 251 and a CPU 252 that control the operation display substrate 23.

また、放電部30は、抵抗R3と、トランジスタTrと、を有して成り、信号保持回路部29は、セレクト回路27と、遅延タイプフリップフロップ回路28と、を有して成る。   The discharge unit 30 includes a resistor R3 and a transistor Tr, and the signal holding circuit unit 29 includes a select circuit 27 and a delay type flip-flop circuit 28.

電源21の出力Vddは、メイン基板22と、液晶ディスプレイ24と、操作表示制御部25と、に供給されている。電源21の出力Vbakは、メイン基板22と、復帰キー26の一端と、に供給されている。なお、未操作状態が所定の時間経過した場合等の所定の条件を満たし、省電力状態に移行すると、出力Vddは、電力供給を停止するが、出力Vbakは、そのまま電力供給を続ける。   The output Vdd of the power source 21 is supplied to the main board 22, the liquid crystal display 24, and the operation display control unit 25. The output Vbak of the power source 21 is supplied to the main board 22 and one end of the return key 26. Note that when a predetermined condition such as when the non-operation state has elapsed for a predetermined time is satisfied and the state shifts to the power saving state, the output Vdd stops supplying power, but the output Vbak continues to supply power.

出力Vbakが供給される復帰キー26のもう一端は、抵抗R1を介して接地され、復帰キー26と抵抗R1との間の接続ノードから電源21にKeyIn信号が入力されている。省電力状態にKeyIn信号が電源21に入力されると、出力を停止していた出力Vddが復帰し、電力供給が再開される。復帰キー26は、通常、開放され、復帰キー26が押下された時、復帰キー26が閉結されて通電状態となる。なお、復帰キー26は、外部インターフェースからのデータ受信等の所定の指示をメイン基板が受け、図示していない信号により閉結されてもよい。   The other end of the return key 26 to which the output Vbak is supplied is grounded via a resistor R1, and a KeyIn signal is input to the power source 21 from a connection node between the return key 26 and the resistor R1. When the KeyIn signal is input to the power source 21 in the power saving state, the output Vdd that has stopped outputting is restored, and power supply is resumed. The return key 26 is normally opened, and when the return key 26 is pressed, the return key 26 is closed and energized. The return key 26 may be closed by a signal (not shown) when the main board receives a predetermined instruction such as data reception from the external interface.

また、復帰キー26と抵抗R1間との接続ノードには抵抗R2の一端が接続され、抵抗R2のもう一端がダイオードDVのアノードに接続されている。ダイオードDVのカソードは、コンデンサC1を介して接地されている。ダイオードDVのカソードとコンデンサC1の接続ノードには、抵抗R3の一端とセレクト回路27の入力端子271が接続されている。   One end of the resistor R2 is connected to a connection node between the return key 26 and the resistor R1, and the other end of the resistor R2 is connected to the anode of the diode DV. The cathode of the diode DV is grounded via the capacitor C1. One end of a resistor R3 and an input terminal 271 of the select circuit 27 are connected to a connection node between the cathode of the diode DV and the capacitor C1.

また、抵抗R3のもう一端は、トランジスタTr1のコレクタに接続されている。トランジスタTr1のエミッタは、接地されている。セレクト回路27の出力端子273は遅延タイプフリップフロップ回路28のデータ入力端子281に接続されている。遅延タイプフリップフロップ回路28の出力端子282から信号Q1が、セレクト回路27の入力端子272およびCPU252に入力される。クロック信号clkが、遅延タイプフリップフロップ回路28の入力端子283に入力される。なお、遅延タイプフリップフロップ回路は、クロック信号clkがLレベルからHレベルに変化したときに、入力端子281の入力状態を出力端子282から信号Q1として出力するフリップフロップである。   The other end of the resistor R3 is connected to the collector of the transistor Tr1. The emitter of the transistor Tr1 is grounded. The output terminal 273 of the select circuit 27 is connected to the data input terminal 281 of the delay type flip-flop circuit 28. The signal Q 1 is input from the output terminal 282 of the delay type flip-flop circuit 28 to the input terminal 272 of the select circuit 27 and the CPU 252. The clock signal clk is input to the input terminal 283 of the delay type flip-flop circuit 28. The delay type flip-flop circuit is a flip-flop that outputs the input state of the input terminal 281 as the signal Q1 from the output terminal 282 when the clock signal clk changes from the L level to the H level.

CPU252からのリセット信号resetnが、トランジスタTr1のベースとセレクト回路27の切替端子274に入力されている。操作表示制御部25から液晶ディスプレイ24に表示画面の制御信号S1が送出される。   A reset signal resetn from the CPU 252 is input to the base of the transistor Tr 1 and the switching terminal 274 of the select circuit 27. A display screen control signal S 1 is sent from the operation display control unit 25 to the liquid crystal display 24.

次に、本実施形態の複写機1において、操作表示基板25への電力供給の開始要因が、電源停止状態からの電源投入あるいは省電力状態からの復帰のいずれからであるかを判定する判定動作について以下に説明する。   Next, in the copying machine 1 of the present embodiment, a determination operation for determining whether the power supply start factor to the operation display board 25 is from turning on the power from the power stop state or returning from the power saving state. Is described below.

まず、電力供給の開始要因の判定は、図2に示すように、遅延タイプフリップフロップ回路28の出力端子282から出力された信号Q1をCPU252が判定することにより行われる。CPU252は、信号Q1がLレベルの場合には、開始要因が電源投入によるものと判定し、信号Q1がHレベルの場合には、開始要因が省電力状態からの復帰によるものと判定する。   First, the determination of the power supply start factor is performed by the CPU 252 determining the signal Q1 output from the output terminal 282 of the delay type flip-flop circuit 28, as shown in FIG. When the signal Q1 is at L level, the CPU 252 determines that the start factor is due to power-on, and when the signal Q1 is at H level, the CPU 252 determines that the start factor is due to return from the power saving state.

次に、複写機1の電源投入による電力供給の開始時におけるその開始要因の判定動作について以下に説明する。図3は、電源停止状態からの電源投入時における電力供給の開始要因の判定動作を説明する回路信号のチャート図である。図2および図3に示すように、電源21が投入されると、まず、電源21から出力Vddおよび出力Vbakが出力される。そして、操作表示基板23においては、液晶ディスプレイ24と、操作表示制御部25のASIC251やCPU252と、が起動し、復帰キー26の端部に電力が供給される。   Next, the start factor determination operation at the start of power supply by turning on the power of the copying machine 1 will be described below. FIG. 3 is a chart of circuit signals for explaining the operation of determining the power supply start factor when the power is turned on after the power is stopped. As shown in FIGS. 2 and 3, when the power supply 21 is turned on, the output Vdd and the output Vbak are first output from the power supply 21. In the operation display board 23, the liquid crystal display 24, the ASIC 251 and the CPU 252 of the operation display control unit 25 are activated, and power is supplied to the end of the return key 26.

続いて、CPU252より予め設定された期間分Lレベル31のリセット信号resetnがトランジスタTrのベースおよびセレクト回路28の切替端子274に送出される。この時、コンデンサC1に電荷が蓄えられていないため、コンデンサC1の蓄電圧を示す信号D1は、Lレベル32を示す。Lレベル32の信号D1は、セレクト回路27の入力端子271に入力された後、出力端子273から遅延タイプフリップフロップ回路28の入力端子281に入力される。クロック信号clkがLレベルからHレベル33に変化すると、遅延タイプフリップフロップ回路28により入力端子281の入力状態であるLレベルの信号が入力され、出力端子282からLレベル34の信号Q1が出力される。   Subsequently, the CPU 252 sends a reset signal resetn at L level 31 for a preset period to the base of the transistor Tr and the switching terminal 274 of the select circuit 28. At this time, since no charge is stored in the capacitor C1, the signal D1 indicating the stored voltage of the capacitor C1 indicates the L level 32. The signal D 1 at the L level 32 is input to the input terminal 271 of the select circuit 27 and then input from the output terminal 273 to the input terminal 281 of the delay type flip-flop circuit 28. When the clock signal clk changes from the L level to the H level 33, the delay type flip-flop circuit 28 inputs the L level signal which is the input state of the input terminal 281 and the output terminal 282 outputs the L level 34 signal Q1. The

その後、CPU252からHレベル35のリセット信号resetnがトランジスタTrのベースおよびセレクト回路28の切替端子274に送出される。この時、セレクタ回路27の入力は、入力端子271から入力端子272に切り替わる。また、トランジスタTrがオンし、コンデンサC1は、抵抗R3を経由して接地される。なお、コンデンサC1には、電荷が蓄えられていないため、信号D1は、Lレベル36を示す。   Thereafter, a reset signal resetn at H level 35 is sent from the CPU 252 to the base of the transistor Tr and the switching terminal 274 of the select circuit 28. At this time, the input of the selector circuit 27 is switched from the input terminal 271 to the input terminal 272. Further, the transistor Tr is turned on, and the capacitor C1 is grounded via the resistor R3. Note that since the electric charge is not stored in the capacitor C1, the signal D1 indicates the L level 36.

続いて、切り替えられたセレクタ回路27の入力端子272には、Lレベル37の信号Q1が入力され、出力端子273から遅延タイプフリップフロップ回路28の入力端子281にLレベルの信号が入力される。クロック信号clkがLレベルからHレベル38に変化すると、遅延タイプフリップフロップ回路28により入力端子281の入力状態であるLレベルの信号が入力され、出力端子282からLレベル39の信号Q1が出力される。セレクト回路27の入力が入力端子272に切り替わっているため、Lレベル39の信号Q1が再び、セレクト回路27に入力され、セレクト回路27と遅延タイプフリップフロップ回路28によってLレベル39の信号Q1の出力が繰り返される。   Subsequently, the L level 37 signal Q 1 is input to the input terminal 272 of the switched selector circuit 27, and the L level signal is input from the output terminal 273 to the input terminal 281 of the delay type flip-flop circuit 28. When the clock signal clk changes from the L level to the H level 38, the delay type flip-flop circuit 28 inputs the L level signal that is the input state of the input terminal 281 and the output terminal 282 outputs the L level 39 signal Q1. The Since the input of the select circuit 27 is switched to the input terminal 272, the L-level 39 signal Q1 is input again to the select circuit 27, and the select circuit 27 and the delay type flip-flop circuit 28 output the L-level 39 signal Q1. Is repeated.

従って、CPU252によりLレベルの信号Q1が所定の時間読み込まれ、電力供給の開始要因が電源停止状態からの電源投入であると判定される。そして、操作表示制御部25から液晶ディスプレイ24に、電源投入時用の画像の制御信号S1が送出され、例えば、ロゴタイプや起動メッセージ等の初期画面が液晶ディスプレイ24に表示される。   Therefore, the CPU 252 reads the L-level signal Q1 for a predetermined time, and determines that the power supply start factor is power-on from the power-off state. Then, a control signal S1 for power-on image is sent from the operation display control unit 25 to the liquid crystal display 24, and an initial screen such as a logotype or a startup message is displayed on the liquid crystal display 24, for example.

次に、複写機1の省電力状態からの復帰時における電力供給の開始要因の判定動作について以下に説明する。図4は、省電力状態からの復帰時における電力供給の開始要因の判定動作を説明する回路信号のチャート図である。図2および図4に示すように、省電力状態において、電源21は出力Vddを停止し、出力Vbakを供給し続けているため、操作表示基板23には、復帰キー26の一端のみ出力Vbakが供給されている。   Next, the operation of determining the power supply start factor when the copier 1 is returned from the power saving state will be described below. FIG. 4 is a chart of circuit signals for explaining the operation of determining the power supply start factor when returning from the power saving state. As shown in FIGS. 2 and 4, in the power saving state, the power supply 21 stops the output Vdd and continues to supply the output Vbak. Therefore, the output Vbak is output only to one end of the return key 26 on the operation display board 23. Have been supplied.

まず、省電力状態から通常状態に復帰するため、復帰キー26が押下されると、復帰キー26が通電状態となり、KeyIn信号が電源21に入力される。電源21の出力Vddが復帰し、液晶ディスプレイ24および操作表示制御部25のCPU252やASIC251に出力Vddが供給される。そして、CPU252からLレベル41のリセット信号resetnが送出される。復帰キー26が通電状態となったため、出力Vbakにより抵抗R2およびダイオードDVを介してコンデンサC1が充電され、信号D1はLレベルからHレベル42に変化する。ここで、復帰キー26が放されるとコンデンサC1の充電は停止されるが、コンデンサC1に蓄えられた電荷は、トランジスタTrがオフしているため、抵抗R3およびトランジスタTrを介して接地された放電経路から放電されず、信号D1は、Hレベル42に保たれる。   First, in order to return from the power saving state to the normal state, when the return key 26 is pressed, the return key 26 is energized and the KeyIn signal is input to the power source 21. The output Vdd of the power source 21 is restored, and the output Vdd is supplied to the liquid crystal display 24 and the CPU 252 and ASIC 251 of the operation display control unit 25. Then, a reset signal resetn at L level 41 is sent from the CPU 252. Since the return key 26 is energized, the capacitor C1 is charged by the output Vbak through the resistor R2 and the diode DV, and the signal D1 changes from the L level to the H level 42. Here, when the return key 26 is released, the charging of the capacitor C1 is stopped, but the charge stored in the capacitor C1 is grounded through the resistor R3 and the transistor Tr because the transistor Tr is off. The signal D1 is kept at the H level 42 without being discharged from the discharge path.

続いて、セレクト回路27の入力端子271にHレベル42の信号D1が入力され、出力端子273から遅延タイプフリップフロップ回路28の入力端子281にHレベルの信号が入力される。クロック信号clkがLレベルからHレベル43に変化すると、遅延タイプフリップフロップ回路28の入力端子281にHレベルの信号が入力され、出力端子282からHレベル44の信号Q1が出力される。   Subsequently, the H level 42 signal D 1 is input to the input terminal 271 of the select circuit 27, and the H level signal is input from the output terminal 273 to the input terminal 281 of the delay type flip-flop circuit 28. When the clock signal clk changes from the L level to the H level 43, an H level signal is input to the input terminal 281 of the delay type flip-flop circuit 28, and an H level 44 signal Q1 is output from the output terminal 282.

続いて、前述のように電源21の出力Vddが復帰したため、CPU252に出力Vddが供給され、CPU252から予め設定された期間分Lレベルのリセット信号resetnが送出された後、Hレベル45のリセット信号resetnが送出される。そして、セレクト回路27の入力が、入力端子271から入力端子272に切り替わり、この時の入力信号であるHレベル46の信号Q1が入力端子272に入力され、出力端子273から遅延タイプフリップフロップ回路28の入力端子281にHレベルの信号を入力する。クロック信号clkがLレベルからHレベル47に変化すると、遅延タイプフリップフロップ回路28の入力端子281にHレベルの信号が入力され、出力端子QからHレベル48の信号Q1が出力される。   Subsequently, since the output Vdd of the power source 21 has been restored as described above, the output Vdd is supplied to the CPU 252. After the L level reset signal resetn is transmitted from the CPU 252 for a preset period, the H level 45 reset signal is output. resetn is sent out. Then, the input of the select circuit 27 is switched from the input terminal 271 to the input terminal 272, the signal Q1 of the H level 46 that is the input signal at this time is input to the input terminal 272, and the delay type flip-flop circuit 28 is output from the output terminal 273. An H level signal is input to the input terminal 281. When the clock signal clk changes from the L level to the H level 47, an H level signal is input to the input terminal 281 of the delay type flip-flop circuit 28, and an H level 48 signal Q1 is output from the output terminal Q.

また、リセット信号resetnがHレベル45になっているために、トランジスタTrがオンし、抵抗R3およびトランジスタTrを介して接地された放電経路によりコンデンサC1の電荷が放電されて、信号D1は、Lレベル49となる。しかし、既にセレクト回路27の入力端子271から入力端子272に切り替わっているため、Hレベル48の信号Q1が再び、セレクト回路27の入力端子272に入力され、セレクト回路27と遅延タイプフリップフロップ回路28によってHレベルの信号Q1の出力が繰り返され、Hレベル48の信号Q1が保たれる。   Further, since the reset signal resetn is at the H level 45, the transistor Tr is turned on, and the electric charge of the capacitor C1 is discharged through the discharge path grounded through the resistor R3 and the transistor Tr. It becomes level 49. However, since the input terminal 271 of the select circuit 27 has already been switched from the input terminal 271 to the input terminal 272, the H level 48 signal Q1 is again input to the input terminal 272 of the select circuit 27, and the select circuit 27 and the delay type flip-flop circuit 28. Thus, the output of the H level signal Q1 is repeated, and the H level 48 signal Q1 is maintained.

従って、CPU252によりHレベルの信号Q1が所定の時間読み込まれ、電力供給の開始要因が省電力状態からの復帰であると判定される。そして、操作表示制御部25から液晶ディスプレイ24に、省電力状態からの復帰時用の画像の制御信号S1が送出され、例えば、省電力状態移行直前の画面が液晶ディスプレイ24に表示される。   Therefore, the CPU 252 reads the H level signal Q1 for a predetermined time, and determines that the power supply start factor is the return from the power saving state. Then, an image control signal S1 for returning from the power saving state is sent from the operation display control unit 25 to the liquid crystal display 24. For example, a screen immediately before the transition to the power saving state is displayed on the liquid crystal display 24.

また、図2に示すように、信号保持回路部29(すなわち、セレクト回路27および遅延タイプフリップフロップ回路28)が除かれた構成においても、電力供給の開始要因の判定は可能である。前述のように、電源投入時には、コンデンサC1に電荷が保持されていないため、Lレベルの信号D1がCPU252に入力される。CPU252によりLレベルの信号D1が所定の時間読み込まれ、電力供給の開始要因が電源投入によるものであると判定される。省電力状態からの復帰時には、復帰キー26の押下により、コンデンサC1に電荷が蓄えられ、信号D1はHレベルとなる。Hレベルのリセット信号resetnにより、トランジスタTrがオンして、コンデンサC1に蓄えられ電荷が放電されるまでの間に、Hレベルの信号D1がCPU252に検出される。CPU252によりHレベルの信号D1が所定の時間読み込まれ、電力供給の開始要因が省電力状態からの復帰であると判定される。なお、復帰キーの押下に伴い、リセット信号resetnは、回路で予め設定されたリセット期間分のLレベルを指示した後、Hレベルに変化する。通常、Lレベルのリセット信号resetnが指示されるのは、数百msecである。従って、コンデンサC1が電荷を保持しておくべき時間は、1sec持てばよい。   In addition, as shown in FIG. 2, even in the configuration in which the signal holding circuit unit 29 (that is, the select circuit 27 and the delay type flip-flop circuit 28) is removed, it is possible to determine the power supply start factor. As described above, since the electric charge is not held in the capacitor C1 when the power is turned on, the L-level signal D1 is input to the CPU 252. The CPU 252 reads the L-level signal D1 for a predetermined time, and determines that the power supply start factor is due to power-on. When returning from the power saving state, when the return key 26 is pressed, electric charge is stored in the capacitor C1, and the signal D1 becomes H level. The H level signal D1 is detected by the CPU 252 until the transistor Tr is turned on by the H level reset signal resetn and the electric charge stored in the capacitor C1 is discharged. The CPU 252 reads the H level signal D1 for a predetermined time, and determines that the power supply start factor is the return from the power saving state. As the return key is pressed, the reset signal resetn changes to the H level after instructing the L level for a reset period preset in the circuit. Usually, the L level reset signal resetn is instructed for several hundreds msec. Therefore, the time for which the capacitor C1 should hold the charge may be 1 sec.

また、信号保持回路部29(すなわち、セレクト回路27および遅延タイプフリップフロップ回路28)および放電部30(すなわち、トランジスタTrおよび抵抗R3)が除かれた構成においても、電力供給の開始要因の判別は可能である。コンデンサC1に電荷が保持されていないため、Lレベルの信号D1がCPU252に検出される。CPU252によりLレベルの信号D1が所定の時間読み込まれ、電力供給の開始要因が電源投入によるものであると判定される。省電力状態からの復帰時には、コンデンサC1に電荷が蓄えられ、Hレベルの信号D1がCPU252に入力される。CPU252によりHレベルの信号D1が所定の時間読み込まれ、電力供給の開始要因が省電力状態からの復帰であると判定される。なお、電源投入時における開始要因の判定おいて、トランジスタTrを有していない構成であるため、コンデンサC1の残留電荷により、Hレベルの信号D1であるとCPU252に認識され、省電力状態からの復帰と誤判定される可能性がある。この場合、CPU252による信号D1の信号レベルの判定において、CPU252の信号レベルの判定閾値を調節して、Hレベルに誤判定されるのを防ぐとよい。   Even in the configuration in which the signal holding circuit unit 29 (that is, the select circuit 27 and the delay type flip-flop circuit 28) and the discharge unit 30 (that is, the transistor Tr and the resistor R3) are omitted, the determination of the power supply start factor is possible. Is possible. Since no charge is held in the capacitor C1, the L level signal D1 is detected by the CPU 252. The CPU 252 reads the L-level signal D1 for a predetermined time, and determines that the power supply start factor is due to power-on. When returning from the power saving state, electric charge is stored in the capacitor C 1, and an H level signal D 1 is input to the CPU 252. The CPU 252 reads the H level signal D1 for a predetermined time, and determines that the power supply start factor is the return from the power saving state. In the determination of the start factor when the power is turned on, since the transistor Tr is not included, the CPU 252 recognizes that the signal D1 is at the H level due to the residual charge of the capacitor C1, and the power saving state is changed. There is a possibility of misjudgment as a return. In this case, in the determination of the signal level of the signal D1 by the CPU 252, the determination threshold value of the signal level of the CPU 252 may be adjusted to prevent erroneous determination to H level.

本発明は、複写機の他にも、プリンタやファクシミリなどの画像形成装置全般に広く適用が可能であり、その電力供給の開始要因が、電源停止状態からの電源投入あるいは一部の電力供給が停止された省電力状態からの復帰のいずれであるか判定が可能となる回路に関して有用な技術である。   The present invention can be widely applied to image forming apparatuses such as printers and facsimiles in addition to copying machines. The power supply starting factor is that power is turned on from a power-off state or a part of power is supplied. This is a useful technique with respect to a circuit that can determine whether it is a return from a stopped power saving state.

は、本発明に係る複写機の要部構造を模式的に示す縦断面図である。These are the longitudinal cross-sectional views which show typically the principal part structure of the copying machine which concerns on this invention. は、本発明に係る複写機1における電力供給の開始要因判定に関係した回路構成部分を示す図である。These are figures which show the circuit structure part related to the start factor determination of the electric power supply in the copying machine 1 which concerns on this invention. は、電源停止状態からの電源投入時における電力供給の開始要因の判定動作を説明する回路信号のチャート図である。These are the chart figures of a circuit signal explaining the determination operation | movement of the start factor of the power supply at the time of power activation from a power stop state. は、省電力状態からの復帰時における電力供給の開始要因の判定動作を説明する回路信号のチャート図である。These are the circuit signal charts explaining the determination operation | movement of the start factor of the electric power supply at the time of a return from a power saving state.

符号の説明Explanation of symbols

1 複写機
11 原稿搬送部
12 原稿取込部
13 操作表示部
14 画像形成部
141 プリント部
142 定着部
15 給紙部
151 用紙収納部
152 用紙搬送部
16 排紙部
21 電源
22 メイン基板
23 操作表示基板
24 液晶ディスプレイ
25 操作表示制御部
251 特定用途向け集積回路(ASIC)
252 中央演算処理装置(CPU)
26 復帰キー
27 セレクト回路
28 遅延タイプフリップフロップ回路
DESCRIPTION OF SYMBOLS 1 Copier 11 Document conveying part 12 Document taking-in part 13 Operation display part 14 Image forming part 141 Printing part 142 Fixing part 15 Paper feed part 151 Paper storage part 152 Paper conveying part 16 Paper discharge part 21 Power supply 22 Main board 23 Operation display Substrate 24 Liquid crystal display 25 Operation display controller 251 Application specific integrated circuit (ASIC)
252 Central processing unit (CPU)
26 Return key 27 Select circuit 28 Delay type flip-flop circuit

Claims (3)

所定の信号処理を行う演算部と、前記演算部への電力供給を制御する手段であって、所定の条件下で、その電力供給を一時停止する一方、所定の復帰指示に応じてその電力供給を再開する機能を備えた電源部と、前記復帰指示があった場合に電荷を蓄積する容量部と、を有して成る画像形成装置において、
前記演算部は、前記電源部からの電力供給に際し、前記容量部の蓄電圧に応じてその電力供給が初回投入か一時停止状態からの復帰投入かを判別することを特徴とする画像形成装置。
An arithmetic unit that performs predetermined signal processing and a unit that controls power supply to the arithmetic unit, and temporarily stops the power supply under a predetermined condition, and supplies the power in response to a predetermined return instruction In an image forming apparatus comprising: a power supply unit having a function of resuming operation; and a capacitor unit that accumulates electric charges when the return instruction is issued.
The image forming apparatus according to claim 1, wherein when the power is supplied from the power supply unit, the arithmetic unit determines whether the power supply is initially turned on or returned from a temporarily stopped state according to a storage voltage of the capacity unit.
前記電源部からの電力供給を受けた前記演算部からの指示に基づいて、前記容量部を放電させる手段を有して成ることを特徴とする請求項1に記載の画像形成装置。   The image forming apparatus according to claim 1, further comprising a unit that discharges the capacitor unit based on an instruction from the arithmetic unit that receives power supply from the power source unit. 前記容量部の蓄電圧をその放電後も所定時間だけ保持して前記演算部に送出し続ける手段を有して成ることを特徴とする請求項1または請求項2に記載の画像形成装置。   3. The image forming apparatus according to claim 1, further comprising means for holding the stored voltage of the capacity unit for a predetermined time after the discharge and continuing to send the stored voltage to the calculation unit.
JP2004130728A 2004-04-27 2004-04-27 Image forming apparatus Expired - Fee Related JP4446790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004130728A JP4446790B2 (en) 2004-04-27 2004-04-27 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130728A JP4446790B2 (en) 2004-04-27 2004-04-27 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2005315923A true JP2005315923A (en) 2005-11-10
JP4446790B2 JP4446790B2 (en) 2010-04-07

Family

ID=35443461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130728A Expired - Fee Related JP4446790B2 (en) 2004-04-27 2004-04-27 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP4446790B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008176730A (en) * 2007-01-22 2008-07-31 Ricoh Co Ltd Image forming device and control method therefor
JP2009023252A (en) * 2007-07-20 2009-02-05 Ricoh Co Ltd Image forming apparatus
JP2009080211A (en) * 2007-09-25 2009-04-16 Canon Inc Image forming apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008176730A (en) * 2007-01-22 2008-07-31 Ricoh Co Ltd Image forming device and control method therefor
JP2009023252A (en) * 2007-07-20 2009-02-05 Ricoh Co Ltd Image forming apparatus
JP2009080211A (en) * 2007-09-25 2009-04-16 Canon Inc Image forming apparatus

Also Published As

Publication number Publication date
JP4446790B2 (en) 2010-04-07

Similar Documents

Publication Publication Date Title
US9800750B2 (en) Power saving control method and apparatus employing the same
US7203432B2 (en) Job processing apparatus
US20090119525A1 (en) Power Supply Device and Communication System
JP5978835B2 (en) Image processing device
US7099604B2 (en) Image forming apparatus
JP6075820B2 (en) Image forming apparatus and image forming apparatus control method
US9291983B2 (en) Image forming apparatus, control method and program
JP4446790B2 (en) Image forming apparatus
JP2011133515A (en) Voltage supply device
JP2006092474A (en) Information processing apparatus and power saving control method for use in the same
JP2009225377A (en) Image processing apparatus
JP5083017B2 (en) Image processing device
JP6185901B2 (en) Image forming apparatus
JP5757249B2 (en) Image processing apparatus and image processing device
JP2012065205A (en) Image input/output device
US9704077B2 (en) Image processing device having voltage generating unit outputting control voltage
JP6274087B2 (en) Image forming apparatus
WO2024053295A1 (en) Recording device and method for controlling same
JP2010282504A (en) Electronic apparatus
JP7298355B2 (en) Information processing equipment
JP2011079176A (en) Controller for image processor
JP2011180261A (en) Power source control device, power source control method, program, and image forming apparatus
JP2008260130A (en) Printer apparatus
JP2022081853A (en) Image formation apparatus and control method of image formation apparatus
JP2013137365A (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees