JP2005314121A - Single crystal sapphire substrate, its producing method, and semiconductor light-emitting element - Google Patents
Single crystal sapphire substrate, its producing method, and semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2005314121A JP2005314121A JP2004130420A JP2004130420A JP2005314121A JP 2005314121 A JP2005314121 A JP 2005314121A JP 2004130420 A JP2004130420 A JP 2004130420A JP 2004130420 A JP2004130420 A JP 2004130420A JP 2005314121 A JP2005314121 A JP 2005314121A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire substrate
- single crystal
- depressions
- irregularities
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体素子用単結晶サファイア基板とその製造方法及び半導体発光素子に関する物であり、特にその半導体発光素子が青色LED、紫外LED、白色LED等のLED素子を含むGaN系半導体結晶からなるものに関する。 The present invention relates to a single crystal sapphire substrate for a semiconductor device, a method for manufacturing the same, and a semiconductor light emitting device. In particular, the semiconductor light emitting device is composed of a GaN-based semiconductor crystal including LED devices such as blue LEDs, ultraviolet LEDs, and white LEDs. About things.
GaN系化合物半導体は光デバイスのみならず、最近では通信用高周波デバイス、耐環境デバイス等への応用が注目されている。GaN系化合物半導体結晶のエピタキシャル成長は、一般的にはサファイアを結晶成長用基板として用いている。元来、単結晶サファイア基板は、特定の結晶面を表面に露出させた後、機械研磨及び、化学研磨によって鏡面状態に研磨され、この上に発光デバイス等に使用される3族窒化物系化合物半導体素子が成膜される。 GaN-based compound semiconductors are attracting attention not only for optical devices but also for high-frequency devices for communication and environmentally resistant devices. For epitaxial growth of GaN-based compound semiconductor crystals, sapphire is generally used as a crystal growth substrate. Originally, a single crystal sapphire substrate is exposed to a specific crystal plane on the surface, then polished to a mirror surface state by mechanical polishing and chemical polishing, and a group III nitride compound used for a light emitting device or the like thereon A semiconductor element is deposited.
しかし、化学研磨を行っただけでは結晶成長用基板とGaN系化合物半導体結晶との格子不整合がまだ存在し、そのため転位が発生する(特許文献1参照)。 However, only by chemical polishing, there is still a lattice mismatch between the crystal growth substrate and the GaN-based compound semiconductor crystal, which causes dislocations (see Patent Document 1).
例えば、低温CVDのエピタキシャル成長によってバッファ層として作用するGaN膜やAlN膜を形成し、その上に特にAlを必須成分として含有するAlxGayInzN膜をエピタキシャル成長すると転位が非常に多くなる。このようなAlxGayInzN膜の転位密度は例えば109 cm2にも達するものである。 For example, when a GaN film or an AlN film acting as a buffer layer is formed by epitaxial growth by low-temperature CVD, and an AlxGayInzN film containing Al as an essential component is epitaxially grown on the GaN film or AlN film, dislocations are greatly increased. The dislocation density of such an AlxGayInzN film reaches, for example, 109 cm 2 .
このように転位密度が高いと、これが光の吸収センタを構成するので、デバイスの特性が劣化することになる。特に、レーザダイオードなどの高効率が要求される光デバイスにおいては重大な問題となる。また、こうした転位はpn接合の劣化を招くため、電子デバイスを制作する場合においても、転位の低減が重大な問題となる。 When the dislocation density is high as described above, this constitutes a light absorption center, and the characteristics of the device deteriorate. In particular, it becomes a serious problem in an optical device such as a laser diode that requires high efficiency. In addition, since such dislocations cause deterioration of the pn junction, reduction of dislocations becomes a serious problem even when an electronic device is manufactured.
したがって、結晶成長用基板と成膜結晶との格子定数差に起因する転位を極力少なくする研究が種々行われている。 Therefore, various studies have been made to minimize dislocations caused by the difference in lattice constant between the crystal growth substrate and the deposited crystal.
その結果、製膜用基板表面上にストライプ状の溝を有する基板が窒化ガリウム系半導体化合物のエピタキシャル成長に有利であることが明らかになってきた(特許文献1、特許文献2参照)。
As a result, it has become clear that a substrate having stripe-shaped grooves on the surface of a film-forming substrate is advantageous for epitaxial growth of a gallium nitride semiconductor compound (see
この基板に窒化ガリウム系化合物をエピタキシャル成長させると、前記ストライプ状の溝の凸部から横方向に成長し、転位密度の小さな領域を含む膜を作成することが可能になる。 When a gallium nitride-based compound is epitaxially grown on this substrate, a film including a region having a small dislocation density can be formed by growing in the lateral direction from the convex portion of the stripe-shaped groove.
この様にして作製した転位密度の小さい結晶層を用いて作製したLED素子はLEDの発光層で発生する光の量を増やすこと、即ちその内部量子効率を高めることにより発光効率を高めることができる。 An LED element manufactured using a crystal layer having a low dislocation density manufactured in this manner can increase the light emission efficiency by increasing the amount of light generated in the light emitting layer of the LED, that is, by increasing its internal quantum efficiency. .
また、サファイア基板の表面に凹凸または窪みを形成し、その上に窒化ガリウム系化合物をエピタキシャル成長させ、LED素子を作製することにより、LEDの発光層で発光した光の取り出し効率、いわゆる外部量子効率を高めることにより発光効率を高めることが出来ることが分かって来た(特許文献3、非特許文献1参照)。
Further, by forming irregularities or depressions on the surface of the sapphire substrate and epitaxially growing a gallium nitride compound thereon to produce an LED element, the extraction efficiency of light emitted from the light emitting layer of the LED, so-called external quantum efficiency, is improved. It has been found that the luminous efficiency can be increased by increasing the thickness (see
サファイア基板上にこのような微細な凹凸または窪みを形成する方法としては、従来一般的には光学的なリソグラフィー技術が用いられてきた。特に、近年はリソグラフィー技術として、紫外線光源を用いた縮小露光装置(ステッパー)が主に用いられており、光源の波長を超高圧水銀のg線の436nm、i線の365nm、KrFエキシマレーザーの248nmと短くすることにより解像度が向上してきた。さらに波長の短いArFエキシマレーザー(波長193nm)も開発された。しかし、これらのステッパーには非常に複雑な光学系が必要であり、また設備価格も非常に高価となりコストダウンが困難である。このため、より簡便な設備を用い、しかも量産性が高く、コスト的にも安価にサファイア基板の表面にミクロンからサブミクロンオーダーの凹凸または窪みを形成するリソグラフィー技術の確立が必要である。 As a method for forming such fine irregularities or depressions on a sapphire substrate, an optical lithography technique has been generally used. In particular, a reduction exposure apparatus (stepper) using an ultraviolet light source has been mainly used as a lithography technique in recent years, and the wavelengths of the light source are 436 nm for ultra high pressure mercury g-line, 365 nm for i line, and 248 nm for KrF excimer laser. The resolution has been improved by shortening. Furthermore, an ArF excimer laser (wavelength 193 nm) with a short wavelength was also developed. However, these steppers require very complicated optical systems, and the equipment price is very expensive, making it difficult to reduce costs. For this reason, it is necessary to establish a lithography technique that uses simpler equipment, has high mass productivity, and forms irregularities or depressions on the order of microns to submicrons on the surface of the sapphire substrate at low cost.
そのため、サブミクロンのリソグラフィー法として、ステッパーを用いたフォトリソグラフィー法に代わって、ナノインプリント法などのナノリソグラフィー法が提案されている(特許文献4参照)。 Therefore, as a submicron lithography method, a nanolithography method such as a nanoimprint method has been proposed instead of the photolithography method using a stepper (see Patent Document 4).
このようなナノリソグラフィー法によれば、ステッパーを用いたフォトリソグラフィー法より比較的安価に凹凸または窪みを形成することが可能になるが、その場合でもなおその後のドライエッチング工程にコストが掛かるという問題が残る。 According to such a nanolithography method, it is possible to form irregularities or depressions at a relatively low cost compared to a photolithography method using a stepper, but even in that case, the cost of the subsequent dry etching process is still high. Remains.
このような問題に対して本発明者は、サファイアの表面にミクロンからサブミクロンオーダーの凹凸または窪みを形成する微細加工方法として多孔性陽極酸化アルミナ被膜をマスクとしてサファイア基板をエッチングする方法が有用ではないかと考えた。 In order to solve such problems, the present inventors have found that a method of etching a sapphire substrate using a porous anodized alumina coating as a mask is useful as a microfabrication method for forming irregularities or depressions of micron to submicron order on the surface of sapphire. I thought.
均一な細孔径を有する多孔性材料として、従来多孔性陽極酸化アルミナ膜が知られている(特許文献5、特許文献6および非特許文献2参照)。
As a porous material having a uniform pore diameter, a conventional porous anodized alumina film is known (see
しかし、従来これをサファイアのエッチングのためのマスクとして使った例は無く、また従来、多孔性陽極酸化アルミナを半導体発光素子の製造工程で使った例も無かった。
このように本発明者は、サファイアの表面にミクロンからサブミクロンオーダーの凹凸または窪みを形成する微細加工方法として多孔性陽極酸化アルミナ被膜をマスクとしてサファイア基板をエッチングする方法が有用ではないかと考えたが、多孔性陽極酸化アルミナは一般的に化学的に不安定でありそのままではエッチング用のマスク材としての性能が不十分で有るという問題が有った。 Thus, the present inventor considered that a method of etching a sapphire substrate using a porous anodized alumina coating as a mask was useful as a microfabrication method for forming irregularities or depressions on the order of microns to submicrons on the surface of sapphire. However, porous anodized alumina is generally chemically unstable and has a problem that performance as a mask material for etching is insufficient as it is.
また、従来技術として特許文献6に有るように、ダイヤモンド多孔質体を作製する方法として、多孔性陽極酸化アルミナ膜をダイヤモンド基板上に載せてマスクとし、ドライエッチングを行う方法が知られている。しかし、この場合多孔性陽極酸化アルミナ膜は厳密には平坦ではなく、反りやうねりを持つので、ダイヤモンド基板と密着しておらず、エッチャントがマスクの裏側に回り込むためにマスクの規則構造がそのまま転写されず、不規則な形状に成りやすいと言う問題が有った。
Further, as disclosed in
さらに、この方法でウェットエッチングを行う場合、回り込みの問題は更に大きくなり、実用的なエッチングが出来ないと言う問題が有った。 Further, when wet etching is performed by this method, the problem of wraparound is further increased, and there is a problem that practical etching cannot be performed.
そこで、本発明者は上記問題を解決すべく研究を行った結果、化学的に安定な多孔性陽極酸化アルミナ被膜を作製する条件を見出した。また、この様にして作製した多孔性陽極酸化アルミナ膜はサファイア基板と密着して形成されるので、これをマスクとして用いることにより、マスクの規則的な形状をサファイア基板に転写してエッチングすることができることを見出した。 Therefore, as a result of researches to solve the above problems, the present inventors have found conditions for producing a chemically stable porous anodized alumina coating. In addition, since the porous anodized alumina film produced in this way is formed in close contact with the sapphire substrate, the regular shape of the mask can be transferred to the sapphire substrate and etched by using this as a mask. I found out that I can.
即ち本発明は、主面上に複数の凹凸または窪みを有する単結晶サファイア基板の製造方法において、単結晶サファイア基板上に形成した多孔性陽極酸化アルミナをマスクとしてエッチングを行うことにより前記凹凸または窪みを形成する単結晶サファイア基板の製造方法であることを特徴とする。 That is, the present invention provides a method for producing a single crystal sapphire substrate having a plurality of irregularities or depressions on a main surface, and etching the porous anodized alumina formed on the single crystal sapphire substrate as a mask. It is the manufacturing method of the single crystal sapphire substrate which forms.
また、前記多孔性陽極酸化アルミナの形成方法は、平滑な表面を有する単結晶サファイア基板の主面上にアルミニウム膜を形成する工程と、当該アルミニウム膜の表面に複数の窪みを所定の間隔及び配列で形成する工程と、当該アルミニウム膜を陽極酸化することにより所定の間隔及び配列で複数の細孔を有する多孔性陽極酸化アルミナを形成する工程とから成ることを特徴とする。 Further, the method for forming the porous anodized alumina includes a step of forming an aluminum film on a main surface of a single crystal sapphire substrate having a smooth surface, and a plurality of depressions on the surface of the aluminum film with a predetermined interval and arrangement. And a step of forming a porous anodized alumina having a plurality of pores at a predetermined interval and arrangement by anodizing the aluminum film.
さらに、前記アルミニウム膜の表面に複数の窪みを形成する工程において、前記複数の窪みに対応した複数の突起を持つモールドをアルミニウム膜表面に押しつけることを特徴とする。 Furthermore, in the step of forming a plurality of depressions on the surface of the aluminum film, a mold having a plurality of protrusions corresponding to the plurality of depressions is pressed against the surface of the aluminum film.
さらに、前記複数の突起を持つモールドの材質がサファイア、SiC、ダイヤモンドの何れかであることを特徴とする。 Furthermore, the material of the mold having the plurality of protrusions is sapphire, SiC, or diamond.
さらに、前記多孔性陽極酸化アルミナを少なくともリン酸、硫酸、シュウ酸の何れかを含む酸を用いてエッチングすることにより、当該多孔性陽極酸化アルミナの細孔をサファイア基板まで貫通させることを特徴とする。 Further, the porous anodized alumina is etched using an acid containing at least one of phosphoric acid, sulfuric acid, and oxalic acid, thereby penetrating the pores of the porous anodized alumina to the sapphire substrate. To do.
さらに、前記多孔性陽極酸化アルミナを形成した単結晶サファイア基板を300℃以上の酸化雰囲気中または不活性雰囲気中で熱処理することを特徴とする。 Furthermore, the single crystal sapphire substrate on which the porous anodized alumina is formed is heat-treated in an oxidizing atmosphere at 300 ° C. or higher or in an inert atmosphere.
さらに、前記単結晶サファイア基板のエッチング方法として、少なくともRIE法を含むドライエッチング法を用いることを特徴とする。 Further, as a method for etching the single crystal sapphire substrate, a dry etching method including at least an RIE method is used.
さらに、前記単結晶サファイア基板のエッチング方法として熱リン酸、熱リン酸と熱硫酸の混酸、または熱溶融水酸化カリウムを用いてウェットエッチングを行うことを特徴とする。 Further, as the etching method for the single crystal sapphire substrate, wet etching is performed using hot phosphoric acid, a mixed acid of hot phosphoric acid and hot sulfuric acid, or hot molten potassium hydroxide.
さらに、前記エッチングによって単結晶サファイア基板の主面上に複数の凹凸または窪みを形成すると同時に、当該多孔性陽極酸化アルミナが消失するまでエッチングを行い、凹部以外の主面を平坦にすることを特徴とする。 Further, a plurality of depressions or depressions are formed on the main surface of the single crystal sapphire substrate by the etching, and at the same time, etching is performed until the porous anodized alumina disappears, and the main surface other than the recesses is flattened. And
さらに、前記主面上に複数の凹凸または窪みを有する単結晶サファイア基板は、前記の何れかに記載の方法で製造したことを特徴とする。 Furthermore, the single crystal sapphire substrate having a plurality of irregularities or depressions on the main surface is manufactured by any one of the methods described above.
さらに、前記複数の凹凸または窪みを有する単結晶サファイア基板は、前記複数の凹凸または窪みが円柱状であり、かつ主面に対して垂直であることを特徴とする。 Furthermore, the single crystal sapphire substrate having the plurality of irregularities or depressions is characterized in that the plurality of irregularities or depressions are cylindrical and perpendicular to the main surface.
さらに、前記複数の凹凸または窪みを有する単結晶サファイア基板は、前記複数の凹凸または窪みが三角形、四角形、六角形等の多角形状に配列されているか、または直線状に配列されているか、または直線状に密に配列されて実質的にストライプ状であることを特徴とする。 Further, in the single crystal sapphire substrate having the plurality of irregularities or depressions, the plurality of irregularities or depressions are arranged in a polygonal shape such as a triangle, a quadrangle, a hexagon, or are arranged in a straight line, or a straight line It is characterized in that it is densely arranged in a shape and is substantially striped.
さらに、前記複数の凹凸または窪みを有する単結晶サファイア基板は、前記複数の凹凸または窪みが10nm〜10μmの間隔で配列されており、当該凹凸または窪みの側面と主面の成す角度が10°以上、90°以下であることを特徴とする
さらに、前記複数の凹凸または窪みを有する単結晶サファイア基板は、前記複数の窪みの少なくとも底面にエッチピットを持つことを特徴とする。
Furthermore, in the single crystal sapphire substrate having the plurality of irregularities or depressions, the plurality of irregularities or depressions are arranged at intervals of 10 nm to 10 μm, and the angle formed between the side surface of the irregularities or depressions and the main surface is 10 ° or more. Further, the single crystal sapphire substrate having the plurality of depressions or depressions has etch pits on at least the bottom surface of the plurality of depressions.
さらに、前記主面は、サファイアのC面±2°以内、A面±2°以内、R面±2°以内、M面±2°以内またはM面から30°±2°以内のいずれかであることを特徴とする。 Further, the main surface is any one of sapphire C surface within ± 2 °, A surface within ± 2 °, R surface within ± 2 °, M surface within ± 2 °, or M surface within ± 2 °. It is characterized by being.
さらに、前記のいずれかに記載の複数の凹凸または窪みを有する単結晶サファイア基板の主面上に、単結晶サファイア基板とは異なる屈折率を有する半導体材料からなる第二の結晶層が成長しており、その中に発光層を含む半導体結晶層が積層された素子構造を有する半導体発光素子であることを特徴とする。 Furthermore, a second crystal layer made of a semiconductor material having a refractive index different from that of the single crystal sapphire substrate is grown on the main surface of the single crystal sapphire substrate having a plurality of unevenness or depressions as described above. And a semiconductor light emitting device having an element structure in which a semiconductor crystal layer including a light emitting layer is stacked.
さらに、前記半導体発光素子は、前記第二の結晶層が、AlXGaYN(X+Y=1,X≧0,Y≧0)のバッファ層とその上のGaN系の半導体結晶層からなることを特徴とする。 Further, in the semiconductor light emitting device, the second crystal layer is composed of a buffer layer of AlXGaYN (X + Y = 1, X ≧ 0, Y ≧ 0) and a GaN-based semiconductor crystal layer thereon. .
さらに、前記の何れかに記載の単結晶サファイア基板は、前記凹凸または窪みの繰り返し周期が、当該基板上に形成されたGaN系半導体発光素子の発光波長の1/20以上かつ20倍以下であることを特徴とする。 Furthermore, in the single crystal sapphire substrate according to any one of the above, the repetition period of the unevenness or the depression is 1/20 or more and 20 times or less of the emission wavelength of the GaN-based semiconductor light emitting device formed on the substrate. It is characterized by that.
さらに、前記半導体発光素子は、前記複数の凹凸または窪みを有する単結晶サファイア基板の主面から、第二の結晶層が実質的にファセット構造を形成しながら成長したことを特徴とする。 Furthermore, the semiconductor light emitting element is characterized in that a second crystal layer is grown from a main surface of the single crystal sapphire substrate having the plurality of irregularities or depressions while substantially forming a facet structure.
さらに、前記半導体発光素子は、前記発光層から発せられる光の波長における、単結晶サファイア基板の屈折率と第二の結晶層の屈折率との差が0.05以上であることを特徴とする。 Furthermore, the semiconductor light emitting element is characterized in that the difference between the refractive index of the single crystal sapphire substrate and the refractive index of the second crystal layer at the wavelength of the light emitted from the light emitting layer is 0.05 or more. .
さらに、前記半導体発光素子は、前記複数の凹凸または窪みを有する単結晶サファイア基板の主面上に、第一のGaN系半導体結晶が上記凹凸または窪みを覆って凹凸をなすように成長し、該凹凸の少なくとも一部を覆って、第一のGaN系半導体結晶とは異なる屈折率を有する第二のGaN系半導体結晶が成長し、さらに第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造を有することを特徴とする。 Further, the semiconductor light emitting element is grown on the main surface of the single crystal sapphire substrate having the plurality of irregularities or depressions so that the first GaN-based semiconductor crystal covers the irregularities or depressions and forms irregularities. A second GaN-based semiconductor crystal having a refractive index different from that of the first GaN-based semiconductor crystal is grown so as to cover at least part of the unevenness, and further, the third GaN-based semiconductor crystal flattens the unevenness. It has an element structure in which a semiconductor crystal layer including a light emitting layer is stacked thereon.
さらに、前記半導体発光素子は、前記複数の凹凸または窪みを有する単結晶サファイア基板の主面上に、第一のGaN系半導体結晶が上記凹凸または窪みを覆って凹凸をなすように成長し、該凹凸の少なくとも凸部を膜状に覆って第二のGaN系半導体結晶が成長し、さらにこれを覆って第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造を有し、前記第二のGaN系半導体結晶が多層膜構造を有することを特徴とする。 Further, the semiconductor light emitting element is grown on the main surface of the single crystal sapphire substrate having the plurality of irregularities or depressions so that the first GaN-based semiconductor crystal covers the irregularities or depressions and forms irregularities. A second GaN-based semiconductor crystal grows by covering at least the protrusions of the unevenness in a film shape, and further grows until the third GaN-based semiconductor crystal flattens the unevenness, covering the same, and a light emitting layer thereon And the second GaN-based semiconductor crystal has a multilayer structure.
さらに、前記の何れかに記載の主面上に複数の凹凸または窪みを有する単結晶サファイア基板を用いてGaN系半導体層を形成して成る半導体発光素子は、前記凹凸または窪みの繰り返し周期が当該半導体発光素子の発光波長の1/20以上かつ20倍以下であることを特徴とする。 Furthermore, in the semiconductor light-emitting device formed by forming a GaN-based semiconductor layer using a single crystal sapphire substrate having a plurality of irregularities or depressions on the main surface as described above, the repetition period of the irregularities or depressions is It is characterized by being 1/20 or more and 20 times or less of the emission wavelength of the semiconductor light emitting device.
以上のように本発明は、従来のステッパーのような複雑な光学系を持つ高価な設備を使うことなく、多孔性陽極酸化アルミナを用いて、サファイア基板の表面にミクロンからサブミクロンオーダーの凹凸を効率良く形成する事が出来、かつ量産性にも優れている。 As described above, the present invention uses a porous anodized alumina to form irregularities on the surface of a sapphire substrate from micron to submicron order without using expensive equipment having a complicated optical system such as a conventional stepper. It can be formed efficiently and has excellent mass productivity.
さらに、この様にして作製した凹凸を形成したサファイア基板を用いて光り取り出し効率の高い半導体発光素子を作製することが出来る。 Furthermore, a semiconductor light-emitting element with high light extraction efficiency can be manufactured using the sapphire substrate formed with irregularities formed in this way.
以下、GaN系材料を用いたLED(GaN系LED)を例として挙げ、図を用いて本発明の実施の形態を説明する。 Hereinafter, an embodiment using the GaN-based material (GaN-based LED) will be described as an example with reference to the drawings.
図1は本発明による主面上に複数の凹凸または窪みを有するサファイア基板を示す図であり、(a)はその断面図であり、(b)はその平面図である。 FIG. 1 is a view showing a sapphire substrate having a plurality of irregularities or depressions on the main surface according to the present invention, (a) is a sectional view thereof, and (b) is a plan view thereof.
本発明に於いては、主面上に複数の凹凸または窪み2を有する単結晶サファイア基板1を次のような手順で作製した。即ち、図2に示すように、平滑な表面を有する単結晶サファイア基板1の主面上に蒸着法またはスパッター法でアルミニウム膜3を形成し、そのアルミニウム膜3の表面に、図3のようにモールド4を押し付けて、図4のように複数の窪み5を所定の間隔及び配列で形成した後、図5のように陽極酸化によって所定の間隔及び配列で複数の細孔を有する多孔性陽極酸化アルミナ6を形成し、さらにその多孔性陽極酸化アルミナ6をマスクとしてサファイア基板をエッチングし、複数の凹凸または窪み2を形成した。
In the present invention, a single
この時、アルミニウム膜1の表面への複数の窪み5の形成は、サファイア、SiC、ダイヤモンドなどのアルミニウムより硬質の材料で作製された複数の突起を持つモールド4をアルミニウム膜3の表面に押しつけ、いわゆるインプリントリソグラフィーによって行う。なお、アルミニウム膜3の表面への複数の窪みの形成は、インプリントリソグラフィー以外の方法、例えば通常のフォトリソグラフィ法や電子ビームリソグラフィー法によるパターン形成とエッチングによって行っても差し支えはない。
At this time, the formation of the plurality of
また、図5のように、サファイアのエッチングに用いる多孔性陽極酸化アルミナ6の細孔は、表面からサファイア面まで貫通していることが必要である。その為に、上記のようにアルミナの陽極酸化によって作製した多孔性陽極酸化アルミナ6を少なくともリン酸、硫酸、シュウ酸の何れかを含む酸を用いてエッチングを行い、当該多孔性陽極酸化アルミナ6の細孔をサファイア基板までスルーホール化させた。また、これに加えて、細孔の直径を適切な大きさに整える為にエッチングを用いることもできる。
Further, as shown in FIG. 5, the pores of the porous
なお、この様にして作製した多孔性陽極酸化アルミナ6は、そのままでは化学的に不安定でありこれをマスクとして用いてサファイア基板をエッチングする場、エッチング中の多孔性陽極酸化アルミナ自身のエッチング速度が速いので、エッチング用のマスクとしての性能は不十分である。そこで、多孔性陽極酸化アルミナ6を形成した単結晶サファイア基板を300℃以上の酸化雰囲気中または不活性雰囲気中で熱処理を行い化学的に安定化させた。この時、熱処理を300℃以上の酸化雰囲気中または不活性雰囲気中で行ったのは、300℃以上で多孔性陽極酸化アルミナ6が化学的に安定化になり、エッチング用のマスクとして十分な性能を持たせることができるように成るためである。
The porous
その後、この様にして作製した多孔性陽極酸化アルミナ6をマスクとしてエッチングを行い主面上に複数の凹凸または窪み2を有する単結晶サファイア基板を作製した。なおこの時、サファイア基板のエッチング方法としてはRIE法等のドライエッチング法を用いるか、または熱リン酸、熱リン酸と熱硫酸の混酸、または熱溶融水酸化カリウム等を使ったウェットエッチング法を用いた。なお、RIEによるドライエッチング法の場合は、少なくとも塩素、フッ素、硼素、臭素の何れかを含む塩素系のガスまたはこれらの複数のガスの混合ガスを用いた。
Thereafter, etching was performed using the porous
なおこの時、その後の複数の凹凸または窪み2を有する単結晶サファイア基板上へのGaNのエピ成長を妨げないよう、多孔性陽極酸化アルミナがほぼ消失するまでエッチングを行い、凹部以外の主面を平坦にした。
At this time, etching is performed until the porous anodized alumina almost disappears so as not to hinder the epitaxial growth of GaN on the single crystal sapphire substrate having a plurality of unevenness or
この様にして作製した主面上の複数の凹凸または窪み2は円柱状であり、かつ主面に対して垂直であると言う特徴を持つ。さらに、主面上の複数の凹凸または窪み2は三角形、四角形、六角形等の多角形状に配列するか、または直線状に配列するか、または直線状に密に配列し、実質的にストライプ状に成るようにし、主面上の複数の凹凸または窪み2を10nm〜10μmの間隔で配列した。この複数の凹凸または窪み2の配列やその間隔は、これを用いて作製するLED素子の波長毎に光取り出し効率を最大にするように決められるものである。また、複数の凹凸または窪み2と主面のなす角度は10°以上90°未満であることが好ましいが、これは光を効率良く散乱させ、光取り出し効率を最適化するためにこの角度が適しているためである。
The plurality of irregularities or
また、この様にして作製した複数の凹凸または窪み2は、適当な条件下では、その少なくとも底面にエッチピットを有すると言う特徴を持つ。これは特にウェットエッチの場合に顕著である。
In addition, the plurality of irregularities or
また、複数の凹凸または窪み2の繰り返し周期は、その上に形成するGaN系半導体発光素子の発光波長の1/20以上かつ20倍以下、より好ましくは1/10以上かつ10倍以下であることが望ましい。これは、複数の凹凸または窪み2の繰返し周期が発光素子の発光波長に近いことにより、光の回折または散乱の効果が大きくなり、発光素子からの光取り出し効率が高くなるためである。
Further, the repetition period of the plurality of irregularities or
なお前記主面は、サファイアのC面±2°以内、A面±2°以内、R面±2°以内、M面±2°以内またはM面から30°±2°以内のいずれかを満たすことが好ましいが、これはGaN系半導体を適正な結晶性でエピタキシャル成長させるために必要な範囲である。なおこの時、前記主面はそれぞれの面方位から微傾斜していても良い。 The main surface satisfies any of sapphire C surface within ± 2 °, A surface within ± 2 °, R surface within ± 2 °, M surface within ± 2 °, or M surface within ± 2 °. This is preferably within the range necessary for epitaxial growth of GaN-based semiconductors with appropriate crystallinity. At this time, the main surface may be slightly inclined from each surface orientation.
以上のように本発明の製造方法によれば、多孔性陽極酸化アルミナ6をマスクとしてサファイア基板をエッチングすることにより、ステッパーのような非常に複雑な光学系に較べ、より簡便な設備でしかもコスト的にも安価にサファイア基板上にサブミクロンからミクロンオーダーの複数の凹凸または窪みを作製することが出来る。
As described above, according to the manufacturing method of the present invention, the sapphire substrate is etched using the porous
次に本発明の複数の凹凸または窪み2を有するサファイア基板を用いた窒化物系半導体発光素子、特に光り取り出し効率の高い半導体発光素子について説明する。
Next, a nitride-based semiconductor light-emitting device using a sapphire substrate having a plurality of irregularities or
上記複数の凹凸または窪み2を有するサファイア基板の主面上に窒化物半導体をエピタキシャル成長させると、窒化物半導体の縦方向の成長と横方向の成長が合体して平坦な表面を有する窒化物半導体膜が形成される。この窒化物半導体を成膜した基板を用いて発光素子を作製する。
When a nitride semiconductor is epitaxially grown on the main surface of the sapphire substrate having the plurality of irregularities or
作製したLEDの例を図6に示す。複数の凹凸または窪み2を有する単結晶サファイア基板1の主面上に、AlGaN低温バッファ層7を介してn型GaNコンタクト層8、n型AlGaNクラッド層9、GaN系半導体発光層(MQW構造)10、p型AlGaNクラッド層11、p型GaNコンタクト層12を形成し、この上に上部電極(通常はp型電極)13を、上記n型GaNコンタクト層8上に下部電極(通常はn型電極)14を形成した。
An example of the produced LED is shown in FIG. An n-type
上記複数の凹凸または窪み2を有する主面は光散乱層を形成し、これにより、発光層10から出た光の内、下方に向かう光は主面の光散乱層で散乱され、サファイア基板1から横方向に光を取り出すことが出来る。これにより、発光層10から出た光はGaN層内で反射を繰り返して減衰することが無く、LED全体の光取り出し効率の改善が出来る。
The main surface having the plurality of irregularities or dents 2 forms a light scattering layer, whereby the light traveling downward from the light emitted from the
また、前記GaN系半導体発光層10から発せられる光の波長における、単結晶サファイア基板1の屈折率と第二の結晶層であるn型GaNコンタクト層8等の屈折率は異なることが好ましく、さらに屈折率の差が0.05以上であることがより好ましい。これは、屈折率に差があり、より好ましくは0.05以上の差があることによって界面での乱反射が起こり易くなり、光取り出し効率が向上するためである。
Moreover, it is preferable that the refractive index of the single
なお、上記バッファ層7としてはAlXGaYN(X+Y=1,X≧0,Y≧0)を含むGaN系またはAlN系のいずれかを用い、その上に形成する半導体結晶層としてはGaN系を用いる。この時、複数の凹凸または窪みを有する単結晶サファイア基板上にGaN膜を成長させる場合にも、バッファ層としてAlXGaYN(X+Y=1,X≧0,Y≧0)を用いることにより、結晶性の良いGaN膜を成長させることが出来る。
As the
なお、GaNの結晶成長モードとしては、前記単結晶サファイア基板1の主面から、第二の結晶層であるn型GaNコンタクト層8等が実質的にファセット構造を形成しながら成長していることが好ましい。これは、ファセット構造を形成することによりGaN結晶中の転位を横方向に曲げることが出来るので、より結晶性の高いGaN膜を形成する事が出来、LEDの発光効率をより高めることが出来るためである。
As a GaN crystal growth mode, the n-type
さらに他の実施形態として、図示していないが、前記単結晶サファイア基板の主面上に、第一のGaN系半導体結晶が複数の凹凸または窪みを覆って凹凸をなすように成長し、該複数の凹凸または窪みの少なくとも一部を覆って、第一のGaN系半導体結晶とは異なる屈折率を有する第二のGaN系半導体結晶が成長し、さらに第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造とすることもできる。この様な構造とすることによって、上記凹凸を含む界面からの光の散乱を効率的に起こし、光取り出し効率の高い半導体発光素子を形成することが出来る。 As yet another embodiment, although not shown, the first GaN-based semiconductor crystal is grown on the main surface of the single crystal sapphire substrate so as to cover a plurality of projections or depressions and to form projections and depressions. A second GaN-based semiconductor crystal having a refractive index different from that of the first GaN-based semiconductor crystal is grown so as to cover at least part of the unevenness or depression of the first GaN-based semiconductor crystal, and the third GaN-based semiconductor crystal further flattens the unevenness. An element structure in which a semiconductor crystal layer including a light emitting layer is stacked thereon can be formed. With such a structure, it is possible to efficiently cause light scattering from the interface including the above-described irregularities, and to form a semiconductor light emitting device with high light extraction efficiency.
あるいは、単結晶サファイア基板の主面上に、第一のGaN系半導体結晶が複数の凹凸または窪みを覆って凹凸をなすように成長し、該複数の凹凸または窪みの少なくとも凸部を膜状に覆って第二のGaN系半導体結晶が成長し、さらにこれを覆って第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造を有し、前記第二のGaN系半導体結晶が多層膜構造を有するようにしても良い。この多層膜構造はMWQ構造を含む。このことにより発光効率の高い半導体発光素子を形成することが出来、高い発光効率と高い光取り出し効率の両方を同時に実現できるものである。 Alternatively, on the main surface of the single crystal sapphire substrate, the first GaN-based semiconductor crystal grows so as to cover the plurality of irregularities or depressions, and at least the projections of the plurality of depressions or depressions are formed into a film shape. A second GaN-based semiconductor crystal is grown over the substrate, and a third GaN-based semiconductor crystal is grown over the surface until the unevenness is flattened, and a semiconductor crystal layer including a light emitting layer is stacked thereon. It may have an element structure, and the second GaN-based semiconductor crystal may have a multilayer structure. This multilayer film structure includes an MWQ structure. This makes it possible to form a semiconductor light emitting device with high light emission efficiency, and to realize both high light emission efficiency and high light extraction efficiency at the same time.
また、前記主面上に複数の凹凸または窪み2を持つ単結晶サファイア基板を用いてGaN系半導体層を形成して成る半導体発光素子の、前記凹凸または窪みの繰り返し周期は当該半導体発光素子の発光波長の1/20以上かつ20倍以下、より好ましくは1/10以上かつ10倍以下であることが望ましい。これは、複数の凹凸または窪みの繰返し周期が発光素子の発光波長に近いことにより、光の回折または散乱の効果が大きくなり、発光素子からの光取り出し効率が高くなるためである。
The repetition period of the irregularities or depressions of the semiconductor light-emitting element formed by forming a GaN-based semiconductor layer using a single crystal sapphire substrate having a plurality of irregularities or
なお、通常はこの半導体発光素子は上記複数の凹凸または窪み2を有するサファイア基板1上に作製され、サファイア基板と共にダイシングなどの切断を行い、パッケージングを行い半導体発光素子としての機能を果たす。しかし、半導体発光素子部分をサファイア基板から剥離してさらに高効率のLEDとする場合もある。その様な場合にも当該複数の凹凸または窪みを有するサファイア基板は、窒化物半導体の成長条件を訂正に選ぶことにより、複数の凹凸または窪みと窒化物半導体膜との間に空洞を有する構造とすることにより、半導体発光素子をサファイア基板から剥離することが容易であるという特徴も有する。
Normally, this semiconductor light emitting element is fabricated on the
さらに、本発明の複数の凹凸または窪みを有するサファイア基板1は、半導体発光素子の製造以外の用途として、当該複数の凹凸または窪み2を有するサファイア基板上に低転転位の窒化物半導体層を100μm以上の厚さに形成した後、サファイア基板から低転位の窒化物半導体を剥離して独立した窒化物半導体基板を作製する場合にも剥離が容易であるという特徴も有する。
Furthermore, the
さらに、本発明の複数の凹凸または窪み2を有するサファイア基板は、半導体発光素子用の基板としてだけでなく、窒化物半導体を用いた電子デバイス用の基板として用いることも出来る。
Furthermore, the sapphire substrate having a plurality of irregularities or
さらに、本発明の複数の凹凸または窪み2を有するサファイア基板は、光学部品として用いることも出来、例えば回折格子やフォトニクス結晶用の部材として用いることも出来る。
Furthermore, the sapphire substrate having a plurality of irregularities or
本実施例では半導体発光素子用の複数の凹凸または窪みを有するサファイア基板の製造方法を説明する。 In this example, a method for manufacturing a sapphire substrate having a plurality of depressions or depressions for a semiconductor light emitting device will be described.
初めにEFG法によって主面がC面になるようにサファイア素材を引き上げた。なお、サファイアの結晶育成法としては、EFG法の他にチョクラルスキー、カイロポーラス法、TGT法またはHEM法などの方法で行っても構わない。また、本実施例ではサファイア基板の主面がC面となるようにしたが、主面の面方位はC面だけでなく、A面、M面、R面、M面から30度回転した面などにも適応できる。また、これらの面から±2°以内でオフアングルしていても良い。 First, the sapphire material was pulled up by the EFG method so that the main surface became the C surface. In addition to the EFG method, the sapphire crystal growth method may be performed by a method such as Czochralski, Cairo porous method, TGT method, or HEM method. In this embodiment, the main surface of the sapphire substrate is the C plane, but the plane orientation of the main surface is not only the C plane, but also a plane rotated 30 degrees from the A plane, M plane, R plane, and M plane. Etc. Further, it may be off-angled within ± 2 ° from these surfaces.
次に、この素材を適宜切断、研削加工、研磨加工、洗浄を施し、窒化物半導体を成膜するための平滑な表面を有する厚さ約0.4mmのサファイア基板を作製した。 Next, this material was appropriately cut, ground, polished, and washed to produce a sapphire substrate having a smooth surface for forming a nitride semiconductor film having a thickness of about 0.4 mm.
次に、平滑な表面を有する単結晶サファイア基板の主面上に真空蒸着法でアルミニウム膜を5μmの厚みで形成した。次に、そのアルミニウム膜の表面にSiCで作製した複数の突起を持つモールドを押しつけて、複数の窪みを1μm間隔で六方充填配列で形成した。 Next, an aluminum film having a thickness of 5 μm was formed on the main surface of the single crystal sapphire substrate having a smooth surface by vacuum evaporation. Next, a mold having a plurality of protrusions made of SiC was pressed against the surface of the aluminum film to form a plurality of depressions in a hexagonal packing array at 1 μm intervals.
なお、この時SiCのモールドはEB(エレクトロンビーム)リソグラフィにより作製した。また、モールドの押しつけには、インプリント技術を応用し、アルミニウム膜の表面に油圧プレスで約2000Kg/cm2の圧力をかけて窪みを形成した。 At this time, the SiC mold was fabricated by EB (electron beam) lithography. For pressing the mold, an imprint technique was applied, and a depression was formed on the surface of the aluminum film by applying a pressure of about 2000 kg / cm 2 with a hydraulic press.
次に、上記複数の凹凸または窪みを持つアルミニウム膜を形成した単結晶サファイア基板を陽極酸化し、上記複数の凹凸または窪みに対応した複数の細孔を形成した。陽極酸化には0.3モルのリン酸を用い、400Vの直流電圧を15時間印加した。この時、電極の温度が30℃以下になるように冷却を行った。 Next, the single crystal sapphire substrate on which the aluminum film having the plurality of projections and depressions was formed was anodized to form a plurality of pores corresponding to the plurality of projections and depressions. For anodic oxidation, 0.3 mol of phosphoric acid was used, and a DC voltage of 400 V was applied for 15 hours. At this time, cooling was performed so that the temperature of the electrode was 30 ° C. or lower.
次に、このようにして作製した多孔性陽極酸化アルミナの細孔を表面からサファイア面まで貫通させる為に、多孔性陽極酸化アルミナを5%のリン酸を用いて30℃で1時間エッチングを行った。この時細孔の直径は約420nmであり、青色LEDの波長と同程度であった。 Next, in order to penetrate the pores of the porous anodized alumina thus prepared from the surface to the sapphire surface, the porous anodized alumina was etched at 30 ° C. for 1 hour using 5% phosphoric acid. It was. At this time, the diameter of the pore was about 420 nm, which was the same as the wavelength of the blue LED.
なお、この様にして作製した多孔性陽極酸化アルミナは、そのままでは化学的に不安定でありこれをマスクとして用いてサファイア基板をエッチングする場、エッチング中の多孔性陽極酸化アルミナ自身のエッチング速度が速いので、エッチング用のマスクとしての性能は不十分である。そこで、多孔性陽極酸化アルミナを形成した単結晶サファイア基板を300℃以上の酸化雰囲気中で熱処理を行い化学的に安定化させた。 The porous anodized alumina produced in this way is chemically unstable as it is, and when this is used as a mask to etch a sapphire substrate, the etching rate of the porous anodized alumina itself during etching is low. Since it is fast, its performance as an etching mask is insufficient. Therefore, the single crystal sapphire substrate on which porous anodized alumina was formed was chemically stabilized by heat treatment in an oxidizing atmosphere at 300 ° C. or higher.
その後、この様にして作製した多孔性陽極酸化アルミナをマスクとしてエッチングを行い主面上に複数の凹凸または窪みを有する単結晶サファイア基板を作製した。なおこの時、サファイア基板のエッチング方法としては200℃の熱リン酸を使ったウェットエッチング法を用いた。 Thereafter, etching was performed using the porous anodized alumina thus prepared as a mask to prepare a single crystal sapphire substrate having a plurality of irregularities or depressions on the main surface. At this time, a wet etching method using hot phosphoric acid at 200 ° C. was used as an etching method for the sapphire substrate.
なおこの時、その後の複数の凹凸または窪みを有する単結晶サファイア基板上へのGaNのエピ成長を妨げないよう、多孔性陽極酸化アルミナがほぼ消失するまでエッチングを行い、凹部以外の主面を平坦にした。 At this time, etching is performed until the porous anodized alumina almost disappears so that the GaN epi-growth on the single-crystal sapphire substrate having a plurality of unevenness or depressions is not lost, and the main surface other than the recesses is flattened. I made it.
次に本発明の複数の凹凸または窪みを有するサファイア基板を用いた窒化物系半導体発光素子、特に光り取り出し効率の高い半導体発光素子について説明する。 Next, a nitride-based semiconductor light-emitting device using a sapphire substrate having a plurality of irregularities or depressions according to the present invention, particularly a semiconductor light-emitting device with high light extraction efficiency will be described.
先ず、実施例1の工程により、C面サファイア基板上に複数の凹凸または窪みを形成した。当該基板を洗浄後、MOVPE装置に基板を装着し、窒素ガス主成分雰囲気下で1100℃まで昇温し、サーマルクリーニングを行った。温度を500℃まで下げ、周期率表第3族原料としてトリメチルガリウム(以下TMG)を、N原料としてアンモニアを流し、厚さ30nmのAlGaN低温バッファ層を成長させた。
First, a plurality of irregularities or depressions were formed on the C-plane sapphire substrate by the process of Example 1. After cleaning the substrate, the substrate was mounted on a MOVPE apparatus, and the temperature was raised to 1100 ° C. in a nitrogen gas main component atmosphere to perform thermal cleaning. The temperature was lowered to 500 ° C., trimethylgallium (hereinafter referred to as TMG) was flown as a
続いて温度を1000℃に昇温し原料としてTMG、アンモニアを、ドーパントとしてシランを流しn型GaN層(コンタクト層)を成長させた。このときのGaN層の成長は、凹部内に空洞を形成することなく、全体を埋め込む成長であった。 Subsequently, the temperature was raised to 1000 ° C., and TMG and ammonia as raw materials and silane as a dopant were flown to grow an n-type GaN layer (contact layer). The growth of the GaN layer at this time was a growth in which the entire GaN layer was embedded without forming a cavity in the recess.
続いて、n型AlGaNクラッド層、InGaN発光層(MQW構造)、p型AlGaNクラッド層、p型GaNコンタクト層を順に形成した。さらに、n型コンタクト層を表出させるためのエッチング加工、電極形成、素子分離を行い、LED素子とした。 Subsequently, an n-type AlGaN cladding layer, an InGaN light emitting layer (MQW structure), a p-type AlGaN cladding layer, and a p-type GaN contact layer were formed in this order. Further, etching processing for exposing the n-type contact layer, electrode formation, and element separation were performed to obtain an LED element.
本発明は、半導体発光素子用単結晶サファイア基板とその製造方法及び半導体発光素子に関する物であり、半導体発光素子用サファイア基板を簡易な設備で安価に製造することに寄与することが出来るものである。 The present invention relates to a single crystal sapphire substrate for a semiconductor light emitting device, a manufacturing method thereof, and a semiconductor light emitting device, and can contribute to manufacturing a sapphire substrate for a semiconductor light emitting device at low cost with simple equipment. .
1:サファイア基板
2:窪み
3:アルミニウム膜
4:モールド
5:窪み
6:多孔性陽極酸化アルミナ
7:AlGaN低温バッファ層
8:n型GaNコンタクト層
9:n型AlGaNクラッド層
10:GaN系半導体発光層(MQW構造)
11:p型AlGaNクラッド層
12:p型GaNコンタクト層
13:上部電極
14:下部電極
1: Sapphire substrate 2: Depression 3: Aluminum film 4: Mold 5: Depression 6: Porous anodic alumina 7: AlGaN low temperature buffer layer 8: n-type GaN contact layer 9: n-type AlGaN cladding layer 10: GaN-based semiconductor light emission Layer (MQW structure)
11: p-type AlGaN cladding layer 12: p-type GaN contact layer 13: upper electrode 14: lower electrode
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130420A JP4471726B2 (en) | 2004-04-26 | 2004-04-26 | Method for producing single crystal sapphire substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130420A JP4471726B2 (en) | 2004-04-26 | 2004-04-26 | Method for producing single crystal sapphire substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005314121A true JP2005314121A (en) | 2005-11-10 |
JP4471726B2 JP4471726B2 (en) | 2010-06-02 |
Family
ID=35441931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004130420A Expired - Fee Related JP4471726B2 (en) | 2004-04-26 | 2004-04-26 | Method for producing single crystal sapphire substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471726B2 (en) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165583A (en) * | 2004-12-08 | 2006-06-22 | Samsung Electro Mech Co Ltd | High-efficiency light-emitting device, and manufacturing method therefor |
WO2007055371A1 (en) * | 2005-11-14 | 2007-05-18 | Tokyo Institute Of Technology | Method for production of nano-porous substrate |
WO2007119619A1 (en) * | 2006-03-31 | 2007-10-25 | Showa Denko K.K. | GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT AND LAMP |
JP2009119641A (en) * | 2007-11-13 | 2009-06-04 | Kanagawa Acad Of Sci & Technol | Mold for imprinting, its manufacturing method, and structure formed by using its mold |
JP2010516599A (en) * | 2007-01-19 | 2010-05-20 | ナノガン リミテッド | Production of single crystal semiconductor materials using nanostructure templates, single crystal semiconductor materials, and semiconductor nanostructures |
US7781790B2 (en) | 2006-12-21 | 2010-08-24 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
JP2010206230A (en) * | 2010-06-22 | 2010-09-16 | Showa Denko Kk | METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND LAMP |
WO2010109750A1 (en) * | 2009-03-23 | 2010-09-30 | 国立大学法人山口大学 | Method for manufacturing sapphire substrate, and semiconductor device |
WO2011027679A1 (en) * | 2009-09-07 | 2011-03-10 | エルシード株式会社 | Semiconductor light emitting element |
JP2011091443A (en) * | 2006-03-17 | 2011-05-06 | Shogen Koden Kofun Yugenkoshi | Method for manufacturing light-emitting diode |
WO2013036589A1 (en) * | 2011-09-06 | 2013-03-14 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
KR101360965B1 (en) * | 2007-12-21 | 2014-02-11 | 삼성전자주식회사 | GaN TYPE SEMICONDUCTOR DEVICE |
US8981403B2 (en) | 2011-09-06 | 2015-03-17 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
US9324560B2 (en) | 2011-09-06 | 2016-04-26 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
KR101828152B1 (en) * | 2016-05-27 | 2018-02-12 | 연세대학교 산학협력단 | Optical substrate structure, method of fabricating the same, and optical device package including the same |
US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
WO2020090473A1 (en) * | 2018-10-30 | 2020-05-07 | 京セラ株式会社 | Oxide single crystal substrate and method of manufacturing same |
-
2004
- 2004-04-26 JP JP2004130420A patent/JP4471726B2/en not_active Expired - Fee Related
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8895331B2 (en) | 2004-12-08 | 2014-11-25 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor light emitting diode having high efficiency and method of manufacturing the same |
JP2006165583A (en) * | 2004-12-08 | 2006-06-22 | Samsung Electro Mech Co Ltd | High-efficiency light-emitting device, and manufacturing method therefor |
WO2007055371A1 (en) * | 2005-11-14 | 2007-05-18 | Tokyo Institute Of Technology | Method for production of nano-porous substrate |
JP5082101B2 (en) * | 2005-11-14 | 2012-11-28 | 国立大学法人東京工業大学 | Method for producing nanoporous substrate |
US8163189B2 (en) | 2005-11-14 | 2012-04-24 | Tokyo Institute Of Technology | Method for producing a nanoporous substrate |
JP2011091443A (en) * | 2006-03-17 | 2011-05-06 | Shogen Koden Kofun Yugenkoshi | Method for manufacturing light-emitting diode |
US7968361B2 (en) | 2006-03-31 | 2011-06-28 | Showa Denko K.K. | GaN based semiconductor light emitting device and lamp |
WO2007119619A1 (en) * | 2006-03-31 | 2007-10-25 | Showa Denko K.K. | GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT AND LAMP |
US7781790B2 (en) | 2006-12-21 | 2010-08-24 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
US9054271B2 (en) | 2006-12-21 | 2015-06-09 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
US8394652B2 (en) | 2006-12-21 | 2013-03-12 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
JP2012238895A (en) * | 2006-12-21 | 2012-12-06 | Nichia Chem Ind Ltd | Semiconductor light-emitting element substrate manufacturing method and semiconductor light-emitting element using the same |
US8686457B2 (en) | 2006-12-21 | 2014-04-01 | Nichia Corporation | Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same |
JP2010516599A (en) * | 2007-01-19 | 2010-05-20 | ナノガン リミテッド | Production of single crystal semiconductor materials using nanostructure templates, single crystal semiconductor materials, and semiconductor nanostructures |
US8828849B2 (en) | 2007-01-19 | 2014-09-09 | Nanogan Limited | Production of single-crystal semiconductor material using a nanostructure template |
JP2009119641A (en) * | 2007-11-13 | 2009-06-04 | Kanagawa Acad Of Sci & Technol | Mold for imprinting, its manufacturing method, and structure formed by using its mold |
KR101360965B1 (en) * | 2007-12-21 | 2014-02-11 | 삼성전자주식회사 | GaN TYPE SEMICONDUCTOR DEVICE |
JP2010225787A (en) * | 2009-03-23 | 2010-10-07 | Yamaguchi Univ | Method for manufacturing sapphire substrate, and semiconductor device |
WO2010109750A1 (en) * | 2009-03-23 | 2010-09-30 | 国立大学法人山口大学 | Method for manufacturing sapphire substrate, and semiconductor device |
US8384111B2 (en) | 2009-03-23 | 2013-02-26 | Yamaguchi University | Method for forming sapphire substrate and semiconductor device |
JP4768894B2 (en) * | 2009-09-07 | 2011-09-07 | エルシード株式会社 | Semiconductor light emitting device |
JP2013042162A (en) * | 2009-09-07 | 2013-02-28 | El-Seed Corp | Semiconductor light emitting element |
JPWO2011027679A1 (en) * | 2009-09-07 | 2013-02-04 | エルシード株式会社 | Semiconductor light emitting device |
JP2011176379A (en) * | 2009-09-07 | 2011-09-08 | El-Seed Corp | Semiconductor light emitting element |
WO2011027679A1 (en) * | 2009-09-07 | 2011-03-10 | エルシード株式会社 | Semiconductor light emitting element |
US8941136B2 (en) | 2009-09-07 | 2015-01-27 | El-Seed Corporation | Semiconductor light emitting element |
JP2010206230A (en) * | 2010-06-22 | 2010-09-16 | Showa Denko Kk | METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND LAMP |
US9324560B2 (en) | 2011-09-06 | 2016-04-26 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US8981403B2 (en) | 2011-09-06 | 2015-03-17 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
WO2013036589A1 (en) * | 2011-09-06 | 2013-03-14 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US9634189B2 (en) | 2011-09-06 | 2017-04-25 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
US10386889B2 (en) | 2013-12-11 | 2019-08-20 | Apple Inc. | Cover glass for an electronic device |
US10324496B2 (en) | 2013-12-11 | 2019-06-18 | Apple Inc. | Cover glass arrangement for an electronic device |
US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
US9692113B2 (en) | 2014-02-12 | 2017-06-27 | Apple Inc. | Antenna on sapphire structure |
US9461357B2 (en) | 2014-02-12 | 2016-10-04 | Apple Inc. | Antenna on sapphire structure |
US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
KR101828152B1 (en) * | 2016-05-27 | 2018-02-12 | 연세대학교 산학협력단 | Optical substrate structure, method of fabricating the same, and optical device package including the same |
WO2020090473A1 (en) * | 2018-10-30 | 2020-05-07 | 京セラ株式会社 | Oxide single crystal substrate and method of manufacturing same |
JPWO2020090473A1 (en) * | 2018-10-30 | 2021-09-16 | 京セラ株式会社 | Oxide single crystal substrate and its manufacturing method |
JP7170746B2 (en) | 2018-10-30 | 2022-11-14 | 京セラ株式会社 | Oxide single crystal substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4471726B2 (en) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4471726B2 (en) | Method for producing single crystal sapphire substrate | |
JP4173445B2 (en) | Nitride semiconductor substrate, method for manufacturing the same, and semiconductor light emitting device using the same | |
US8426325B2 (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
JP5374386B2 (en) | Manufacturing method of semiconductor device | |
US9355840B2 (en) | High quality devices growth on pixelated patterned templates | |
JP2011187965A (en) | Nitride semiconductor structure, method of manufacturing the same, and light emitting element | |
KR20130095782A (en) | Solid state light emitting devices based on crystallographically relaxed structures | |
EP1551056A2 (en) | Nitride semiconductor thin film having fewer defects and method of growing the same | |
JP2005136106A (en) | Single crystal sapphire substrate and its manufacturing method, and semiconductor light emitting device | |
KR20050062280A (en) | Fabrication method for nitride semiconductor and nitride semiconductor fabricated thereby | |
KR20080100706A (en) | Method of manufacturing semiconductor substrate having gan layer | |
EP2136390A2 (en) | Production of semiconductor material and devices using oblique angle etched templates | |
JP2007036174A (en) | Gallium nitride-based light emitting diode | |
JPH11274082A (en) | Group iii nitride semiconductor and fabrication thereof, and group iii nitride semiconductor device | |
JP4581478B2 (en) | Manufacturing method of nitride semiconductor | |
KR20050062832A (en) | Preparation of nitride semiconductor template for light emitter | |
JP5458874B2 (en) | Nitride semiconductor growth method | |
JP3780832B2 (en) | Manufacturing method of semiconductor crystal | |
JP2003124576A (en) | Nitride semiconductor substrate and its growing method | |
JP4016062B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP4211358B2 (en) | Nitride semiconductor, nitride semiconductor device and manufacturing method thereof | |
JP4786587B2 (en) | Group III nitride semiconductor and method for manufacturing the same, substrate for manufacturing group III nitride semiconductor | |
JP4517770B2 (en) | Nitride semiconductor device | |
JP3823781B2 (en) | Nitride semiconductor substrate and method for manufacturing the same | |
JP3471687B2 (en) | Semiconductor substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |