JP2005311420A - Hybrid circuit apparatus - Google Patents
Hybrid circuit apparatus Download PDFInfo
- Publication number
- JP2005311420A JP2005311420A JP2004121515A JP2004121515A JP2005311420A JP 2005311420 A JP2005311420 A JP 2005311420A JP 2004121515 A JP2004121515 A JP 2004121515A JP 2004121515 A JP2004121515 A JP 2004121515A JP 2005311420 A JP2005311420 A JP 2005311420A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- transmission
- hybrid circuit
- impedance
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
本発明は、ハイブリッド回路装置に関するものであり、特に、高い周波数まで使用可能であり、低雑音なハイブリッド回路装置に関するものである。 The present invention relates to a hybrid circuit device, and more particularly to a low-noise hybrid circuit device that can be used up to a high frequency.
従来、全二重回線の送信信号と受信信号を分離する回路として各種のハイブリッド回路(2線4線変換回路)が提案されている。下記特許文献1には、可変抵抗器や可変コンデンサなどの調整可能な受動エレメントをデジタル制御するハイブリッド回路が開示されている。
上記した従来のハイブリッド回路は低速の伝送路においては実現可能であるが、数Gbps以上という高速の全二重デジタルデータ伝送路(LAN)に使用可能な特性を持つ調整可能な受動エレメントは存在せず、実現が不可能である。 The conventional hybrid circuit described above can be realized in a low-speed transmission line, but there is no adjustable passive element having characteristics that can be used for a high-speed full-duplex digital data transmission line (LAN) of several Gbps or more. Therefore, it cannot be realized.
そこで、本発明者はハイブリッド回路の素子(受動エレメント)は固定値とし、2つの可変利得アンプを使用して2つの送信信号駆動端をそれぞれ独立して駆動し、2つの可変利得アンプの利得を相対的に調整することによってハイブリッド回路の受信端における送信信号をキャンセルする構成を発明した。この方式によって高い周波数まで動作可能なハイブリッド回路が実現できた。なお、この構成は発表されていない。 Therefore, the present inventor sets the elements of the hybrid circuit (passive elements) to fixed values, and uses two variable gain amplifiers to drive the two transmission signal drive ends independently, thereby increasing the gains of the two variable gain amplifiers. A configuration has been invented that cancels the transmission signal at the receiving end of the hybrid circuit by relatively adjusting. By this method, a hybrid circuit capable of operating up to a high frequency was realized. This configuration has not been announced.
但し、この方式においては、受信端における送信信号はキャンセルできるが、それぞれの可変利得アンプ内において発生した雑音は受信端においてキャンセルされずに出力されてしまうという問題点が判明した。 However, in this method, the transmission signal at the receiving end can be canceled, but it has been found that the noise generated in each variable gain amplifier is output without being canceled at the receiving end.
本発明は、上記した課題を解決することを目的とし、このために、本発明のハイブリッド回路装置は、伝送線が接続される第1の受信端と、伝送路と等価なインピーダンス回路が接続される第2の受信端との間の信号を出力する受信アンプ手段と、送信信号が入力され、第1の送信端を駆動する第1の可変利得アンプ手段と、送信信号が入力され、第2の送信端を駆動する第2の可変利得アンプ手段と、前記第1の受信端と前記第1の送信端を接続する第1の抵抗手段と、前記第1の受信端と前記第2の送信端を接続する第2の抵抗手段と、前記第2の受信端と前記第1の送信端を接続する第3の抵抗手段と、前記第2の受信端と前記第2の送信端を接続する第4の抵抗手段とを備え、前記第1の抵抗手段の抵抗値が前記第3の抵抗手段の抵抗値よりも小さく、かつ前記第4の抵抗手段の抵抗値が前記第2の抵抗手段の抵抗値よりも小さいことを主要な特徴とする。 The present invention aims to solve the above-described problems. For this purpose, the hybrid circuit device of the present invention has a first receiving end to which a transmission line is connected and an impedance circuit equivalent to the transmission line. Receiving amplifier means for outputting a signal to and from the second receiving end, a first variable gain amplifier means for inputting the transmission signal and driving the first transmitting end, and a transmission signal being inputted, Second variable gain amplifier means for driving the transmission terminal, first resistance means for connecting the first reception terminal and the first transmission terminal, the first reception terminal and the second transmission. A second resistance means for connecting an end, a third resistance means for connecting the second reception end and the first transmission end, and a connection between the second reception end and the second transmission end. And a resistance value of the first resistance means is a resistance value of the third resistance means. Smaller than the value, and the resistance value of the fourth resistor means is mainly characterized in that less than the resistance value of the second resistor means.
また、前記第1の受信端から見たインピーダンスが前記伝送路と等価なインピーダンスと等しくなるように、前記第1から前記第4の抵抗手段の抵抗値、前記第1および第2の可変利得アンプ手段の出力インピーダンスおよび前記受信アンプ手段の入力インピーダンスが選定されている点にも特徴がある。
更に、前記第1の抵抗手段の抵抗値と前記第4の抵抗手段の抵抗値とが等しく、かつ前記第2の抵抗手段の抵抗値と前記第3の抵抗手段の抵抗値とが等しく、かつ前記第1、4の抵抗手段の抵抗値と前記第2、3の抵抗手段の抵抗値との比が、伝送路の特性のばらつきをカバーできる範囲でなるべく1対1に近い比に選定されている点にも特徴がある。
Further, the resistance values of the first to fourth resistance means, the first and second variable gain amplifiers, so that the impedance viewed from the first receiving end is equal to the impedance equivalent to the transmission line. Another characteristic is that the output impedance of the means and the input impedance of the receiving amplifier means are selected.
Furthermore, the resistance value of the first resistance means and the resistance value of the fourth resistance means are equal, the resistance value of the second resistance means and the resistance value of the third resistance means are equal, and The ratio between the resistance values of the first and fourth resistance means and the resistance values of the second and third resistance means is selected to be as close to 1: 1 as possible within a range that can cover variations in the characteristics of the transmission line. There is also a feature.
本発明のハイブリッド回路装置は上記のような構成によって、それぞれの可変利得アンプ内において発生した雑音も2つの受信端にそれぞれ供給されるようにしたので、受信端においてほぼキャンセルされ、低雑音のハイブリッド回路が実現できるという効果がある。また、調整可能な受動素子などは使用せず、現在入手可能な高い周波数まで使用可能な素子のみによってハイブリッド回路を構成可能であるので、高い周波数まで使用可能なハイブリッド回路を実現できるという効果がある。更に、トランスやコイルを使用しない回路構成も可能であり、IC化が可能であるという効果もある。 In the hybrid circuit device of the present invention, the noise generated in each variable gain amplifier is also supplied to the two receiving ends by the above-described configuration, so that the hybrid is substantially canceled at the receiving end and is a low noise hybrid. There is an effect that a circuit can be realized. In addition, a hybrid circuit can be configured only with elements that can be used up to a currently available high frequency without using an adjustable passive element, so that there is an effect that a hybrid circuit that can be used up to a high frequency can be realized. . Furthermore, a circuit configuration that does not use a transformer or a coil is possible, and there is an effect that an IC can be realized.
本発明のハイブリッド回路装置は、ツイストペアケーブルに代表される平衡ケーブルや同軸ケーブルを使用した数Gbps以上の超高速デジタルデータ伝送装置(LAN)に使用することを前提として開発されたものである。以下実施例1について説明する。 The hybrid circuit device of the present invention has been developed on the assumption that it is used for an ultrahigh-speed digital data transmission device (LAN) of several Gbps or more using a balanced cable or a coaxial cable represented by a twisted pair cable. Example 1 will be described below.
実施例1は、LANケーブルとして現在広く使用されているツイストペアケーブルを使用する場合の本発明のハイブリッド回路の例である。
図2は、本発明のハイブリッド回路を使用した伝送装置全体の構成を示すブロック図である。本発明を適用した伝送装置は、同じ構成の相手側伝送装置49とツイストペアケーブル17で接続する。なお、同軸ケーブルを用いる例については後述する。
The first embodiment is an example of a hybrid circuit of the present invention when a twisted pair cable that is currently widely used as a LAN cable is used.
FIG. 2 is a block diagram showing the configuration of the entire transmission apparatus using the hybrid circuit of the present invention. The transmission apparatus to which the present invention is applied is connected to the
伝送装置は4つの全2重送受信回路30、データ分配回路33およびデータ合成回路34からなる。データ分配回路33は、例えば送信データを8ビット毎に区切り、誤り検出/訂正が可能な4チャネルの5値のパルスに対応する各3ビットのデータであって、合計が12ビットのデータに変換し、4つの全2重送受信回路30にそれぞれ3ビットづつ分配する。また、データ合成回路34は、4チャネルの5値のパルスに対応する各3ビット、合計12ビットのデータを元の8ビットデータに復元する。
The transmission apparatus includes four full duplex transmission /
図3は、全2重送受信回路30の構成を示すブロック図である。送信データは送信回路40によって伝送に適した多値のアナログ信号に変換され、増幅器41により伝送に適した大きさに増幅され、本発明のハイブリッド回路42によりケーブル17に出力される。
FIG. 3 is a block diagram showing a configuration of the full duplex transmission /
送信信号の一部は、ケーブル17に存在する接続点等での反射により「エコー」と呼ばれる不要信号を生ずる。正確なデータ伝送のためにはこの不要信号を適切に除去する必要がある。ケーブル17からの受信信号は、本発明のハイブリッド回路42によって送信信号と分離され、増幅器43に入力される。キャンセル信号生成回路47は、送信データに基づいて不要信号を消去するためのキャンセル信号を生成する。
A part of the transmission signal generates an unnecessary signal called “echo” due to reflection at a connection point or the like existing in the
増幅器43の出力の受信信号とキャンセル信号生成回路47の出力のキャンセル信号は、合成器44によって合成され、不要信号が除去される。受信回路45においては、合成器44の出力信号が複数のサンプルホールド回路によってサンプリングされ、歪みを補正するためにマトリクス回路によってアナログ積和演算が行われ、アナログデジタル変換器によりデジタル信号に変換される。デジタル信号は一括してロジック回路により並列直列変換等の処理が行われ、受信データおよび評価信号が得られる。 The reception signal output from the amplifier 43 and the cancel signal output from the cancel signal generation circuit 47 are combined by the combiner 44, and unnecessary signals are removed. In the receiving circuit 45, the output signal of the synthesizer 44 is sampled by a plurality of sample and hold circuits, an analog product-sum operation is performed by a matrix circuit in order to correct distortion, and converted to a digital signal by an analog-digital converter. . The digital signals are collectively processed by a logic circuit such as parallel-to-serial conversion to obtain received data and an evaluation signal.
上記の一連の動作のタイミングについては、クロック再生回路46によりクロック信号が抽出され、各種タイミング信号が生成される。調整制御回路48はCPUを内蔵し、評価信号に基づいてデータを正しく送受信できるようにハイブリッド回路を含め、各回路を調整する。 With respect to the timing of the above series of operations, the clock signal is extracted by the clock recovery circuit 46, and various timing signals are generated. The adjustment control circuit 48 includes a CPU and adjusts each circuit including the hybrid circuit so that data can be correctly transmitted and received based on the evaluation signal.
図1は、ツイストペアケーブルを使用する場合の本発明のハイブリッド回路例を示すブロック図である。LANケーブルとして現在広く使用されているツイストペアケーブル17は特性インピーダンスが100Ω±10%程度である。本発明のハイブリッド回路は、ツイストペアケーブルのそれぞれの線を入力インピーダンスが50Ωの2つのハイブリッド回路によってそれぞれ終端する。
FIG. 1 is a block diagram showing an example of a hybrid circuit of the present invention when a twisted pair cable is used. The
図1の回路において、ケーブル17のそれぞれの線に接続されている上下の回路は同一の構成を有している。従って、上側の回路についてのみ説明する。上側(下側)の回路には送信信号の差動出力の+出力信号(−出力信号)が入力される。入力信号は2つの可変利得アンプA10、B11に入力される。可変利得アンプA10、B11は図3の調整制御回路48によって、公知の方法で例えば受信信号出力中の送信信号電力が最小になるように相対的な利得が調整される。なお、可変利得アンプA10、B11の内の一方は固定利得にして、他方のみを調整するようにしてもよい。
In the circuit of FIG. 1, the upper and lower circuits connected to the respective lines of the
可変利得アンプA10の出力(第2の送信端)はそれぞれ2つの抵抗(0.9R)12と抵抗(1.1R)13を介して差動入力アンプA16のそれぞれの入力端子(第1、2の受信端)に接続されている。また、可変利得アンプB11の出力(第1の送信端)はそれぞれ2つの抵抗(1.1R)15と抵抗(0.9R)14を介して差動入力アンプA16のそれぞれの入力端子に接続されている。差動入力アンプA16の一方の入力端子(第1の受信端)にはツイストペアケーブルの一方の線が接続される。差動入力アンプA16は、2つの差動入力端子(第1、2の受信端)間の電圧差に応じた差動出力信号を受信信号として出力する。 The output (second transmission end) of the variable gain amplifier A10 is connected to each input terminal (first and second) of the differential input amplifier A16 via two resistors (0.9R) 12 and a resistor (1.1R) 13, respectively. Connected to the receiving end). The output (first transmission end) of the variable gain amplifier B11 is connected to the respective input terminals of the differential input amplifier A16 via two resistors (1.1R) 15 and a resistor (0.9R) 14, respectively. ing. One line of the twisted pair cable is connected to one input terminal (first receiving end) of the differential input amplifier A16. The differential input amplifier A16 outputs a differential output signal corresponding to the voltage difference between the two differential input terminals (first and second reception ends) as a reception signal.
抵抗12と抵抗13の抵抗値の比、および抵抗14と抵抗15の抵抗値の比はそれぞれ0.9対1.1に選定されている。また、ツイストペアケーブル17の接続点から見た入力インピーダンスも50Ωになるようにそれぞれの抵抗値が選定されている。
例えば可変利得アンプA10、B11の出力インピーダンスを50Ω、および差動入力アンプA16の入力端子間インピーダンスを100Ωとした場合には、抵抗12、14を91Ω、抵抗13、15を110Ωとすることによって、ケーブル接続端(第1の受信端)から見たインピーダンスがほぼ50Ωとなる。
The ratio of the resistance values of the
For example, when the output impedance of the variable gain amplifiers A10 and B11 is 50Ω and the impedance between the input terminals of the differential input amplifier A16 is 100Ω, by setting the
伝送路と等価なインピーダンスは、平衡ケーブルの場合には特性インピーダンスの半分の値であり、同軸ケーブルの場合には特性インピーダンスと等しい。インピーダンスZ18はツイストペアケーブル17の標準的な特性インピーダンスの半分の値と同じインピーダンス(伝送路と等価なインピーダンス)を有する回路であり、例えば抵抗とコンデンサの並列回路であってもよい。コンデンサはケーブル、コネクタ、配線などの浮游容量に起因するものである。
The impedance equivalent to the transmission line is half the characteristic impedance in the case of a balanced cable, and is equal to the characteristic impedance in the case of a coaxial cable. The impedance Z18 is a circuit having the same impedance (impedance equivalent to the transmission line) as half the standard characteristic impedance of the
ツイストペアケーブル17のインピーダンスがこのZ18の2倍と等しい、すなわち、伝送路と等価なインピーダンスがZ18と等しい場合には、2つの可変利得アンプA10、B11の利得を等しくすれば、受信端における送信信号は同相かつ同レベルとなりキャンセルされる。しかし、ケーブルの特性インピーダンスにはばらつきがあるので、受信端における送信信号レベルが同レベルにならない。例えばケーブル17の特性インピーダンスが小さい場合には、ケーブル側の第1の受信端における送信信号レベルも低下するので、可変利得アンプB11の利得をアンプA10よりも大きくすることによって、ケーブル側の第1の受信端における送信信号レベルを持ち上げてバランスを取ることができる。
When the impedance of the
なお、抵抗12、14と抵抗13、15の不均衡の分だけそれぞれのアンプA10、B11の内部で発生した雑音成分が受信端においてキャンセルされずに出力されてしまうが、この雑音電力は抵抗13、15が無い場合と比べると大幅に減少している。
Note that noise components generated in the amplifiers A10 and B11 by the amount of imbalance between the
また、抵抗12、14と抵抗13、15の不均衡を小さくすれば、それだけ雑音成分は減少するが、その分インピーダンスの調整範囲が狭くなる。従って、抵抗12、14と抵抗13、15の比は、現在広く使用されているLANケーブルの特性のばらつきをカバーする調整範囲を確保できる範囲内でなるべく1対1に近づける。比を0.9対1.1にすると±20%の調整が可能である。なお、この実施例はトランスやチョークコイルを使用していないので、IC化が可能である。
Further, if the imbalance between the
図4は、実施例1の回路例を示す回路図である。上下同一の回路であるので、上側の回路についてのみ説明する。(+)送信信号は、信号分配とインピーダンスマッチング用の抵抗50、51、52、直流カット用のコンデンサ53、54を介して2つの可変利得アンプA10、B11に入力される。更に、アンプA10、B11の出力は直流カット用のコンデンサ55、56を介して2つの固定ゲインのモノリシックアンプIC57、58に入力される。
FIG. 4 is a circuit diagram illustrating a circuit example of the first embodiment. Since the upper and lower circuits are the same, only the upper circuit will be described. The (+) transmission signal is input to the two variable gain amplifiers A10 and B11 via
可変利得アンプA10、B11としては、例えばANALOG DEVICES(登録商標)社のAD8370を使用可能である。このICは利得を外部からデジタル制御可能である。また、NEC(登録商標)のμPC2712TBも使用可能である。このICは電源電圧を変化させることによって利得を調整可能であるので、調整を行うためには電圧の制御が可能な電源回路が必要である。 As the variable gain amplifiers A10 and B11, for example, AD8370 manufactured by ANALOG DEVICES (registered trademark) can be used. This IC can digitally control the gain from the outside. NEC (registered trademark) μPC2712TB can also be used. Since the gain of this IC can be adjusted by changing the power supply voltage, a power supply circuit capable of controlling the voltage is necessary to perform the adjustment.
モノリシックアンプIC57、58としては、例えばMini-Circuits(登録商標)社のERA-4を使用可能である。このICは出力インピーダンスが50Ωであり、出力端から電源を供給するものであるので、この実施例においては後述するトランス61および抵抗12、15を介してそれぞれのIC57、58に電源が供給される。
As the
抵抗12、14および13、15の値は、それぞれ例えば前述した値である91Ωおよび110Ωである。インピーダンスZ18を構成する抵抗Rz68およびコンデンサ67はツイストペアケーブルの標準的な特性インピーダンスの半分の値と等しくなるように選定される。なお、コンデンサ59、60、62、63、66は直流カット用のコンデンサであり、交流的にはコンデンサの両端を短絡したものと等価である。また、Rz68に供給されているVcc自体は不要であるが、Rz68は直流カットする必要があり、基板製作上Vccのベタのプリント配線パターンが存在し、かつ高周波的には接地となるのでVccに接続してある。
The values of the
トランス65は後述するような構造を備え、コモンモードノイズを遮断する。図5は、本発明の実施例において使用するトランスの構造をを示す平面図および接続図である。図5(a)は、ツイストペアケーブル用のトランス65の構成を示している。このトランスは磁性体からなるトロイダルコア70に2本の細い同軸ケーブル71、72を同じ向きに巻き、各同軸ケーブルの心線と外皮導体をそれぞれ巻線としたものである。このような構造のトランスをハイブリッド回路の入出力端とケーブルの間に挿入することにより、ケーブルの各線を伝送される差動信号に対してはインピーダンスマッチングが取れる一方で、電磁誘導などによる同相のコモンモードノイズに対しては遮断する効果がある。また、特性インピーダンスが既知でかつ正確な同軸ケーブルを捲き線として用いることで、線路間の特性インピーダンスを精密に設定可能である。
The transformer 65 has a structure as will be described later, and blocks common mode noise. FIG. 5 is a plan view and a connection diagram showing the structure of the transformer used in the embodiment of the present invention. FIG. 5A shows a configuration of a transformer 65 for a twisted pair cable. In this transformer, two thin coaxial cables 71 and 72 are wound around a
入力用のアンプとしては、図1に示すように差動入力アンプ16を使用してもよいが、図4の実施例回路においては図1の差動入力アンプA16の代わりにトランス61およびシングルエンドのアンプA64を用いている。図5(b)はトランス61の構成を示している。このトランスも前述したトランス65と同様にトロイダルコア90に細い同軸ケーブル91を巻いたものである。このトランス61もやはり差動信号(受信信号)についてはインピーダンスマッチングが取れるが、コモンモードノイズ(送信信号、アンプ内で発生した雑音)に対しては遮断する効果がある。なお、アンプA64としては前述したERA-4を使用可能である。以上のような構成によって、高い周波数まで使用可能で低雑音なツイストペアケーブル用のハイブリッド回路が実現できる。
As an input amplifier, a
実施例2は、同軸ケーブルを使用する場合の本発明のハイブリッド回路の例である。図6は、同軸ケーブルを使用する場合の本発明のハイブリッド回路例を示すブロック図である。同軸ケーブル80の特性インピーダンスは例えば50Ωであり、例えば図1に示したツイストペアケーブル用のハイブリッド回路の片方を同軸ケーブル用のハイブリッド回路として使用することができる。素子、機能、動作も前述の回路と同一である。同軸ケーブルの方がツイストペアケーブルよりも減衰が小さいので、より長距離の伝送が可能である。
Example 2 is an example of the hybrid circuit of the present invention when a coaxial cable is used. FIG. 6 is a block diagram showing an example of a hybrid circuit of the present invention when a coaxial cable is used. The characteristic impedance of the
図7は、図6の回路の変形例を示すブロック図である。この回路においては、図4に示した回路と同様に、差動入力アンプ16の代わりにトランス61およびシングルエンドのアンプ64を用いている。
図8は、実施例2の回路例を示す回路図である。この回路例は、入力アンプとして差動入力アンプ16を使用している以外は図4に示した実施例1の回路の一方と同じである。この実施例においては抵抗68および抵抗12、15を介してそれぞれのIC57、58に電源が供給される。この構成はIC化可能である。
FIG. 7 is a block diagram showing a modification of the circuit of FIG. In this circuit, similarly to the circuit shown in FIG. 4, a transformer 61 and a single-ended amplifier 64 are used instead of the
FIG. 8 is a circuit diagram illustrating a circuit example of the second embodiment. This circuit example is the same as one of the circuits of the first embodiment shown in FIG. 4 except that the
図9は、実施例2の回路例の変形例を示す回路図である。この回路例は、同軸ケーブル80とハイブリッド回路の入出力端との間にトランス61を挿入した例である。トランス61は図5(b)に示した構成のものである。やはり、インピーダンスマッチングを取る一方、コモンモードノイズを遮断する効果がある。この実施例もトランス以外はIC化可能である。
FIG. 9 is a circuit diagram illustrating a modification of the circuit example of the second embodiment. In this circuit example, a transformer 61 is inserted between the
以上、実施例を開示したが、本発明には以下のような変形例も考えられる。実施例においては例えば図1の構成において、4つの抵抗12〜15を用いる例を開示したが、抵抗13および抵抗15を取り除いた(電気的接続が無い)構成でも受信信号中の送信信号成分をキャンセルすることは可能である。従って、ダイナミックレンジ(S/N比)があまり大きくなくてもかまわないような用途においては、抵抗13および抵抗15を取り除いた構成でも実施可能である。
図1の構成において、可変利得アンプを差動回路で構成する場合は、可変利得アンプA10とD21、および可変利得アンプB11とC20をそれぞれ一体の回路で構成することも可能である。
図4の構成において、可変利得アンプを差動回路で構成する場合は、可変利得アンプA10とD21、および可変利得アンプB11とC20、更には、可変利得アンプA64とB26をそれぞれ一体の回路で構成することも可能である。
While the embodiments have been disclosed, the following modifications are also conceivable for the present invention. In the embodiment, for example, the example in which the four
In the configuration of FIG. 1, when the variable gain amplifier is configured by a differential circuit, the variable gain amplifiers A10 and D21 and the variable gain amplifiers B11 and C20 can be configured by an integrated circuit.
In the configuration of FIG. 4, when the variable gain amplifier is configured by a differential circuit, the variable gain amplifiers A10 and D21, the variable gain amplifiers B11 and C20, and further the variable gain amplifiers A64 and B26 are configured by an integrated circuit. It is also possible to do.
10、11 可変利得アンプ
12〜15 抵抗
16 差動入力アンプ
17 ツイストペアケーブル
18 インピーダンス回路
10, 11 Variable gain amplifier 12-15
Claims (7)
送信信号が入力され、第1の送信端を駆動する第1の可変利得アンプ手段と、
送信信号が入力され、第2の送信端を駆動する第2の可変利得アンプ手段と、
前記第1の受信端と前記第1の送信端を接続する第1の抵抗手段と、
前記第1の受信端と前記第2の送信端を接続する第2の抵抗手段と、
前記第2の受信端と前記第1の送信端を接続する第3の抵抗手段と、
前記第2の受信端と前記第2の送信端を接続する第4の抵抗手段と
を備え、
前記第1の抵抗手段の抵抗値が前記第3の抵抗手段の抵抗値よりも小さく、かつ前記第4の抵抗手段の抵抗値が前記第2の抵抗手段の抵抗値よりも小さい
ことを特徴とするハイブリッド回路装置。 Receiving amplifier means for outputting a signal between a first receiving end to which the transmission line is connected and a second receiving end to which an impedance circuit equivalent to the transmission line is connected;
First variable gain amplifier means for receiving the transmission signal and driving the first transmission end;
Second variable gain amplifier means for receiving the transmission signal and driving the second transmission end;
First resistance means for connecting the first receiving end and the first transmitting end;
Second resistance means for connecting the first receiving end and the second transmitting end;
Third resistance means for connecting the second receiving end and the first transmitting end;
A fourth resistance means for connecting the second receiving end and the second transmitting end;
The resistance value of the first resistance means is smaller than the resistance value of the third resistance means, and the resistance value of the fourth resistance means is smaller than the resistance value of the second resistance means. A hybrid circuit device.
送信信号が入力され、第1の送信端を駆動する第1の可変利得アンプ手段と、
送信信号が入力され、第2の送信端を駆動する第2の可変利得アンプ手段と、
前記第1の受信端と前記第1の送信端を接続する第1の抵抗手段と、
前記第2の受信端と前記第2の送信端を接続する第2の抵抗手段と
を備えていることを特徴とするハイブリッド回路装置。
Receiving amplifier means for outputting a signal between a first receiving end to which the transmission line is connected and a second receiving end to which an impedance circuit equivalent to the transmission line is connected;
First variable gain amplifier means for receiving the transmission signal and driving the first transmission end;
Second variable gain amplifier means for receiving the transmission signal and driving the second transmission end;
First resistance means for connecting the first receiving end and the first transmitting end;
A hybrid circuit device comprising: the second receiving end and second resistance means for connecting the second transmitting end.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121515A JP2005311420A (en) | 2004-04-16 | 2004-04-16 | Hybrid circuit apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121515A JP2005311420A (en) | 2004-04-16 | 2004-04-16 | Hybrid circuit apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311420A true JP2005311420A (en) | 2005-11-04 |
Family
ID=35439734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004121515A Pending JP2005311420A (en) | 2004-04-16 | 2004-04-16 | Hybrid circuit apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311420A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103703A (en) * | 2008-10-22 | 2010-05-06 | Hitachi Ltd | Railroad communication device |
CN108429568A (en) * | 2018-05-14 | 2018-08-21 | 北京豪沃尔科技发展股份有限公司 | A kind of four line conversion circuit of two wires and conversion method |
CN115951105A (en) * | 2023-03-09 | 2023-04-11 | 苏州联讯仪器股份有限公司 | Electric signal sampling channel device and sampling oscilloscope |
-
2004
- 2004-04-16 JP JP2004121515A patent/JP2005311420A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103703A (en) * | 2008-10-22 | 2010-05-06 | Hitachi Ltd | Railroad communication device |
CN108429568A (en) * | 2018-05-14 | 2018-08-21 | 北京豪沃尔科技发展股份有限公司 | A kind of four line conversion circuit of two wires and conversion method |
CN108429568B (en) * | 2018-05-14 | 2024-01-30 | 河北豪沃尔智能科技有限责任公司 | Two-wire four-wire conversion circuit and conversion method |
CN115951105A (en) * | 2023-03-09 | 2023-04-11 | 苏州联讯仪器股份有限公司 | Electric signal sampling channel device and sampling oscilloscope |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417463B1 (en) | Wireline transmission circuit | |
US20080310492A1 (en) | Parameter Adjustment Device and Parameter Adjustment Method | |
JP2007234896A (en) | Signal transmitting device | |
JPH11505677A (en) | Electromagnetic interference isolator | |
WO2010095368A1 (en) | Reception circuit and signal reception method | |
WO2012114672A1 (en) | Signal transmission device | |
JP2005160026A (en) | Power amplifier joining differential mode and coupling device for antenna | |
CN108282425A (en) | Balancer, equalization methods and signal transmitting apparatus | |
CN111865339B (en) | Transmitter, receiver and hybrid transceiver | |
US20180336156A1 (en) | Usb chipset | |
US20080239966A1 (en) | Test apparatus, test method, waveform generator and waveform generating method | |
US9531341B2 (en) | Method and apparatus for converting single-ended signals into differential signals | |
WO2002065662A9 (en) | Line interface a matching impedance coupled ro a feedback path | |
US11063628B2 (en) | Communication device capable of echo cancellation | |
JP2005311420A (en) | Hybrid circuit apparatus | |
JP4706043B2 (en) | Equalizer circuit | |
US6218872B1 (en) | Line driver with output impedance synthesis | |
JP2006345259A (en) | Receiving part termination system | |
KR20020070134A (en) | Balanced transmission termination device and receiving device using the same | |
JPH0936817A (en) | Balanced transmission circuit | |
JP4261555B2 (en) | Digital signal offset adjustment device and pulse pattern generation device | |
CN209517353U (en) | A kind of differential signal filter circuit and differential signal processor | |
JP4498812B2 (en) | Balanced transmission device | |
US6341135B1 (en) | Low power buffer system for network communications | |
JP2015198303A (en) | coaxial communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
A977 | Report on retrieval |
Effective date: 20090526 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A02 | Decision of refusal |
Effective date: 20100202 Free format text: JAPANESE INTERMEDIATE CODE: A02 |