JP2005303441A - Wideband 45° phase shifter - Google Patents
Wideband 45° phase shifter Download PDFInfo
- Publication number
- JP2005303441A JP2005303441A JP2004113053A JP2004113053A JP2005303441A JP 2005303441 A JP2005303441 A JP 2005303441A JP 2004113053 A JP2004113053 A JP 2004113053A JP 2004113053 A JP2004113053 A JP 2004113053A JP 2005303441 A JP2005303441 A JP 2005303441A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- mixer
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
Description
本発明は無線通信機器に用いられる移相器の回路に関する。 The present invention relates to a phase shifter circuit used in a wireless communication device.
ダイレクトコンバージョンはRF信号を直接ベースバンド信号に変換する方式であり、直接変換、ホモダイン、ゼロINFとも呼ばれる。ダイレクトコンバージョン方式に適したミキサとして、下記「特許文献1」に示されているような偶高調波ミキサが知られている。偶高調波ミキサは局部発振信号の2倍波と高周波信号との混合を行う。偶高調波ミキサを用いた直交復調器を図4に示す。図4において、入力端子51より入力される高周波で変調された被変調信号は直交復調器54に入力される。この入力信号は2分配され、一方の信号は偶高調波ミキサ55に、他方の信号は偶高調波ミキサ56に入力される。局部発振器57の出力信号は45度移相器58に入力され、等振幅で位相が45度異なる、すなわち0°および45°の2信号が出力される。
Direct conversion is a method of directly converting an RF signal into a baseband signal, and is also called direct conversion, homodyne, or zero INF. As a mixer suitable for the direct conversion system, an even harmonic mixer as shown in the following “
45度移相器58の出力信号のうち、一方は偶高調波ミキサ55に局部発振信号として入力されて上記の被変調信号と乗算され、ローパスフィルタ59によって高周波成分を除去されてベースバンド同相信号を出力端子52に出力する。また45度移相器58の出力信号のうち、45度位相を変えられた信号は偶高調波ミキサ56に局部発振信号として入力されて上記の被変調信号と乗算され、ローパスフィルタ60によって高周波成分を除去されてベースバンド直交信号を出力端子53に出力する。偶高調波ミキサ55および56は局部発振器57の出力信号の2倍波と被変調信号である高周波信号との混合を行うことから、局部発振信号に45度の位相差を与えることで、直交復調が可能となる。
One of the output signals of the 45-
また偶高調波ミキサを用いた直交変調器を図5に示す。図5においては図4における復調器とは異なり、入力信号は図5右側の入力端子72および73に印加される。入力端子72より入力されるベースバンド同相信号はローパスフィルタ79を介して偶高調波ミキサ75に入力される。局部発振器77の出力信号は45度移相器78に入力され、等振幅で位相が45度異なる2信号が出力される。
FIG. 5 shows a quadrature modulator using an even harmonic mixer. In FIG. 5, unlike the demodulator in FIG. 4, the input signal is applied to the
45度移相器78の出力信号のうち、一方(図5の場合は同相0°)は偶高調波ミキサ75に局部発振信号として入力されてローパスフィルタ79の出力信号と乗算される。一方、入力端子73より入力されるベースバンド直交信号はローパスフィルタ80を介して偶高調波ミキサ76に入力される。45度移相器78の出力信号のうち、45度位相を変えられた信号は偶高調波ミキサ76に局部発振信号として入力されてローパスフィルタ80の出力信号と乗算される。偶高調波ミキサ75および偶高調波ミキサ76の出力信号は加算器81で加算され、高周波で直交変調された被変調信号として出力端子71に直交変調器74の出力信号を出力する。偶高調波ミキサは局部発振信号の2倍波とべースバンド信号との混合を行うことから、局部発振信号に45度の位相差を与えることで、直交変調が可能となる。
One of the output signals of the 45-degree phase shifter 78 (in-phase 0 ° in the case of FIG. 5) is input to the even
このような直交変調器や直交復調器に用いる45度移相器は下記「非特許文献1」乃至「非特許文献3」に開示されているように、抵抗素子とキャパシタを組み合わせた回路が使用されている。
A 45-degree phase shifter used for such a quadrature modulator or a quadrature demodulator uses a circuit in which a resistance element and a capacitor are combined as disclosed in the following “Non-patent
キャパシタやインダクタは周波数と共にインピーダンスが変わるため、これら抵抗素子とキャパシタあるいは抵抗素子とインダクタを組み合わせた回路は何れも周波数と共に位相差または振幅誤差が変化し、周波数帯域が狭い欠点を持つ。 Capacitors and inductors have impedances that change with frequency. Therefore, any circuit in which these resistance elements and capacitors or resistance elements and inductors are combined has a drawback that the phase difference or amplitude error changes with frequency and the frequency band is narrow.
一方、局部発振信号に45度ではなく、90度の位相差を与える90度移相器として、1/2分周器を利用した方法が広く用いられている。その構成を図6に、その動作を図7に示す。図6において、100は第1のDフリップフロップ、101は第2のDフリップフロップ、102はインバータ回路である。図7に示すように、端子Vinより入力された信号の立ち下がり毎に論理出力ハイまたはローの極性を反転した出力信号が出力端子V0から出力される。また入力端子Vinより入力された信号の立ち上がり毎に論理出力ハイまたはローを反転した出力信号が出力端子V90から出力される。また出力端子V0から出力される信号の反転出力が出力端子V180に、また出力端子V90から出力される信号の極性反転出力が出力端子V270にそれぞれ出力される。従って入力端子Vinより入力された信号のデューティ比が50%の場合、出力端子V0,V90,V180,V270から出力される信号の位相は0度、90度、180度、270度となる。これら出力信号の周波数は何れも入力端子Vin、より入力された信号の1/2である。このような90度移相器は分周動作が可能な全範囲で動作し、広帯域な特徴を持つ。しかしながら分周器を利用して45度移相器を構成しようとすると、さらに1/2分周器を縦列接続し、1/4分周器とする必要がある。従って必要な局部発振周波数の4倍の周波数の入力信号が必要となる。例えば3GHzの局部発振周波数が必要な時に、分周器への入力周波数は12GHzになり、分周器および局部発振器の消費電力が大きくなる。
On the other hand, as a 90-degree phase shifter that gives a phase difference of 90 degrees instead of 45 degrees to the local oscillation signal, a method using a 1/2 frequency divider is widely used. The configuration is shown in FIG. 6 and the operation is shown in FIG. In FIG. 6,
上述したように従来の抵抗素子とキャパシタを組み合わせた45度移相器は周波数と共に位相差または振幅誤差が変化し、周波数帯域が狭いという問題点があった。また分周器を利用する45度移相器は必要な局部発振周波数の4倍の周波数の入力信号が必要となり、分周器および局部発振器の消費電力が大きくなるという問題点があった。 As described above, the 45-degree phase shifter in which the conventional resistance element and the capacitor are combined has a problem that the phase difference or the amplitude error changes with the frequency and the frequency band is narrow. In addition, the 45-degree phase shifter using a frequency divider requires an input signal having a frequency four times the required local oscillation frequency, resulting in a problem that the power consumption of the frequency divider and the local oscillator increases.
本発明は、このような問題点を解消するためになされたもので、広帯域でかつ低消費電力化が可能な45度移相器の提供を目的としている。 The present invention has been made to solve such problems, and an object of the present invention is to provide a 45-degree phase shifter capable of wideband and low power consumption.
上記の課題を解決するために、本発明請求項1においては、第1の入力信号は第1のDフリップフロップのクロック入力端子と、極性反転手段、例えばインバータ回路、で極性反転された後に第2のDフリップフロップのクロック入力端子とに入力され、前記第1のDフリップフロップの極性非反転出力は前記第2のDフリップフロップのD入力に接続されると共に、前記第1の入力信号に対して位相0度の出力信号として出力され、前記第1のDフリップフロップの極性反転出力は前記第1の入力信号に対して位相180度の出力信号として出力され、前記第2のDフリップフロップの極性非反転出力は前記第1のDフリップフロップのD入力に入力されると共に、前記第1の入力信号に対して位相90度の出力信号として出力され、前記第2のDフリップフロップの極性反転出力は前記第1の入力信号に対して270度の出力信号として出力される構成による第1の1/2分周器を有し、前記第1の1/2分周器の前記位相0度の出力信号は前記第1の1/2分周器と同じ構成の第2の1/2分周器のクロック入力端子と、第1のミキサの一方の入力端子および第3のミキサの一方の入力端子とにそれぞれ第2の入力信号として入力され、前記第1の1/2分周器の前記位相90度の出力信号は前記第1の1/2分周器と同じ構成の第3の1/2分周器のクロック入力端子に第3の入力信号として入力され、前記第1の1/2分周器の前記位相270度の出力信号は第2のミキサの一方の入力端子と、第4のミキサの一方の入力端子とにそれぞれ入力され、前記第1のミキサの他の一方の入力端子には前記第2の1/2分周器の第2の入力信号に対して位相0度の出力が入力され、前記第2の1/2分周器の前記第2の入力信号に対して位相90度の出力信号は前記第2のミキサの他の一方の入力端子に入力され、前記第3の1/2分周器の前記第3の入力信号に対して位相45度の出力信号は前記第3のミキサの他の一方の入力端子に入力され、前記第3の1/2分周器の入力信号に対して位相135度の出力信号は前記第4のミキサの他の一方の入力端子に入力され、前記第1のミキサの出力と前記第2のミキサの出力とを第1の加算器で加算することにより、前記第1の入力信号に対して位相0度の出力信号を形成し、前記第3のミキサの出力と前記第4のミキサの出力とを第2の加算器で加算することにより、前記第1の入力信号に対して位相45度の出力信号を形成する構成について規定した。
In order to solve the above-mentioned problem, according to
請求項2においては、請求項1に記載の広帯域45度移相器において、前記第1の1/2分周器の前記正相および逆相の入力端子にそれぞれ正相及び逆相の第1の入力信号を入力し、前記第1の1/2分周器の前記位相0度の出力信号は、前記第2の1/2分周器の前記正相入力端子と、前記第1のミキサの一方の入力端子と、前記第3のミキサの一方の入力端子とに入力され、前記第1の1/2分周器の前記位相180度の出力信号は、前記第2の1/2分周器の前記逆相入力と、第5のミキサの一方の入力端子と、第7のミキサの一方の入力端子とに入力され、前記第1の1/2分周器の前記位相90度の出力信号は、前記第3の1/2分周器の前記正相入力端子と、第6のミキサの一方の入力端子と、第8のミキサの一方の入力端子とに入力され、前記第1の1/2分周器の前記位相270度の出力信号は、前記第3の1/2分周器の前記逆相入力端子と、前記第2のミキサの一方の入力端子と、前記第4のミキサの一方の入力端子とに入力され、
前記第2の1/2分周器の前記位相0度の出力信号は前記第1のミキサの他の一方の入力端子に入力され、前記第2の1/2分周器の正相入力信号に対して位相180度の出力信号は前記第5のミキサの他の一方の入力端子に入力され、
前記第2の1/2分周器の前記位相90度の出力信号は前記第2のミキサの他の一方の入力端子に入力され、前記第2の1/2分周器の正相入力信号に対して位相270度の出力信号は前記第6のミキサの他の一方の入力端子に入力され、 前記第3の1/2分周器の前記位相45度の出力信号は前記第3のミキサの他の一方の入力端子に入力され、前記第3の1/2分周器の正相入力信号に対して位相225度の出力信号は前記第7のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の前記位相135度の出力信号は前記第4のミキサの他の一方の入力端子に入力され、前記第3の1/2分周器の正相入力信号に対して位相315度の出力信号は前記第8のミキサの他の一方の入力端子に入力されており、前記第1、第2、第5および第6の各ミキサの出力は第1の加算器に入力されて加算され前記第1の入力信号に対して位相0度の正相および逆相の各出力信号を形成し、前記第3,第4,第7および第8の各ミキサの出力は第2の加算器に入力されて加算され前記第1の入力信号に対して位相45度の正相および逆相の各出力信号を形成する構成について規定した。
According to a second aspect of the present invention, in the wideband 45-degree phase shifter according to the first aspect, the first positive-phase and the negative-phase input terminals are respectively connected to the positive-phase and negative-phase input terminals of the first ½ divider. Input signal of the first 1/2 divider, the output signal of phase 0 degree is the positive phase input terminal of the second 1/2 divider, and the first mixer Of the first mixer and the output signal of the
The phase 0 degree output signal of the second 1/2 divider is input to the other input terminal of the first mixer, and the positive phase input signal of the second 1/2 divider. In contrast, an output signal having a phase of 180 degrees is input to the other input terminal of the fifth mixer,
The 90-degree output signal of the second 1/2 divider is input to the other input terminal of the second mixer, and the positive-phase input signal of the second 1/2 divider. The output signal having a phase of 270 degrees is input to the other input terminal of the sixth mixer, and the output signal having the phase of 45 degrees of the third 1/2 divider is the third mixer. An output signal having a phase of 225 degrees with respect to the positive phase input signal of the third 1/2 divider is input to the other input terminal of the seventh mixer. And
The output signal of the phase of 135 degrees of the third 1/2 divider is input to the other input terminal of the fourth mixer, and the positive phase input signal of the third 1/2 divider Is output to the other input terminal of the eighth mixer, and the output of each of the first, second, fifth and sixth mixers is the first addition. Are added to the output unit to form the output signals of the positive phase and the reverse phase of 0 phase with respect to the first input signal, and the outputs of the third, fourth, seventh and eighth mixers Stipulates a configuration in which the signals are input to the second adder and added to form the output signals of the positive phase and the negative phase having a phase of 45 degrees with respect to the first input signal.
請求項3においては、請求項1または請求項2に記載の広帯域45度移相器において、前記第2および第3の1/2分周器の前記各出力端子と前記各ミキサの入力端子との間にローパスフィルタを設けて、前記1/2分周器の出力信号に含まれる高調波成分を抑圧した後、前記各ミキサに入力する構成について規定した。
In
以上、説明したように本発明によれば、抵抗素子やキャパシタで位相差を与えるのではなく、分周動作と乗算動作によって45度の位相差を与えるため、広帯域に動作することが可能となる。また分周器への入力周波数は、必要な局部発振周波数の4/3倍と低くできるため、分周器および局部発振器の消費電力を小さくすることが可能となる。 As described above, according to the present invention, a phase difference of 45 degrees is given by a frequency division operation and a multiplication operation instead of giving a phase difference by a resistance element or a capacitor, so that it is possible to operate in a wide band. . In addition, since the input frequency to the frequency divider can be lowered to 4/3 times the required local oscillation frequency, the power consumption of the frequency divider and the local oscillator can be reduced.
(実施例1)
図1は本発明の第1の実施例である45度移相器の構成を示す回路図である。図1において、1は第1の1/2分周器、2は第2の1/2分周器、3は第3の1/2分周器で、各1/2分周器は図6に示した入力信号に対して4種類の位相を有する出力信号を生成する構成である。また、4は第1のミキサ、6は第2のミキサ、8は第3のミキサ、10は第4のミキサ、12は第1の加算器、13は第2の加算器である。図2は第1の実施例である図1の回路の動作を示すタイミング図である。
(Example 1)
FIG. 1 is a circuit diagram showing a configuration of a 45 degree phase shifter according to a first embodiment of the present invention. In FIG. 1, 1 is a first 1/2 divider, 2 is a second 1/2 divider, 3 is a third 1/2 divider, and each 1/2 divider is shown in FIG. 6 is configured to generate output signals having four types of phases with respect to the input signal shown in FIG. Further, 4 is a first mixer, 6 is a second mixer, 8 is a third mixer, 10 is a fourth mixer, 12 is a first adder, and 13 is a second adder. FIG. 2 is a timing chart showing the operation of the circuit of FIG. 1 according to the first embodiment.
入力端子Vinより入力された信号は第1の1/2分周器1のデータ入力端子(Dフリップフロップのクロック入力端子であるため以下クロック入力端子と記す。)Cpに入力され、信号の立ち下がりエッジ毎に論理出力のハイまたはローの極性を反転した出力信号が第1の1/2分周器1の出力端子V0から出力される。また入力端子Vinより入力された信号の立ち上がりエッジ毎に論理出力のハイまたはローを反転した出力信号が第1の1/2分周器1の出力端子V90から出力される。また出力端子V0から出力される信号の反転出力が出力端子V180から、また出力端子V90から出力される信号の反転出力が出力端子V270からそれぞれ出力される。
従って入力端子Vinより入力された信号のデューティ比が50%の場合、端子V0,V90,V180,V270から出力される信号の位相はそれぞれ0度、90度、180度、270度で、これら出力信号の周波数は何れも入力端子Vinより入力された信号の1/2である。
A signal input from the input terminal V in is (referred to as the clock input terminal below for a clock input terminal of the D flip-flop.) The first 1/2
Therefore when the duty ratio of the input from the input terminal V in signal is 50%, terminal V 0, V 90, V 180, V 270 respectively 0 degrees is the phase of the signal is output from, 90, 180, 270 every time, the frequency of these output signals is 1/2 of the signal both inputted from the input terminal V in.
第1の1/2分周器1の出力端子V0から出力された信号は第2の1/2分周器2のクロック入力端子Cp’に第2の入力信号として入力され、この第2の入力信号の立ち下がりエッジ毎に論理出力のハイまたはローを反転した出力信号が第2の1/2分周器2の出力端子V0’から出力される。また第1の1/2分周器1の出力端子V90から出力された信号は第3の1/2分周器3のクロック入力端子Cp’’に第3の入力信号として入力され、この第3の入力信号の立ち下がりエッジ毎に論理出力のハイまたはローを反転した出力信号が第3の1/2分周器3の出力端子V45’から出力される。出力端子V0’および出力端子V45’から出力される信号は共に入力端子Vinより入力された信号の1/4の周波数である。また出力端子V0’から出力される信号と出力端子V45’から出力される信号とは、図2に示すように入力端子Vinの入力信号周波数に対して1/4の周波数の信号で位相が45度ずれている。
The signal output from the output terminal V 0 of the first ½
また第2の1/2分周器2のクロック入力端子Cp’に入力された第2の入力信号の立ち上がりエッジ毎に論理出力のハイまたはローを反転した出力信号が第2の1/2分周器2の端子V90’から出力される。また出力端子V0’から出力される信号の反転出力が出力端子V180’に、また出力端子V90’から出力される信号の反転出力が出力端子V270’にそれぞれ出力される。一方、第3の1/2分周器3のクロック入力端子Cp’’に入力された第3の入力信号の立ち上がりエッジ毎に論理出力のハイまたはローを反転した出力信号が第3の1/2分周器3の出力端子V135’から出力される。また出力端子V45’から出力される信号の反転出力が出力端子V225’に、また出力端子V45’から出力される信号の反転出力が出力端子V315’にそれぞれ出力される。
従って入力端子Vinより入力された信号のデューティ比が50%の場合、出力端子V0’,V90’,V180’,V270’,V45’,V135’,V225’,V315’から出力される信号の位相はそれぞれ0度、90度、180度、270度、45度、135度、225度、315度となり、これら出力信号の周波数はいずれも入力端子Vinより入力された信号の1/4である。
これら第2の1/2分周器2または第3の1/2分周器3の出力信号と、第1の1/2分周器1の出力とをミキサで乗算してアップコンバートする。
The output signal obtained by inverting the logic output high or low at every rising edge of the second input signal input to the clock input terminal C p ′ of the second ½
Therefore when the duty ratio of the input from the input terminal V in signal is 50%, the output terminal V 0 ', V 90', V 180 ', V 270', V 45 ', V 135', V 225 ', V each 0 ° to the phase of the signal is output from the 315 ', 90, 180, 270 degrees, 45 degrees, 135 degrees, 225 degrees, it is 315 degrees, the input from the input terminal V in any frequency of the
The output signal of the second ½
前記1/2分周器の各出力は原理的には図2に示すような矩形波となる。矩形波を周波数成分で見ると、基本波成分と3倍波、5倍波等の奇数次高調波成分の和で表される。各1/2分周器出力がマイクロ波帯である時、3倍波は分周器の動作周波数に対して高くなるためあまり出力されず、主に基本波成分が出力されて正弦波に近い波形となることがしばしばある。 Each output of the 1/2 divider is in principle a rectangular wave as shown in FIG. When the rectangular wave is viewed as a frequency component, it is represented by the sum of a fundamental wave component and odd-order harmonic components such as third harmonic and fifth harmonic. When each 1/2 frequency divider output is in the microwave band, the 3rd harmonic is higher than the frequency of the frequency divider, so it is not output much. Mainly the fundamental wave component is output and close to a sine wave. Often has a waveform.
従って今、1/2分周器出力のうち、基本波成分のみを扱うこととし、正弦波で表現する。第1の1/2分周器1の出力端子V0から出力される信号をcosω1tとすると、第1の1/2分周器1の出力端子V270から出力される信号はcos(ω1t+270°)と書ける。また第2の1/2分周器2の出力端子V0’から出力される信号をcosω2tとすると、第2の1/2分周器2の出力端子V90’から出力される信号はcos(ω2t+90°)、第3の1/2分周器3の出力端子V45’から出力される信号はcos(ω2t+45°)、第3の1/2分周器3の出力端子V135’から出力される信号はcos(ω2t+135°)と書ける。
第1の1/2分周器1の出力端子V0から出力される信号と第2の1/2分周器2の端子V0’から出力される信号とを第1のミキサ4に入力して乗算すると、第1のミキサ4の出力信号は次式となる。
cosω1t・cosω2t=(1/2)cos(ω1+ω2)t+(1/2)cos(ω1-ω2)t (数1)
右辺第1項が希望波であるアップコンバート出力であり、第2項がイメージ信号である。
第1の1/2分周器1の出力端子V270から出力される信号と第2の1/2分周器2の出力端子V90’から出力される信号とを第2のミキサ6に入力して乗算すると、第2のミキサ6の出力信号は次式となる。
cos(ω1t+270°)・cos(ω2t+90°)
=(1/2)cos{(ω1+ω2)t+(270°+90°)}+(1/2)cos{(ω1-ω2)t+(270°-90°)}
=(1/2)cos{(ω1+ω2)t+360°}+(1/2)cos{(ω1-ω2)t+180°}
=(1/2)cos(ω1+ω2)t-(1/2)cos(ω1-ω2)t (数2)
従って(数1)式で表される第1のミキサ4の出力信号と、(数2)式で表される第2のミキサ6の出力信号とを第1の加算器12で加算することで、イメージ信号であるcos(ω1−ω2)tの成分はキャンセルされ、アップコンバート出力であるcos(ω1+ω2)tの成分だけが第1の加算器12から出力端子Vout0に出力される。
また第1の1/2分周器1の出力端子V0から出力される信号と第3の1/2分周器3の端子V45’から出力される信号とを第3のミキサ8に入力して乗算すると、第3のミキサ8の出力信号は次式となる。
cosω1t・cos(ω2t+45°)
=(1/2)cos{(ω1+ω2)t+45°}+(1/2)cos{(ω1-ω2)t-45°} (数3)
第1の1/2分周器1の出力端子V270から出力される信号と第3の1/2分周器3の出力端子V135’から出力される信号とを第4のミキサ10に入力して乗算すると、第4のミキサ10の出力信号は次式となる。
cos(ω1t+270°)・cos(ω2t+135°)
=(1/2)cos{(ω1+ω2)t+(270°+135°)}+(1/2)cos{(ω1-ω2)t+(270°-135°)}
=(1/2)cos{(ω1+ω2)t+360°+45°}+(1/2)cos{(ω1-ω2)t+180°-45°}
=(1/2)cos{(ω1+ω2)t+45°}-(1/2)cos{(ω1-ω2)t-45°} (数4)
従って(数3)式で表される第3のミキサ8の出力信号と(数4)式で表される第4のミキサ10の出力信号とを第2の加算器13で加算することで、イメージ信号であるcos{(ω1−ω2)t−45°}の成分はキャンセルされ、アップコンバート出力であるcos{(ω1+ω2)t+45°}の成分だけが第2の加算器14から出力端子Vout45に出力される。
Therefore, it is assumed that only the fundamental wave component of the 1/2 divider output is handled and expressed as a sine wave. If the signal output from the output terminal V 0 of the first 1/2
The signal output from the output terminal V 0 of the first ½
cosω 1 t ・ cosω 2 t = (1/2) cos (ω 1 + ω 2 ) t + (1/2) cos (ω 1 -ω 2 ) t (Equation 1)
The first term on the right side is an up-conversion output that is a desired wave, and the second term is an image signal.
The signal output from the output terminal V 270 of the first 1/2
cos (ω 1 t + 270 °) ・ cos (ω 2 t + 90 °)
= (1/2) cos {(ω 1 + ω 2 ) t + (270 ° + 90 °)} + (1/2) cos {(ω 1 -ω 2 ) t + (270 ° -90 °)}
= (1/2) cos {(ω 1 + ω 2 ) t + 360 °} + (1/2) cos {(ω 1 -ω 2 ) t + 180 °}
= (1/2) cos (ω 1 + ω 2 ) t- (1/2) cos (ω 1 -ω 2 ) t (Equation 2)
Therefore, the
The signal output from the output terminal V 0 of the first 1/2
cosω 1 t ・ cos (ω 2 t + 45 °)
= (1/2) cos {(ω 1 + ω 2 ) t + 45 °} + (1/2) cos {(ω 1 -ω 2 ) t-45 °} (Equation 3)
The signal output from the output terminal V 270 of the first 1/2
cos (ω 1 t + 270 °) ・ cos (ω 2 t + 135 °)
= (1/2) cos {(ω 1 + ω 2 ) t + (270 ° + 135 °)} + (1/2) cos {(ω 1 -ω 2 ) t + (270 ° -135 °)}
= (1/2) cos {(ω 1 + ω 2 ) t + 360 ° + 45 °} + (1/2) cos {(ω 1 -ω 2 ) t + 180 ° -45 °}
= (1/2) cos {(ω 1 + ω 2 ) t + 45 °}-(1/2) cos {(ω 1 -ω 2 ) t-45 °} (Equation 4)
Therefore, by adding the output signal of the third mixer 8 expressed by the equation (3) and the output signal of the
出力端子Vout45に出力される信号cos{(ω1+ω2)t+45°}の位相は、出力端子Vout0に出力される信号cos(ω1+ω2)の位相と45度だけずれており、45度移相器として動作していることがわかる。
この構成では抵抗素子やキャパシタで位相差を与えるのではなく、分周動作と乗算動作にのみよるものであり、これら受動部品の周波数特性の影響を受けることなく広帯域に動作する。
Phase of the signal is output to the output terminal V out45 cos {(ω 1 + ω 2) t + 45 °} are offset by a
In this configuration, a phase difference is not given by a resistance element or a capacitor, but only a frequency division operation and a multiplication operation are performed, and the circuit operates in a wide band without being affected by the frequency characteristics of these passive components.
また第1の加算器12および第2の加算器13から出力される信号の周波数をfとすると、入力端子Vinより入力される信号の周波数は(4/3)fで良い。すなわち第1の1/2分周器1の出力周波数が(2/3)f、第2の1/2分周器2および第3の1/2分周器3の出力周波数が(1/3)fとなり、第1の1/2分周器1の出力と第2の1/2分周器2または第3の1/2分周器3の出力とを乗算して周波数fの信号を得ている。従って第1の1/2分周器1への入力周波数は必要な局部発振周波数の4/3倍で済み、従来の4倍よりも大幅に低周波化されている。例えば3GHzの局部発振周波数が必要な時に、分周器への入力周波数は4GHzであり、従来の12GHzよりはるかに低い。従って分周器および局部発振器の消費電力を小さくすることができる。
Further, when the frequency of the signal output from the
ミキサヘ入力する信号の位相関係は上記に限らない。例えば第2のミキサ6への入力は、第1の1/2分周器1の出力端子V90の出力信号と、第2の1/2分周器2の出力端子V270’の出力信号としてもイメージ信号の成分はキャンセルされ、アップコンバート出力の成分だけが第1の加算器12から出力端子Vout0に出力される。すなわち第2のミキサ6への2入力信号の位相の和が360度の整数倍、2入力信号の位相の差が180度の奇数倍の関係であれば良い。同様に第4のミキサ10への入力は、第1の1/2分周器1の出力端子V90の出力信号と第2の1/2分周器2の出力端子V315’の出力信号としてもイメージ信号の成分はキャンセルされ、アップコンバート出力の成分だけが第2の加算器13から出力端子Vout45に出力される。すなわち第4のミキサ10への2入力信号の位相の和が45度に360度の整数倍を加算または減算したもの、2入力信号の位相の差が45度に180度の奇数倍を加算または減算したものであれば良い。
The phase relationship of the signal input to the mixer is not limited to the above. For example, the input to the second mixer 6 is the output signal of the output terminal V 90 of the first 1/2
1/2分周器出力が矩形波に近く、高調波成分が多く含まれている場合、基本波成分と高調波成分または高調波成分同士をミキサで乗算した周波数成分は、所望の局部発振周波数の成分に対してスプリアスとなる。従ってこの場合、各1/2分周器の出力にローパスフィルタを設けて、高調波成分を抑圧すれば良い。また各ミキサの出力をバンドパスフィルタに入力することにより、スプリアスを除去する構成としても良い。
(実施例2)
図3は本発明の第2の実施例である45度移相器の構成を示す回路図である。図1と同一部分には同一番号を付与している。5は第5のミキサ、7は第6のミキサ、9は第7のミキサ、11は第8のミキサである。各ミキサの入力端子と出力端子のアイソレーションは無限大ではなく、漏れ成分がある。本実施例では、位相が180度ずれた信号を入力するミキサを用意することでこの漏れ成分をキャンセルする構成としている。すなわち第1の1/2分周器1の出力端子V0から出力され、第1のミキサ4に入力される信号cosω1tに対しては、その逆相の信号cos(ω1t+180°)が第1の1/2分周器1の出力端子V180から出力され、第5のミキサ5に入力される。従って第1のミキサ4の入力信号cosω1tが出力端子に漏れる成分については、第5のミキサ5の入力信号cos(ω1t+180°)が出力端子に漏れる成分でキャンセルされる。同様に第2の1/2分周器2の端子V0’から出力され、第1のミキサ4に入力される信号cosω2tに対しては、その逆相の信号cos(ω2t+180°)が第2の1/2分周器2の端子V180’から出力され、第5のミキサ5に入力される。従って第1のミキサ4の入力信号cosω2tが出力端子に漏れる成分については、第5のミキサ5の入力信号cos(ω2t+180°)が出力端子に漏れる成分でキャンセルされる。さらに第5のミキサ5の2入力信号を乗算した出力信号は次式となる。
cos(ω1t+180°)・cos(ω2t+180°)
=(1/2)cos{(ω1+ω2)t+(180°+180°)}+(1/2)cos{(ω1-ω2)t+(180°-180°)}
=(1/2)cos{(ω1+ω2)t+360°}+(1/2)cos(ω1-ω2)t
=(1/2)cos(ω1+ω2)t+(1/2)cos(ω1-ω2)t (数5)
従って第1のミキサ4の出力信号である(数1)式と同相になり、第1の加算器12で加算することで互いに強めあう。
When the 1/2 divider output is close to a square wave and contains many harmonic components, the fundamental component and the harmonic component or the frequency component obtained by multiplying the harmonic components by the mixer is the desired local oscillation frequency. It becomes spurious for the component of. Therefore, in this case, a low-pass filter may be provided at the output of each 1/2 divider to suppress harmonic components. Moreover, it is good also as a structure which removes a spurious by inputting the output of each mixer into a band pass filter.
(Example 2)
FIG. 3 is a circuit diagram showing a configuration of a 45 degree phase shifter according to the second embodiment of the present invention. The same parts as those in FIG. 1 are given the same numbers. Reference numeral 5 denotes a fifth mixer, 7 denotes a sixth mixer, 9 denotes a seventh mixer, and 11 denotes an eighth mixer. The isolation between the input terminal and output terminal of each mixer is not infinite, and there is a leakage component. In this embodiment, the leakage component is canceled by preparing a mixer for inputting a signal whose phase is shifted by 180 degrees. That is outputted from the output terminal V 0 which first 1/2
cos (ω 1 t + 180 °) ・ cos (ω 2 t + 180 °)
= (1/2) cos {(ω 1 + ω 2 ) t + (180 ° + 180 °)} + (1/2) cos {(ω 1 -ω 2 ) t + (180 ° -180 °)}
= (1/2) cos {(ω 1 + ω 2 ) t + 360 °} + (1/2) cos (ω 1 -ω 2 ) t
= (1/2) cos (ω 1 + ω 2 ) t + (1/2) cos (ω 1 -ω 2 ) t (Equation 5)
Therefore, it is in phase with the equation (1), which is the output signal of the first mixer 4, and is added together by the
同様に第2のミキサ6への2入力信号を共に逆相にした2信号が第6のミキサ7に入力され、第3のミキサ8への2入力信号を共に逆相にした2信号が第7のミキサ9に入力され、第4のミキサ10への2入力信号を共に逆相にした2信号が第8のミキサ11に入力されて、漏れ成分をキャンセルすると共に、2入力信号を乗算した出力信号を強める。
Similarly, two signals obtained by inverting two input signals to the second mixer 6 are input to the sixth mixer 7, and two signals obtained by inverting both the two input signals to the third mixer 8 are the second signals. 7 input to the mixer 9 and the two signals obtained by making the two input signals to the
第1の実施例と同様に、第2の加算器13から出力端子Vout45に出力される信号の位相は、第1の加算器12から出力端子Vout0に出力される信号の位相と45度だけずれており、全体として45度移相器として動作する。
As in the first embodiment, the phase of the signal output from the
図3では分周器への入力を、逆相の2信号を入力する差動入力とし、また加算器の出力を逆相の2信号を出力するする差動出力としており、1信号のみを入出力するシングルエンド入出力に比べて低雑音化が可能な構成としている。シングルエンド入出力でも動作は可能である。 In FIG. 3, the input to the frequency divider is a differential input that inputs two signals of opposite phase, and the output of the adder is a differential output that outputs two signals of opposite phase, and only one signal is input. Compared to the single-ended input / output that outputs, the noise can be reduced. Operation with single-ended input / output is also possible.
一つのミキサと、その2入力信号を共に逆相にした2信号が入力されるミキサとは、ダブルバランスミキサを用いることで一体とすることができる。従って第 1のミキサ4と第5のミキサ5、第2のミキサ6と第6のミキサ7、第3のミキサ8と第7のミキサ9、第4のミキサ10と第8のミキサ11はそれぞれ、一つのダブルバランスミキサとすることが可能である。
第1の実施例および第2の実施例は共に、トランジスタを用いて集積化することが容易な構成であり、一体のICとして構成できる。
A single mixer and a mixer to which two signals, the two input signals of which have opposite phases, are input can be integrated by using a double balance mixer. Therefore, the first mixer 4 and the fifth mixer 5, the second mixer 6 and the sixth mixer 7, the third mixer 8 and the seventh mixer 9, the
Both the first embodiment and the second embodiment can be easily integrated using transistors, and can be configured as an integrated IC.
1,2,3:1/2分周器
4,5、6,7,8,9,10,11、55,56,75,76:ミキサ
12,13:加算器
51、72,73:入力端子 52,53、71:出力端子
58,78:45°移相器
59,60,79,80:ローパスフィルタ
100,101:Dフリップフロップ
102:インバータ回路
1, 2, 3: 1/2
Claims (3)
前記第1のDフリップフロップの極性非反転出力は前記第2のDフリップフロップのD入力に接続されると共に、前記第1の入力信号に対して位相0度の出力信号として出力され、
前記第1のDフリップフロップの極性反転出力は前記第1の入力信号に対して位相180度の出力信号として出力され、
前記第2のDフリップフロップの極性非反転出力は前記第1のDフリップフロップのD入力に入力されると共に、前記第1の入力信号に対して位相90度の出力信号として出力され、
前記第2のDフリップフロップの極性反転出力は前記第1の入力信号に対して270度の出力信号として出力される構成による第1の1/2分周器を有し、
前記第1の1/2分周器の前記位相0度の出力信号は前記第1の1/2分周器と同じ構成の第2の1/2分周器のクロック入力端子と、第1のミキサの一方の入力端子および第3のミキサの一方の入力端子とにそれぞれ第2の入力信号として入力され、
前記第1の1/2分周器の前記位相90度の出力信号は前記第1の1/2分周器と同じ構成の第3の1/2分周器のクロック入力端子に第3の入力信号として入力され、
前記第1の1/2分周器の前記位相270度の出力信号は第2のミキサの一方の入力端子と、第4のミキサの一方の入力端子とにそれぞれ入力され、
前記第1のミキサの他の一方の入力端子には前記第2の1/2分周器の第2の入力信号に対して位相0度の出力が入力され、
前記第2の1/2分周器の前記第2の入力信号に対して位相90度の出力信号は前記第2のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の前記第3の入力信号に対して位相45度の出力信号は前記第3のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の入力信号に対して位相135度の出力信号は前記第4のミキサの他の一方の入力端子に入力され、
前記第1のミキサの出力と前記第2のミキサの出力とを第1の加算器で加算することにより、前記第1の入力信号に対して位相0度の出力信号を形成し、
前記第3のミキサの出力と前記第4のミキサの出力とを第2の加算器で加算することにより、前記第1の入力信号に対して位相45度の出力信号を形成することを特徴とする広帯域45度移相器。 The first input signal is input to the clock input terminal of the first D flip-flop and the clock input terminal of the second D flip-flop after the polarity is inverted by the polarity inverting means,
The polarity non-inverted output of the first D flip-flop is connected to the D input of the second D flip-flop, and is output as an output signal having a phase of 0 degrees with respect to the first input signal.
The polarity inversion output of the first D flip-flop is output as an output signal having a phase of 180 degrees with respect to the first input signal.
The non-inverting output of the polarity of the second D flip-flop is input to the D input of the first D flip-flop, and is output as an output signal having a phase of 90 degrees with respect to the first input signal.
A polarity inverting output of the second D flip-flop has a first ½ divider configured to be output as an output signal of 270 degrees with respect to the first input signal,
The output signal of the phase 0 degree of the first 1/2 divider is a clock input terminal of a second 1/2 divider having the same configuration as the first 1/2 divider, Are input as a second input signal to one input terminal of the mixer and one input terminal of the third mixer,
The 90-degree output signal of the first 1/2 divider is supplied to the clock input terminal of the third 1/2 divider having the same configuration as that of the first 1/2 divider. Input as an input signal,
The output signal of the phase 270 degrees of the first 1/2 divider is input to one input terminal of the second mixer and one input terminal of the fourth mixer, respectively.
The other one input terminal of the first mixer receives an output of phase 0 degree with respect to the second input signal of the second ½ divider,
An output signal having a phase of 90 degrees with respect to the second input signal of the second 1/2 divider is input to the other input terminal of the second mixer,
An output signal having a phase of 45 degrees with respect to the third input signal of the third 1/2 divider is input to the other input terminal of the third mixer,
An output signal having a phase of 135 degrees with respect to the input signal of the third ½ divider is input to the other input terminal of the fourth mixer,
The output of the first mixer and the output of the second mixer are added by a first adder to form an output signal having a phase of 0 degrees with respect to the first input signal,
An output signal having a phase of 45 degrees with respect to the first input signal is formed by adding the output of the third mixer and the output of the fourth mixer by a second adder. Broadband 45 degree phase shifter.
前記第1の1/2分周器の前記位相0度の出力信号は、前記第2の1/2分周器の前記正相入力端子と、前記第1のミキサの一方の入力端子と、前記第3のミキサの一方の入力端子とに入力され、
前記第1の1/2分周器の前記位相180度の出力信号は、前記第2の1/2分周器の前記逆相入力と、第5のミキサの一方の入力端子と、第7のミキサの一方の入力端子とに入力され、
前記第1の1/2分周器の前記位相90度の出力信号は、前記第3の1/2分周器の前記正相入力端子と、第6のミキサの一方の入力端子と、第8のミキサの一方の入力端子とに入力され、
前記第1の1/2分周器の前記位相270度の出力信号は、前記第3の1/2分周器の前記逆相入力端子と、前記第2のミキサの一方の入力端子と、前記第4のミキサの一方の入力端子とに入力され、
前記第2の1/2分周器の前記位相0度の出力信号は前記第1のミキサの他の一方の入力端子に入力され、
前記第2の1/2分周器の正相入力信号に対して位相180度の出力信号は前記第5のミキサの他の一方の入力端子に入力され、
前記第2の1/2分周器の前記位相90度の出力信号は前記第2のミキサの他の一方の入力端子に入力され、
前記第2の1/2分周器の正相入力信号に対して位相270度の出力信号は前記第6のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の前記位相45度の出力信号は前記第3のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の正相入力信号に対して位相225度の出力信号は前記第7のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の前記位相135度の出力信号は前記第4のミキサの他の一方の入力端子に入力され、
前記第3の1/2分周器の正相入力信号に対して位相315度の出力信号は前記第8のミキサの他の一方の入力端子に入力されており、
前記第1、第2、第5および第6の各ミキサの出力は第1の加算器に入力されて加算され前記第1の入力信号に対して位相0度の正相および逆相の各出力信号を形成し、
前記第3,第4,第7および第8の各ミキサの出力は第2の加算器に入力されて加算され前記第1の入力信号に対して位相45度の正相および逆相の各出力信号を形成することを特徴とする広帯域45度移相器。 The broadband 45 degree phase shifter according to claim 1,
The phase 0 degree output signal of the first 1/2 divider is the positive phase input terminal of the second 1/2 divider, one input terminal of the first mixer, Input to one input terminal of the third mixer,
The 180-degree output signal of the first 1/2 divider is connected to the negative phase input of the second 1/2 divider, one input terminal of the fifth mixer, Input to one of the input terminals of the mixer
The output signal of the phase 90 degrees of the first 1/2 divider is the positive phase input terminal of the third 1/2 divider, one input terminal of the sixth mixer, Is input to one input terminal of 8 mixers,
The output signal of the phase 270 degrees of the first 1/2 divider is the reverse-phase input terminal of the third 1/2 divider, one input terminal of the second mixer, Input to one input terminal of the fourth mixer,
The phase 0 degree output signal of the second 1/2 divider is input to the other input terminal of the first mixer,
An output signal having a phase of 180 degrees with respect to the positive phase input signal of the second 1/2 divider is input to the other input terminal of the fifth mixer,
The 90-degree output signal of the second 1/2 divider is input to the other input terminal of the second mixer,
An output signal having a phase of 270 degrees with respect to the positive phase input signal of the second ½ divider is input to the other input terminal of the sixth mixer,
The output signal of 45 degrees of the third 1/2 divider is input to the other input terminal of the third mixer,
An output signal having a phase of 225 degrees with respect to the positive phase input signal of the third 1/2 divider is input to the other input terminal of the seventh mixer,
The output signal of the phase of 135 degrees of the third 1/2 divider is input to the other input terminal of the fourth mixer,
An output signal having a phase of 315 degrees with respect to the positive phase input signal of the third 1/2 divider is input to the other input terminal of the eighth mixer,
The outputs of the first, second, fifth, and sixth mixers are input to and added to a first adder, and the outputs of the positive phase and the negative phase having a phase of 0 degree with respect to the first input signal are added. Form a signal,
The outputs of the third, fourth, seventh and eighth mixers are input to and added to a second adder, and outputs of positive and negative phases of 45 degrees with respect to the first input signal. A wideband 45 degree phase shifter characterized by forming a signal.
前記第2および第3の1/2分周器の前記各出力端子と前記各ミキサの入力端子との間にローパスフィルタを設けて、前記1/2分周器の出力信号に含まれる高調波成分を抑圧した後、前記各ミキサに入力することを特徴とする広帯域45度移相器。 The broadband 45 degree phase shifter according to claim 1 or 2,
Harmonics included in the output signal of the 1/2 divider by providing a low pass filter between the output terminals of the second and third 1/2 dividers and the input terminals of the mixers. A broadband 45-degree phase shifter, wherein components are suppressed and then input to the mixers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113053A JP4255875B2 (en) | 2004-04-07 | 2004-04-07 | Broadband 45 degree phase shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113053A JP4255875B2 (en) | 2004-04-07 | 2004-04-07 | Broadband 45 degree phase shifter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303441A true JP2005303441A (en) | 2005-10-27 |
JP4255875B2 JP4255875B2 (en) | 2009-04-15 |
Family
ID=35334486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113053A Expired - Fee Related JP4255875B2 (en) | 2004-04-07 | 2004-04-07 | Broadband 45 degree phase shifter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4255875B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007282080A (en) * | 2006-04-11 | 2007-10-25 | Nec Electronics Corp | Four-phase output 2(2n+1) frequency division phase shifter |
JP2009239764A (en) * | 2008-03-28 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Variable frequency divider |
CN102338744A (en) * | 2010-07-20 | 2012-02-01 | 横河电机株式会社 | Multichannel photometric measurement apparatus |
JP2012532514A (en) * | 2009-07-01 | 2012-12-13 | クゥアルコム・インコーポレイテッド | Low-power LO distribution using a frequency-doubling subharmonic injection-locked oscillator |
-
2004
- 2004-04-07 JP JP2004113053A patent/JP4255875B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007282080A (en) * | 2006-04-11 | 2007-10-25 | Nec Electronics Corp | Four-phase output 2(2n+1) frequency division phase shifter |
JP2009239764A (en) * | 2008-03-28 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Variable frequency divider |
JP2012532514A (en) * | 2009-07-01 | 2012-12-13 | クゥアルコム・インコーポレイテッド | Low-power LO distribution using a frequency-doubling subharmonic injection-locked oscillator |
US9374100B2 (en) | 2009-07-01 | 2016-06-21 | Qualcomm Incorporated | Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator |
CN102338744A (en) * | 2010-07-20 | 2012-02-01 | 横河电机株式会社 | Multichannel photometric measurement apparatus |
JP2012026746A (en) * | 2010-07-20 | 2012-02-09 | Yokogawa Electric Corp | Multichannel photometric measurement apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4255875B2 (en) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6449258B2 (en) | Harmonic rejection passive frequency upconverter | |
US7471939B2 (en) | Multiplier and radio communication apparatus using the same | |
JP4335135B2 (en) | Improved mixer having multiple local oscillators and system based thereon | |
KR101240044B1 (en) | Systems and methods for implementing a harmonic rejection mixer | |
US8938204B2 (en) | Signal generator circuit and radio transmission and reception device including the same | |
JP5360210B2 (en) | Polyphase filter and single sideband mixer having the same | |
CN111211737B (en) | High harmonic rejection ratio mixer circuit | |
KR102640588B1 (en) | System and method for linearizing a transmitter by rejecting harmonics at mixer output | |
KR20200033582A (en) | Direct-onversion Communication Device including a 3x Sub-harmonic Mixer | |
US7085548B1 (en) | Harmonic mixer | |
JP2012034110A (en) | Complex quadrature modulator, complex quadrature demodulator, and orthogonal mixer for use in both modulator and demodulator | |
JP4255875B2 (en) | Broadband 45 degree phase shifter | |
US7302011B1 (en) | Quadrature frequency doubling system | |
JP5359810B2 (en) | Semiconductor device and wireless communication device | |
JP2000286643A (en) | Frequency converter circuit | |
JP2003218641A (en) | Signal generating circuit | |
TWI517551B (en) | Odd frequency multiplier having low conversion loss | |
JP3115821B2 (en) | Modulation circuit | |
JP5553927B2 (en) | Semiconductor device and wireless communication device | |
US10686476B1 (en) | Digital RF-DAC | |
JP6921358B2 (en) | Mixer | |
JP2010109716A (en) | Signal generation circuit, and signal generation method therefor | |
WO2015001924A1 (en) | Frequency converter | |
JP2001217886A (en) | Phase shifter | |
JP2004180098A (en) | Orthogonal even harmonic mixer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090128 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |