JP2000286643A - Frequency converter circuit - Google Patents

Frequency converter circuit

Info

Publication number
JP2000286643A
JP2000286643A JP11093895A JP9389599A JP2000286643A JP 2000286643 A JP2000286643 A JP 2000286643A JP 11093895 A JP11093895 A JP 11093895A JP 9389599 A JP9389599 A JP 9389599A JP 2000286643 A JP2000286643 A JP 2000286643A
Authority
JP
Japan
Prior art keywords
signal
multipliers
frequency
transistors
local oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11093895A
Other languages
Japanese (ja)
Inventor
Toshiyuki Umeda
俊之 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11093895A priority Critical patent/JP2000286643A/en
Publication of JP2000286643A publication Critical patent/JP2000286643A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplitude Modulation (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a frequency converter circuit which can effectively suppress odd order harmonic distortion, such as the third harmonic distortion, etc., and can obtain a sufficient conversion gain. SOLUTION: A frequency converter circuit is composed of three multipliers 11, 12, and 13 which multiply high-frequency signals by local oscillation signals, an adder 14, and a three-phase local signal generator 20. The circuit inputs the high-frequency signals, the phases of which are shifted 60 deg. by 60 deg. and the local oscillation signals to the multipliers 11, 12, and 13 and generates output signals by adding up the output signals of the multipliers 11, 12, and 13 by means of the adder 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、無線通信装置の変
調器等に好適な周波数変換回路に関する。
The present invention relates to a frequency conversion circuit suitable for a modulator or the like of a radio communication device.

【0002】[0002]

【従来の技術】無線通信装置などに使用される変調器と
して、ダブルバランスミキサが知られている。ダブルバ
ランスミキサは、高周波信号と局部発振信号(ローカル
信号)との乗算を行う二つの乗算器で構成される周波数
変換回路であり、一般に図5のように構成される。
2. Description of the Related Art A double balance mixer is known as a modulator used in a radio communication device or the like. The double balance mixer is a frequency conversion circuit composed of two multipliers for multiplying a high-frequency signal and a local oscillation signal (local signal), and is generally configured as shown in FIG.

【0003】すなわち、トランジスタQ1,Q2,Q5
〜Q8と電流源I1,I2および縮退抵抗R3で第1の
乗算器が構成され、トランジスタQ3,Q4,Q9〜Q
12と電流源I3,I4および縮退抵抗R4で第2の乗
算器が構成される。トランジスタQ1,Q2とトランジ
スタQ5〜Q8およびトランジスタQ3,Q4とトラン
ジスタQ9〜Q12は、共通の負荷抵抗R1,R2を介
して電源Vccとグラウンド間にいわゆる縦積みされた
形で接続されている。
That is, transistors Q1, Q2, Q5
To Q8, current sources I1 and I2, and degeneration resistor R3 to form a first multiplier, and transistors Q3, Q4, Q9 to Q
12, a current multiplier I3, I4 and a degeneration resistor R4 constitute a second multiplier. The transistors Q1 and Q2 and the transistors Q5 to Q8 and the transistors Q3 and Q4 and the transistors Q9 to Q12 are connected in a vertically stacked manner between the power supply Vcc and the ground via common load resistors R1 and R2.

【0004】第1の乗算器のRF入力端子D1,D2で
あるトランジスタQ1,Q2のベース電極間に位相0°
の差動高周波信号が入力され、LO入力端子L1,L2
であるトランジスタQ5,Q8のベース電極とトランジ
スタQ6,Q7のベース電極との間に位相0°の差動ロ
ーカル信号が入力される。また、第2の乗算器のRF入
力端子D3,D4であるトランジスタQ3,Q4のベー
ス電極間に位相90°の差動高周波信号が入力され、L
O入力端子L3,L4であるトランジスタQ9,Q12
のベース電極とトランジスタQ10,Q11のベース電
極との間に位相90°の差動ローカル信号が入力され
る。
A phase of 0 ° is applied between base electrodes of transistors Q1 and Q2, which are RF input terminals D1 and D2 of a first multiplier.
Are input to the LO input terminals L1, L2
A differential local signal having a phase of 0 ° is input between the base electrodes of the transistors Q5 and Q8 and the base electrodes of the transistors Q6 and Q7. Further, a differential high-frequency signal having a phase of 90 ° is input between base electrodes of transistors Q3 and Q4, which are RF input terminals D3 and D4 of the second multiplier.
Transistors Q9 and Q12 which are O input terminals L3 and L4
, And a differential local signal having a phase of 90 ° is input between the base electrodes of the transistors Q10 and Q11.

【0005】第1、第2の乗算器からのそれぞれの出力
信号は変調された信号であり、両者を加算してトランジ
スタQ13,Q14と抵抗R5,R6からなるエミッタ
フォロワ回路を介して取り出すことにより、イメージ信
号が抑圧された所望の変調出力信号が出力端子O1,O
2に得られる。
Each output signal from the first and second multipliers is a modulated signal. By adding the two, the signals are extracted through an emitter follower circuit including transistors Q13 and Q14 and resistors R5 and R6. , The desired modulated output signal in which the image signal is suppressed is output to output terminals O1 and O2.
2 are obtained.

【0006】このようなダブルバランスミキサでは、完
全に特性の一致したトランジスタを用い、各トランジス
タに与えるバイアスレベルを適切に与えることで、原理
的にイメージ信号やローカル信号の変調出力信号へのリ
ークは発生しない。しかし、トランジスタの持つ非線形
性から、変調出力信号には歪み成分が重畳される。歪み
成分が出力信号に乗ることによって、変調器の場合は変
調精度が劣化し、出力信号品質が劣化する。
In such a double-balanced mixer, transistors having completely matched characteristics are used, and an appropriate bias level is applied to each transistor. In principle, leakage of an image signal or a local signal to a modulation output signal is prevented. Does not occur. However, a distortion component is superimposed on the modulation output signal due to the nonlinearity of the transistor. When the distortion component is superimposed on the output signal, in the case of the modulator, the modulation accuracy deteriorates, and the output signal quality deteriorates.

【0007】一般にダブルバランスミキサの場合、電流
利得ΔIは次式で表される。
Generally, in the case of a double balance mixer, the current gain ΔI is expressed by the following equation.

【0008】[0008]

【数1】 (Equation 1)

【0009】ここでCは定数、VLOはローカル信号電
圧、Vinは高周波信号電圧、Veは縮退抵抗R3,R4
の両端に発生する電圧である。tanhx≒x−x3
3であるので、各信号を
Here, C is a constant, VLO is a local signal voltage, Vin is a high-frequency signal voltage, and Ve is degeneration resistors R3 and R4.
Is a voltage generated at both ends of tanhx @ xx- 3 /
3, so each signal

【0010】[0010]

【数2】 (Equation 2)

【0011】として式(1)に代入すると、Substituting into equation (1) as

【0012】[0012]

【数3】 (Equation 3)

【0013】となる。式(3)で第1項は所望波項、第
2項は3次歪を表す項である。
## EQU1 ## In Equation (3), the first term is a desired wave term, and the second term is a term representing third-order distortion.

【0014】変調器の中でも、入力される高周波信号を
直接ベースバンド信号に変換するダイレクトコンバージ
ョン方式の高周波受信機で用いられる変調器では、ベー
スバンド信号の3次高調波が所望周波数近傍に発生する
ため、変調精度の劣化と共に隣接チャネルへのスプリア
スともなり、3次歪みが問題となっていた。
Among modulators, a modulator used in a direct conversion type high frequency receiver for directly converting an input high frequency signal into a baseband signal generates a third harmonic of a baseband signal near a desired frequency. Therefore, the third-order distortion is a problem because the modulation accuracy is deteriorated and the adjacent channel is spurious.

【0015】一般に、所望出力信号は入力信号電力に比
例して増大するのに対し、3次歪みは入力信号電力の3
倍に比例して増大することから、従来では3次歪みを抑
えるために、入力信号電力をある程度低く抑えて出力信
号電力を下げることにより、歪みレベルを低く抑える方
法をとっていた。しかし、この方法では必要な利得を確
保するために後段の増幅器の利得を大きくとる必要があ
り、消費電力の増加、素子数の増加によるコストの増大
という問題が発生する。
Generally, the desired output signal increases in proportion to the input signal power, whereas the third-order distortion is 3 times the input signal power.
Conventionally, in order to suppress the third-order distortion, a method of suppressing the input signal power to some extent and lowering the output signal power to reduce the distortion level has been adopted. However, in this method, it is necessary to increase the gain of the subsequent amplifier in order to secure the required gain, and there arises a problem that the power consumption increases and the number of elements increases the cost.

【0016】また、縮退抵抗R3,R4の抵抗値を大き
くして、端子電圧Veを大きくとることで、入力信号の
パワーレベルが高くとも3次歪みを抑えることが可能で
あるが、Veが大きくなるとノイズレベルが増加し、N
F(雑音指数)を劣化させてしまう。
Further, by increasing the resistance values of the degeneration resistors R3 and R4 and increasing the terminal voltage Ve, it is possible to suppress the third-order distortion even when the power level of the input signal is high. The noise level increases and N
F (noise figure) is degraded.

【0017】[0017]

【発明が解決しようとする課題】上述したように、変調
器の歪みの主要因である3次歪みは、出力電力を大きく
すると増大するため、従来では変調器の出力電力を抑
え、後段の増幅器で利得を稼ぐ方法が用いられており、
消費電力の増加、素子数の増加によるコストの増大とい
う問題点があった。一方、乗算器に用いられる縮退抵抗
の端子電圧を大きくして3次歪みを抑える方法は、NF
を劣化させるという問題点があった。
As described above, the third-order distortion, which is a main factor of the distortion of the modulator, increases when the output power is increased. Therefore, conventionally, the output power of the modulator is suppressed and the amplifier at the subsequent stage is suppressed. The method of earning a gain is used,
There has been a problem that power consumption is increased and cost is increased due to an increase in the number of elements. On the other hand, a method of suppressing the third-order distortion by increasing the terminal voltage of the degenerate resistor used in the multiplier is NF
There is a problem that it deteriorates.

【0018】本発明は、このような従来の問題点を解決
するためになされたもので、主として3次歪みのような
奇数次歪を効果的に抑圧でき、かつ変換利得も十分に得
ることができる変調器に適した周波数変換回路を提供す
ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and it is possible to effectively suppress odd-order distortion such as third-order distortion and obtain a sufficient conversion gain. An object of the present invention is to provide a frequency conversion circuit suitable for a modulator that can be used.

【0019】[0019]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る周波数変換回路は、高周波信号と局部
発振信号との乗算を行う乗算器をn個(但し、nは3以
上の整数)設け、各乗算器に互いに180°/nずつ位
相のずれた高周波信号および互いに180°/nずつ位
相のずれた局部発振信号を入力し、各乗算器の出力信号
を加算合成して出力信号を得る構成としたことを特徴と
する。
In order to solve the above problems, a frequency conversion circuit according to the present invention comprises n multipliers for multiplying a high frequency signal and a local oscillation signal (where n is an integer of 3 or more). ), A high-frequency signal having a phase shift of 180 ° / n and a local oscillation signal having a phase shift of 180 ° / n are input to each multiplier, and the output signals of the multipliers are added and synthesized. Is obtained.

【0020】ここで、乗算器の個数nは典型的にはn=
3であり、その場合には各乗算器に互いに60°ずつ位
相のずれた高周波信号および局部発振信号、すなわち0
°位相の高周波信号および局部発振信号と、これらを+
60°移相した高周波信号および局部発振信号と、同じ
く−60°移相した高周波信号および局部発振信号を入
力する構成とする。
Here, the number n of multipliers is typically n =
3, in which case the high-frequency signal and the local oscillation signal, which are shifted in phase by 60 ° from each other,
° phase high frequency signal and local oscillation signal
A high-frequency signal and a local oscillation signal shifted by 60 ° and a high-frequency signal and a local oscillation signal similarly shifted by −60 ° are input.

【0021】n=3の場合を例にとり説明する。ローカ
ル信号をVLO、高周波信号をVinとすると、それぞれ
の信号波は、
The case where n = 3 will be described as an example. Assuming that the local signal is VLO and the high frequency signal is Vin, each signal wave is

【0022】[0022]

【数4】 (Equation 4)

【0023】で表される。さらに、ローカル信号LO、
高周波信号Vinの+60°移相および−60°移相した
それぞれの信号波は、
## EQU2 ## Further, the local signal LO,
The signal waves of the high-frequency signal Vin shifted by + 60 ° and -60 ° are

【0024】[0024]

【数5】 (Equation 5)

【0025】で表される。## EQU2 ##

【0026】式(3)の第2項の3次歪について本発明
の効果を調べると、式(4)は
Examining the effect of the present invention with respect to the third-order distortion of the second term in equation (3), equation (4) is

【0027】[0027]

【数6】 (Equation 6)

【0028】である。式(5)、(6)に関しても同様
に、
Is as follows. Similarly, for equations (5) and (6),

【0029】[0029]

【数7】 (Equation 7)

【0030】で表される。## EQU2 ##

【0031】従って、これら3つの乗算器を並列に接続
して周波数変換回路(変調器)を構成すると、その出力
信号に含まれる3次歪は式(7)、(8)、(9)の合
計であり、0となる。
Therefore, when these three multipliers are connected in parallel to form a frequency conversion circuit (modulator), the third-order distortion contained in the output signal is expressed by the following equations (7), (8) and (9). This is the sum and becomes 0.

【0032】このように3個の乗算器を並列に接続して
構成される本発明の周波数変換回路では、原理的に3次
歪は発生しない。同様に、出力信号に含まれるイメージ
成分も原理的に発生しない。従って、本発明の周波数変
換回路では、歪を完全に除去した理想的な周波数変換出
力信号(変調出力信号)が得られることになる。
In the frequency conversion circuit according to the present invention, which is configured by connecting three multipliers in parallel, no third-order distortion is generated in principle. Similarly, image components included in the output signal do not occur in principle. Therefore, the frequency conversion circuit of the present invention can obtain an ideal frequency conversion output signal (modulation output signal) from which distortion has been completely removed.

【0033】[0033]

【発明の実施の形態】以下、本発明の実施の形態を図面
に従って説明する。図1は、本発明の一実施形態に係る
周波数変換回路を変調器として構成した例を示すブロッ
ク図である。この変調器は3つの乗算器11,12,1
3と加算器14を主体として構成される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram illustrating an example in which a frequency conversion circuit according to an embodiment of the present invention is configured as a modulator. This modulator comprises three multipliers 11, 12, 1
3 and the adder 14.

【0034】乗算器11,12,13のそれぞれの一方
の入力端子には、入力端子1,2,3からの位相0°,
60°,120°の高周波信号(RF信号)が入力され
る。乗算器11,12,13のそれぞれの他方の入力端
子には、3相ローカル信号発生器20からの位相0°,
60°,120°のローカル信号がそれぞれ入力され
る。乗算器11,12,13の出力信号は加算器14で
加算合成され、出力端子4より変調出力信号として出力
される。
One of the input terminals of the multipliers 11, 12, and 13 has a phase of 0 ° from the input terminals 1, 2, and 3, respectively.
High frequency signals (RF signals) of 60 ° and 120 ° are input. The other input terminal of each of the multipliers 11, 12, and 13 has a phase of 0 ° from the three-phase local signal generator 20,
Local signals of 60 ° and 120 ° are input, respectively. The output signals of the multipliers 11, 12, and 13 are added and synthesized by the adder 14, and output from the output terminal 4 as a modulated output signal.

【0035】3相ローカル信号発生器20は、ローカル
発振器21と縦続接続された2つの60°移相器22,
23から構成され、ローカル発振器21の出力から位相
0°のローカル信号、1段目の60°移相器22の出力
から位相60°のローカル信号、2段目の60°移相器
23の出力から位相120°のローカル信号がそれぞれ
取り出される。
The three-phase local signal generator 20 includes two 60 ° phase shifters 22 cascaded with a local oscillator 21.
And a local signal having a phase of 0 ° from the output of the local oscillator 21, a local signal having a phase of 60 ° from the output of the first-stage 60 ° phase shifter 22, and an output of the second-stage 60 ° phase shifter 23 , Local signals having a phase of 120 ° are respectively extracted.

【0036】次に、本実施形態の変調器の作用について
説明する。今、乗算器11,12,13にRF信号とし
て帯域10MHzの信号波が入力され、ローカル信号と
して2GHzの信号波が入力されるとする。この場合、
式(3)から明らかなように、変調出力信号は1.99
GHzとなり、乗算器11,12,13の各出力端子で
の3次歪は2.03GHzにそれぞれ発生する。
Next, the operation of the modulator of this embodiment will be described. Now, it is assumed that a signal wave of a 10 MHz band is input to the multipliers 11, 12, and 13 as an RF signal, and a signal wave of 2 GHz is input as a local signal. in this case,
As is apparent from equation (3), the modulated output signal is 1.99.
GHz, and the third-order distortion at each output terminal of the multipliers 11, 12, and 13 occurs at 2.03 GHz.

【0037】ここで、乗算器11,12,13の出力端
子に発生する3次歪はそれぞれ0°,60°,120°
の位相関係を保っているため、2つの信号波の合成波が
残りの1つの信号波と逆相の関係となる。従って、加算
器14で乗算器11,12,13の出力信号を加算する
と、加算器14の出力信号では3次歪はキャンセルさ
れ、原理的に全く発生しなくなる。
Here, the third-order distortions generated at the output terminals of the multipliers 11, 12, and 13 are 0 °, 60 °, and 120 °, respectively.
Is maintained, the composite wave of the two signal waves has an opposite-phase relationship with the remaining one signal wave. Therefore, when the output signals of the multipliers 11, 12, and 13 are added by the adder 14, the tertiary distortion is canceled in the output signal of the adder 14, and no signal is generated in principle.

【0038】図2に、図1の乗算器11,12,13と
加算器14の部分の具体的な回路構成を示す。この回路
は平衡型乗算器を3つ並列に備えており、従来のダブル
バランスミキサに対してトリプルバランスミキサといえ
るものである。
FIG. 2 shows a specific circuit configuration of the multipliers 11, 12, and 13 and the adder 14 in FIG. This circuit has three balanced multipliers in parallel, and can be said to be a triple balanced mixer as compared with a conventional double balanced mixer.

【0039】トランジスタQ1,Q2,Q11〜Q14
と電流源I1,I2および縮退抵抗R3で第1の乗算器
が構成され、トランジスタQ3,Q4,Q15〜Q18
と電流源I3,I4および縮退抵抗R4で第2の乗算器
が構成され、トランジスタQ5,Q6,Q19〜Q22
と電流源I5,I6および縮退抵抗R5で第3の乗算器
が構成される。
Transistors Q1, Q2, Q11-Q14
, Current sources I1 and I2 and degeneration resistor R3 constitute a first multiplier, and transistors Q3, Q4, Q15-Q18
, Current sources I3, I4 and degeneration resistor R4 constitute a second multiplier, and transistors Q5, Q6, Q19-Q22
, The current sources I5 and I6 and the degeneration resistor R5 constitute a third multiplier.

【0040】トランジスタQ1,Q2とトランジスタQ
11〜Q14、トランジスタQ3,Q4とトランジスタ
Q15〜Q18およびトランジスタQ5,Q6とトラン
ジスタQ19〜Q22は、共通の負荷抵抗R1,R2を
介して電源Vccとグラウンド間にいわゆる縦積みされ
た形で接続されている。
Transistors Q1, Q2 and transistor Q
The transistors Q11 to Q14, the transistors Q3 and Q4 and the transistors Q15 to Q18, and the transistors Q5 and Q6 and the transistors Q19 to Q22 are connected in a vertically stacked manner between the power supply Vcc and the ground via common load resistors R1 and R2. ing.

【0041】第1の乗算器11のRF入力端子D1,D
2であるトランジスタQ1,Q2のベース電極間に位相
0°の差動RF信号が入力され、LO入力端子L1,L
2であるトランジスタQ11,Q14のベース電極とト
ランジスタQ12,Q13のベース電極との間に位相0
°の差動ローカル信号が入力される。
The RF input terminals D1, D of the first multiplier 11
2, a differential RF signal having a phase of 0 ° is input between the base electrodes of the transistors Q1 and Q2, and the LO input terminals L1 and L
2 between the base electrodes of the transistors Q11 and Q14 and the base electrodes of the transistors Q12 and Q13.
° differential local signal is input.

【0042】また、第2の乗算器12のRF入力端子D
3,D4であるトランジスタQ3,Q4のベース電極間
に位相60°の差動RF信号が入力され、LO入力端子
L3,L4であるトランジスタQ15,Q18のベース
電極とトランジスタQ16,Q17のベース電極との間
に位相60°の差動ローカル信号が入力される。
The RF input terminal D of the second multiplier 12
A differential RF signal having a phase of 60 ° is input between the base electrodes of the transistors Q3 and Q4, which are D3 and D4, and the base electrodes of the transistors Q15 and Q18 and the base electrodes of the transistors Q16 and Q17, which are LO input terminals L3 and L4. During this period, a differential local signal having a phase of 60 ° is input.

【0043】また、第3の乗算器13のRF入力端子D
5,D6であるトランジスタQ5,Q6のベース電極間
に位相120°の差動RF信号が入力され、LO入力端
子L3,L4であるトランジスタQ19,Q22のベー
ス電極とトランジスタQ20,Q21のベース電極との
間に位相120°の差動ローカル信号が入力される。
The RF input terminal D of the third multiplier 13
5, a differential RF signal having a phase of 120 ° is input between the base electrodes of the transistors Q5 and Q6, and the LO input terminals L3 and L4 of the base electrodes of the transistors Q19 and Q22 and the base electrodes of the transistors Q20 and Q21. During this period, a differential local signal having a phase of 120 ° is input.

【0044】このように本実施形態では、各乗算器はR
F信号が入力されるトランジスタQ1〜Q6、とローカ
ル信号が入力されるトランジスタQ11〜Q22が縦積
みとされ、さらにトランジスタQ1とQ2、トランジス
タQ3とQ4、トランジスタQ5とQ6、トランジスタ
Q11とQ12、トランジスタQ13とQ14、トラン
ジスタQ15とQ16、トランジスタQ17とQ18、
トランジスタQ19とQ20、トランジスタQ21とQ
22はそれぞれ差動回路を構成している。
As described above, in the present embodiment, each multiplier is R
Transistors Q1 to Q6 to which an F signal is input and transistors Q11 to Q22 to which a local signal is input are stacked in cascade, and further, transistors Q1 and Q2, transistors Q3 and Q4, transistors Q5 and Q6, transistors Q11 and Q12, and transistors Q13 and Q14, transistors Q15 and Q16, transistors Q17 and Q18,
Transistors Q19 and Q20, Transistors Q21 and Q
Numerals 22 each constitute a differential circuit.

【0045】第1、第2、第3の乗算器11,12,1
3からのそれぞれの出力信号は変調された信号であり、
これらが共通の負荷抵抗R1,R2により加算された
後、トランジスタQ31,Q32とその各エミッタ電極
に接続された抵抗R6,R7からなるエミッタフォロワ
回路を介して取り出されることにより、イメージ信号が
抑圧された所望の変調出力信号が出力端子O1,O2よ
り得られる。
First, second and third multipliers 11, 12, 1
Each output signal from 3 is a modulated signal;
After these are added by common load resistors R1 and R2, they are taken out via an emitter follower circuit composed of transistors Q31 and Q32 and resistors R6 and R7 connected to their respective emitter electrodes, whereby the image signal is suppressed. The desired modulated output signal is obtained from output terminals O1 and O2.

【0046】次に、本発明に基づく変調器の効果につい
て、具体的なデータ例を挙げて説明する。
Next, the effect of the modulator according to the present invention will be described with reference to specific data examples.

【0047】図3は、本実施形態の変調器にRF信号と
して10MHzの信号波、ローカル信号として2GHz
の信号波をそれぞれ入力したときの変調出力信号波形を
示している。変調出力信号は、振幅が150mV近い大
電力出力となっているが、波形は歪みのほとんどない良
好なものが得られていることが分かる。
FIG. 3 shows a 10 MHz signal wave as an RF signal and a 2 GHz signal as a local signal in the modulator of this embodiment.
3 shows a modulated output signal waveform when each signal wave is input. It can be seen that the modulated output signal has a large power output with an amplitude of about 150 mV, but a good waveform with almost no distortion is obtained.

【0048】図6に、比較のため図5に示した従来のダ
ブルバランスミキサの変調出力信号波形を示す。RF信
号、ローカル信号の振幅は図3の場合と同様である。但
し、図3と図6では乗算器一つ当りの消費電流を同一と
して比較している。図6に示すように、従来のダブルバ
ランスミキサでは、出力信号振幅が100mV以下であ
るのにも関わらず、歪の非常に大きい波形となってい
る。
FIG. 6 shows a modulated output signal waveform of the conventional double balance mixer shown in FIG. 5 for comparison. The amplitudes of the RF signal and the local signal are the same as in FIG. However, FIGS. 3 and 6 compare the current consumption per multiplier as the same. As shown in FIG. 6, the conventional double-balanced mixer has a waveform with extremely large distortion even though the output signal amplitude is 100 mV or less.

【0049】図4に、本実施形態の変調器の変調出力信
号波形のフーリエ変換結果を示す。3次歪の発生周波数
である2.03GHzのスペクトルは、ノイズレベル以
下であり、十分に抑圧されている。また、イメージスペ
クトル、ローカルリークも発生していないことが分か
る。
FIG. 4 shows the result of Fourier transform of the modulated output signal waveform of the modulator of this embodiment. The spectrum at 2.03 GHz, which is the frequency at which the third-order distortion occurs, is below the noise level and is sufficiently suppressed. Further, it can be seen that the image spectrum and the local leak did not occur.

【0050】一方、従来のダブルバランスミキサの変調
出力信号波形のフーリエ変換結果では、図7に示すよう
に3次歪の発生周波数である2.03GHzのスペクト
ルは0.1mV程度発生しており、歪が大きく含まれて
いることが分かる。
On the other hand, according to the Fourier transform result of the modulation output signal waveform of the conventional double balance mixer, as shown in FIG. 7, a spectrum of 2.03 GHz, which is the frequency of the third-order distortion, is generated at about 0.1 mV. It can be seen that distortion is largely included.

【0051】なお、上記実施形態では3個の乗算器を並
列に配置した例を説明したが、4個以上の乗算器を並列
に配置してもよい。例えば5個の乗算器を用い、36°
ずつ位相のずれたRF信号およびローカル信号を入力す
れば、5次歪が抑圧された出力信号を得ることができ
る。
In the above embodiment, an example in which three multipliers are arranged in parallel has been described. However, four or more multipliers may be arranged in parallel. For example, using 5 multipliers, 36 °
By inputting the RF signal and the local signal, each of which is out of phase, an output signal in which the fifth-order distortion is suppressed can be obtained.

【0052】また、本発明は変調器に限られるものでは
なく、例えば復調器にも適用が可能であり、周波数変換
回路に広く応用することができる。
Further, the present invention is not limited to a modulator, but can be applied to, for example, a demodulator and can be widely applied to a frequency conversion circuit.

【0053】[0053]

【発明の効果】以上説明したように、本発明の周波数変
換回路では3個以上の乗算器を用い、各乗算器に180
°を乗算器の個数で除した位相差を持つRF信号および
ローカル信号を入力し、それらの出力を合成して周波数
変換出力信号を得る構成としたことにより、原理的に3
次歪などの奇数次歪やイメージを完全に除去することが
できる。
As described above, the frequency conversion circuit of the present invention uses three or more multipliers, and each multiplier has 180
By inputting an RF signal and a local signal having a phase difference obtained by dividing ° by the number of multipliers, and synthesizing their outputs to obtain a frequency-converted output signal, 3
It is possible to completely remove odd-order distortions such as second-order distortions and images.

【0054】また、本発明の周波数変換回路では容易に
変換利得を大きくして大電力の出力信号が得られるた
め、後段の増幅器を必要以上に高利得にする必要がな
く、消費電力の増加、素子数の増加によるコストの増大
の問題を避けることができる。
Further, in the frequency conversion circuit of the present invention, since the conversion gain can be easily increased and a high-power output signal can be obtained, it is not necessary to increase the gain of the subsequent-stage amplifier more than necessary. The problem of an increase in cost due to an increase in the number of elements can be avoided.

【0055】さらに、本発明では乗算器に用いられる縮
退抵抗の端子電圧を大きくして3次歪みを抑える方法の
ようにNFを劣化させることもなくなる。
Further, in the present invention, the NF is not deteriorated unlike the method of suppressing the third-order distortion by increasing the terminal voltage of the degeneration resistor used in the multiplier.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る周波数変換回路を変
調器に適用した例を示すブロック図
FIG. 1 is a block diagram showing an example in which a frequency conversion circuit according to one embodiment of the present invention is applied to a modulator.

【図2】同実施形態に係る変調器のより具体的な構成を
示す回路図
FIG. 2 is a circuit diagram showing a more specific configuration of the modulator according to the embodiment.

【図3】同実施形態に係る変調器の変調出力信号波形を
示す図
FIG. 3 is a view showing a modulation output signal waveform of the modulator according to the embodiment.

【図4】同実施形態に係る変調器の変調出力信号波形の
フーリエ変換結果を示す図
FIG. 4 is a diagram showing a Fourier transform result of a modulated output signal waveform of the modulator according to the embodiment.

【図5】従来技術に基づくダブルバランスミキサの構成
を示す回路図
FIG. 5 is a circuit diagram showing a configuration of a double balance mixer based on a conventional technique.

【図6】従来技術に基づくダブルバランスミキサの変調
出力信号波形を示す図
FIG. 6 is a diagram showing a modulation output signal waveform of a double balance mixer based on the prior art.

【図7】従来技術に基づくダブルバランスミキサの変調
出力信号波形のフーリエ変換結果を示す図
FIG. 7 is a diagram showing a Fourier transform result of a modulation output signal waveform of a double balance mixer based on the prior art.

【符号の説明】[Explanation of symbols]

1,2,3,…RF信号入力端子 4…変調信号出力端子 11,12,13…乗算器 14…加算器 20…3相ローカル信号発生器 21…ローカル発振器 22,23…60°移相器 Q1〜Q32…トランジスタ R1〜R7…抵抗 L1,L2…0°位相ローカル信号入力端子 L3,L4…60°位相ローカル信号入力端子 L5,L6…120°位相ローカル信号入力端子 D1,D2…0°位相RF信号入力端子 D3,D4…60°位相RF信号入力端子 D5,D6…120°位相RF信号入力端子 O1,O2…変調信号出力端子 I1〜I6…定電流源 1, 2, 3, RF signal input terminal 4, modulation signal output terminal 11, 12, 13, multiplier 14, adder 20, three-phase local signal generator 21, local oscillator 22, 23, 60 ° phase shifter Q1 to Q32: Transistors R1 to R7: Resistors L1, L2: 0 ° phase local signal input terminals L3, L4: 60 ° phase local signal input terminals L5, L6: 120 ° phase local signal input terminals D1, D2: 0 ° phase RF signal input terminals D3, D4... 60 ° phase RF signal input terminals D5, D6... 120 ° phase RF signal input terminals O1, O2...

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】高周波信号と局部発振信号との乗算を行う
n個(但し、nは3以上の整数)の乗算器と、 前記n個の乗算器に互いに180°/nずつ位相のずれ
た高周波信号を入力する高周波信号入力手段と、 前記n個の乗算器に互いに180°/nずつ位相のずれ
た局部発振信号を入力する局部発振信号入力手段と、 前記n個の乗算器の出力信号を加算合成して出力する信
号出力手段とを有することを特徴とする周波数変換回
路。
An n-number (where n is an integer of 3 or more) multiplier for multiplying a high-frequency signal and a local oscillation signal, and a phase shift of 180 ° / n with respect to the n-numbered multipliers. High-frequency signal input means for inputting a high-frequency signal; local oscillation signal input means for inputting local oscillation signals 180 ° / n out of phase to each of the n multipliers; and output signals of the n multipliers And a signal output means for adding and combining the signals.
【請求項2】高周波信号と局部発振信号との乗算を行う
3個の乗算器と、 前記3個の乗算器に互いに60°ずつ位相のずれた高周
波信号を入力する高周波信号入力手段と、 前記n個の乗算器に互いに60°ずつ位相のずれた局部
発振信号を入力する局部発振信号入力手段と、 前記3個の乗算器の出力信号を加算合成して出力する信
号出力手段とを有することを特徴とする周波数変換回
路。
2. Multipliers for multiplying a high-frequency signal by a local oscillation signal; high-frequency signal input means for inputting high-frequency signals having a phase shift of 60 ° to each other to the three multipliers; Local oscillation signal input means for inputting local oscillation signals having a phase shift of 60 ° to n multipliers, and signal output means for adding and synthesizing output signals of the three multipliers and outputting the result. The frequency conversion circuit characterized by the above.
【請求項3】前記乗算器は、前記高周波信号が入力され
るトランジスタと前記局部発振信号が入力されるトラン
ジスタを縦積みで構成していることを特徴とする請求項
1または2に記載の周波数変換回路。
3. The frequency according to claim 1, wherein the multiplier is configured by cascading a transistor to which the high-frequency signal is input and a transistor to which the local oscillation signal is input. Conversion circuit.
【請求項4】前記乗算器は、前記高周波信号が入力され
るトランジスタおよび前記局部発振信号が入力されるト
ランジスタがそれぞれ差動回路を構成していることを特
徴とする請求項3に記載の周波数変換回路。
4. The frequency converter according to claim 3, wherein said multiplier is configured such that a transistor to which said high-frequency signal is inputted and a transistor to which said local oscillation signal is inputted respectively constitute a differential circuit. Conversion circuit.
JP11093895A 1999-03-31 1999-03-31 Frequency converter circuit Pending JP2000286643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11093895A JP2000286643A (en) 1999-03-31 1999-03-31 Frequency converter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11093895A JP2000286643A (en) 1999-03-31 1999-03-31 Frequency converter circuit

Publications (1)

Publication Number Publication Date
JP2000286643A true JP2000286643A (en) 2000-10-13

Family

ID=14095230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11093895A Pending JP2000286643A (en) 1999-03-31 1999-03-31 Frequency converter circuit

Country Status (1)

Country Link
JP (1) JP2000286643A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538741A1 (en) * 2003-12-05 2005-06-08 Semiconductor Ideas to The Market (ItoM) BV Multiplier device
JP2008523734A (en) * 2004-12-10 2008-07-03 マックスリニアー,インコーポレイティド Harmonic rejection receiver architecture and mixer
JP2008311988A (en) * 2007-06-15 2008-12-25 Renesas Technology Corp Transceiver
JP2009147790A (en) * 2007-12-17 2009-07-02 Renesas Technology Corp Transceiver
JP2012065017A (en) * 2010-09-14 2012-03-29 Renesas Electronics Corp Harmonic rejection mixer and phase adjustment method
JP2012129636A (en) * 2010-12-13 2012-07-05 Steady Design Ltd Frequency conversion circuit, transmitter and receiver
US8306157B2 (en) 2004-10-12 2012-11-06 Maxlinear, Inc. Receiver architecture with digitally generated intermediate frequency
US8311156B2 (en) 2004-10-12 2012-11-13 Maxlinear, Inc. Hybrid receiver architecture using upconversion followed by direct downconversion
US8718584B2 (en) 2004-04-13 2014-05-06 Maxlinear, Inc. Dual conversion receiver with programmable intermediate frequency and channel selection

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538741A1 (en) * 2003-12-05 2005-06-08 Semiconductor Ideas to The Market (ItoM) BV Multiplier device
WO2005055414A1 (en) * 2003-12-05 2005-06-16 Semiconductors Ideas To The Market (Itom) B.V. Multiplier device
US8718584B2 (en) 2004-04-13 2014-05-06 Maxlinear, Inc. Dual conversion receiver with programmable intermediate frequency and channel selection
US8306157B2 (en) 2004-10-12 2012-11-06 Maxlinear, Inc. Receiver architecture with digitally generated intermediate frequency
US8311156B2 (en) 2004-10-12 2012-11-13 Maxlinear, Inc. Hybrid receiver architecture using upconversion followed by direct downconversion
JP2008523734A (en) * 2004-12-10 2008-07-03 マックスリニアー,インコーポレイティド Harmonic rejection receiver architecture and mixer
JP2012034406A (en) * 2004-12-10 2012-02-16 Maxlinear Inc Architecture of harmonic removing receiver, and mixer
US8285240B2 (en) 2004-12-10 2012-10-09 Maxlinear, Inc. Harmonic reject receiver architecture and mixer
JP2008311988A (en) * 2007-06-15 2008-12-25 Renesas Technology Corp Transceiver
JP2009147790A (en) * 2007-12-17 2009-07-02 Renesas Technology Corp Transceiver
JP2012065017A (en) * 2010-09-14 2012-03-29 Renesas Electronics Corp Harmonic rejection mixer and phase adjustment method
JP2012129636A (en) * 2010-12-13 2012-07-05 Steady Design Ltd Frequency conversion circuit, transmitter and receiver

Similar Documents

Publication Publication Date Title
US5574755A (en) I/Q quadraphase modulator circuit
US7949313B2 (en) Direct conversion device with compensation means for a transmission path of a wireless communication equipment
US7336940B2 (en) Frequency conversion techniques using antiphase mixing
US5995819A (en) Frequency converter and radio receiver using same
EP1547258B1 (en) Subharmonic mixer
US7978785B2 (en) Quadrature frequency doubler with adjustable phase offset
EP0877476A1 (en) Down conversion mixer
US6324388B1 (en) Image reject mixer circuit arrangements
US20100048152A1 (en) Mixer circuit and method of operation
JP2001284968A (en) Phase shifter, adder, image rejection mixer and receiver using the same
JP2000286643A (en) Frequency converter circuit
US7085548B1 (en) Harmonic mixer
Wu et al. 5.2/5.7-GHz 48-dB image rejection GaInP/GaAs HBT Weaver down-converter using LO frequency quadrupler
JP3392679B2 (en) Frequency converter and radio receiver using the same
WO2010032283A1 (en) Harmonic injection push-pull amplifier
JP4255875B2 (en) Broadband 45 degree phase shifter
US7522903B2 (en) Three-phase mixer-system
Liu A 2.7-V dual-frequency single-sideband mixer [for PCS]
US11444819B1 (en) Adaptive digital receiver path linearizer
JP6921358B2 (en) Mixer
JP2000196363A (en) Frequency converting circuit, signal converting circuit, signal amplifier circuit, distortion compensating circuit and high frequency radio communication equipment
JP2009218637A (en) Mixer
WO2004001992A1 (en) Improvements in or relating to rf receivers
JPH08204460A (en) Frequency converter
GB2390242A (en) RF receivers

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511