JP2005303052A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2005303052A JP2005303052A JP2004117882A JP2004117882A JP2005303052A JP 2005303052 A JP2005303052 A JP 2005303052A JP 2004117882 A JP2004117882 A JP 2004117882A JP 2004117882 A JP2004117882 A JP 2004117882A JP 2005303052 A JP2005303052 A JP 2005303052A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductor
- semiconductor film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
電気光学装置、例えば、液晶表示装置や有機EL(エレクトロルミネセンス)表示装置などにおいては、半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の半導体装置は、非晶質珪素膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶珪素膜を用いて活性領域を形成した半導体装置も実用化されている。多結晶珪素膜を用いることにより、非晶質珪素膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、半導体装置の性能を向上させることができる。 In an electro-optical device such as a liquid crystal display device or an organic EL (electroluminescence) display device, pixel switching is performed using a thin film circuit including a semiconductor device. In a conventional semiconductor device, an active region such as a channel formation region is formed using an amorphous silicon film. A semiconductor device in which an active region is formed using a polycrystalline silicon film has also been put into practical use. By using the polycrystalline silicon film, electric characteristics such as field effect mobility can be improved and the performance of the semiconductor device can be improved as compared with the case where an amorphous silicon film is used.
また、半導体装置の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、半導体装置のチャネル形成領域を略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴(凹部)を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径の略単結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径の珪素膜を用いて半導体装置を形成することにより、1つの半導体装置の形成領域(特に、チャネル形成領域)を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた半導体装置を実現することが可能になる。(例えば非特許文献1または非特許文献2参照。)
ところで、前記文献によって形成された略単結晶粒を用いて半導体装置を形成し、その電気特性を実際に調べたところ、電界効果移動度は500cm2/Vs程度と非常に大きな値を実現できるが、閾値下領域の電気特性であるサブスレーシュホールド・スイング(S値)は0.45V/dec.以上と大きく、通常の多結晶珪素薄膜半導体装置の同特性(約0.2V/dec.)に比べて劣ることが本願発明者らの実験によって確認された。これは、前記文献に記載の半導体装置の構成では、チャネル形成領域となる珪素膜の膜厚を250nm程度以上に厚く設定しているため、そこに含まれる結晶欠陥の総数が多くなり、その結果、S値が悪くなったと考えられる。 By the way, when a semiconductor device is formed using substantially single crystal grains formed by the above-mentioned literature and the electrical characteristics thereof are actually examined, the field effect mobility can be realized as a very large value of about 500 cm 2 / Vs. The subthreshold hold swing (S value), which is the electrical characteristic of the subthreshold region, is 0.45 V / dec. It has been confirmed by experiments by the inventors of the present application that it is large as described above and inferior to the same characteristic (about 0.2 V / dec.) Of a normal polycrystalline silicon thin film semiconductor device. This is because, in the configuration of the semiconductor device described in the above-mentioned document, the film thickness of the silicon film serving as the channel formation region is set to about 250 nm or more, so that the total number of crystal defects included therein increases. It is considered that the S value has deteriorated.
よって本発明は、略単結晶を用いて形成する半導体装置において、電界効果移動度ならびにS値の優良な半導体装置を得ることを可能とする半導体装置の製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device that can obtain a semiconductor device having excellent field effect mobility and S value in a semiconductor device formed using a substantially single crystal.
上記目的を達成するために、本発明は、基板に半導体膜を形成し、この半導体膜を用いる半導体装置の製造方法であって、前記基板上に前記半導体膜が結晶化する際の起点となるべき起点部を形成する起点部形成工程と、前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、前記半導体膜を薄膜化する薄膜化工程と、前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべき半導体装置領域を形成するパターニング工程と、前記半導体装置領域上にゲート絶縁膜及びゲート膜を形成して半導体装置を形成する素子形成工程と、を含むことを特徴とする。 In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device using a semiconductor film formed on a substrate and using the semiconductor film, and serves as a starting point when the semiconductor film is crystallized on the substrate. A starting point forming step for forming a power starting point, a semiconductor film forming step for forming the semiconductor film on the substrate on which the starting point is formed, a heat treatment is performed on the semiconductor film, and the starting point is substantially centered. A heat treatment step for forming substantially single crystal grains, a thinning step for thinning the semiconductor film, and a patterning step for patterning the semiconductor film to form a semiconductor device region to be a source, drain region, and channel formation region And an element formation step of forming a gate insulating film and a gate film on the semiconductor device region to form a semiconductor device.
上記の半導体装置の製造方法によれば、通常の多結晶珪素薄膜半導体装置のS値と同等もしくは同等以上の特性を実現する半導体装置を製造することができる。略単結晶粒内に含まれる結晶欠陥の密度は、通常の多結晶珪素薄膜半導体で用いられる半導体膜中の結晶欠陥密度に比べて非常に少ない値が見積もられるが、前記半導体膜の膜厚を厚くした場合には結晶欠陥の総数が大きくなり、結果としてそこに形成される半導体装置のS値は大きな値となる。そこで本願発明では、前記半導体膜を適切な膜厚に薄膜化し、略単結晶粒中に含まれる欠陥の絶対数を低減し、それをチャネル形成領域に用いることによって優良な半導体装置を得ることを可能とするのである。 According to the above method for manufacturing a semiconductor device, it is possible to manufacture a semiconductor device that realizes characteristics equivalent to or higher than the S value of a normal polycrystalline silicon thin film semiconductor device. The density of crystal defects contained in substantially single crystal grains is estimated to be very small compared to the crystal defect density in a semiconductor film used in a normal polycrystalline silicon thin film semiconductor. When the thickness is increased, the total number of crystal defects increases, and as a result, the S value of the semiconductor device formed there becomes a large value. Therefore, in the present invention, an excellent semiconductor device is obtained by thinning the semiconductor film to an appropriate film thickness, reducing the absolute number of defects contained in substantially single crystal grains, and using it for a channel formation region. It makes it possible.
また、本発明の半導体装置の製造方法は、前記半導体膜形成工程において、前記半導体膜の膜厚は50nm以上300nm以下に形成することを特徴とする。 In the semiconductor device manufacturing method of the present invention, the semiconductor film is formed in a thickness of 50 nm to 300 nm in the semiconductor film formation step.
上記の半導体装置の製造方法によれば、半導体膜の結晶化を安定的に行うことができ、優良な半導体装置を得ることができる。半導体膜の膜厚が50nm以上であれば、半導体膜を結晶化の起点上に安定的に形成でき、更に良好に結晶化を行うことができる。また、半導体膜の膜厚を厚くした方が結晶粒径は大きくなるが、結晶粒径は所望の大きさを満たせば良いので、半導体膜はある程度の膜厚があれば良い。半導体膜の膜厚が300nmであれば、半導体装置を製造するのに十分な大きさの結晶粒径が得られる。これ以上半導体膜を厚くすると、生産性が低下したり、結晶化の為の熱処理装置への負荷が大きくなったりする。 According to the above method for manufacturing a semiconductor device, the semiconductor film can be stably crystallized, and an excellent semiconductor device can be obtained. When the thickness of the semiconductor film is 50 nm or more, the semiconductor film can be stably formed on the starting point of crystallization, and crystallization can be performed more satisfactorily. Further, the crystal grain size increases as the thickness of the semiconductor film is increased. However, since the crystal grain size only needs to satisfy a desired size, the semiconductor film only needs to have a certain thickness. When the thickness of the semiconductor film is 300 nm, a crystal grain size large enough to manufacture a semiconductor device can be obtained. If the semiconductor film is made thicker than this, productivity will be reduced, and the load on the heat treatment apparatus for crystallization will increase.
また、本発明の半導体装置の製造方法は、前記薄膜化工程には、半導体膜の酸化工程を含むことを特徴とする。前記酸化工程は、半導体膜の熱酸化であれば好ましい。 In the semiconductor device manufacturing method of the present invention, the thinning step includes a semiconductor film oxidation step. The oxidation step is preferably a thermal oxidation of a semiconductor film.
上記の半導体装置の製造方法によれば、薄膜化工程時に半導体膜に損傷が入り難く、優良な半導体装置を製造することができる。半導体膜として珪素膜を使用した場合、珪素膜を酸化すると珪素膜表面が酸化珪素膜となる。この様に、酸化された分だけ珪素膜は薄くなるのである。酸化反応は半導体膜表面で良好な半導体膜/酸化膜界面を形成しながら進行するので、半導体膜に損傷は入り難く、薄膜化後も良好な半導体膜質を維持することができる。半導体膜を酸化することによって形成された酸化膜は剥離しても良いし、そのままゲート絶縁膜として使用しても良い。酸化の種類としては、熱酸化やプラズマ酸化が挙げられる。熱酸化は酸化レートを比較的高くすることができ、また比較的厚く酸化することができるので、半導体膜の薄膜化に適している。また、熱酸化時に半導体膜は1000℃程度の高温雰囲気に晒されるので、半導体膜の膜質が向上する。プラズマ酸化では厚く酸化することが難しいので、半導体膜の薄膜化にはあまり向いていないが、少しの薄膜化であれば可能である。プラズマ酸化はガラス基板を使用できるような温度(例えば500℃程度)で行うことができるという利点がある。 According to the above method for manufacturing a semiconductor device, it is difficult to damage the semiconductor film during the thinning process, and an excellent semiconductor device can be manufactured. When a silicon film is used as the semiconductor film, the surface of the silicon film becomes a silicon oxide film when the silicon film is oxidized. In this way, the silicon film becomes thinner by the amount of oxidation. Since the oxidation reaction proceeds while forming a good semiconductor film / oxide film interface on the surface of the semiconductor film, the semiconductor film is hardly damaged, and good semiconductor film quality can be maintained even after thinning. The oxide film formed by oxidizing the semiconductor film may be peeled off or used as it is as a gate insulating film. Examples of the oxidation include thermal oxidation and plasma oxidation. Thermal oxidation is suitable for reducing the thickness of a semiconductor film because the oxidation rate can be made relatively high and the oxidation can be made relatively thick. Further, since the semiconductor film is exposed to a high temperature atmosphere of about 1000 ° C. during thermal oxidation, the film quality of the semiconductor film is improved. Since it is difficult to oxidize thickly by plasma oxidation, it is not suitable for thinning a semiconductor film, but it is possible to make it thin a little. Plasma oxidation has the advantage that it can be performed at a temperature at which a glass substrate can be used (for example, about 500 ° C.).
また、本発明の半導体装置の製造方法は、前記薄膜化工程には、半導体膜の化学機械的研磨工程を含むことを特徴とする。 In the semiconductor device manufacturing method of the present invention, the thinning step includes a chemical mechanical polishing step of the semiconductor film.
上記の半導体装置の製造方法によれば、半導体膜の薄膜化と同時に半導体膜表面の平坦化を行うことができるので、半導体膜とゲート絶縁膜の界面特性が良好になる。更に、ガラス基板を使用できるような温度(例えば500℃程度)で薄膜化工程を行うことができる。半導体膜を酸化することによって薄膜化を行う場合、酸化レートが半導体膜の表面の結晶性や面方位に依存するので、半導体膜表面に結晶性や面方位のばらつきが存在すると、薄膜化後の半導体膜の膜厚にばらつきが生じるという問題がある。しかし、半導体膜を化学機械的研磨工程によって薄膜化する場合にはこのような問題は生じ難く、均一な薄膜化を実現することができる。また、パターニングされた半導体膜を薄膜化する場合、酸化による薄膜化では、半導体膜が膜厚方向だけで無く、横方向にも酸化されるため、所望の半導体膜寸法を得る為には、横方向の酸化を考慮してパターニングを行う必要がある。しかし、半導体膜を化学機械的研磨工程によって薄膜化する場合にはこのような問題は生じ難く、半導体膜のパターニングは容易である。 According to the semiconductor device manufacturing method described above, since the semiconductor film surface can be planarized simultaneously with the thinning of the semiconductor film, the interface characteristics between the semiconductor film and the gate insulating film are improved. Further, the thinning process can be performed at a temperature at which the glass substrate can be used (for example, about 500 ° C.). When thinning by oxidizing the semiconductor film, the oxidation rate depends on the crystallinity and surface orientation of the surface of the semiconductor film. Therefore, if there are variations in crystallinity and surface orientation on the surface of the semiconductor film, There is a problem that the film thickness of the semiconductor film varies. However, such a problem hardly occurs when the semiconductor film is thinned by a chemical mechanical polishing process, and a uniform thinning can be realized. In addition, when thinning a patterned semiconductor film, the thinning by oxidation causes the semiconductor film to be oxidized not only in the film thickness direction but also in the lateral direction. It is necessary to perform patterning in consideration of direction oxidation. However, such a problem hardly occurs when the semiconductor film is thinned by a chemical mechanical polishing process, and the patterning of the semiconductor film is easy.
また、本発明の半導体装置の製造方法は、前記薄膜化工程には、半導体膜のエッチング工程を含むことを特徴とする。 In the semiconductor device manufacturing method of the present invention, the thinning step includes a semiconductor film etching step.
上記の半導体装置の製造方法によれば、半導体装置の製造装置を流用できるので、半導体膜の薄膜化を容易に行うことができる。更に、ガラス基板を使用できるような温度(例えば500℃程度)で薄膜化工程を行うことができる。 According to the semiconductor device manufacturing method described above, since the semiconductor device manufacturing apparatus can be used, the semiconductor film can be easily reduced in thickness. Further, the thinning process can be performed at a temperature at which the glass substrate can be used (for example, about 500 ° C.).
また、本発明の半導体装置の製造方法は、前記薄膜化工程によって、前記半導体膜の膜厚を45nm以下にすることを特徴とする。 In addition, the semiconductor device manufacturing method of the present invention is characterized in that the film thickness of the semiconductor film is set to 45 nm or less by the thinning step.
上記の半導体装置の製造方法によれば、S値が非常に小さい優良な半導体装置を製造することができる。 According to the method for manufacturing a semiconductor device described above, an excellent semiconductor device having a very small S value can be manufactured.
また、好ましくは、前記パターニング工程では、少なくとも前記起点部及びその近傍がチャネル形成領域に含まれないように行う。起点部を略中心に形成される結晶粒は、起点部及びその近傍において結晶欠陥が生じ、結晶性が乱れる場合がある。したがって、前記起点部やその近傍の領域の半導体膜をチャネル形成領域に含まれないようにすることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、半導体装置の特性をさらに向上させることが可能となる。 Preferably, the patterning step is performed so that at least the starting portion and the vicinity thereof are not included in the channel formation region. Crystal grains formed around the starting point may have crystal defects at the starting point and in the vicinity thereof, and crystallinity may be disturbed. Therefore, by avoiding the channel formation region from including the semiconductor film in the starting portion and the vicinity thereof, the channel formation region can be prevented from including a semiconductor film having poor crystallinity, and the characteristics of the semiconductor device can be improved. Further improvement is possible.
また、好ましくは、上述した起点部は、基板に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形成することが可能になる。 Preferably, the above-described starting point portion is a recess formed in the substrate. As a result, it is possible to easily form a portion to be a starting point for crystallization.
また、好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部(開口部)には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜(略単結晶粒)を形成することが可能になる。 Preferably, the heat treatment in the heat treatment step described above is performed under a condition that a non-molten portion remains in the semiconductor film in the recess and other portions are melted. As a result, the crystallization of the semiconductor film after the heat treatment starts from the inside of the recess that is in a non-molten state, particularly near the bottom, and proceeds to the periphery. At this time, by appropriately setting the size of the recess, only one crystal grain reaches the upper portion (opening) of the recess. In the melted portion of the semiconductor film, crystallization is performed with one crystal grain reaching the upper portion of the recess as a nucleus, so that a substantially single crystal semiconductor film (approximately Single crystal grains) can be formed.
また、好ましくは、熱処理は、150ns乃至250nsのパルス幅を有するパルスレーザ照射によって行われる。このように比較的長いパルス幅を有するレーザを用いることにより半導体膜の溶融時間が長くなり、結晶成長の起点部である凹部からの結晶粒成長を促進することが可能となる。 Preferably, the heat treatment is performed by pulse laser irradiation having a pulse width of 150 ns to 250 ns. By using a laser having a relatively long pulse width as described above, the melting time of the semiconductor film becomes long, and it becomes possible to promote the growth of crystal grains from the concave portion that is the starting point of crystal growth.
また、好ましくは、基板上に形成される半導体膜は、非晶質又は多晶質の珪素膜である。これにより、起点部を略中心とした範囲に略単結晶の珪素結晶粒を形成し、この良質な珪素結晶粒を用いて半導体装置を形成することが可能になる。 Preferably, the semiconductor film formed on the substrate is an amorphous or polycrystalline silicon film. As a result, it is possible to form substantially single-crystal silicon crystal grains in a range with the starting point being substantially the center, and to form a semiconductor device using these high-quality silicon crystal grains.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
本実施形態の製造方法は、(1)半導体装置のソース領域、ドレイン領域、およびチャネル形成領域として用いるための珪素膜をガラス基板上に形成する工程と、(2)形成した珪素膜を用いて半導体装置を形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。 The manufacturing method of this embodiment includes (1) a step of forming a silicon film on a glass substrate for use as a source region, a drain region, and a channel formation region of a semiconductor device, and (2) using the formed silicon film. Forming a semiconductor device. Hereinafter, each process will be described in detail.
(実施例1)
図1は、珪素膜を形成する工程について説明する説明図である。図1(a)に示すように、基板としての石英基板10上に、下地膜としての酸化珪素膜11を形成する。基板は、単結晶珪素基板でも良いし、後の製造工程における温度が十分低ければガラス基板やプラスチック基板を用いても良い。下地膜としての酸化珪素膜11は、例えば、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法などの成膜法によって形成することが好適である。
(Example 1)
FIG. 1 is an explanatory diagram for explaining a process of forming a silicon film. As shown in FIG. 1A, a
次に、下地膜としての酸化珪素膜11に対して凹部(以下、「グレイン・フィルタ」と称する)12を形成する。グレイン・フィルタは、後に行う半導体膜の結晶化を行う際の起点となるべき起点部であり、かつ1つの結晶核のみを成長させるための穴である。このグレイン・フィルタ12は、例えば、直径50nm以上150nm以下程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ12は、円筒状以外の形状(例えば、角柱状など)としてもよい。
Next, recesses (hereinafter referred to as “grain filters”) 12 are formed in the
グレイン・フィルタ12は、例えば、グレイン・フィルタ12の配置のマスクを用いて酸化珪素膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ12の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を下地膜としての酸化珪素膜11上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、下地膜としての酸化珪素膜11上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ12を形成する場合には、フォトレジスト膜を除去後、PECVD法やLPCVD法などの方法により酸化珪素膜を堆積し、凹部の穴径を狭めることが可能である。
The
次に、図1(b)に示すように、LPCVD法などの製膜法によって、下地膜としての酸化珪素膜11上およびグレイン・フィルタ12内に半導体膜としての非晶質珪素膜13を形成する。この非晶質珪素膜13の膜厚は、50nm以上300nm以下にする。なお、非晶質珪素膜13に代えて、多結晶珪素膜を形成してもよい。
Next, as shown in FIG. 1B, an
ここで非晶質珪素膜13は、前記グレイン・フィルタ12を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が50nmであれば、非晶質珪素膜の膜厚は30nm程度以上必要となる。仮にこれより薄い珪素膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を50nmより更に小さくした場合には、原理的に非晶質珪素膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に非晶質珪素膜の堆積時にはグレイン・フィルタ内部まで十分に非晶質珪素を供給することができない。これらのことから、後に述べる珪素の略単結晶粒成長を安定的に行うためには、非晶質珪素膜13の最小膜厚は30nmとなる。最小膜厚は30nmであるが、半導体膜の結晶成長は半導体膜の膜厚が厚い方が良好に行うことができる。本願発明者らの実験では、半導体膜の膜厚が50nm以上であれば、良好な結晶化を行うことができる。
Here, the
非晶質珪素膜の膜厚が厚い方が大きい略単結晶粒を形成することができる。本願発明者らの実験では、非晶質珪素膜厚が50nmの場合には最大結晶粒径は約3.0μmであったが、非晶質珪素膜厚を100nmとすると最大結晶粒径は約4.0μmとなり、非晶質珪素膜厚を250nmとすると最大結晶粒径は約6.5μmとなった(図2(a))。この様に、非晶質珪素膜の膜厚が厚い方が大きい結晶粒を形成することができるが、厚くし過ぎると問題が出てくる。まず、装置の制約上、堆積できる膜厚には上限がある。膜厚を厚くし過ぎると、膜が剥がれてしまう可能性がある。また、膜厚を厚く形成すると膜形成に時間がかかり、生産性が低下する。更に、結晶化の為の熱処理装置に負担がかかり、あまりにも厚すぎると装置の制約上結晶化が十分にできなくなってしまう。本願発明者らの実験では、非晶質珪素膜の最大膜厚は300nm程度である。300nm以下の膜厚であれば、上記の様な問題は発生せず、半導体装置の製造するのに必要十分な大きさの結晶粒を得ることができる。 As the amorphous silicon film is thicker, larger single crystal grains can be formed. In the experiments conducted by the present inventors, the maximum crystal grain size was about 3.0 μm when the amorphous silicon film thickness was 50 nm. However, when the amorphous silicon film thickness was 100 nm, the maximum crystal grain size was about When the amorphous silicon film thickness was 250 nm, the maximum crystal grain size was about 6.5 μm (FIG. 2A). In this way, larger crystal grains can be formed when the amorphous silicon film is thicker, but problems arise when the film is too thick. First, there is an upper limit to the film thickness that can be deposited due to device limitations. If the film thickness is too thick, the film may be peeled off. Further, when the film thickness is increased, it takes time to form the film, and the productivity is lowered. Furthermore, the heat treatment apparatus for crystallization is burdened, and if it is too thick, crystallization cannot be sufficiently performed due to the restrictions of the apparatus. In the experiments by the present inventors, the maximum film thickness of the amorphous silicon film is about 300 nm. When the film thickness is 300 nm or less, the above-described problems do not occur, and crystal grains having a size sufficient for manufacturing a semiconductor device can be obtained.
次に、図1(c)に示すように、珪素膜13に対して熱処理としてのレーザ光14の照射を行う。このレーザ照射は、例えば、波長308nm、パルス幅約200ns程度のXeClパルスエキシマレーザを用いて、レーザ光14のエネルギー密度が0.4〜1.5J/cm2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザ光14は、そのほとんどが珪素膜13の表面付近で吸収される。これは、XeClパルスエキシマレーザ光の波長(308nm)における非晶質珪素の吸収係数が0.139nm-1と比較的に大きいためである。
Next, as shown in FIG. 1C, the
ここで、照射するエキシマレーザ光は、従来多く用いられているパルス幅20ns乃至30ns程度のエキシマレーザ光よりも、パルス幅150ns乃至250ns程度のエキシマレーザ光を用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザ光を照射することにより、珪素膜の溶融時間が顕著に長くなるためである。このことは「Experimental and numerical nanalysis of surface melt dynamics in 200 ns−excimer laser crystallization of a−Si films on glass」(E.Fogarassyら、Thin Solid Films 383、2001、p.48−52)に報告されている。溶融した珪素膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって珪素膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温の珪素膜試料に対して前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって、例えば珪素膜厚100nmの場合には、直径約4μmの略単結晶粒の形成を確認している(図2(a))。これに対して先に挙げたR.Ishiharaらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、珪素膜厚が90nmの時の略単結晶粒の最大粒径は約2.5μmである(図2(b))。これら両者の珪素膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十%程度大きな結晶粒の成長が実現できる。図2に示すように他の珪素膜厚についても同様である。 Here, as the excimer laser light to be irradiated, it is preferable to use an excimer laser light having a pulse width of about 150 ns to 250 ns, rather than an excimer laser light having a pulse width of about 20 ns to 30 ns, which is conventionally used. This is because the melting time of the silicon film is remarkably increased by irradiating the excimer laser light having such a relatively long pulse width. This is reported in "Experimental and numerical narrative of surface melt dynamics in 200 ns-excimer laser crystallisation, in 38 ns, E. Fos. Yes. The size of the crystal grains when the molten silicon film is solidified and crystallized depends on the multiplication of the crystal growth rate and the melting time. That is, when the melting time of the silicon film is increased by irradiating the excimer laser beam having a relatively long pulse width, a large substantially single crystal grain can be formed accordingly. For example, in the experiments of the present inventors, by irradiating a silicon film sample at room temperature with the excimer laser light having the relatively long pulse width, for example, in the case of a silicon film thickness of 100 nm, the diameter is approximately 4 μm. The formation of crystal grains is confirmed (FIG. 2 (a)). On the other hand, R. mentioned above. In Ishihara et al., A conventional excimer laser having a relatively short pulse width is used, and the maximum single crystal grain size when the silicon film thickness is 90 nm is about 2.5 μm (FIG. 2B). ). Although the silicon film thicknesses of these two are slightly different, by using the excimer laser having a long pulse width, it is possible to realize the growth of a crystal grain about several tens of percent. The same applies to other silicon film thicknesses as shown in FIG.
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ照射時に珪素膜試料を200℃程度に加熱しておくことにより、珪素膜厚100nmの試料では略単結晶粒の最大粒径約7μm、同膜厚150nmの試料では約8μmの大結晶粒の形成を確認している。これは、試料を加熱することによって、珪素膜の溶融時間が長くなった為である。エキシマレーザ照射時の珪素膜試料の加熱温度は200℃程度から500℃程度が好ましい。 Furthermore, in the experiments by the inventors of the present application, the silicon film sample is heated to about 200 ° C. during the irradiation with the excimer laser having a long pulse width, so that the maximum single crystal grain size of about 7 μm is obtained in the sample having a silicon film thickness of 100 nm. In the sample with the same film thickness of 150 nm, formation of large crystal grains of about 8 μm was confirmed. This is because the silicon film was melted for a long time by heating the sample. The heating temperature of the silicon film sample during excimer laser irradiation is preferably about 200 ° C. to about 500 ° C.
一方、パルス幅の長いレーザを用いて珪素膜を結晶化する技術は、例えば特開2000-36464や特開平7-283151にも開示されている。しかしながらこれらの技術では、珪素膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザ光を照射することにより珪素膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、凹部(グレイン・フィルタ)を形成することで珪素膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十%大きな結晶粒の形成が実現する。 On the other hand, techniques for crystallizing a silicon film using a laser having a long pulse width are also disclosed in, for example, Japanese Patent Application Laid-Open Nos. 2000-36464 and 7-283151. However, in these techniques, the silicon film does not have a starting point as a starting point for crystallization, and the place where crystal growth starts is not controlled. In other words, irradiation with laser light having a long pulse width increases the melting time of the silicon film, but crystal nuclei are generated at random positions and crystal grains grow from the respective crystal nuclei. There is no significant change in the size of the grains compared to the conventional one. On the other hand, in this embodiment, since the starting point of crystallization of the silicon film is controlled by forming a recess (grain filter), crystal growth starts preferentially from here, and laser irradiation with a long pulse width is performed. Due to the effect of increasing the melting time, as described above, the formation of crystal grains several tens of percent larger than the conventional one is realized.
上述したレーザ照射の条件は、適宜に選択することにより、珪素膜13を、グレイン・フィルタ12内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後の珪素の結晶成長は、グレイン・フィルタ12内の前記非溶融状態の珪素近傍で先に始まり、珪素膜13の表面付近、すなわち略完全溶融状態の部分へ進行する。
By appropriately selecting the laser irradiation conditions described above, the
レーザ照射後のグレイン・フィルタ12の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ12の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ12の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、珪素膜13の略完全溶融状態の部分では、グレイン・フィルタ12の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図1(d)に示すように、グレイン・フィルタ12を中心とした珪素の略単結晶粒15aが形成される。
Several crystal grains may be generated inside the
図3は、基板10上に形成される珪素の略単結晶粒15aを示す平面図である。同図に示すように、珪素の略単結晶粒15aは、グレイン・フィルタ12を略中心とした範囲に形成される。このような略単結晶粒15aを用いて、以下に述べるように半導体装置を形成する。
FIG. 3 is a plan view showing substantially
図4は、図3に示した珪素の略単結晶粒15aの一部を半導体装置領域として用いた半導体装置について、主にゲート電極19とソース領域20、ドレイン領域21、チャネル形成領域22に着目し、それ以外の構成を省略して示した平面図である。本実施形態の半導体装置Tでは、グレイン・フィルタ12を半導体装置領域のソース20またはドレイン領域21に含まれるようにし、更に好ましくは、グレイン・フィルタ12を含む結晶性に乱れを生じ易い領域がチャネル形成領域22に含まれないように配置されている。具体的には、グレイン・フィルタ12が、チャネル形成領域22より0.5μmから1μm程度離れていることが好ましい。
4 mainly focuses on the
次に、図3に示した半導体装置Tを形成する工程について説明する。図5は、半導体装置Tを形成する工程を説明する説明図である。同図は、図4に示すA−A′方向の断面図を示している。 Next, a process for forming the semiconductor device T shown in FIG. 3 will be described. FIG. 5 is an explanatory diagram illustrating a process of forming the semiconductor device T. This figure shows a cross-sectional view in the AA ′ direction shown in FIG. 4.
図5(a)は図1(d)と同様で、珪素膜13をレーザ照射によって結晶化し、略単結晶粒15aを形成したところを示したものである。
FIG. 5A is the same as FIG. 1D, and shows that the
本願発明者らの実験によれば、このように形成された珪素の略単結晶粒内の欠陥密度Nbkは、およそ3.2×1016cm-3eV-1と見積もられる。これは従来のレーザ結晶化技術による多結晶珪素膜中の欠陥密度1018cm-3eV-1台に比べ非常に小さい値であり、本手法により欠陥密度の小さい優良な略単結晶粒が得られていることが分かる。しかしながら前記略単結晶粒を含む珪素膜の膜厚を前記R.Ishiharaらの文献に記載の通り250nm程度以上に設定した場合は、前記略単結晶粒中の欠陥総数は大きくなり、そこに形成する半導体装置のS値は、従来の多結晶珪素半導体装置で実現しているS値(約0.2V/dec.)に比べて劣る特性となる。そこで本願発明では、前記略単結晶粒中の欠陥密度を鑑み、これを用いた半導体装置で従来の多結晶珪素半導体装置と同等もしくは同等以上の特性を実現するために、結晶化後の珪素膜の膜厚を適切な膜厚に薄膜化する。 According to the experiments by the present inventors, the defect density N bk in the substantially single crystal grain of silicon formed in this way is estimated to be about 3.2 × 10 16 cm −3 eV −1 . This is an extremely small value compared with the defect density of 10 18 cm -3 eV -1 in the polycrystalline silicon film by the conventional laser crystallization technique, and an excellent substantially single crystal grain having a low defect density is obtained by this method. You can see that However, the film thickness of the silicon film containing the substantially single crystal grains is the same as that of the R.P. When set to about 250 nm or more as described in the literature of Ishihara et al., The total number of defects in the substantially single crystal grain becomes large, and the S value of the semiconductor device formed there is realized by a conventional polycrystalline silicon semiconductor device. This is inferior to the S value (about 0.2 V / dec.). Accordingly, in the present invention, in view of the defect density in the substantially single crystal grains, a silicon film after crystallization is realized in order to realize a characteristic equivalent to or better than that of a conventional polycrystalline silicon semiconductor device in a semiconductor device using the defect density. The film thickness is reduced to an appropriate film thickness.
半導体装置のS値は以下の式によって求めることができる。 The S value of the semiconductor device can be obtained by the following equation.
S値 = kT/q・ln10・(1+(qNbktsi+qDit)/Cox)
ここでkはボルツマン係数、Tは絶対温度、qは素電荷量、Nbkは珪素膜中の欠陥密度、tsiは珪素膜厚、Ditは界面準位密度、Coxは珪素酸化膜の単位面積あたりの容量である。この式から、更に前記珪素膜厚(前記略単結晶粒の膜厚)を薄くすることによってS値は小さくなり、従来の多結晶珪素薄膜半導体装置より優れた特性となる。
S value = kT / q · ln10 · (1+ (qN bk t si + qD it ) / C ox )
Here, k is the Boltzmann coefficient, T is the absolute temperature, q is the elementary charge, N bk is the defect density in the silicon film, t si is the silicon film thickness, D it is the interface state density, and C ox is the silicon oxide film It is the capacity per unit area. From this equation, the S value is reduced by further reducing the silicon film thickness (the film thickness of the substantially single crystal grains), which is superior to the conventional polycrystalline silicon thin film semiconductor device.
半導体膜としての珪素膜15を薄膜化する薄膜化工程には、半導体膜の酸化工程、化学機械的研磨工程、ウェットエッチング工程、ドライエッチング工程等が用いられる。上記工程のうちの一つを用いて薄膜化工程を行っても良いし、二つ以上を組み合わせて薄膜化工程を行っても良い。
In the thinning process for thinning the
薄膜化工程に酸化工程を用いると、薄膜化工程時に半導体膜に損傷が入り難く、優良な半導体装置を製造することができる。特に熱酸化は酸化レートを比較的高くすることができ、また比較的厚く酸化することができるので、半導体膜の薄膜化に適している。また、半導体膜は1000℃程度の高温雰囲気に晒されるので、半導体膜の膜質が向上する。
以下、熱酸化による半導体膜の薄膜化工程について述べる。基板を温度800℃の熱処理炉内に挿入した後、熱処理炉内に窒素と僅かの酸素を流して熱処理炉内の雰囲気を窒素中の酸素が10ppmから1%程度である雰囲気とし、熱処理炉の温度を毎分4℃から20℃程度のレートで上昇させ、熱処理炉内の温度を1000℃とする。昇温レートが4℃程度と低ければ温度制御性が良くなるが、昇温に長時間を要する為、生産性が低下する。一方昇温レートが20℃と高ければ温度制御性が悪くなるが、昇温時間は短くなる為、生産性は向上する。上記の温度上昇行程を窒素100%雰囲気で行うと半導体膜に穴が開いてしまうという問題がある。上記の様に窒素中の酸素が10ppm程度の雰囲気にすると、半導体膜上に極薄酸化膜が形成されるので半導体膜に穴が開くことを防ぐ事ができる。ここで酸素濃度を1%程度以上と高くしすぎると酸化膜厚が厚くなってしまう。この酸化膜は低温で形成されるので膜質が悪く、ゲート絶縁膜となった場合に薄膜半導体素子の特性や信頼性の低下の原因となる。よって、上記の温度上昇行程においては酸素濃度を10ppmから1%程度と充分低くしておいて、半導体膜に穴が開くことを防ぎ、且つ膜質の悪いゲート絶縁膜を必要以上に成長させないようにする必要がある。温度が上昇した後、熱処理炉内の雰囲気を窒素中の酸素が2%以上または酸素100%とし、珪素膜15を酸化することによって酸化珪素膜16を形成する(図5(b))。窒素中の酸素濃度が低い方が、珪素膜と酸化珪素膜の界面に生じる応力を緩和し易い。一方、窒素中の酸素濃度が高い方が、酸化レートが高くなるので、酸化時間が短くなって生産性が向上する。そして酸化珪素膜16を剥離すると、図5(c)に示す様に薄膜化された珪素膜15を得ることができる。ここで、薄膜化工程は一回で行っても良いし、複数回に分けて少しずつ薄膜化しても良い。半導体膜としての珪素膜15を薄膜化する薄膜化工程に、化学機械的研磨工程、ウェットエッチング工程、ドライエッチング工程等を用いても図5(c)に示す薄膜化された珪素膜15を得ることができる。
When an oxidation process is used for the thinning process, the semiconductor film is hardly damaged during the thinning process, and an excellent semiconductor device can be manufactured. In particular, thermal oxidation can make the oxidation rate relatively high and can make the oxidation relatively thick, so that it is suitable for thinning the semiconductor film. Further, since the semiconductor film is exposed to a high temperature atmosphere of about 1000 ° C., the quality of the semiconductor film is improved.
Hereinafter, a process for thinning a semiconductor film by thermal oxidation will be described. After the substrate is inserted into a heat treatment furnace having a temperature of 800 ° C., nitrogen and a slight amount of oxygen are allowed to flow into the heat treatment furnace so that the atmosphere in the heat treatment furnace is an atmosphere in which the oxygen in the nitrogen is about 10 ppm to 1%. The temperature is increased at a rate of about 4 ° C. to 20 ° C. per minute, and the temperature in the heat treatment furnace is set to 1000 ° C. If the temperature rising rate is as low as about 4 ° C., the temperature controllability is improved, but it takes a long time to raise the temperature, so the productivity is lowered. On the other hand, if the rate of temperature increase is as high as 20 ° C., the temperature controllability is deteriorated, but the temperature increase time is shortened, so the productivity is improved. When the above temperature increasing process is performed in a 100% nitrogen atmosphere, there is a problem that a hole is formed in the semiconductor film. As described above, when the oxygen in the nitrogen atmosphere is about 10 ppm, an ultrathin oxide film is formed on the semiconductor film, so that it is possible to prevent a hole from being formed in the semiconductor film. Here, if the oxygen concentration is too high, such as about 1% or more, the oxide film thickness becomes thick. Since this oxide film is formed at a low temperature, the film quality is poor, and when it becomes a gate insulating film, it causes deterioration in characteristics and reliability of the thin film semiconductor element. Therefore, in the above temperature rising process, the oxygen concentration is kept sufficiently low, such as 10 ppm to 1%, so that holes are not formed in the semiconductor film and a gate insulating film with poor film quality is not grown more than necessary. There is a need to. After the temperature rises, the atmosphere in the heat treatment furnace is set to 2% oxygen or 100% oxygen in nitrogen, and the
1000℃程度の熱酸化を用いれば、珪素膜と珪素酸化膜の間の界面準位密度Ditが1010cm-2eV-1のオーダーとなるようにゲート絶縁膜(珪素酸化膜)を形成することができるし、「Low temperature formation of high quality SiO2/Si interface using ECR−PECVD」(D.Abeら、AM−LCD 2001、p.98)に報告されている方法を用いれば、ガラス基板を使用することのできる低温プロセスにおいても3.0×1010cm-2eV-1となるようにゲート絶縁膜(珪素酸化膜)を形成することができる。界面準位密度Ditが3.0×1010cm-2eV-1であるとすると、ゲート絶縁膜厚82.5nmで形成した半導体装置において、前記珪素膜厚を180nmとすることでS値約0.2V/dec.を実現できるので、前記珪素膜厚は180nm以下に薄膜化するのが好ましい。更に、前記珪素膜厚を110nmとすることでS値約0.15V/dec.を実現できるので、前記珪素膜厚は110nm以下に薄膜化するとより好ましい。更に、前記珪素膜厚を45nmとすることで、S値約0.1V/dec.を実現できるので、前記珪素膜厚は45nm以下に薄膜化すると非常に好ましい。ここでは、一例として、前記珪素膜15を55nmに薄膜化することにする。
With the thermal oxidation of about 1000 ° C., forming a gate insulating film (silicon oxide film) as the interface state density D it between the silicon film and the silicon oxide film on the order of 10 10 cm -2 eV -1 If the method reported in “Low temperature formation of high quality SiO 2 / Si interface using ECR-PECVD” (D. Abe et al., AM-LCD 2001, p. 98) is used, a glass substrate is formed. The gate insulating film (silicon oxide film) can be formed so as to be 3.0 × 10 10 cm −2 eV −1 even in a low-temperature process that can be used. If the interface state density D it is assumed to be 3.0 × 10 10 cm -2 eV -1 , in the semiconductor device formed in the gate insulating film thickness 82.5 nm, S value by the 180nm the silicon film thickness About 0.2 V / dec. Therefore, it is preferable to reduce the silicon film thickness to 180 nm or less. Further, by setting the silicon film thickness to 110 nm, the S value is about 0.15 V / dec. Therefore, it is more preferable that the silicon film thickness is reduced to 110 nm or less. Further, by setting the silicon film thickness to 45 nm, the S value is about 0.1 V / dec. Therefore, it is very preferable that the silicon film thickness be reduced to 45 nm or less. Here, as an example, the
次に、図6(a)に示す様に、前記珪素膜15を所望の形状にパターニングする。そして、前記珪素膜15を上記した熱酸化法によって酸化し、第1ゲート絶縁膜としての酸化珪素膜17を膜厚30nmから35nm程度形成する。この時、前記珪素膜15の膜厚は40nm程度となる。熱酸化の変わりにプラズマ酸化を用いても良い。
Next, as shown in FIG. 6A, the
次に、図6(b)に示す様に、前記第1ゲート絶縁膜としての酸化珪素膜17上に化学気相堆積法(CVD法)によって第2ゲート絶縁膜としての酸化珪素膜18を膜厚50nm程度堆積する。前記第2ゲート絶縁膜の形成には例えば低圧化学気相堆積法(LPCVD法)を用いる。ゲート絶縁膜は二層構造となっているが、一層でも本願発明の効果が失われることは無い。次にゲート電極19を形成する。ゲート電極の物質は、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜が挙げられる。そして、このゲート電極19をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、珪素膜15にソース領域20、ドレイン領域21及びチャネル形成領域22を形成する。例えば、本実施形態では、不純物元素としてリン(P)を打ち込み、その後、熱処理を行って不純物元素を活性化し、N型の半導体装置を形成する。言うまでも無く、P型の半導体装置を形成することもできる。なお、不純物元素の活性化は、XeClエキシマレーザを200mJ/cm2から400mJ/cm2 程度のエネルギー密度に調整して照射しても良い。
Next, as shown in FIG. 6B, a
次に、図6(c)に示すように、酸化珪素膜18およびゲート電極19の上面に、層間絶縁膜としての酸化珪素膜25を形成する。次に、前記層間絶縁膜25、第2ゲート絶縁膜18、第1ゲート絶縁膜17を貫通してソース領域20及びドレイン領域21のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極23及びドレイン電極24を形成する。以上に説明した製造方法によって、本実施形態の半導体装置Tが形成される。
Next, as shown in FIG. 6C, a
このように、本実施形態では、珪素膜15の膜厚を薄くすることで珪素の略単結晶粒15a内の結晶欠陥の総数を小さくし、特性の良好な半導体装置を得ることが可能となる。また、グレイン・フィルタ12及びその近傍の領域の珪素膜をチャネル形成領域22に含まれないように配置しているので、チャネル形成領域22に結晶性の劣る珪素膜が含まれることを回避し、半導体装置の特性をさらに向上させることが可能となる。更に前記略単結晶粒15aを形成する際には、パルス幅150ns乃至250ns程度の比較的パルス幅の長いエキシマレーザを用いることにより、比較的薄い珪素膜15であっても大きな略単結晶粒15aを形成することができる。
As described above, in this embodiment, by reducing the film thickness of the
(実施例2)
図7は、実施例2における珪素膜の薄膜化工程についての説明図である。図7(a)の110は石英基板、111は下地膜としての酸化珪素膜、112はグレイン・フィルタ、115は結晶化後の珪素膜、115aは珪素の略単結晶粒であり、ここまでは実施例1の図1(a)を製造する工程と同様である。
(Example 2)
FIG. 7 is an explanatory diagram of a silicon film thinning process in the second embodiment. In FIG. 7A, 110 is a quartz substrate, 111 is a silicon oxide film as a base film, 112 is a grain filter, 115 is a silicon film after crystallization, and 115a is a substantially single crystal grain of silicon. It is the same as the process of manufacturing FIG.
実施例1では、この後に薄膜化工程を行っていたが、実施例2では珪素膜115のパターニングを行い、図7(b)に示すようになる。
In Example 1, the thinning process was performed after this, but in Example 2, the
そして、実施例1と同様に、半導体膜としての珪素膜115の薄膜化を行う。半導体膜としての珪素膜115を薄膜化する薄膜化工程には、半導体膜の酸化工程、化学機械的研磨工程、ウェットエッチング工程、ドライエッチング工程等が用いられる。上記工程のうちの一つを用いて薄膜化工程を行っても良いし、二つ以上を組み合わせて薄膜化工程を行っても良い。
Then, as in Example 1, the
半導体膜をパターニングする前に、酸化工程によって半導体膜を薄膜化する場合、半導体膜と酸化膜との界面に生じる応力によって、基板が反ったり半導体膜に損傷が入ったりする可能性がある。しかし、本実施例2のように、半導体膜をパターニングした後に酸化すれば、基板には半導体膜が存在する領域と存在しない領域があるので、応力が基板全体にかかるということはなく、基板の反りや半導体膜の損傷を防ぐことができる。 When the semiconductor film is thinned by an oxidation process before patterning the semiconductor film, the substrate may be warped or the semiconductor film may be damaged by stress generated at the interface between the semiconductor film and the oxide film. However, if the semiconductor film is oxidized after patterning as in the second embodiment, the substrate has a region where the semiconductor film exists and a region where the semiconductor film does not exist, so that stress is not applied to the entire substrate. Warpage and damage to the semiconductor film can be prevented.
薄膜化工程に酸化工程やウェットエッチング工程を用いる場合、半導体膜が横方向に酸化されたりエッチングされたりするので、あらかじめそれを考慮した上で半導体膜をパターニングする必要がある。 When an oxidation process or a wet etching process is used for the thinning process, the semiconductor film is oxidized or etched in the lateral direction. Therefore, it is necessary to pattern the semiconductor film in consideration of it in advance.
半導体膜の薄膜化を行うと、図7(c)に示すようになる。 When the semiconductor film is thinned, it becomes as shown in FIG.
以下、実施例1と同様にして、半導体装置を製造する。 Thereafter, a semiconductor device is manufactured in the same manner as in the first embodiment.
このように、本実施形態では、半導体膜をパターニングした後に半導体膜を薄膜化することにより、酸化工程による薄膜化で生じる応力による影響を少なくし、基板の反りや半導体膜の損傷を防ぐことができる。 As described above, in this embodiment, by thinning the semiconductor film after patterning the semiconductor film, it is possible to reduce the influence of stress caused by the thinning by the oxidation process, and to prevent the warpage of the substrate and the damage to the semiconductor film. it can.
以上説明したように、本発明によれば、半導体装置のチャネル形成領域に用いる半導体の略単結晶粒を形成する際に、前記半導体の膜厚を適切な値に薄膜化するため、従来の多結晶珪素薄膜半導体装置と同等もしくは同等以上のS値を実現することが可能となる。これにより、優良な電界効果移動度とS値を有する、特性の良い半導体装置を得ることが可能となる。 As described above, according to the present invention, when forming a substantially single crystal grain of a semiconductor used in a channel formation region of a semiconductor device, the thickness of the semiconductor is reduced to an appropriate value. It is possible to realize an S value equal to or greater than that of the crystalline silicon thin film semiconductor device. As a result, it is possible to obtain a semiconductor device with excellent characteristics having excellent field effect mobility and S value.
本発明に係る半導体装置は、液晶表示装置のスイッチング素子として、あるいは有機EL表示装置の駆動素子として利用することができる。 The semiconductor device according to the present invention can be used as a switching element of a liquid crystal display device or a drive element of an organic EL display device.
また、これらの表示装置は、種々の電子機器に適用可能である。例としては、携帯電話の表示部、ビデオカメラのファインダや表示部、携帯型パーソナルコンピュータ(所謂PDA)の表示部、ヘッドマウントディスプレイの画像表示源、リア型及びフロント型プロジェクターの画像表示源等が挙げられる。 These display devices can be applied to various electronic devices. Examples include mobile phone display units, video camera viewfinders and display units, portable personal computer (so-called PDA) display units, head mounted display image display sources, rear and front projector image display sources, and the like. Can be mentioned.
本発明の半導体装置を使用した表示装置は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機EL表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。 The display device using the semiconductor device of the present invention is not limited to the above-described example, and can be applied to any electronic apparatus to which an active or passive matrix liquid crystal display device and organic EL display device can be applied. For example, in addition to this, it can also be used for a fax machine with a display function, a finder for a digital camera, a portable TV, an electronic notebook, an electric bulletin board, a display for advertisements, and the like.
10、110 石英基板
11、111 下地膜としての酸化珪素膜
12、112 グレイン・フィルタ
13 半導体膜としての珪素膜
14 レーザ光
15、115 結晶化後の珪素膜
15a、115a 珪素の略単結晶粒
16 薄膜化工程による酸化珪素膜
17 第1ゲート絶縁膜としての酸化珪素膜
18 第2ゲート絶縁膜としての酸化珪素膜
19 ゲート電極
20 ソース領域
21 ドレイン領域
22 チャネル形成領域
23 ソース電極
24 ドレイン電極
25 層間絶縁膜としての酸化珪素膜
T 半導体装置
10, 110
Claims (7)
前記基板上に前記半導体膜が結晶化する際の起点となるべき起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜を薄膜化する薄膜化工程と、
前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべき半導体装置領域を形成するパターニング工程と、
前記半導体装置領域上にゲート絶縁膜及びゲート膜を形成して半導体装置を形成する素子形成工程と、を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device using a semiconductor film formed on a substrate, the semiconductor film comprising:
A starting point forming step for forming a starting point to be a starting point when the semiconductor film is crystallized on the substrate;
A semiconductor film forming step of forming the semiconductor film on the substrate on which the starting portion is formed;
A heat treatment step of performing a heat treatment on the semiconductor film to form a substantially single crystal grain having the origin portion as a substantial center;
A thinning process for thinning the semiconductor film;
Patterning the semiconductor film to form a semiconductor device region to be a source, drain region and channel forming region; and
Forming a semiconductor device by forming a gate insulating film and a gate film on the semiconductor device region, and a method for manufacturing the semiconductor device.
The method of manufacturing a semiconductor device according to claim 1, wherein the thickness of the semiconductor film is 45 nm or less by the thinning step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117882A JP2005303052A (en) | 2004-04-13 | 2004-04-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117882A JP2005303052A (en) | 2004-04-13 | 2004-04-13 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303052A true JP2005303052A (en) | 2005-10-27 |
Family
ID=35334187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004117882A Withdrawn JP2005303052A (en) | 2004-04-13 | 2004-04-13 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005303052A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013108480A1 (en) * | 2012-01-18 | 2013-07-25 | 株式会社日立製作所 | Semiconductor device and method for manufacturing semiconductor device |
JP2014042051A (en) * | 2007-06-12 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
-
2004
- 2004-04-13 JP JP2004117882A patent/JP2005303052A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014042051A (en) * | 2007-06-12 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
US8921902B2 (en) | 2007-06-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2013108480A1 (en) * | 2012-01-18 | 2013-07-25 | 株式会社日立製作所 | Semiconductor device and method for manufacturing semiconductor device |
JP2013148425A (en) * | 2012-01-18 | 2013-08-01 | Hitachi Ltd | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005303299A (en) | Electronic device and method of manufacturing the same | |
JPWO2003010804A1 (en) | Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic equipment | |
JP2005197656A (en) | Method for forming polycrystalline silicon film | |
JP2004006800A (en) | Semiconductor device and manufacture thereof electro-optical device, integrated circuit, electronic apparatus | |
KR100613162B1 (en) | Semiconductor device, electro-optical device, integrated circuit and electronic equipment | |
JP2003197526A (en) | Semiconductor device, its manufacturing method, display unit, and electronic apparatus | |
KR20090029570A (en) | Method of manufacturing thin film transistor | |
JP3319963B2 (en) | Method for manufacturing semiconductor device | |
JP2005303052A (en) | Manufacturing method of semiconductor device | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP2008060532A (en) | Semiconductor device | |
TW200534514A (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP4247661B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
JP2003289040A (en) | Method for manufacturing semiconductor device and semiconductor device and electrooptical device and electronic apparatus | |
JP2005026330A (en) | Semiconductor device, method for manufacturing the same semiconductor device, electro-optical device, and electronic apparatus | |
JP2004134581A (en) | Method for fabricating semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
JP2006324564A (en) | Semiconductor device manufacturing method | |
JP2003289040A5 (en) | ||
JP4310615B2 (en) | Manufacturing method of semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
JP2004186206A (en) | Method of manufacturing semiconductor device, semiconductor device, electrooptic device, and electronic equipment | |
JP4560708B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004186207A (en) | Method of manufacturing semiconductor device, semiconductor device, electrooptic device, and electronic equipment | |
JP2006086436A (en) | Method of manufacturing semiconductor apparatus, electro-optical device and electronic device | |
JP2004134533A (en) | Method for fabricating semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
JP4155039B2 (en) | Thin film transistor, electro-optical device, electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |