JP2005294531A - Semiconductor integrated circuit, manufacturing method thereof and mask - Google Patents

Semiconductor integrated circuit, manufacturing method thereof and mask Download PDF

Info

Publication number
JP2005294531A
JP2005294531A JP2004107519A JP2004107519A JP2005294531A JP 2005294531 A JP2005294531 A JP 2005294531A JP 2004107519 A JP2004107519 A JP 2004107519A JP 2004107519 A JP2004107519 A JP 2004107519A JP 2005294531 A JP2005294531 A JP 2005294531A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
manufacturing
wafer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004107519A
Other languages
Japanese (ja)
Inventor
Masashi Katsuya
昌史 勝谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004107519A priority Critical patent/JP2005294531A/en
Publication of JP2005294531A publication Critical patent/JP2005294531A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit and the manufacturing method thereof capable of adding much amount of information and easily and surely confirming the history of manufacturing. <P>SOLUTION: An inherent mark for individual confirmation is marked on the manufacturing history indicating section 101 of a chip 202 formed on a wafer 201. The mark is obtained by erasing a part of some mark. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体集積回路およびその製造方法並びにマスクに関する。   The present invention relates to a semiconductor integrated circuit, a manufacturing method thereof, and a mask.

IC(Integrated Circuit:集積回路)はあらゆる分野に浸透しており、ICの信頼性を高めることは重要である。ICは、IC製造メーカによってパッケージ梱包された後、出荷されていたが、近年、チップ状態で出荷されている。このようにパッケージ梱包されていないチップ状態のICは、液晶ガラス基板へ直接実装するCOG(Chip On Glass:チップ・オン・ガラス)や、他の部品が実装される基板に直接実装するCOB(Chip On Board:チップ・オン・ボード)に用いられる。   IC (Integrated Circuit) has permeated every field, and it is important to improve the reliability of IC. The IC has been shipped after being packaged and packaged by an IC manufacturer, but has recently been shipped in a chip state. Chip ICs that are not packaged in this way are COG (Chip On Glass) that is directly mounted on a liquid crystal glass substrate, and COB (Chip) that is directly mounted on a substrate on which other components are mounted. On Board: Used for chip-on-board.

ICをパッケージ梱包した状態で出荷する場合は、製造日、製造場所等の製造履歴をパッケージに記すが、ICをチップ状態で出荷する場合は、製造履歴をICに直接記さなれければならない。ところが、上記ICはパッケージに比べて機械的な衝撃に弱いため、製造履歴をICに直接記するのは困難である。   When an IC is shipped in a packaged state, a manufacturing history such as a manufacturing date and a manufacturing place is recorded on the package. However, when an IC is shipped in a chip state, the manufacturing history must be recorded directly on the IC. However, since the IC is less susceptible to mechanical shock than the package, it is difficult to directly record the manufacturing history on the IC.

従来、製造履歴をICに直接記す方法としては、例えば特開平3-64941号公報(特許文献1)に開示されている。この特開平3-64941号公報によれば、ウエハをスクライブして分割する前に、プローバ試験で用いる探針によって、ICの空きパッドに刻印を記している。つまり、上記ウエハに複数のICが含まれている状態で、各ICの空きパッドに刻印を施している。上記刻印が有る場合を2進数の1とみなし、また、上記刻印が無い場合を2進数の0とみなすことにより、ICの製造履歴を知ることができる。   Conventionally, a method for directly writing the manufacturing history on the IC is disclosed in, for example, Japanese Patent Laid-Open No. 3-64941 (Patent Document 1). According to Japanese Patent Application Laid-Open No. 3-64941, an IC pad is marked with a probe used in a prober test before the wafer is scribed and divided. In other words, in a state where a plurality of ICs are included in the wafer, the vacant pads of each IC are marked. The IC manufacturing history can be known by regarding the case where the mark is present as a binary number 1 and the case where the mark is not present as a binary number 0.

しかしながら、特開平3-64941号公報の方法では、空きパッドの数には限りがあるため、ICに持たせることができる製造履歴の量が制限されてしまうという問題がある。つまり、多量の製造履歴をICに持たせることができないという問題がある。
特開平3−64941号公報
However, the method disclosed in Japanese Patent Laid-Open No. 3-64941 has a problem in that the amount of manufacturing history that can be provided to the IC is limited because the number of empty pads is limited. That is, there is a problem that a large amount of manufacturing history cannot be given to the IC.
Japanese Patent Laid-Open No. 3-64941

そこで、本発明の課題は、多量の製造履歴等を付加できる半導体集積回路およびその製造方法を提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor integrated circuit to which a large amount of manufacturing history and the like can be added and a method for manufacturing the same.

また、本発明の他の課題は、そのような製造方法を実施するのに適したマスクを提供することにある。   Another object of the present invention is to provide a mask suitable for carrying out such a manufacturing method.

上記課題を解決するため、第1の発明の半導体集積回路は、個体認識のための固有の記号が付けられた半導体集積回路において、上記記号はある印の一部が消されてなることを特徴としている。   In order to solve the above-described problem, the semiconductor integrated circuit according to the first aspect of the present invention is a semiconductor integrated circuit provided with a unique symbol for individual recognition, wherein the symbol is partly erased. It is said.

上記構成の半導体集積回路によれば、上記個体認識のための固有の記号はある印の一部が消されてなるから、その印の消す部分を変えることにより、記号の形状を変えることができる。したがって、一つの印から形状が異なる複数の記号を得ることができ、半導体集積回路に多量の製造履歴等を付加することができる。   According to the semiconductor integrated circuit having the above configuration, a part of a certain mark is erased from the unique symbol for individual recognition. Therefore, the shape of the symbol can be changed by changing the part to be erased. . Therefore, a plurality of symbols having different shapes can be obtained from one mark, and a large amount of manufacturing history can be added to the semiconductor integrated circuit.

一実施形態の半導体集積回路では、上記記号は数字である。   In the semiconductor integrated circuit of one embodiment, the symbol is a number.

上記実施形態の半導体集積回路によれば、上記記号が数字であるから、記号を見れば、製造履歴等を容易かつ確実に認識できる。   According to the semiconductor integrated circuit of the above embodiment, since the symbol is a number, the manufacturing history and the like can be easily and reliably recognized by looking at the symbol.

一実施形態の半導体集積回路では、上記記号は目視可能な材料にて形成されている。   In the semiconductor integrated circuit of one embodiment, the symbol is formed of a material that can be visually observed.

上記実施形態の半導体集積回路によれば、上記記号が目視可能な材料にて形成されているから、製造履歴等をより容易かつ確実に認識できる。   According to the semiconductor integrated circuit of the above embodiment, since the symbol is formed of a material that can be visually observed, the manufacturing history and the like can be recognized more easily and reliably.

第2の発明の半導体集積回路の製造方法は、ウエハに半導体集積回路を形成すると共に、上記半導体集積回路に、ある印の一部を消してなる個体認識のための固有の記号を付けることを特徴としている。   According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor integrated circuit, wherein a semiconductor integrated circuit is formed on a wafer, and a unique symbol for individual recognition is formed by removing a part of a mark on the semiconductor integrated circuit. It is a feature.

上記構成の半導体集積回路の製造方法によれば、ウエハに半導体集積回路を形成する。この半導体集積回路に、ある印の一部を消してなる個体認識のための固有の記号を付けるから、その印の消す部分を変えることにより、記号の形状を変えることができる。したがって、一つの印から形状が異なる複数の記号を得ることができ、半導体集積回路に多量の製造履歴等を付加することができる。   According to the method of manufacturing a semiconductor integrated circuit having the above configuration, the semiconductor integrated circuit is formed on the wafer. Since this semiconductor integrated circuit is given a unique symbol for individual recognition by removing a part of a mark, the shape of the symbol can be changed by changing the part to be erased. Therefore, a plurality of symbols having different shapes can be obtained from one mark, and a large amount of manufacturing history can be added to the semiconductor integrated circuit.

一実施の形態の半導体集積回路の製造方法では、上記記号は数字である。   In the method of manufacturing a semiconductor integrated circuit according to one embodiment, the symbol is a number.

上記実施の形態の半導体集積回路の製造方法によれば、上記記号が数字であるから、記号を見れば、製造履歴等を容易かつ確実に認識できる。   According to the method of manufacturing a semiconductor integrated circuit of the above embodiment, since the symbol is a numeral, the manufacturing history and the like can be easily and reliably recognized by looking at the symbol.

一実施の形態の半導体集積回路の製造方法では、上記記号は目視可能な材料にて形成する。   In the method for manufacturing a semiconductor integrated circuit according to one embodiment, the symbol is formed of a visible material.

上記実施の形態の半導体集積回路の製造方法によれば、上記記号が目視可能な材料にて形成されているから、製造履歴等をより容易かつ確実に認識できる。   According to the method for manufacturing a semiconductor integrated circuit of the above embodiment, since the symbol is made of a visible material, the manufacturing history and the like can be recognized more easily and reliably.

第3の発明のマスクは、ウエハに半導体集積回路を形成すると共に、上記半導体集積回路に個体認識のための固有の記号を付けるためのマスクにおいて、上記ウエハに照射する光の透過および遮光が可能な光制御部と、上記光制御部による上記光の透過および遮光を外部から制御するための端子とを備えたことを特徴としている。   The mask of the third invention is a mask for forming a semiconductor integrated circuit on a wafer and attaching a unique symbol for individual recognition to the semiconductor integrated circuit, and can transmit and block light irradiated on the wafer. And a terminal for externally controlling transmission and light shielding of the light by the light control unit.

上記構成のマスクによれば、上記光制御部はウエハに照射する光の透過および遮光が可能であるから、ウエハに照射する光を光制御部で制御することにより、異なる複数の記号をウエハに容易に形成することができる。したがって、上記半導体集積回路に多量の製造履歴等を付加することができる。   According to the mask configured as described above, the light control unit can transmit and block the light applied to the wafer. Therefore, by controlling the light applied to the wafer by the light control unit, a plurality of different symbols can be applied to the wafer. It can be formed easily. Accordingly, a large amount of manufacturing history can be added to the semiconductor integrated circuit.

一実施形態のマスクでは、上記光制御部の形状は数字の形状である。   In the mask of one embodiment, the shape of the light control unit is a numerical shape.

上記実施形態のマスクによれば、上記光制御部の形状が数字の形状であるから、数字の形状を有する記号をウエハに容易に形成することができる。   According to the mask of the above embodiment, since the shape of the light control unit is a numerical shape, a symbol having a numerical shape can be easily formed on the wafer.

一実施形態のマスクでは、上記光制御部は液晶で形成されている。   In the mask of one embodiment, the light control unit is formed of liquid crystal.

上記実施形態のマスクによれば、上記光制御部が液晶で形成されているから、光制御部における光の透過および遮光を電気的に制御することができる。   According to the mask of the above embodiment, since the light control unit is formed of liquid crystal, it is possible to electrically control light transmission and light shielding in the light control unit.

第1の発明の半導体集積回路は、個体認識のための固有の記号はある印の一部が消されてなることによって、その印の消す部分を変えることにより、記号の形状を変えることができるから、一つの印から形状が異なる複数の記号を得ることができ、多量の製造履歴等を付加することができる。   In the semiconductor integrated circuit of the first invention, the unique symbol for individual recognition is such that a part of a mark is erased, and the shape of the symbol can be changed by changing the part to be erased. Thus, a plurality of symbols having different shapes can be obtained from one mark, and a large amount of manufacturing history can be added.

第2の発明の半導体集積回路の製造方法は、半導体集積回路に、ある印の一部を消してなる個体認識のための固有の記号を付けることによって、その印の消す部分を変えることにより、記号の形状を変えることができるから、一つの印から形状が異なる複数の記号を得ることができ、半導体集積回路に多量の製造履歴等を付加することができる。   According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor integrated circuit, in which a unique symbol for individual recognition formed by erasing a part of a mark is attached to the semiconductor integrated circuit, and a part to be erased is changed. Since the shape of the symbol can be changed, a plurality of symbols having different shapes can be obtained from one mark, and a large amount of manufacturing history can be added to the semiconductor integrated circuit.

第3の発明のマスクは、ウエハに照射する光の透過および遮光が可能な光制御部を備えることによって、ウエハに照射する光を光制御部で制御することにより、異なる複数の記号をウエハに容易に形成することができるから、半導体集積回路に多量の製造履歴等を付加することができる。   The mask of the third invention includes a light control unit capable of transmitting and blocking light applied to the wafer, and controls the light applied to the wafer by the light control unit, thereby allowing a plurality of different symbols to be applied to the wafer. Since it can be formed easily, a large amount of manufacturing history can be added to the semiconductor integrated circuit.

以下、本発明の半導体集積回路その製造方法を図示の実施の形態により詳細に説明する。   Hereinafter, a semiconductor integrated circuit manufacturing method according to the present invention will be described in detail with reference to embodiments shown in the drawings.

(第1実施形態)
本実施形態では、LSI(Large Scale Integration:大規模集積回路)等のICの製造工程において、光を用いてウエハ上のフォトレジスタにパターンを露光し、配線等のパターンをウエハに形成する工程を利用して固有番号を作成する。なお、上記パターンを露光する方法では従来のフォトリソグラフィ技術を利用することができる。
(First embodiment)
In the present embodiment, in an IC manufacturing process such as an LSI (Large Scale Integration), a pattern is exposed on a photoresist on a wafer using light and a pattern such as wiring is formed on the wafer. Use to create a unique number. Note that a conventional photolithography technique can be used in the method of exposing the pattern.

図1(a)に、本発明の第1実施形態の半導体集積回路としてのチップ202を含むウエハ201の上面図を模式的に示し、また、図1(b)に、上記チップ202の拡大図を模式的に示す。   FIG. 1A schematically shows a top view of a wafer 201 including a chip 202 as a semiconductor integrated circuit according to the first embodiment of the present invention. FIG. 1B is an enlarged view of the chip 202. Is shown schematically.

上記ウエハ201は、図1(a)に示すように、複数のチップ202を含んでいる。そして、図1(b)に示すように、上記複数のチップ202のそれぞれの表面には、製造履歴を表示すべき製造履歴表示部101が形成されている。また、上記チップ202の製造履歴表示部101以外の部分には配線パターンが形成されている。なお、上記製造履歴表示部101は、チップ202の表面において電極パッド(図示せず)を形成する領域以外の領域に形成されている。   The wafer 201 includes a plurality of chips 202 as shown in FIG. As shown in FIG. 1B, a manufacturing history display unit 101 for displaying a manufacturing history is formed on the surface of each of the plurality of chips 202. Further, a wiring pattern is formed in a portion other than the manufacturing history display unit 101 of the chip 202. The manufacturing history display unit 101 is formed in a region other than a region where an electrode pad (not shown) is formed on the surface of the chip 202.

図2(a)に、上記配線パターンが形成された直後の製造履歴表示部101の拡大図を模式的に示す。   FIG. 2A schematically shows an enlarged view of the manufacturing history display unit 101 immediately after the wiring pattern is formed.

上記製造履歴表示部101は、MR(耐蒸気性)配線層で形成された印を有している。この印は数字の8が11個並んで構成されている。上記印の上位から1、2桁の部分102が西暦の下2桁を示すべき部分であり、また、上記印の上位から3,4桁の部分103が月を示すべき部分であり、また、上記印の上位から5〜8桁の部分104がウエハ201の連番を示すべき部分であり、また、上記印の上位から9〜11桁の部分105がウエハ201のチップ202の連番を示すべき部分である。このような製造履歴表示部101は、ひと月のウエハ201の生産枚数が10000枚、各ウエハ201が含むチップ202の数が1000個まで対応することができる。つまり、1000個のチップ202を含むウエハ201が10000枚/月で生産されていても、各チップ202に固有の記号を付けることができる。   The manufacturing history display unit 101 has a mark formed of an MR (vapor resistant) wiring layer. This mark is composed of 11 numbers 8 arranged side by side. The 1st and 2nd digit part 102 from the top of the mark is the part that should indicate the last 2 digits of the year, the 3rd and 4th digit part 103 from the top of the mark is the part that should indicate the month, A portion 104 of 5 to 8 digits from the top of the mark is a portion to indicate the serial number of the wafer 201, and a portion 105 of 9 to 11 digits from the top of the mark indicates the serial number of the chip 202 of the wafer 201. It is a power part. Such a manufacturing history display unit 101 can handle up to 10000 wafers 201 per month and 1000 chips 202 included in each wafer 201. That is, even if the wafer 201 including 1000 chips 202 is produced at 10,000 wafers / month, a unique symbol can be attached to each chip 202.

このような印が各チップ202の製造履歴表示部101に同様に形成されているため、各チップ202にとって固有の記号を示していない。そこで、上記印の不要な部分をレーザで消去して、例えば図2(b)に示す番号を形成する。この番号が記号の一例である。上記番号が付けられたチップ202は、西暦2004年9月製造のウエハ番号2345のウエハ201に含まれていたものであり、チップ番号678である。なお、上記印の不要な部分の消去は、印から得る番号が数字であると目視で認識できる程度で行えばいいので、配線パターンを修正する程の精度は必要ない。   Since such a mark is similarly formed on the manufacturing history display portion 101 of each chip 202, a symbol unique to each chip 202 is not shown. Therefore, unnecessary portions of the mark are erased with a laser to form numbers shown in FIG. 2B, for example. This number is an example of a symbol. The chip 202 to which the above number is attached was included in the wafer 201 of wafer number 2345 manufactured in September 2004 AD and is chip number 678. Note that the unnecessary portions of the mark need only be erased to such an extent that the number obtained from the mark can be visually recognized as a number, so that the accuracy of correcting the wiring pattern is not necessary.

上述のようにして、上記複数のチップ202のそれぞれに異なる番号を付けることにより、ウエハ毎またはチップ毎に固有の番号をチップ202に付けることができる。   As described above, by assigning a different number to each of the plurality of chips 202, a unique number can be assigned to the chip 202 for each wafer or for each chip.

また、上記レーザで消去する部分を変えることにより、印を0〜99999999999の範囲内の番号に変えることができる。したがって、上記チップ202に多量の製造履歴を付加することができる。   Further, the mark can be changed to a number within the range of 0-99999999999 by changing the portion to be erased by the laser. Therefore, a large amount of manufacturing history can be added to the chip 202.

また、上記チップ202を基板に実装する場合、番号が記された表面を基板とは反対側を向けるだけで、チップ202の製造履歴が認識できなくなるのを防ぐことができる。   Further, when the chip 202 is mounted on the substrate, it is possible to prevent the manufacturing history of the chip 202 from becoming unrecognizable simply by directing the numbered surface to the side opposite to the substrate.

また、上記番号をチップ202に付けることによって、チップ202がIC製造メーカから出荷された後でも、そのチップ202の製造履歴は目視で判る。したがって、上記チップ202の製造履歴を簡単かつ確実に認識することができる。   Further, by attaching the number to the chip 202, the manufacturing history of the chip 202 can be visually confirmed even after the chip 202 is shipped from the IC manufacturer. Therefore, the manufacturing history of the chip 202 can be easily and reliably recognized.

上記第1実施形態では、11桁の製造履歴表示部101をチップ202に形成したが、10桁以下または12桁以上の製造履歴表示部101をチップ202に形成してもよい。   In the first embodiment, the 11-digit manufacturing history display unit 101 is formed on the chip 202. However, the manufacturing history display unit 101 having 10 digits or less or 12 digits or more may be formed on the chip 202.

また、上記第1実施形態では、ウエハの製造履歴を示す番号をチップ202に付けていたが、ウエハテスト履歴やアセンブリ履歴等を示す番号をチップ202に付けてもよい。   In the first embodiment, a number indicating the wafer manufacturing history is attached to the chip 202. However, a number indicating a wafer test history, an assembly history, or the like may be attached to the chip 202.

また、上記第1実施形態では、個体認識のための記号の一例として数字を用いていたが、英字等の文字を用いてもよい、または、数字と文字とを混ぜたものを用いてもよい。   In the first embodiment, numerals are used as an example of symbols for individual recognition. However, letters such as English letters may be used, or a combination of numerals and letters may be used. .

また、上記第1実施形態では、印の不要な部分をレーザで消去していたが、エッチング等で消去してもよい。   In the first embodiment, the unnecessary portion of the mark is erased by the laser, but may be erased by etching or the like.

(第2実施形態)
図3に、本発明の第2実施形態のマスクの上面図を模式的に示す。
(Second Embodiment)
FIG. 3 schematically shows a top view of the mask according to the second embodiment of the present invention.

上記マスクは、半導体集積回路の一例としてのチップを含むウエハを形成するために用いられる。具体的には、上記マスクはウエハ上に載せたフォトレジストを露光するときに使用される。このマスクはガラス基板301から成っており、ガラス基板301には複数のチップ露光領域304が形成されている。上記チップ露光領域304は、液晶部302と、チップに形成すべき配線パターンに対応する形状を呈するICパターン部303とを有している。上記液晶部302には端子の一例としての液晶駆動セグメント端子305,液晶駆動共通電極端子306を接続している。この液晶駆動セグメント端子305,液晶駆動共通電極端子306を介して外部の液晶制御装置(図示せず)は液晶部302への接続が可能となっている。なお、上記ICパターン部の一部は、ウエハを微細加工できるように、ウエハに照射する光を充分に遮光することができる。   The mask is used to form a wafer including a chip as an example of a semiconductor integrated circuit. Specifically, the mask is used when exposing a photoresist placed on a wafer. This mask is made of a glass substrate 301, and a plurality of chip exposure regions 304 are formed on the glass substrate 301. The chip exposure region 304 includes a liquid crystal unit 302 and an IC pattern unit 303 that exhibits a shape corresponding to a wiring pattern to be formed on the chip. A liquid crystal driving segment terminal 305 and a liquid crystal driving common electrode terminal 306 as examples of terminals are connected to the liquid crystal unit 302. An external liquid crystal control device (not shown) can be connected to the liquid crystal unit 302 via the liquid crystal drive segment terminal 305 and the liquid crystal drive common electrode terminal 306. Note that a part of the IC pattern portion can sufficiently shield light applied to the wafer so that the wafer can be finely processed.

図4に、上記液晶部302の拡大図を模式的に示す。   FIG. 4 schematically shows an enlarged view of the liquid crystal unit 302.

上記液晶部302は、ウエハに照射する光の透過および遮光が可能な光制御部の一例としての光制御部307を11個有している。この光制御部307は7つの部分307a〜307gから成って数字の8の形状を呈している。上記部分307a〜307gは液晶で構成され、それぞれが独立して光の透過および遮光を行える。つまり、上記部分307a〜307gは、それぞれ独立に、光を透過したり、光を遮光したりする。また、上記部分307a〜307gは、それぞれ、液晶駆動セグメント端子305に接続されている。   The liquid crystal unit 302 has eleven light control units 307 as an example of a light control unit capable of transmitting and blocking light applied to the wafer. The light control unit 307 is composed of seven portions 307a to 307g and has the shape of numeral 8. The portions 307a to 307g are made of liquid crystal, and can independently transmit and block light. That is, the portions 307a to 307g each independently transmit light or block light. The portions 307a to 307g are connected to the liquid crystal drive segment terminal 305, respectively.

上記構成のマスク301によれば、各光制御部307を電気的に制御することにより、液晶部302下のフォトレジストに照射する光を制御することができる。したがって、上記第1実施形態で挙げたようなチップを容易に作成することができる。   According to the mask 301 having the above-described configuration, the light applied to the photoresist under the liquid crystal unit 302 can be controlled by electrically controlling each light control unit 307. Therefore, the chip as mentioned in the first embodiment can be easily produced.

なお、上記光制御部307の制御方式については、部分307a〜307gに使用する材料や、部分307a〜307gを駆動する方式によって異なるが、既存の技術を適用することが可能である。   The control method of the light control unit 307 differs depending on the material used for the portions 307a to 307g and the method for driving the portions 307a to 307g, but existing techniques can be applied.

また、上記部分307a〜307gが液晶で構成されているため、部分307a〜307gによる遮光は完全ではなく、部分307a〜307gで微細なパターンを形成できないが、配線が作成できる程度の幅を部分307a〜307gに持たせることにより、第1実施形態で説明したような番号をチップに付加することは可能である。   Further, since the portions 307a to 307g are made of liquid crystal, the light shielding by the portions 307a to 307g is not complete, and a fine pattern cannot be formed with the portions 307a to 307g, but the width of the portion 307a is large enough to create wiring. By giving it to 307 g, it is possible to add a number as described in the first embodiment to the chip.

また、上記光制御部307の各部分307a〜307gは独立に光の透過および遮光を行えるから、図2(a)に示す印をチップに形成しなくても、例えば図2(b)に示す番号を形成することができる。したがって、上記第1実施形態で行ったような印の不要な部分を消去する工程をなくすことができるから、製造コストを低減することができる。   Moreover, since each part 307a-307g of the said light control part 307 can permeate | transmit and block light independently, even if it does not form the mark shown to Fig.2 (a) on a chip | tip, it shows, for example in FIG.2 (b). Numbers can be formed. Therefore, it is possible to eliminate the step of erasing an unnecessary portion of the mark as performed in the first embodiment, so that the manufacturing cost can be reduced.

上記第2実施形態では、部分307a〜307gを液晶で構成していたが、液晶以外の材料で構成してもよい。言うまでもないが、上記材料は、光の透過および遮光を制御できる材料である。   In the said 2nd Embodiment, although the part 307a-307g was comprised with the liquid crystal, you may comprise with materials other than a liquid crystal. Needless to say, the material is a material capable of controlling light transmission and light shielding.

また、上記液晶部302およびICパターン部303の数や配置は設計に応じて適宜変更してもよい。   The number and arrangement of the liquid crystal units 302 and the IC pattern units 303 may be changed as appropriate according to the design.

図1(a)は本発明の第1実施形態のチップを含むウエハの模式上面図であり、図1(b)は上記チップの模式拡大図である。FIG. 1A is a schematic top view of a wafer including a chip according to the first embodiment of the present invention, and FIG. 1B is a schematic enlarged view of the chip. 図2(a)はレーザ処理前の製造履歴表示部の模式拡大図であり、図2(b)は上記チップに付加する番号の一例の模式図である。FIG. 2A is a schematic enlarged view of a manufacturing history display unit before laser processing, and FIG. 2B is a schematic diagram of an example of numbers added to the chips. 図3は本発明の第2実施形態のマスクの模式上面図である。FIG. 3 is a schematic top view of a mask according to the second embodiment of the present invention. 図4は上記マスクの液晶部の模式拡大図である。FIG. 4 is a schematic enlarged view of the liquid crystal portion of the mask.

符号の説明Explanation of symbols

101 製造履歴表示部
201 ウエハ
202 チップ
305 液晶駆動セグメント端子
306 液晶駆動共通電極端子
307 光制御部
101 Manufacturing History Display Unit 201 Wafer 202 Chip 305 Liquid Crystal Drive Segment Terminal 306 Liquid Crystal Drive Common Electrode Terminal 307 Light Control Unit

Claims (9)

個体認識のための固有の記号が付けられた半導体集積回路において、
上記記号はある印の一部が消されてなることを特徴とする半導体集積回路。
In a semiconductor integrated circuit with a unique symbol for individual recognition,
A semiconductor integrated circuit characterized in that a part of the mark is erased.
請求項1に記載の半導体集積回路において、
上記記号は数字であることを特徴とする半導体集積回路。
The semiconductor integrated circuit according to claim 1,
A semiconductor integrated circuit, wherein the symbol is a number.
請求項1に記載の半導体集積回路において、
上記記号は目視可能な材料にて形成されていることを特徴とする半導体集積回路。
The semiconductor integrated circuit according to claim 1,
A semiconductor integrated circuit, wherein the symbol is formed of a visible material.
ウエハに半導体集積回路を形成すると共に、上記半導体集積回路に、ある印の一部を消してなる個体認識のための固有の記号を付けることを特徴とする半導体集積回路の製造方法。   A method of manufacturing a semiconductor integrated circuit, wherein a semiconductor integrated circuit is formed on a wafer, and a unique symbol for individual recognition is formed by removing a part of a mark on the semiconductor integrated circuit. 請求項4に記載の半導体集積回路の製造方法において、
上記記号は数字であることを特徴とする半導体集積回路の製造方法。
In the manufacturing method of the semiconductor integrated circuit according to claim 4,
A method of manufacturing a semiconductor integrated circuit, wherein the symbol is a number.
請求項4に記載の半導体集積回路の製造方法において、
上記記号は目視可能な材料にて形成することを特徴とする半導体集積回路の製造方法。
In the manufacturing method of the semiconductor integrated circuit according to claim 4,
The symbol is formed of a visible material, and a method for manufacturing a semiconductor integrated circuit.
ウエハに半導体集積回路を形成すると共に、上記半導体集積回路に個体認識のための固有の記号を付けるためのマスクにおいて、
上記ウエハに照射する光の透過および遮光が可能な光制御部と、
上記光制御部による上記光の透過および遮光を外部から制御するための端子とを備えたことを特徴とするマスク。
In a mask for forming a semiconductor integrated circuit on a wafer and attaching a unique symbol for individual recognition to the semiconductor integrated circuit,
A light control unit capable of transmitting and blocking light applied to the wafer;
A mask comprising: a terminal for externally controlling transmission and light shielding of the light by the light control unit.
請求項7に記載のマスクにおいて、
上記光制御部の形状は数字の形状であることを特徴とするマスク。
The mask according to claim 7, wherein
A mask characterized in that the shape of the light control unit is a numerical shape.
請求項7に記載のマスクにおいて、
上記光制御部は液晶で形成されていることを特徴とするマスク。
The mask according to claim 7, wherein
The mask, wherein the light control unit is formed of liquid crystal.
JP2004107519A 2004-03-31 2004-03-31 Semiconductor integrated circuit, manufacturing method thereof and mask Pending JP2005294531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004107519A JP2005294531A (en) 2004-03-31 2004-03-31 Semiconductor integrated circuit, manufacturing method thereof and mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004107519A JP2005294531A (en) 2004-03-31 2004-03-31 Semiconductor integrated circuit, manufacturing method thereof and mask

Publications (1)

Publication Number Publication Date
JP2005294531A true JP2005294531A (en) 2005-10-20

Family

ID=35327124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107519A Pending JP2005294531A (en) 2004-03-31 2004-03-31 Semiconductor integrated circuit, manufacturing method thereof and mask

Country Status (1)

Country Link
JP (1) JP2005294531A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054817A (en) * 2007-08-28 2009-03-12 Kawasaki Microelectronics Kk Semiconductor integrated circuit and dummy pattern arrangement method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054817A (en) * 2007-08-28 2009-03-12 Kawasaki Microelectronics Kk Semiconductor integrated circuit and dummy pattern arrangement method

Similar Documents

Publication Publication Date Title
US6570642B2 (en) Method and apparatus for placing identifying mark on semiconductor wafer
JP2004186690A (en) Integrated circuit identification
US8471588B2 (en) Semiconductor wafer device and method for testing the same
KR102114406B1 (en) Flexible Substrate for Micro LED and Method for the Substrate
KR100738309B1 (en) Display, wiring board, and method for manufacturing same
CN101017791A (en) Method of manufacturing semiconductor device
US20150228589A1 (en) Indexing of electronic devices with multiple weight markers
CN100555622C (en) Semiconductor chip with identification code, manufacturing method and management system thereof
US20060283961A1 (en) Method for recording identification information on semiconductor chip, and imaging device
CN102246605A (en) Circuit module and method for managing same
KR20020031055A (en) Lcd and method of manufacturing semiconductor chips for a lcd
JP2005294531A (en) Semiconductor integrated circuit, manufacturing method thereof and mask
US20090126979A1 (en) Semiconductor package circuit board and method of forming the same
TWI402010B (en) Manufacturing procedure and manufacturing system for integrated circuit module
CN223844292U (en) A Micro-LED microdisplay chip
JPH04340214A (en) Manufacture of semiconductor device
EP1478022A1 (en) Integrated circuit package marked with product tracking information
JPH04106960A (en) Ic chip
KR960005034B1 (en) Pattern Forming Device for Photomasking Equipment
JPH056176B2 (en)
JP4572564B2 (en) Semiconductor device
JP2014107379A (en) Electronic device
JP2004072075A (en) Method and program for managing product, and medium recorded with that program
JP3663709B2 (en) Integrated circuit manufacturing method
JP2003124365A (en) Semiconductor integrated circuit chip management information providing method, semiconductor integrated circuit chip management information managing method, semiconductor integrated circuit chip management information providing apparatus, and semiconductor integrated circuit chip having management information