JP2005294388A - Tape carrier for semiconductor device and semiconductor device using the same - Google Patents

Tape carrier for semiconductor device and semiconductor device using the same Download PDF

Info

Publication number
JP2005294388A
JP2005294388A JP2004104741A JP2004104741A JP2005294388A JP 2005294388 A JP2005294388 A JP 2005294388A JP 2004104741 A JP2004104741 A JP 2004104741A JP 2004104741 A JP2004104741 A JP 2004104741A JP 2005294388 A JP2005294388 A JP 2005294388A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor pattern
insulating tape
tape
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004104741A
Other languages
Japanese (ja)
Inventor
Yuzuru Ashitachi
譲 芦立
Hiroki Tanaka
浩樹 田中
Hiroyuki Okabe
宏之 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004104741A priority Critical patent/JP2005294388A/en
Publication of JP2005294388A publication Critical patent/JP2005294388A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tape carrier for semiconductor device which may be bent easily and is hardly result in breaking of wires even when it is bent, and also to provide a semiconductor device using the same tape carrier. <P>SOLUTION: The TAB tape 1 is provided with an insulating tape 11 such polyimide, a signal pattern 12 formed on the insulating tape 11, lead wires 13, 13 for connecting the signal patterns 12, 12, and a solder resist 14 covering the signal patterns 12 and lead wires 13. Here, the lead wire 13 is formed in the shape of wave. Formation in the shape of wave makes it difficult in breaking of the lead wire 13 because such shape corresponds to elongation and contraction of the lead wire 13 when the lead wire is bent at the bending portion 2. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、半導体装置用テープキャリアおよびこれを用いた半導体装置に関し、特に、折曲げやすく、折曲げてもリード配線が破断し難い半導体装置用テープキャリアおよびこれを用いた半導体装置に関する。   The present invention relates to a tape carrier for a semiconductor device and a semiconductor device using the same, and more particularly to a tape carrier for a semiconductor device which is easy to bend and a lead wiring is not easily broken even if it is bent, and a semiconductor device using the same.

近年の携帯端末・携帯電話などの多機能化・小型化により、それら機器に搭載される半導体装置はメモリやロジックICをひとつのTABテープやパッケージ内に格納することが行われている。特に、半導体パッケージ内に高いデバイス密度を確保できる点において、TABテープや基板を使用して三次元に折り曲げて配線する半導体チップを積層する半導体装置が知られている(例えば、特許文献1参照。)。   2. Description of the Related Art With the recent increase in functionality and miniaturization of mobile terminals and mobile phones, semiconductor devices mounted on these devices store memories and logic ICs in a single TAB tape or package. In particular, a semiconductor device in which semiconductor chips that are three-dimensionally bent and wired using a TAB tape or a substrate are stacked is known in that a high device density can be secured in a semiconductor package (see, for example, Patent Document 1). ).

図4は、従来のTABテープの概略平面図を示す。このTABテープ50は、耐熱性・耐薬品性にすぐれたポリイミドなどからなる絶縁テープ51と、この絶縁テープ51上に形成されたシグナルパターン52(「銅箔回路パターン」以下、単に、「シグナルパターン」という)と、このシグナルパターン52,52間を接続する直線状のリード配線53、53と、シグナルパターン52およびリード配線53上を覆うソルダーレジスト層54とを備える。このTABテープ50は、折曲部80でシグナルパターン52,52が内側になるように折曲される。   FIG. 4 shows a schematic plan view of a conventional TAB tape. The TAB tape 50 includes an insulating tape 51 made of polyimide having excellent heat resistance and chemical resistance, and a signal pattern 52 (hereinafter referred to as “copper foil circuit pattern”) formed on the insulating tape 51. ”) And linear lead wirings 53 and 53 for connecting the signal patterns 52 and 52, and a solder resist layer 54 covering the signal pattern 52 and the lead wiring 53. The TAB tape 50 is bent at the bent portion 80 so that the signal patterns 52 and 52 are inside.

図5は、図4に示す従来のTABテープのB−B線に沿う断面を示す。このTABテープ50は、ポリイミドからなる絶縁テープ51と、絶縁テープ51を挟んで形成されたシグナルパターン52および銅パターン68上に形成されたグランドパターン55と、シグナルパターン52とグランドパターン55とを接続するためのスルーホールビア56と、シグナルパターン52およびグランドパターン55に形成された、金めっき層からなる電極パッド59と、シグナルパターン52,52間を接続するリード配線53と、シグナルパターン52およびリード配線53等を保護するソルダーレジスト63,63とを備える。このTABテープ50は、折曲部80においてシグナルパターン52,52が内側になるように折曲される。   FIG. 5 shows a cross section taken along line BB of the conventional TAB tape shown in FIG. The TAB tape 50 connects an insulating tape 51 made of polyimide, a signal pattern 52 formed with the insulating tape 51 interposed therebetween, a ground pattern 55 formed on the copper pattern 68, and the signal pattern 52 and the ground pattern 55. Through-hole vias 56, signal pads 52 and ground patterns 55, electrode pads 59 made of a gold plating layer, lead wirings 53 connecting the signal patterns 52, 52, signal patterns 52 and leads Solder resists 63 and 63 for protecting the wiring 53 and the like are provided. The TAB tape 50 is bent at the bent portion 80 so that the signal patterns 52 and 52 are inside.

図6は、従来のTABテープ50に半導体チップを搭載して折曲部80において折曲されて形成された半導体装置60を示す。この半導体装置60は、図5に示す従来のTABテープ50のシグナルパターン52に半導体チップ58を搭載し、電極パッド59を介してシグナルパターン52と半導体チップ58とを接続する金めっき線61と、金めっき線61、半導体チップ58等を覆うモールド樹脂57と、電極パッド59を介して外部端子としての役目を果たす半田ボール70とを備え、シグナルパターン52が内側となるようにして折曲部80のところで折曲したものであり、半導体チップ58が内部に包み込まれるように配置される。   FIG. 6 shows a semiconductor device 60 formed by mounting a semiconductor chip on a conventional TAB tape 50 and bending it at a bent portion 80. This semiconductor device 60 has a semiconductor chip 58 mounted on the signal pattern 52 of the conventional TAB tape 50 shown in FIG. 5, and a gold-plated wire 61 that connects the signal pattern 52 and the semiconductor chip 58 via electrode pads 59; A bent portion 80 is provided with a mold resin 57 that covers the gold-plated wire 61, the semiconductor chip 58, and the like, and a solder ball 70 that serves as an external terminal through the electrode pad 59, with the signal pattern 52 on the inside. In this case, the semiconductor chip 58 is bent so as to be encased therein.

従来の半導体装置60によれば、シグナルパターン52を相対向するよう配置して折曲部80で折曲するため、図示しないマザーボードに対して半導体チップの実装密度が向上する。
特開2002−237568号公報(図1)
According to the conventional semiconductor device 60, since the signal patterns 52 are arranged so as to face each other and are bent at the bent portion 80, the mounting density of the semiconductor chips is improved with respect to a mother board (not shown).
JP 2002-237568 A (FIG. 1)

しかし、従来の半導体装置用テープキャリアおよびこれを用いた半導体装置によれば、(1)折り曲げ部のリード配線が直線であるため折り曲げにくいこと、(2)直線状のリード配線のため折り曲げ曲率が偏って大きくなった点に応力が集中し破断するおそれがあること、および(3)Tサイクル試験(温度サイクル試験)においてテープの伸縮にリード配線が追従できずリード配線が破断するおそれがある、という問題があった。   However, according to a conventional tape carrier for a semiconductor device and a semiconductor device using the same, (1) the lead wiring in the bent portion is straight and difficult to bend, and (2) the bending curvature is high because of the straight lead wiring. There is a possibility that stress concentrates on a point that is unbalanced and breaks, and (3) the lead wiring may not follow the expansion and contraction of the tape in the T cycle test (temperature cycle test), and the lead wiring may break. There was a problem.

従って、本発明の目的は、折曲げやすく、折曲げてもリード配線が破断し難い半導体装置用テープキャリアおよびこれを用いた半導体装置を提供することにある。   Accordingly, an object of the present invention is to provide a tape carrier for a semiconductor device that is easy to bend and in which a lead wiring is not easily broken even if it is bent, and a semiconductor device using the same.

本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープの少なくとも1面に形成された導体パターンと、前記絶縁テープおよび前記導体パターンを一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、前記折曲部の前記導体パターンは、波形に形成されていることを特徴とする半導体装置用テープキャリアを提供する。   In order to achieve the above object, the present invention provides an insulating tape as a base material, a conductor pattern formed on at least one surface of the insulating tape, and a bent portion capable of bending the insulating tape and the conductor pattern integrally. The tape carrier for a semiconductor device according to claim 1, wherein the conductor pattern of the bent portion is formed in a waveform.

前記波形は、折曲げ曲率を少なくとも0.1mmとすることが好ましい。   The waveform preferably has a bending curvature of at least 0.1 mm.

前記折曲部は、前記絶縁テープの1面に形成され、折曲げられる際に内側に配置される第1のソルダーレジスト層と、前記絶縁テープの他面に形成された第2のソルダーレジスト層とを有し、前記第1のソルダーレジスト層の厚さは、前記第2のソルダーレジストの厚さと同一あるいは薄く形成されていることが好ましい。   The bent portion is formed on one surface of the insulating tape, and is disposed on the inner side when bent, and a second solder resist layer formed on the other surface of the insulating tape. It is preferable that the thickness of the first solder resist layer is the same as or thinner than the thickness of the second solder resist.

本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープの1面に形成された第1の導体パターンと、前記絶縁テープの他面に形成された第2の導体パターンと、前記絶縁テープおよび前記第1および第2の導体パターンを、前記第1の導体パターンを内側にして一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、前記折曲部は、前記第1の導体パターンの厚みを前記第2の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置用テープキャリアを提供する。   In order to achieve the above object, the present invention provides an insulating tape as a base material, a first conductor pattern formed on one surface of the insulating tape, and a second conductor formed on the other surface of the insulating tape. In the tape carrier for a semiconductor device, comprising: a pattern; and a bent portion capable of bending the insulating tape and the first and second conductor patterns integrally with the first conductor pattern inside. Provides a tape carrier for a semiconductor device, wherein the thickness of the first conductor pattern is the same as or thinner than the thickness of the second conductor pattern.

本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープの少なくとも1面に形成され、半導体素子が搭載された導体パターンを折曲部で前記絶縁テープとともに一体的に折り曲げた半導体装置において、前記折曲部における前記導体パターンは、波形に形成されていることを特徴とする半導体装置を提供する。   In order to achieve the above object, the present invention provides an insulating tape as a base material and a conductive pattern formed on at least one surface of the insulating tape, on which a semiconductor element is mounted, together with the insulating tape at a bent portion. In the bent semiconductor device, the conductor pattern in the bent portion is formed in a waveform.

前記波形は、折曲げ曲率を少なくとも0.1mmとすることが好ましい。   The waveform preferably has a bending curvature of at least 0.1 mm.

前記折曲部は、前記絶縁テープの1面に形成され、折り曲げられる際に内側に配置される第1のソルダーレジスト層と、前記絶縁テープの他面に形成された第2のソルダーレジスト層とを有し、前記第1のソルダーレジスト層の厚さは、前記第2のソルダーレジストの厚さと同一あるいは薄く形成することが好ましい。   The bent portion is formed on one surface of the insulating tape, and is disposed on the inner side when bent, and a second solder resist layer formed on the other surface of the insulating tape; It is preferable that the thickness of the first solder resist layer is the same as or thinner than the thickness of the second solder resist layer.

本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープを挟んだ1面に形成され、半導体チップを搭載した第1の導体パターンと、前記絶縁テープを挟んだ他面に形成された第2の導体パターンと、前記絶縁テープおよび前記第1および第2の導体パターンを、前記第1の導体パターンを内側にして一体に折り曲げられた半導体装置において、前記折曲部は、前記第1の導体パターンの厚みを前記第2の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置を提供する。   In order to achieve the above object, the present invention provides an insulating tape as a base material, a first conductor pattern formed on one surface with the insulating tape sandwiched therebetween, on which a semiconductor chip is mounted, and the insulating tape in between. In the semiconductor device in which the second conductor pattern formed on the surface, the insulating tape, and the first and second conductor patterns are bent integrally with the first conductor pattern inside, the bent portion Provides a semiconductor device characterized in that the thickness of the first conductor pattern is the same as or thinner than the thickness of the second conductor pattern.

本発明の半導体装置用テープキャリアによれば、折曲部における導体パターンは、波形に形成したため、応力の一点集中を避けることができ、折り曲げにしたがって導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。   According to the tape carrier for a semiconductor device of the present invention, since the conductor pattern in the bent portion is formed in a waveform, it is possible to avoid stress concentration at one point, and the conductor pattern expands and contracts in accordance with the bending. The disconnection of the conductor pattern can be prevented.

本発明の半導体装置用テープキャリアによれば、折曲部が折曲げ曲率を少なくとも0.1mmである波形とするため、折曲部において導体パターンを折り曲げても曲率にしたがって導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。   According to the tape carrier for a semiconductor device of the present invention, since the bent portion has a waveform with a bending curvature of at least 0.1 mm, the conductor pattern expands and contracts according to the curvature even if the conductor pattern is bent at the bent portion. It is easy to bend and the conductor pattern can be prevented from being disconnected.

本発明の半導体装置用テープキャリアによれば、折曲する際に内側となる第1のソルダーレジストの厚さを、折曲する際の外側となる第2のソルダーレジストの厚さと同一あるいは薄くしたため、折曲に応じて第1および第2のソルダーレジストが伸縮できるので、第1および第2のソルダーレジストの伸縮に応じて導体パターンが伸縮することになり、導体パターンの断線を防止することができる。   According to the tape carrier for a semiconductor device of the present invention, the thickness of the first solder resist that becomes the inner side when bent is equal to or thinner than the thickness of the second solder resist that becomes the outer side when bent. Since the first and second solder resists can be expanded and contracted according to the bending, the conductor pattern is expanded and contracted according to the expansion and contraction of the first and second solder resists, thereby preventing the conductor pattern from being disconnected. it can.

本発明の半導体装置用テープキャリアによれば、折曲部において折り曲げられる際に外側になる第2の導体パターンの厚さを内側になる第1の導体パターンの厚さと同一あるいは厚く形成したため、第1および第2の導体パターンの伸縮に応じた強度を有することになるので、導体パターンの断線を防止することができる。   According to the tape carrier for a semiconductor device of the present invention, since the thickness of the second conductor pattern that becomes the outer side when bent at the bent portion is the same as or thicker than the thickness of the first conductor pattern that becomes the inner side, Since it has the intensity | strength according to the expansion-contraction of the 1st and 2nd conductor pattern, the disconnection of a conductor pattern can be prevented.

本発明の半導体装置によれば、折曲部の導体パターンを折り曲げられた導体パターンが受ける伸縮を緩和する形状に形成したため、応力の一点集中を避けることができ、折り曲げにしたがって導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。   According to the semiconductor device of the present invention, since the conductor pattern of the bent portion is formed in a shape that relaxes the expansion and contraction received by the bent conductor pattern, it is possible to avoid stress concentration at one point and the conductor pattern expands and contracts according to the bending. Therefore, it is easy to bend and the disconnection of the conductor pattern can be prevented.

本発明の半導体装置によれば、前記折曲部は、折曲部が折曲げ曲率を少なくとも0.1mmである波形とするため、折曲部においてリード配線を折り曲げても導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。   According to the semiconductor device of the present invention, since the bent portion has a waveform in which the bent portion has a bending curvature of at least 0.1 mm, the conductor pattern expands and contracts even if the lead wiring is bent at the bent portion. It is easy to bend and the conductor pattern can be prevented from being disconnected.

本発明の半導体装置によれば、折曲する際に内側となる第1のソルダーレジストの厚さを、折曲する際の外側となる第2のソルダーレジストの厚さと同一あるいは薄くしたため、折曲に応じて第1および第2のソルダーレジストが伸縮できるので、第1および第2のソルダーレジストの伸縮に応じて導体パターンが伸縮することになり、導体パターンの断線を防止することができる。   According to the semiconductor device of the present invention, the thickness of the first solder resist that becomes the inner side when bent is the same as or thinner than the thickness of the second solder resist that becomes the outer side when bent. Since the first and second solder resists can be expanded and contracted accordingly, the conductor pattern is expanded and contracted according to the expansion and contraction of the first and second solder resists, and disconnection of the conductor pattern can be prevented.

本発明の半導体装置によれば、折曲部において折り曲げられる際に外側になる第2の導体パターンの厚さを内側になる第1の導体パターンの厚さと同一あるいは厚く形成したため、第1および第2の導体パターンの伸縮に応じた強度を有することになるので、導体パターンの断線を防止することができる。   According to the semiconductor device of the present invention, the thickness of the second conductor pattern that becomes the outer side when bent at the bent portion is the same as or thicker than the thickness of the first conductor pattern that becomes the inner side. Since it has the intensity | strength according to expansion / contraction of 2 conductor patterns, the disconnection of a conductor pattern can be prevented.

図1は、本発明の実施の形態に係るTABテープの概略平面図を示す。このTABテープ1は、耐熱性・耐薬品性にすぐれたポリイミドなどからなる絶縁テープ11と、この絶縁テープ11上に形成されたシグナルパターン12と、このシグナルパターン12,12間を接続するリード配線13、13と、シグナルパターン12およびリード配線13上を覆うソルダーレジスト14とを備える。このTABテープ1は、折曲部2でシグナルパターン12,12が内側になるように折曲される。   FIG. 1 is a schematic plan view of a TAB tape according to an embodiment of the present invention. The TAB tape 1 includes an insulating tape 11 made of polyimide having excellent heat resistance and chemical resistance, a signal pattern 12 formed on the insulating tape 11, and lead wirings connecting the signal patterns 12 and 12. 13 and 13 and a solder resist 14 covering the signal pattern 12 and the lead wiring 13. The TAB tape 1 is bent at the bent portion 2 so that the signal patterns 12 and 12 are inside.

ここでリード配線13は、波形に形成し、波形の折曲げ曲率が少なくとも0.1mmの曲線を含む形状に形成する。波形に形成するのは、このリード配線13部分を折曲するときの伸びあるいは収縮に対応させるためである。   Here, the lead wiring 13 is formed in a waveform, and is formed in a shape including a curve having a waveform bending curvature of at least 0.1 mm. The reason why the waveform is formed is to cope with the expansion or contraction when the lead wiring 13 is bent.

図2は、図1に示す本発明の実施の形態に係るTABテープのA−A線に沿う断面を示す。このTABテープ1は、厚さ25〜50μmのポリイミドからなる絶縁テープ11と、絶縁テープ11を挟んで形成された厚さ9〜15μmの銅箔からなるシグナルパターン12および銅箔40上に形成された厚さ9〜30μmの銅箔からなるグランドパターン19と、シグナルパターン12とグランドパターン19とを接続するためのスルーホールビア15と、シグナルパターン12およびグランドパターン19に形成された金めっき層からなる電極パッド21と、シグナルパターン12,12間を接続するリード配線13と、シグナルパターン12、リード配線13等を保護するソルダーレジスト14,14とを備える。   FIG. 2 shows a cross section taken along line AA of the TAB tape according to the embodiment of the present invention shown in FIG. The TAB tape 1 is formed on an insulating tape 11 made of polyimide having a thickness of 25 to 50 μm, a signal pattern 12 made of copper foil having a thickness of 9 to 15 μm and the copper foil 40 formed with the insulating tape 11 interposed therebetween. A ground pattern 19 made of copper foil having a thickness of 9 to 30 μm, a through-hole via 15 for connecting the signal pattern 12 and the ground pattern 19, and a gold plating layer formed on the signal pattern 12 and the ground pattern 19. Electrode pads 21, lead wirings 13 for connecting the signal patterns 12, 12, and solder resists 14, 14 for protecting the signal patterns 12, lead wirings 13 and the like.

絶縁テープ11の内側のソルダーレジスト14の厚さは、5〜35μm、および絶縁テープ11の外側のソルダーレジスト14の厚さは、5〜40μmとする。このTABテープ1は、折曲部2においてシグナルパターン12が形成された面が内側になるように折曲される。   The thickness of the solder resist 14 inside the insulating tape 11 is 5 to 35 μm, and the thickness of the solder resist 14 outside the insulating tape 11 is 5 to 40 μm. The TAB tape 1 is bent so that the surface on which the signal pattern 12 is formed in the bent portion 2 is inside.

図3−1〜図3−3は、本発明の実施の形態に係るTABテープの製造方法の説明図である。このTABテープ1は、以下のようにして製造する。   FIGS. 3-1 to 3-3 are explanatory diagrams of the method for manufacturing the TAB tape according to the embodiment of the present invention. The TAB tape 1 is manufactured as follows.

まず、ベース材が厚さ25μmのポリイミド(ポリイミド樹脂性絶縁フィルム)からなる絶縁テープ11の両面に導体層となる厚さ12μmの銅箔30および厚さ12μmの銅箔40を貼った3層構造を持つ両面銅張りフレキシブルテープを準備する(図3−1(a))。   First, a three-layer structure in which a base material is a 12 μm thick copper foil 30 and a 12 μm thick copper foil 40 on both surfaces of an insulating tape 11 made of polyimide (polyimide resin insulating film) having a thickness of 25 μm. Prepare a double-sided copper-clad flexible tape with (FIG. 3-1 (a)).

次に、フレキシブルテープを金型によりプレスすることによりパーフォレーション31を打ち抜き形成する(同図(b))。   Next, the perforation 31 is punched and formed by pressing the flexible tape with a die ((b) in the figure).

次に、銅箔30,40上に、厚さ15μmのネガ型フィルム状の感光性レジスト32をロールラミネートにより貼り付け(同図(c))、グランド面G側には図示しないマスクをして感光性レジスト32を露光し、直径60μmのビアパターンをグランド面Gに焼き付け、炭酸ナトリウム溶液にて感光性レジスト32の現像を行い、ビアパターン34を形成する(同図(d))。   Next, a negative film-like photosensitive resist 32 having a thickness of 15 μm is pasted on the copper foils 30 and 40 by roll lamination (FIG. 3C), and a mask (not shown) is provided on the ground plane G side. The photosensitive resist 32 is exposed, a via pattern having a diameter of 60 μm is baked on the ground surface G, and the photosensitive resist 32 is developed with a sodium carbonate solution to form a via pattern 34 (FIG. 4D).

次に、ビアパターン34を形成したグランド面Gを塩化第二鉄溶液のシャワーでエッチングすることにより銅パターン35を形成した(同図(e))。   Next, a copper pattern 35 was formed by etching the ground surface G on which the via pattern 34 was formed with a ferric chloride solution shower ((e) in the figure).

次に、水酸化ナトリウム溶液により感光性レジストを除去し、UVレーザーにてポリイミドを除去し、さらにポリイミドカスを除去するためデスミア処理を行い、スルーホールビア15を形成する(図3−2(f))。   Next, the photosensitive resist is removed with a sodium hydroxide solution, the polyimide is removed with a UV laser, and desmear treatment is performed to remove the polyimide residue, thereby forming a through-hole via 15 (FIG. 3-2 (f )).

次に、加工したスルーホールビア15にパラジウムの導電性皮膜を付着させ、シグナル面Sは、図示しないカバーフィルムを貼り付け銅メッキされないようにし、グランド面Gに厚さ約10μmの銅めっき層38を形成してシグナル面Sとグランド面Gとの導通をとる(同図(g))。   Next, a conductive film of palladium is attached to the processed through-hole via 15 so that the signal surface S is attached with a cover film (not shown) so as not to be plated with copper, and a copper plating layer 38 having a thickness of about 10 μm is formed on the ground surface G. And the signal plane S and the ground plane G are electrically connected (FIG. 5G).

次に、テープ両面にネガ型フィルム状の感光性レジスト32をロールラミネーターにより貼り付け(同図(h))、シグナル面Sおよびグランド面Gに図示しないマスキングをして露光し、炭酸ナトリウム溶液にて現像を行いシグナル面Sおよびグランド面Gに感光性レジストのビアパターン34を形成した(同図(i))。次に、塩化第二鉄溶液のシャワーにて両面エッチングを行いシグナルパターン12、グランドパターン19を形成し、その後、水酸化ナトリウム溶液により感光性レジストを除去する(同図(j))。   Next, a negative film-like photosensitive resist 32 is pasted on both sides of the tape with a roll laminator (FIG. 11 (h)), and the signal surface S and the ground surface G are masked (not shown) and exposed to a sodium carbonate solution. Development was performed to form a via pattern 34 of a photosensitive resist on the signal surface S and the ground surface G ((i) in the figure). Next, double-sided etching is performed in a shower of ferric chloride solution to form a signal pattern 12 and a ground pattern 19, and then the photosensitive resist is removed with a sodium hydroxide solution ((j) in the figure).

このとき、シグナル面Sの折り曲げ部の配線パターンをラインL、スペースsとしたときL/s=30/40μmとなるように設定した。また、屈曲点が5箇所で曲率500μmの波状の配線とした。   At this time, when the wiring pattern of the bent portion of the signal surface S is a line L and a space s, L / s = 30/40 μm is set. In addition, a wavy wiring with five bending points and a curvature of 500 μm was used.

次に、シグナルパターン12、グランドパターン19の保護および絶縁のためにシグナル面S及びグランド面Gに絶縁性のポリイミド感光性ソルダーレジストを塗布し、露光、現像してソルダーレジスト14のパターンを形成する(図3−3(k))。   Next, in order to protect and insulate the signal pattern 12 and the ground pattern 19, an insulating polyimide photosensitive solder resist is applied to the signal surface S and the ground surface G, and exposed and developed to form a pattern of the solder resist 14. (FIG. 3-3 (k)).

次に、開口されたシグナルパターン12、グランドパターン19に金メッキ層からなる電極パッド21を形成した(図3−3(l))。   Next, an electrode pad 21 made of a gold plating layer was formed on the opened signal pattern 12 and ground pattern 19 (FIG. 3-3 (l)).

本発明の実施の形態に係るTABテープによれば、下記の効果を奏する。
(イ)リード配線13を波状に形成するため、実装時の折り曲げにおいて応力の一点集中を避けることができるので、リード配線13の断線を防止することができる。
(ロ)折曲部2においてリード配線13が伸びる方向にストレスがかかるが、波形とすることによりその伸びる方向に対応する長さの伸び代を確保でき、これにより、リード配線13にかかるストレスが緩和される。
(ハ)折曲部2のリード配線13が折り曲げ方向に対し垂直にならないこと、および波形に形成することで横方向への応力緩和が期待できる。
(ニ)絶縁テープ11の伸縮に伴ってリード配線13も伸縮するため、リード配線13の破断を防止することができる。
(ホ)折曲部2のリード配線13の厚さを変えることにより、折曲部2におけるリード配線13が受ける伸縮に応じた強度を有することになるので、リード配線13の断線を防止することができる。
(ヘ)折曲部2における絶縁テープ11に対して内側に配置されるソルダーレジスト14と外側に配置されるソルダーレジスト14の厚さを変えたため、それらのソルダーレジスト14,14の伸縮に応じてリード配線13が伸縮することになり、リード配線13の断線を防止することができる。
The TAB tape according to the embodiment of the present invention has the following effects.
(A) Since the lead wiring 13 is formed in a wave shape, it is possible to avoid a stress concentration at the time of bending at the time of mounting, and thus the disconnection of the lead wiring 13 can be prevented.
(B) Although stress is applied in the direction in which the lead wiring 13 extends in the bent portion 2, the corrugation can secure a length of extension corresponding to the extending direction, and thereby stress applied to the lead wiring 13 is reduced. Alleviated.
(C) It is expected that the lead wiring 13 of the bent portion 2 is not perpendicular to the bending direction, and stress relaxation in the lateral direction can be expected by forming it in a waveform.
(D) Since the lead wiring 13 expands and contracts as the insulating tape 11 expands and contracts, the breakage of the lead wiring 13 can be prevented.
(E) By changing the thickness of the lead wiring 13 of the bent portion 2, the lead wire 13 has strength corresponding to the expansion and contraction received by the bent portion 2, and therefore, disconnection of the lead wiring 13 is prevented. Can do.
(F) Since the thickness of the solder resist 14 arranged on the inner side and the solder resist 14 arranged on the outer side with respect to the insulating tape 11 in the bent portion 2 was changed, according to the expansion and contraction of the solder resists 14 and 14 The lead wiring 13 expands and contracts, and disconnection of the lead wiring 13 can be prevented.

なお、本発明の実施の形態に係るTABテープは、2メタルTABテープについて説明してきたが、1メタルTABテープにも適用可能である。また、折り曲げ用の半導体装置について説明してきたが、LCD用TABテープにも適用可能である。   Note that although the TAB tape according to the embodiment of the present invention has been described with respect to a two-metal TAB tape, it is also applicable to a one-metal TAB tape. Further, although the semiconductor device for bending has been described, it can also be applied to a TAB tape for LCD.

また、感光性レジストは、ネガ型フィルム状のものを使用したが、ポジ型であってもよく、また、液体状のものであってもよい。   Moreover, although the negative resist-form thing was used for the photosensitive resist, a positive type may be sufficient and a liquid form may be sufficient.

本発明の実施の形態に係るTABテープの概略平面図である。It is a schematic plan view of the TAB tape which concerns on embodiment of this invention. 図1のA−A線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 本発明の実施の形態に係る半導体装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 従来のTABテープの概略平面図である。It is a schematic plan view of the conventional TAB tape. 図4のB−B線に沿う断面図である。It is sectional drawing which follows the BB line of FIG. 従来のTABテープにより形成された半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device formed with the conventional TAB tape.

符号の説明Explanation of symbols

1,50 TABテープ
2 折曲部
11,51 絶縁テープ
12,52 シグナルパターン
13,53 リード配線
14,54,63 ソルダーレジスト
15,56 スルーホールビア
19,55 グランドパターン
21,59 電極パッド
30,40 銅箔
31 パーフォレーション
32 感光性レジスト
34 ビアパターン
35 銅パターン
38 銅めっき層
58 半導体チップ
57 モールド樹脂
60 半導体装置
61 金めっき線
68 銅パターン
70 半田ボール
S シグナル面
G グランド面
1,50 TAB tape 2 Bent part 11, 51 Insulating tape 12, 52 Signal pattern 13, 53 Lead wiring 14, 54, 63 Solder resist 15, 56 Through-hole via 19, 55 Ground pattern 21, 59 Electrode pads 30, 40 Copper foil 31 Perforation 32 Photosensitive resist 34 Via pattern 35 Copper pattern 38 Copper plating layer 58 Semiconductor chip 57 Mold resin 60 Semiconductor device 61 Gold plating wire 68 Copper pattern 70 Solder ball S Signal surface G Ground surface

Claims (8)

基材としての絶縁テープと、前記絶縁テープの少なくとも1面に形成された導体パターンと、前記絶縁テープおよび前記導体パターンを一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、
前記折曲部の前記導体パターンは、波形に形成されていることを特徴とする半導体装置用テープキャリア。
In a tape carrier for a semiconductor device having an insulating tape as a base material, a conductor pattern formed on at least one surface of the insulating tape, and a bent portion capable of bending the insulating tape and the conductor pattern integrally,
The tape carrier for a semiconductor device, wherein the conductor pattern of the bent portion is formed in a waveform.
前記波形は、折曲げ曲率を少なくとも0.1mmとすることを特徴とする請求項1記載の半導体装置用テープキャリア。   2. The tape carrier for a semiconductor device according to claim 1, wherein the waveform has a bending curvature of at least 0.1 mm. 前記折曲部は、前記絶縁テープの1面に形成され、折曲げられる際に内側に配置される第1のソルダーレジスト層と、前記絶縁テープの他面に形成された第2のソルダーレジスト層とを有し、
前記第1のソルダーレジスト層の厚さは、前記第2のソルダーレジストの厚さと同一あるいは薄く形成されていることを特徴とする請求項1記載の半導体装置用テープキャリア。
The bent portion is formed on one surface of the insulating tape, and is disposed on the inner side when bent, and a second solder resist layer formed on the other surface of the insulating tape. And
2. The tape carrier for a semiconductor device according to claim 1, wherein the thickness of the first solder resist layer is the same as or thinner than the thickness of the second solder resist.
基材としての絶縁テープと、前記絶縁テープの1面に形成された第1の導体パターンと、前記絶縁テープの他面に形成された第2の導体パターンと、前記絶縁テープおよび前記第1および第2の導体パターンを、前記第1の導体パターンを内側にして一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、
前記折曲部は、前記第1の導体パターンの厚みを前記第2の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置用テープキャリア。
An insulating tape as a base material; a first conductor pattern formed on one surface of the insulating tape; a second conductor pattern formed on the other surface of the insulating tape; the insulating tape; In the tape carrier for a semiconductor device having a second conductor pattern and a bent portion that can be bent integrally with the first conductor pattern inside.
The tape carrier for a semiconductor device, wherein the bent portion is formed such that a thickness of the first conductor pattern is the same as or thinner than a thickness of the second conductor pattern.
基材としての絶縁テープと、前記絶縁テープの少なくとも1面に形成され、半導体素子が搭載された導体パターンを折曲部で前記絶縁テープとともに一体的に折り曲げた半導体装置において、
前記折曲部における前記導体パターンは、波形に形成されていることを特徴とする半導体装置。
In a semiconductor device in which an insulating tape as a base material is formed on at least one surface of the insulating tape and a conductor pattern on which a semiconductor element is mounted is bent together with the insulating tape at a bent portion.
The semiconductor device, wherein the conductor pattern in the bent portion is formed in a waveform.
前記波形は、折曲げ曲率を少なくとも0.1mmとすることを特徴とする請求項5記載の半導体装置。   6. The semiconductor device according to claim 5, wherein the waveform has a bending curvature of at least 0.1 mm. 前記折曲部は、前記絶縁テープの1面に形成され、折り曲げられる際に内側に配置される第1のソルダーレジスト層と、前記絶縁テープの他面に形成された第2のソルダーレジスト層とを有し、
前記第1のソルダーレジスト層の厚さは、前記第2のソルダーレジストの厚さと同一あるいは薄く形成することを特徴とする請求項5記載の半導体装置。
The bent portion is formed on one surface of the insulating tape and is disposed on the inner side when the folded portion is bent; and a second solder resist layer formed on the other surface of the insulating tape; Have
6. The semiconductor device according to claim 5, wherein the thickness of the first solder resist layer is the same as or thinner than the thickness of the second solder resist layer.
基材としての絶縁テープと、前記絶縁テープを挟んだ1面に形成され、半導体チップを搭載した第1の導体パターンと、前記絶縁テープを挟んだ他面に形成された第2の導体パターンと、前記絶縁テープおよび前記第1および第2の導体パターンを、前記第1の導体パターンを内側にして一体に折り曲げられた半導体装置において、
前記折曲部は、前記第1の導体パターンの厚みを前記第2の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置。

An insulating tape as a base material, a first conductor pattern formed on one surface sandwiching the insulating tape and mounting a semiconductor chip, and a second conductor pattern formed on the other surface sandwiching the insulating tape In the semiconductor device in which the insulating tape and the first and second conductor patterns are bent integrally with the first conductor pattern inside,
The semiconductor device according to claim 1, wherein the bent portion is formed such that a thickness of the first conductor pattern is equal to or thinner than a thickness of the second conductor pattern.

JP2004104741A 2004-03-31 2004-03-31 Tape carrier for semiconductor device and semiconductor device using the same Pending JP2005294388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004104741A JP2005294388A (en) 2004-03-31 2004-03-31 Tape carrier for semiconductor device and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004104741A JP2005294388A (en) 2004-03-31 2004-03-31 Tape carrier for semiconductor device and semiconductor device using the same

Publications (1)

Publication Number Publication Date
JP2005294388A true JP2005294388A (en) 2005-10-20

Family

ID=35327013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004104741A Pending JP2005294388A (en) 2004-03-31 2004-03-31 Tape carrier for semiconductor device and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP2005294388A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011169983A (en) * 2010-02-16 2011-09-01 Seiko Instruments Inc Display device and electronic equipment
JP2013145842A (en) * 2012-01-16 2013-07-25 Nippon Mektron Ltd Flexible circuit board
JP2013187308A (en) * 2012-03-07 2013-09-19 Nippon Mektron Ltd Elastic flexible circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011169983A (en) * 2010-02-16 2011-09-01 Seiko Instruments Inc Display device and electronic equipment
JP2013145842A (en) * 2012-01-16 2013-07-25 Nippon Mektron Ltd Flexible circuit board
JP2013187308A (en) * 2012-03-07 2013-09-19 Nippon Mektron Ltd Elastic flexible circuit board

Similar Documents

Publication Publication Date Title
KR101070098B1 (en) Printed circuit board and fabricating method of the same
CN109769344B (en) Circuit board and manufacturing method thereof
JP5184115B2 (en) Wiring circuit board and manufacturing method thereof
JP2008124247A (en) Substrate with built-in component and its manufacturing method
JP2000082868A (en) Flexible printed wiring board, flexible printed circuit board, and their manufacture
CN103515348A (en) Wiring board
JP4981744B2 (en) Wiring circuit board and manufacturing method thereof
JP2009182228A (en) Wiring circuit board and its manufacturing method
US6896173B2 (en) Method of fabricating circuit substrate
JP2005294388A (en) Tape carrier for semiconductor device and semiconductor device using the same
US7135204B2 (en) Method of manufacturing a wiring board
KR101320973B1 (en) Integrated circuit device package and method for manufacturing the same
JP2006339293A (en) Circuit module
JP2000002746A (en) Probe structure
JP2009123781A (en) Circuit module
KR101351188B1 (en) Ball grid array package printed-circuit board and manufacturing method thereof
JP2007324232A (en) Bga-type multilayer wiring board and bga-type semiconductor package
JP2802495B2 (en) Printed wiring board for IC card
JP2011249369A (en) Wiring circuit substrate and method of manufacturing the same
JP2006228953A (en) Surface mounted package
JP4670213B2 (en) Semiconductor package
JP4844735B2 (en) Manufacturing method of semiconductor device
JP2006066665A (en) Wiring board
JP2017117995A (en) Electronic apparatus
JPH06216310A (en) Multilayer lead frame