JP2005285121A - プロセッサ間で情報を交換する方法およびシステム - Google Patents

Abstract

【課題】 コンピュータシステムに発生する障害から回復できる方法およびシステムを提供する。
【解決手段】 プロセッサ（ＰＡ、ＰＢ、ＰＣ）間で情報を交換する方法およびシステムである。少なくともいくつかの例示的な実施形態は、第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、論理デバイス（１８、２０、２２、２４）に第１のデータを書き込み、第１のプロセッサによってユーザプログラムの処理を継続し、第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、論理デバイスに第２のデータを書き込み、第２のプロセッサによってユーザプログラムの処理を継続し、すべてのプロセッサ（ＰＡ、ＰＢ、ＰＣ）が自身の各データを論理デバイスに書き込んだ後に、論理デバイス（１８、２０、２２、２４）によって、第１のデータおよび第２のデータを、第１のプロセッサおよび第２のプロセッサのそれぞれに書き込む。
【選択図】図１

Description

［関連出願の相互参照］
この出願は、仮出願第６０／５５７，８１２号の利益を主張する。
この仮出願は、参照によって、あたかも以下に完全に再現されたかのように本明細書に援用される。
さらに、この出願は、同時に出願された出願である「Method and System of Servicing Asynchronous Interrupts in Multiple Processors Executing a User Program」という発明の名称の出願第１１／０４２４２９号、「Method and System of Exchanging Information Between Processors」という発明の名称の出願第１１／０４２９８５号、および「Method and System of Determining Whether a User Program Has Made a System Level Call」という発明の名称の出願第１１／０４２９８１号に関連する。

［背景］
少なくとも２つのタイプの計算障害が、コンピュータシステム設計者にとって問題となりうる。
第１の障害は、プロセッサの故障や回復不可能なメモリエラー等のハードウェアの故障でありうる。
第２の障害は、ハードウェアのビットの状態を変化させる宇宙線によって引き起こされうるような計算障害でありうる。
コンピュータシステムが、ハードウェアの障害後も引き続き動作したり、計算障害を検出して計算障害から回復したりするために、ある計算システムは、同じソフトウェアアプリケーションを実行する複数のプロセッサを有する。
それらプロセッサの１つが、ハードウェアの故障を経験した場合に、その計算は、その時点でもまだ適切に機能している１つまたは２つ以上のプロセッサで継続する。
複数のプロセッサの出力を比較することによって、計算障害の検出および訂正が、可能にされうる。

場合によっては、同じソフトウェアアプリケーションを実行するプロセッサは、サイクルごとにまたは厳密なロックステップで動作し、各プロセッサは、複製クロック信号を供給され、サイクルごとに同じソフトウェアコードを実行する。
プロセッサのクロック周波数が増加している一方で、チップのサイズも増大している。
クロック周波数が増加すると、チップサイズの増大と組み合わさって、コンピュータシステムのクロック信号の位相差の制御が困難となり、したがって、厳密なロックステップの実施も困難となる。
さらなる困難は、或るプロセッサ内では発生しているが、それ以外のプロセッサ内では発生していない回復可能なエラー（ソフトエラー）のハンドリングを含む。
これら困難に対処するために、あるコンピュータ製造者は、プロセッサが同じコードを実行するが、必ずしもサイクルごとの形式または同じ壁時計時刻で実行しない緩やかなロックステップシステムを実施する。
同じコードを実行するプロセッサが、互いにあまりにも遠く隔たらないことを確保するために、これらのシステムは、実行された命令をカウントし、所定の個数の命令の終了後、速いプロセッサを引き止めて、遅いプロセッサが追いつくことを可能にすることによって同期する。

しかしながら、プロセッサ設計の振興技術によって、非決定的プロセッサの実行が可能になっている。
非決定的プロセッサの実行は、同じソフトウェアアプリケーション命令を提供された複数のプロセッサが、必ずしも同じ順序で、または、同じ個数のステップを使用して、命令を実行しないことを意味し得る。
これらの相違は、プロセッサ内で実施された投機的実行（分岐予測等）、アウトオブオーダ処理、ソフトエラー回復等の進行に起因しうる。
このように、同じソフトウェアアプリケーションを実行する２つまたは３つ以上のプロセッサは、同じ命令シーケンスを正確に実行しないことがあり、したがって、厳密なロックステップフォールトトレランスが不可能な場合があるだけでなく、終了した命令（retired instruction）をカウントすることに依拠する緩やかなロックステップフォールトトレランスも不可能な場合がある。

次に、本発明の例示の実施の形態を詳細に説明するために、添付図面を参照する。

［表記法および用語体系］
以下の説明および特許請求の範囲の全体にわたって、特定のシステムコンポーネントを指すために、一定の用語が使用される。
当業者には理解されるように、コンピュータ製造会社は、１つのコンポーネントを異なる名前で指しうる。
この文書は、名前では異なるが機能では異ならないコンポーネントを区別することは意図していない。

以下の説明および特許請求の範囲において、用語「含む」および「備える」は、オープンエンド形式で使用され、したがって、「〜を含むが、これらに限定されるものではない」ことを意味するように解釈されるべきである。
また、用語「連結する」は、間接的な接続または直接的な接続のいずれをも意味するように意図されている。
したがって、第１のデバイスが第２のデバイスに連結する場合、その接続は、直接的な接続を通じて行われうるし、他のデバイスおよび接続を介して、間接的な電気接続を通じても行われうる。

［詳細な説明］
以下の説明は、本発明のさまざまな実施の形態を対象とする。
これらの実施の形態の１つまたは２つ以上が好適とされうるが、開示した実施の形態は、この開示の範囲を限定するとして解釈されるべきでもなく、その他の方法で使用されるべきでもない。
さらに、以下の説明が広い用途を有し、どの実施の形態の説明も、その実施の形態の例示にすぎないように意図されており、開示の範囲がその実施の形態に限定されることを暗示するように意図されていないことが、当業者には理解されよう。

図１は、本発明の実施の形態による計算システム１０００を示している。
詳細には、計算システム１０００は、複数のマルチプロセッサコンピュータシステム１０を備えうる。
いくつかの実施の形態では、２つのマルチプロセッサコンピュータシステム１０のみが使用されることがあり、したがって、計算システム１０００は、２重化冗長構成（ＤＭＲ（dual-modular redundant））システムを実施しうる。
図１に示すように、計算システム１０００は、３つのマルチプロセッサコンピュータシステム１０を備え、したがって、３重化冗長構成（ＴＭＲ（tri-modular redundant））システムを実施する。
コンピュータシステムが２重化冗長構成であるのか、それとも３重化冗長構成であるのかにかかわらず、計算システム１０００は、これらのマルチプロセッサコンピュータシステム間でユーザプログラムを冗長に実行することによってフォールトトレランスを実施する。

本発明の実施形態によると、各マルチプロセッサコンピュータシステム１０は、好適には、１つまたは２つ以上のプロセッサを備え、図１に示すように、４つのプロセッサを備える。
図１の各プロセッサは、プロセッサを示す頭文字「Ｐ」を有する。
さらに、各プロセッサは、そのプロセッサの物理的な位置が、それぞれ、マルチプロセッサコンピュータシステム１０Ａ、１０Ｂおよび１０Ｃの１つにあることを示す「Ａ」、「Ｂ」、または「Ｃ」の文字符号を与えられる。
最後に、各プロセッサは、各マルチプロセッサコンピュータシステム内におけるそのプロセッサの位置を示す数字符号を与えられる。
したがって、例えば、マルチプロセッサコンピュータシステム１０Ａのプロセッサは、符号「ＰＡ１」、「ＰＡ２」、「ＰＡ３」および「ＰＡ４」を有する。

本発明の実施の形態によると、各マルチプロセッサコンピュータシステム１０からの少なくとも１つのプロセッサは、論理的にグループ化されて、論理プロセッサ１２を形成しうる。
図１の例示の実施の形態では、プロセッサＰＡ３、ＰＢ３およびＰＣ３がグループ化されて、論理プロセッサ１２を形成する。
本発明の実施の形態によると、論理プロセッサ内の各プロセッサは、ユーザプログラムの複製コピーをほぼ同時に実行し、したがって、フォールトトレランスを実施する。
より詳細には、論理プロセッサ内の各プロセッサは、ユーザプログラムの同じ命令ストリームを提供され、（エラーがないと仮定して）同じ結果を計算する。
しかし、論理プロセッサ内のプロセッサは、サイクルごとでもなければ、厳密なロックステップでもない。
逆に、プロセッサは、緩やかなロックステップとされており、同期および割り込みのハンドリングが、ランデブーポイント（以下で説明）に基づいて行われる。
いくつかの実施の形態によると、プロセッサは、非決定的な実行を有することができ、したがって、厳密なロックステップが不可能な場合がある。
プロセッサの１つが故障すると、残りの１つまたは２つ以上のプロセッサが、システム全体の性能に影響を与えることなく、処理を続行しうる。

論理プロセッサ内の２つまたは３つ以上のプロセッサが、同じユーザプログラムを実行しうるので（in as much as）、入出力（Ｉ／Ｏ）デバイス１４および１６に対する読み出しおよび書き込み等の複製読み出しおよび複製書き込みが、生成されうる。
Ｉ／Ｏデバイス１４および１６は、任意の適切なＩ／Ｏデバイスであってよく、例えば、ネットワークインターフェースカード、フロッピィドライブ、ハードディスクドライブ、ＣＤＲＯＭドライブおよび／またはキーボードであってよい。
障害検出目的でこれらの読み出しおよび書き込みを比較するために、各論理プロセッサは、自身を同期論理回路に関連付けている。
例えば、プロセッサＰＡ１、ＰＢ１およびＰＣ１は、同期論理回路１８に関連付けられた論理プロセッサを形成しうる。
同様に、プロセッサＰＡ２、ＰＢ２およびＰＣ２も、同期論理回路２０に関連付けられた論理プロセッサを形成しうる。
論理プロセッサ１２は、同期論理回路２２に関連付けうる。
最後に、プロセッサＰＡ４、ＰＢ４およびＰＣ４は、同期論理回路２４に関連付けられた論理プロセッサを形成しうる。
したがって、各マルチプロセッサコンピュータシステム１０は、それぞれを、相互接続部２６を経由して、同期論理回路１８、２０、２２、および２４のそれぞれに連結しうる。
相互接続部２６は、周辺機器相互接続（ＰＣＩ）バスであってよく、特に、直列化ＰＣＩバスであってよい。
ただし、他のバスおよび／またはネットワーク通信方式が、同等に使用されうる。

各同期論理回路１８、２０、２２および２４は、例えば、同期論理回路２２の投票者論理回路２８といった投票者論理ユニットを備える。
以下の説明は、同期論理回路２２の投票者論理回路２８を対象にしているが、同期論理回路１８、２０、２２および２４のそれぞれの各投票者論理ユニットにも等しく適用しうる。
投票者論理回路２８は、プロセッサからの読み出し要求および書き込み要求を集約するように動作し、プロセッサ間の情報交換の役割を果たす。
説明のために、論理プロセッサ１２の各プロセッサがユーザプログラムの自身のコピーを実行することについて考察し、各プロセッサがネットワークインターフェース３４に対する読み出し要求を生成することについて考察する。
論理プロセッサ１２の各プロセッサは、自身の読み出し要求を投票者論理回路２８に送信する。
投票者論理回路２８は、各読み出し要求を受信し、それら読み出し要求を比較し、（読み出し要求が一致すると仮定して）ネットワークインターフェース３４に単一の読み出し要求を発行する。

同期論理回路が発行した単一の読み出し要求に応答して、例示のネットワークインターフェース３４は、要求された情報を投票者論理回路２８に返信する。
次に、投票者論理回路は、要求された情報を複製して、論理プロセッサ内のプロセッサのそれぞれに渡す。
同様に、パケットメッセージの書き込みや他のプログラム（他の論理プロセッサ上で実行されることがある）へのパケットメッセージの転送等の他の入出力機能についても、同期論理回路は、それらの要求が一致することを確認し、次いで、単一の要求を適切な位置に転送する。
論理プロセッサのいずれか１つのプロセッサが適切に機能しない場合（例えば、要求を生成できない場合、指定された時間内に要求を生成できない場合、一致しない要求を生成する場合、または、完全に故障している場合）、ユーザプログラムは、論理プロセッサの残りの１つまたは複数のプロセッサの要求に基づいて続行しうる。
同様に、外部で生成された通信についても、同期論理回路は、その外部通信を複製し、各プロセッサにその通信を提供する。
外部で生成された要求が、ダイレクトメモリアクセス（リモートＤＭＡとしても知られている）を求めるものである場合には、同期論理回路は、それらの要求を複製して分配し、それらの要求に基づいて、各プロセッサが提供したデータを比較して集約する。

外部インターフェース（ネットワークインターフェース３４等）に対する読み出しおよび書き込みの集約、および、それら外部インターフェースからのメッセージおよびデータの複製に加えて、同期論理回路は、日時情報の要求が行われた時に、各プロセッサに同じ日時が確実に提供されるようにする役割も果たす。
詳細には、ユーザプログラムは、それらユーザプログラムの実行における一定のポイントで、日時情報を要求するシステムコールを行うことがある。
システムコールは、オペレーティングシステムプログラム等の（ユーザモードよりも高い特権モードで実行される）特権プログラムに対するあらゆるコールである。
日時情報を得るためのシステムコールは、システムコールのカテゴリーに分類されるプログラムファミリーの単なる一例にすぎず、論理プロセッサ内のプロセッサ間のユーザプログラムを同期させる際のシステムコールの役割、および、割り込みをハンドリングする際のシステムコールの役割は、以下でより十分に説明される。
ユーザプログラムにおける対応する実行ポイントにおいて、各ユーザプログラムが、（それらの実行ポイントに到達した時の壁時計時刻が異なるにもかかわらず）同じ日時を提供されるために、本発明の実施の形態による同期論理回路は、論理プロセッサ内の各プロセッサに日時情報を提供する。
すなわち、各プロセッサでの各ユーザプログラムにおける、割り込みにサービスを提供するポイントをスケジューリングするプロセスの一部として（以下でより十分に説明する）、同期論理回路が、各プロセッサに日時情報を提供する。
本発明の実施の形態による日時システムコールは、ユーザプログラムがそのような要求を行った時の日時を内部で導出するのではなく、同期論理回路が提供する最も近時の日時情報を利用する。
このように、各ユーザプログラムは、それらユーザプログラムが正確に同じ壁時計時刻で実行されているかどうかとは関係なく、同じ日時情報を提供される。

図２は、マルチプロセッサコンピュータシステム１０をより詳細に示している。
詳細には、図２は、本発明の実施の形態によるマルチプロセッサコンピュータシステム１０が、複数のプロセッサを有することができ、図２の例示の事例では４つのこのようなプロセッサ３４、３６、３８および４０を有することを示している。
４つのプロセッサのみが示されているが、本発明の範囲および精神から逸脱することなく、任意の個数のプロセッサが使用されうる。
プロセッサ３４〜４０は、個別にパッケージングされたプロセッサであってもよく、プロセッサのパッケージは、単一のパッケージ内に２つまたは３つ以上のプロセッサチップを備えるか、または、単一のチップ上に複数のプロセッサを備える。
プロセッサのそれぞれは、プロセッサバス４４を経由して、Ｉ／Ｏブリッジおよびメモリコントローラ４２（以下、Ｉ／Ｏブリッジ４２という）に連結されうる。
Ｉ／Ｏブリッジ４２は、メモリバス４５を経由して、プロセッサ３４〜４０を１つまたは２つ以上のメモリモジュール４６に連結する。
したがって、Ｉ／Ｏブリッジ４２は、１つまたは２つ以上のメモリモジュール４６によって画定されたメモリ領域に対する読み出しおよび書き込みを制御する。
また、Ｉ／Ｏブリッジ４２は、バスライン４３によって示されるように、プロセッサ３４〜４０のそれぞれが同期論理回路（図２には図示せず）に連結することも可能にする。

図２をさらに参照して、１つまたは２つ以上のメモリモジュール４６によって画定されたメモリは、各プロセッサにつき１つのパーティションとして区画されうる。
したがって、プロセッサのそれぞれは、独立に動作することが可能になる。
代替的な実施の形態では、各プロセッサは、それ自身の集積されたメモリコントローラを有することができ、したがって、各プロセッサは、それ自身の専用メモリを有することができ、これも本発明の考慮の範囲内にある。
マルチプロセッサコンピュータシステム１０がその一部を成しうる計算システム１０００は、論理プロセッサ内のプロセッサ間で、ユーザプログラムの緩やかなロックステップ実行を実施する。
緩やかなロックステップは、論理プロセッサ（例えば、論理プロセッサ１２）の各プロセッサがユーザプログラムの複製コピーを実行できるが、その命令は厳密なロックステップ形式で実行する必要もなければ、同じ壁時計時刻で実行する必要もないことを意味しうる。
したがって、プロセッサ３４〜４０は、非決定的プロセッサを含めて（これに限定されるものではない）、さまざまなアーキテクチャであってもよい。
非決定的プロセッサは、厳密なロックステップ実行に適合しなくてもよく、終了した命令のカウントに基づかなくてもよい。
Ｉｎｔｅｌ（登録商標）のＩｔａｎｉｕｍ（登録商標）プロセッサファミリー（ＩＰＦ）は、非決定的な実行を行い、したがって、厳密なロックステップ実行にも適合せず、終了した命令のカウントにも基づかないプロセッサファミリーの一例である。

図２は、さらに、各マルチプロセッサコンピュータシステム１０が、Ｉ／Ｏブリッジ４２とメモリモジュール４６との間に連結された再統合論理回路４８を備えることも示している。
図１の例示の実施の形態は、再統合論理回路の相互接続部（ライン５１）をリング形で示しているが、任意のネットワークトポロジーが、同等に使用されうる（例えば、リング、ツリー、２重リング、完全接続）。
動作時において、再統合論理回路４８は、Ｉ／Ｏブリッジ４２に対してトランスペアレントであり、１つまたは２つ以上のメモリモジュール４６に対する読み出しおよび書き込みと連係しない。
しかしながら、論理プロセッサ内の或るプロセッサが障害を経験し、再起動される必要がある場合に、再統合論理回路４８は役割を果たす。

プロセッサの再起動時には、エラーを経験しなかった論理プロセッサ内のプロセッサと同じポイントで、ユーザプログラムの実行を開始することが望ましい。
換言すると、再起動されるプロセッサは、そのプロセッサが一時的な故障またはハードウェアエラーを経験したポイントではなく、他のプロセッサがユーザプログラムにおいて到達したポイントで再開する（pick up）ことができる。
図２に示す実施の形態では、各マルチプロセッサコンピュータシステム１０の再統合論理回路４８は、そのメモリを、そのプロセッサのうちの１つのエラーを経験しなかった故障していないマルチプロセッサコンピュータシステムのメモリから複製する。
したがって、図１を再び参照して、再起動されるマルチプロセッサコンピュータシステムが、論理パーティションの他のプロセッサと同じ状態から開始できるように、マルチプロセッサコンピュータシステム１０のそれぞれが、メモリパーティションの複製を容易にするために共に連結された自身の再統合論理回路４８を有することを、ライン５１は示している。
マルチプロセッサコンピュータシステムの或るプロセッサの故障によるメモリ全体の複製およびその後のマルチプロセッサコンピュータシステムの全プロセッサの再起動は、単一のメモリコントローラ（Ｉ／Ｏブリッジ）４２のみを有することによって指令されうる。
代替的な実施の形態では、複数のメモリコントローラ（例えば、各プロセッサにつき１つ）が存在してもよく、したがって、メモリの一部のみが、複製されればよく（すなわち、再起動を必要とするプロセッサにより使用されるメモリコントローラに対応するメモリパーティション）、同様に、プロセッサの一部のみが、再起動されればよい（すなわち、複製されたメモリに関連するプロセッサ）。

緩やかなロックステップシステムでは、或るプロセッサが進んだり遅れたりすることがある理由は、多く存在し得る。
例えば、各プロセッサは、ほぼ同じクロック周波数で命令を実行しうる一方、実際のクロック周波数の差は小さくても、時間の経過によってかなりの差になりうる（タイミング非決定性）。
その上、本発明の少なくともいくつかの実施の形態に従って実施されたプロセッサは、非決定的な実行を有し、したがって、たとえ正確に同じユーザプログラムが提供されても、プロセッサは、ユーザプログラムの共通のポイントに到達する実行ステップ数において、大きく乖離しうる。
さらにまた、いくつかのプロセッサは、データアクセス遅延および／または定着性エラー（fixable error）（アーキテクチャ上可視的でない状態非決定性（non-architecturally visible state nondeterminism））に遭遇する。
いくつかの例は、或るプロセッサが、他のプロセッサが経験することができないキャッシュミスを経験することがある、或るプロセッサが訂正可能なメモリエラーを経験することがあり、したがって、残りのプロセッサには必要とされない回復ルーチンの実行を必要とする、および、或るプロセッサが変換索引バッファのミスを経験することがあり、それによって、ユーザプログラムの最終結果に影響を与えないが付加的処理が行われる、という例である。
これらの場合も、プロセッサは、最終的に、ユーザプログラムの同じ実行ポイントに到達するが、実行される命令数およびそれらの命令を実行するために必要な時間は、同じでないことがある。

論理プロセッサにおけるプロセッサが、同じ命令ストリームを実行しているが、その命令ストリームの同じポイントに存在しないことがあるという考えに留意して、説明は、このような環境における割り込みのハンドリングに移る。
たとえ、同じ割り込みが、正確に同じ壁時計時刻で各プロセッサにアサートされても、それら各プロセッサの緩やかなロックステップステップ実行により、割り込みは、ユーザプログラムの同じ実行ポイントでアサートされないことがある。
この問題は、割り込みアサート自体が非同期であることによって、さらに激化する。
適切なオペレーションを確保するために、論理プロセッサ内の各プロセッサは、ユーザプログラムの命令ストリームの同じ実行ポイントで、割り込みにサービスを提供する必要がある。
本発明の実施の形態によると、割り込みが命令ストリームの同じ実行ポイントでサービスを受けることを確保することは、割り込みにサービスを提供するためのランデブーポイントについて合意するメカニズムとして同期論理回路を利用することによって行われる。

本発明の実施の形態によると、論理プロセッサ内のプロセッサは、特定の割り込みがアサートされたことと、実行を一時停止して割り込みにサービスを提供するユーザプログラムで提案されたポイントとを互いに通信する。
換言すると、論理プロセッサ内のプロセッサは、どの割り込みにサービスを提供すべきか（または最初にサービスを提供すべきか）について合意し、また、割り込みにサービスを提供するユーザプログラムのポイントについても合意する。
図３は、協力して割り込みのサービス提供を調整するさまざまなコンポーネントのオペレーションを説明するために、部分的な計算システム１０００を示している。
図３は、論理プロセッサ５０が、この場合に、２つのプロセッサＰＡ１およびＰＢ１のみを備えるという意味で、図１のシステムが簡略化された説明である。
また、図３は、別の意味では、各プロセッサのメモリパーティション５２を示し、プロセッサがＩ／Ｏブリッジ４２を通じてメモリパーティションおよび投票者論理回路にどのように連結するかを示しているので、図１よりも詳細化されている。
このように、図３の論理プロセッサ５０は、マルチプロセッサコンピュータシステム１０Ａおよび１０Ｂからのそれぞれ１つのプロセッサを備える。
プロセッサＰＡ１は、Ｉ／Ｏブリッジ４２Ａに連結し、Ｉ／Ｏブリッジ４２Ａは、同期論理回路１８およびＰＡ１プロセッサのメモリパーティション５２Ａの双方に連結する。
プロセッサＰＢ１は、その各Ｉ／Ｏブリッジ４２Ｂに連結し、Ｉ／Ｏブリッジ４２Ｂは、同期論理回路１８およびＰＢ１プロセッサのメモリパーティション５２Ｂに連結する。

少なくともいくつかの実施の形態によると、論理プロセッサにおけるプロセッサに、ランデブーポイントを確立するための情報を交換させるには、各プロセッサが、同期論理回路１８の投票者論理回路５６における同期レジスタ５４に情報を書き込むことが必要とされる。
本発明の実施の形態によると、ランデブーポイントは、任意の適切な位置とすることができ、オペレーティングシステムのディスパッチャ機能が実行され、他のタスクを実行に設定する各時刻、トラップおよび障害ハンドラ、ユーザプログラムが行ったシステムコール等とすることができる。
用語「システムコール」は、この明細書および特許請求の範囲では、任意の可能なランデブーポイントを指すために使用される。
システムコール番号は、システムコールが任意の開始点（starting point）から行われた回数を示す番号であってよい。
図３の位置７２は、システムコール番号が存在できるメモリパーティション５２の位置を示している。
代替的な実施の形態では、システムコール番号は、メモリパーティション５２以外に位置するレジスタにも同等に記憶されうる。
図３に示す実施の形態では、同期レジスタ５４は、事前に設計されたメモリ位置であるが、データを書き込むことができる位置ならばどの位置でも十分である。
プロセッサの一部またはすべてが自身の各情報を書き込んだ後、投票者論理回路５６は、同期レジスタ５４の情報を、メモリパーティション５２のそれぞれの対応するレジスタセット５７にライトバックする。
また、投票者論理回路５６は、ライトバックオペレーション中にレジスタ５７に、日時情報等の他の情報を書き込むこともできる。
同期論理回路へ情報を書き込むことによって、残りのプロセッサが割り込みを調べることを待っている間、ユーザプログラムの処理が継続することが可能になる。
代替的な実施の形態では、各プロセッサは、同期レジスタ５４のメモリ位置に対する待機読み出し（waited read）を行うことができる。
待機することは、各プロセッサが割り込みに関する対応する情報を書き込むまで、読み出しが完了しないことを意味する。
副作用としての待機読み出しは、プロセッサを同期させるように動作するが、各プロセッサは、その読み出しの完了をソフトウェアループで待機し、したがって、割り込みに関する情報を交換するメカニズムとしての待機読み出しによって、ユーザプログラムは、実行を継続することができない。
データ交換がどのように実行されるかにかかわらず、情報を交換することによって、論理プロセッサ内のプロセッサは、ユーザプログラムのどのポイントで割り込みにサービスを提供するかを調整する。

割り込みは、割り込み情報を含んだパケットベースのメッセージを介して、または、専用割り込み信号ラインを介して、任意の時刻に、プロセッサにアサートされうる。
また、割り込みは、或るプロセッサクロックサイクル数の後に満了するように設定されたタイマ等の内部信号源からも、プロセッサにアサートされうる。
このようなパケット、信号ラインまたは内部割込みが、プロセッサによって受信され検出されると、ユーザプログラムは一時停止され、割り込みハンドラルーチンが起動される。
割り込みハンドラルーチンの目的は、ランデブーポイントを識別するプロセスを開始することである。
割り込みによって要求されたサービスに関する動作は、割り込みハンドラルーチンによって行われない。
ランデブーポイント（例えば、システムコール）は、当該ランデブーポイントをスケジューリングするプロセスが完了したポイントであり、また、受信された割り込みにサービスを提供するプログラムをスケジューリングするポイントでもある。

図４は、本発明の実施の形態による１組のイベントの例示の時間表（時間はページの下方に向かって増加する）を示している。
参照符号ＰＡ１およびＰＢ１の下にある縦のバーは、それぞれ、それらのプロセッサによるプログラムの実行を表している。
これら縦のラインの間にあるブロックは、ハードウェアおよび／またはイベントを表し、中央のブロックと縦のバーとの間のラインは、時間に応じたさまざまなコンポーネントの相互作用を表している。
図３および図４を同時に参照して、各プロセッサが（ブロック５８および縦のバーのそれぞれを指し示す矢印によって示すように）割り込みを受信すると仮定する。
図示するように、割り込みは、異なる時刻に各プロセッサにアサートされる。
割り込みが受信されると、ユーザプログラムは一時停止され、割り込みハンドラルーチンが（クロスの網掛け領域５９によって例示されるように）実行される。
割り込みハンドラルーチンは、割り込みの性質を判断し、割り込みにサービスを提供するための提案されたシステムコール番号と共に、割り込みに関する情報を同期レジスタに書き込む。
割り込み情報および提案されたシステムコール番号の書き込みは、ライン６０によって図示される。
ライン６０は、プロセッサＰＡ１が割り込み５を受信したこと、および、このプロセッサがシステムコール番号１００１で割り込みにサービスを提供することを提案することを例示している。
プロセッサＰＢ１についても同様に、割り込みは、ユーザプログラムにおいてわずかに異なる時刻にアサートされうるが、割り込みハンドラルーチンが、その後直ちに実行され（クロスの網掛け領域５９）、この割り込みハンドラルーチンは、ライン６２によって示すように、割り込みが受信されたことの表示と、その割り込みにサービスを提供するための提案されたシステムコール番号とを同期レジスタ５４に書き込む。
割り込みハンドラルーチンが、同期レジスタへのその書き込みを完了するとすぐに、ユーザプログラムは、実行を継続する（ポイント６１および６３で開始する）。

論理プロセッサ内の全プロセッサが、自身の各データを同期レジスタ５４に書き込むと、投票者論理回路５６は、同期レジスタ５４の情報の少なくとも一部を、論理プロセッサにおける各プロセッサのメモリパーティションの対応するレジスタ５７に書き込む。
本発明の少なくともいくつかの実施の形態によると、全プロセッサからの情報は、日時情報と共に、各個々のプロセッサにライトバックされる。

いくつかの実施の形態では、割り込みにサービスを提供するためのシステムコール番号は、論理プロセッサ内のプロセッサのいずれかにより提案される最も高いシステムコール番号である。
各個々のプロセッサが、指定されたシステムコール番号に到達する（例えば、各個々のプロセッサが、システムコール番号が最も高い提案されたシステムコール番号である日時コールを行う）と、各個々のプロセッサのシステムコールプログラムは、その指定されたタスクを実行することに加えて、割り込みサービスルーチンを、実行のためにその各ディスパッチキューに置く。
このように、プロセッサＰＡ１は、事前に決定されたシステムコール番号（この事例ではＳＣＮ１００１、ＰＡ１の時間表の斜線領域６４によって示す）の実行直後に、（斜線領域６７によって示すように）割り込み５のサービスルーチンを実行する。
代替的に、サービスルーチンは、システムコールの直前に実行されてもよい。
その後、遅れているプロセッサＰＢ１が、事前に決定されたシステムコール番号（ＳＣＮ１００１）に到達し、そのシステムコールを実行し（斜線領域６６）、そして、例示の割り込み５の割り込みサービスルーチンを実行する（ＰＢ１の時間表の斜線領域６７）。
このように、双方のプロセッサは同時に割り込みを受信せず、プロセッサは緩やかにしかロックステップされていないが、割り込みは、ユーザプログラムの同じポイントでサービスを受ける。
図４に示すように、割り込みを受信して割り込みハンドラルーチンを実行した後、割り込みサービスルーチンを実行するためのシステムコール番号に到達するまでは、各プロセッサ内の通常の処理が継続することに留意されたい。
また、図４の例示の事例では、プロセッサは、ユーザプログラムの実行ポイントに関して、最小限に相違するだけであり、したがって、図示した方法では、プロセッサは、時間をかせぐこともしないしスローにもならないことにも留意されたい。
図４に示すイベントの列は、簡単な事例であり、本発明の実施の形態による割り込みハンドリングの本質に読み手をなじませるために提示される。
他の事例は、割り込みハンドラルーチンが行うステップ、および、本発明の実施の形態によるシステムコールが実行するステップのより詳細な説明の後に、以下に提示される。

図５（図５Ａおよび図５Ｂを含む）は、本発明の実施の形態による割り込みハンドラルーチンのフロー図を示している。
このプロセスは、割り込みのアサートおよび割り込みハンドラルーチンの実行によって開始することができる（ブロック５００）。
次のステップは、割り込みを無効にすることとすることができる（ブロック５０２）。
このステップに続いて、割り込みハンドラをトリガした割り込みが、非協調プロセスタイマの満了であったかどうかが判断される（ブロック５０４）。
非協調プロセスタイマが、割り込みハンドラのこのインスタンスを引き起こした場合には、非協調プロセスハンドラが呼び出される（ブロック５０６）。
非協調プロセス、および、本発明の実施の形態によるそれら非協調プロセスをハンドリングする方法は、図１２について以下でより十分に説明される。
割り込みは、非協調プロセスタイマの満了によって引き起こされないと仮定すると、このトリガ割り込みは、割り込みタイプの表示を含めて、保留リストに加えられる（ブロック５０８）。
Ｉｔａｎｉｕｍ（登録商標）プロセッサファミリーからのプロセッサを実施するシステムでは、割り込みタイプの決定は、割り込みベクトルレジスタ（ＩＶＲ）を読み出すことによって行われうる。
したがって、保留リストは、アサートされた割り込みのリストであるが、それらの割り込みに対して、ランデブーポイントをスケジューリングするプロセスは、まだ開始していない。

例示のプロセスの次のステップは、まだ完了していないランデブーポイントのスケジューリングの試みがあったかどうかの判断でありうる（ブロック５１０）。
プロセッサの見地から、ランデブーのスケジューリングは、提案されたランデブー情報を同期レジスタ５４に書き込むこと、および、論理プロセッサの一部またはすべてのプロセッサから確認を受信することの２ステップのプロセスとすることができる。
したがって、まだ完了していないランデブーポイントのスケジューリングは、まだ返されていないデータが同期レジスタ５４へ書き込まれた状況、または、データは返されたが、まだ解析されていない状況とすることができる。
ランデブーポイントをスケジューリングする未処理の試みが存在しない場合、例示の方法は、最も高い優先度の割り込みを、保留リストから選択することができる（ブロック５１２）。
この最も高い優先度の割り込みは、トリガ割り込みであってもよいし、保留リストに先に置かれた他のより高い優先度の割り込みであってもよい。
代替的な実施の形態は、複数の最も高い優先度の割り込みを、保留リストから選択しうる。
その後、メモリパーティションのレジスタ５７（このレジスタ５７に、投票者論理回路は最終的にデータを書き込む）はクリアされ、割り込み番号、および、割り込みにサービスを提供するための提案されたシステムコール番号が、同期レジスタ５４に書き込まれる（ブロック５１４）。
システムコール番号は、（図３に位置７２によって示すように）各プロセッサのメモリパーティション５２内に存在する番号であってよい。
この番号は、任意の開始ポイントから行われたシステムコールの回数を示す。
本発明の少なくともいくつかの実施の形態によると、提案されたシステムコール番号は、１つずつインクリメントされる現在のシステムコール番号であってよい。
２つ以上ずつシステムコール番号をインクリメントして、提案されたシステムコール番号を作成することも、本発明の範囲および精神の範囲内にある。
割り込み識別子および提案されたシステムコール番号の書き込み（ブロック５１２）は、図４では、（プロセッサＰＡ１については）ライン６０および（プロセッサＰＢ１については）ライン６２によって示されている。

次に、即時動作割り込み（immediate action interrupt）を説明するために迂回して、同期レジスタへの書き込みの後、プロセスの次のステップは、割り込み番号および提案されたシステムコール番号を保留ランデブーログに書き込んで、保留リストから割り込み（または複数の割り込み）を削除することとすることができる（ブロック５１８）。
したがって、保留ランデブーログは、提案は行われているが、確認がまだ受信されていないか、または、合意に達していない割り込みのリストである。
他のプロセッサが合意した確認が、投票者論理回路から受信されると、図５を実施するプログラムに加えて、他のプログラム（詳細には、図７について説明するようなシステムコールプログラム）も、保留ランデブーログからそのエントリをクリアする。
本発明の少なくともいくつかの実施の形態によると、保留ランデブーログは、各プロセッサのメモリパーティション内の１組のメモリ位置４６（図３参照）であってよい。
その後、割り込みが有効にされ（ブロック５２０）、割り込みハンドラプロセスは終了する（ブロック５２２）。
次に、割り込みハンドラルーチンとの関連で即時動作割り込みの説明に移る。

図４について説明したように、ユーザプログラムは、割り込みのアサートの後に実行を再開することができ、したがって、プロセッサがどの割り込みにサービスを提供するかについて合意するための時間、および、割り込みにサービスを提供するためのシステムコール番号を与える。
一方、いくつかの割り込みは、（ユーザプログラムの継続実行を可能にすることなく）即座にサービスを受ける必要があり、したがって、「即時動作割り込み」と呼ばれうる。
即時動作割り込みは、ページフォールトに加えて、非協調プロセスを訂正する動作も含みうる。
即時動作型でない割り込みは、入出力（Ｉ／Ｏ）完了割り込み、キューに入れられたイベントの割り込み、および、ブートオペレーション中にプロセッサ間で情報を交換するソフトウェアイベント割り込みを含みうる。
まだ完了していないランデブーポイントをスケジューリングする試みがあったかどうかの判断（ブロック５１０）に戻って、ランデブーポイントをスケジューリングする未処理の試みが存在する場合、次のステップは、投票者論理回路が、先の未確認のランデブーポイントに関する情報をライトバックしたかどうかをチェックすることとすることができる（ブロック５２４）。
投票者論理回路が、まだデータをライトバックしていない場合（ブロック５２４）、次のステップは、保留リストに即時動作割り込みが存在するかどうかの判断とすることができる（ブロック５２８）。
即時動作割り込みが保留リストに存在しない場合には（ブロック５２８）、前の割り込みのランデブーポイントのスケジューリングはまだ完了していないので、割り込みが有効にされ（ブロック５２０）、そして、プロセスは終了し（ブロック５２２）、いくつかの実施の形態によると、一度に１つのスケジューリングの試みのみがアクティブにされうる。
他方、即時動作割り込みが、保留リストに存在する場合には（ブロック５２８）、プロセスは、前のスケジューリングの試みからのデータのライトバックをソフトウェアループで待機する（ブロック５３０）。
投票者論理回路が、レジスタ５７にデータをライトバックすると、プロセスは、図５Ｂの例示の方法のステップに移動する。
同様に、ランデブーポイントをスケジューリングする未処理の試みが存在し（ブロック５１０）、投票者論理回路がデータをライトバックしていた場合には（ブロック５２４）、図５Ｂの例示の方法のステップが起動される。
また、例示のプロセスは、ちょうど提案された割り込みが即時動作型であったかどうかの判断（ブロック５１６）を介して、ソフトウェアループで待機することにも達することができ（ブロック５３０）、その後、図５Ｂの例示のステップに達することができる。

図５Ｂは、投票者論理回路からのデータの返信に応答して行われるステップを示している。
詳細には、即時動作割り込みが、割り込みハンドラのこの実行において提案されたかどうかについての判断が行われる（ブロック５５０）。
（図５Ａの）ブロック５２４を経由してこの例示のサブプロセスに入った場合には、即時動作割り込みは、このプロセッサによって事前に提案されていなかったことになる。
一方、（図５Ａの）ブロック５３０を経由してこの例示のサブプロセスに入った場合には、即時動作割り込みが事前に提案されたか、または、保留リストに即時動作割り込みが存在する。
このプロセッサによる事前に提案された割り込みが、即時動作型でなかった場合には、他のプロセッサが、即時動作割り込みのサービス提供を提案したかどうかについての判断が行われる（ブロック５５２）。
提案した場合には、保留ランデブーログの割り込みが保留リストに戻され（ブロック５６０）、保留リストから最も高い優先度の割り込みを選択することから実行が再開する（図５Ａのブロック５１２）。
論理プロセッサの他のプロセッサが、即時動作割り込みにサービスを提供することを提案しなかった場合には（再びブロック５５２）、割り込みと、他のプロセッサが提案したそれら割り込みにサービスを提供するためのシステムコール番号とについての表記が、保留ランデブーログに行われる（ブロック５５３）。
その後、どの割り込みにサービスを提供するかについてプロセッサが合意するかどうかの判断（ブロック５５４）。
割り込みについて合意がある場合には、保留ランデブーログにおける当該合意のある１つまたは２つ以上の割り込みが、確認リストに移動され（ブロック５６２）、最も高い優先度の割り込みを保留リストから選択することから実行が再開される（図５Ａのブロック５１２）。
したがって、別のプロセッサが即時動作割り込みを提案した場合（ブロック５５２および５６０）を除いて、割り込みは、一旦保留ランデブーログに置かれると、それら割り込みにサービスを提供するプロセッサの合意があるまで、保留ランデブーログに留まることになる。

図５Ｂをさらに参照して、ブロック５５０に戻り、事前に提案された割り込みが即時動作型（ブロック５３０を通じたエントリ）であった場合、投票者論理回路により返信されたデータが解析されて、論理プロセッサ内の他のプロセッサが、即時動作割り込みにサービスを提供することを同様に提案したかどうかが判断される（ブロック５５８）。
提案した場合には、適切な即時動作割り込みサービスルーチンが起動され（ブロック５６４）、その表示が保留リストから削除され、サービスルーチンから復帰すると、最も高い優先度の割り込みを保留リストから選択することから実行が再開する（図５Ａのブロック５１２）。
プロセッサが合意しない場合、即時動作割り込みは、保留リストに再び置かれ（ブロック５６６）、最も高い優先度の割り込みを保留リストから選択することから実行が再開する（ブロック５Ａのブロック５１２）。
一方、この場合、リストにちょうど置かれた即時動作割り込みが、最も高い優先度の割り込みであり、したがって、図５の割り込みハンドラルーチンは、再度、論理プロセッサにおけるプロセッサに、その即時動作割り込みにサービスを提供することに合意させるプロセスを直ちに開始する。

図６は、同期論理回路１８内で実施されて、そのランデブーポイントスケジューリング部を実行することができるプロセスのフロー図を示している。
図６に示すステップは、同期論理回路の一部としてのプロセッサまたはマイクロコントローラ（具体的に図示せず）上で実行されるソフトウェアで実施されうるし、このプロセスは、おそらく例示のステップを実施する状態マシンとして設計された特定用途向け集積回路（ＡＳＩＣ）としてのハードウェアでも実施されうる。
プロセスは開始して（ブロック６００）、同期レジスタ５４のトリガレジスタにデータが存在するかどうかの判断（ブロック６０２）に移動する。
いくつかの実施の形態では、同期論理回路１８は、書き込まれたデータが「新しい」か「古い」かに気付かないことがある。
これらの実施の形態では、各プロセッサが書き込みを行うレジスタ５４の少なくとも１つが、トリガレジスタとして動作することができ、各プロセッサに受信されたデータの少なくとも一部を書き込む前に、すべてのプロセッサからのデータを待機するプロセスの一部としてのタイマを起動する。
代替的な実施の形態では、同期論理回路１８は、データを比較して、データが「古い」か「新しい」かを判断できるように十分に高度化されてもよい。

プロセッサが、トリガレジスタに書き込みを行うと（ブロック６０２）、論理プロセッサに２つ以上のプロセッサが存在するかどうかについての判断が行われる（ブロック６０３）。
例えば、２重システムで１つのプロセッサが故障すると、論理プロセッサは、単一のプロセッサのみによって動作することができる。
同様に、３重化システムで２つのプロセッサが故障すると、論理プロセッサは、単一のプロセッサのみで動作することができる。
論理プロセッサにおいて１つのプロセッサしかアクティブでない場合には、データは、直ちにライトバックされうる（ブロック６１８）。

２つ以上のプロセッサが、論理プロセッサ内でアクティブであると仮定すると、タイマが起動され（ブロック６０４）、論理プロセッサの第２のプロセッサが、その各トリガレジスタに書き込みを行うかどうかについての判断が行われる（ブロック６０６）。
書き込みを行わない場合には、トリガレジスタが書き込まれるまで、または、タイマが満了するまで、プロセスは、ソフトウェアループで待機する（ブロック６０６および６０８）。
３つ以上のプロセッサが、論理プロセッサに存在する場合には（ブロック６１０）、タイマが再起動され（ブロック６１２）、この場合も、第３のプロセッサのトリガレジスタが書き込まれるまで、または、タイマが満了するまで、プロセスは、ソフトウェアループで待機する（ブロック６１４および６１６）。
図６の方法は、３つのプロセッサを備える論理プロセッサの例示である。
より多くのプロセッサが存在する場合には、追加されたタイマの再起動およびソフトウェアループでの待機が追加されうる。
同様に、論理プロセッサが、２つのプロセッサしか備えていない場合には、第３のプロセッサに関連したステップが省略されうる。
すべてのデータが受信されると、それらデータの少なくとも一部は、日時データと共に、各論理プロセッサに書き込まれる（ブロック６１８）。
プロセッサの１つが、タイマの満了前に自身の各トリガレジスタに書き込むことができない場合に、同期論理回路１８に書き込まれたデータの少なくとも一部は、各プロセッサにライトバックされる（ブロック６２０）。
プロセッサによって供給されたデータを書き込むことに加えて、ステータスワードも、各メモリパーティションに書き込まれうる。
このステータスワードは、オペレーションが完了したこと、どのプロセッサがオペレーションに参加したかの表示、および、どのプロセッサ（もしあれば）がタイムアウトしたか（再びブロック６２０）を示す。
或るプロセッサが、割り当てられた時刻に書き込みを行えない場合に、その支障のあるプロセッサは論理プロセッサから除去され（ブロック６２２）、例示のプロセスは新たに開始する。
本発明の少なくともいくつかの実施の形態によると、プロセッサが、数ミリ秒内で第１のプロセッサの同期レジスタにデータを書き込まない場合に、訂正動作が取られるべきである。

さまざまな実施の形態の論理プロセッサは、緩やかなロックステップ実行を実施するので、各プロセッサの割り込みハンドラルーチン（および、後に分かるように、システムコール）が同期レジスタ５４にデータを書き込む時刻は、正確に整列していないことがある。
したがって、ブロック６０４、６１６を組み合わせることによって、すべてのプロセッサが割り込みを検出して割り込みに反応することができる一定の余裕が可能になる。
図３を手短に参照して、同期レジスタから各プロセッサへの確認データのライトバックには、同期レジスタ５４から、例えば位置５７Ａおよび５７Ｂといった各メモリパーティションの位置へデータをコピーすることが必要となることがある。
本発明の少なくともいくつかの実施の形態によると、投票者論理回路５６がメモリパーティションに書き込んだデータは、ホストプロセッサの自然キャッシュブロックアラインメント（natural cache block alignment）と整列される。

続ける前に要約すると、割り込みが、割り込みハンドラルーチンの実行をトリガする。
図４のハッシュされた（網掛け（hashed））領域５９は、割り込みハンドラルーチンの実行を表し、したがって、ユーザプログラムが一時的に停止されることを表している。
ランデブーポイントをスケジューリングする現在未完了の試みが存在しないと仮定すると、割り込みハンドラは、割り込みにサービスを提供するための提案されたシステムコール番号と共に、割り込み識別子を投票者論理回路５６の同期レジスタ５４に書き込む（図４のライン６０および６２を参照、図５のブロック５１４）。
論理プロセッサ内の各プロセッサが自身の情報を書き込むと、投票者論理回路５６は、その情報の少なくとも一部を各プロセッサのメモリパーティションの位置５７に書き込む（図４のライン６５を参照、図６のブロック６１８または６２０）。
適切なシステムコール番号を有するシステムコールにおいて、その割り込みの割り込みサービスルーチンが、スケジューラキューに置かれ、サービスの提供を受ける。

図７は、例えば、日時の取り出しといったシステムコールの通常のタスクに加えて、ランデブーポイントの機能を果たし、割り込みハンドリングを調整する少なくともいくつかのシステムコールによって実施されるステップの少なくとも一部を示している。
したがって、図７に提示される方法のステップは、どの１つのシステムコールでも実行できるステップの組全体であるとは主張せず、例示のフロー図は、システムコールの少なくとも一部が、割り込みハンドリングを調整するために、および、場合により緩やかなロックステッププロセッサの同期を行うために実行することができる付加的なステップを強調する。
このプロセスは、ユーザプログラムが現在の日時の要求またはメモリ割り当ての要求等のシステムコールを発行することによって開始することができる（ブロック７００）。
その後、システムコールプログラムは、割り込みを無効にすることができ（ブロック７０２）、システムコール番号をインクリメントすることができ（ブロック７０４）、その結果、特定のプロセッサは、自身がどのシステムコール番号を現在実行中であるかを知る。
次に、非協調プロセス（ブロック７０６、７２４、および７２６）をスキップして、プロセスの次のステップは、完了したランデブーポイントをスケジューリングする試みがあるかどうかの判断とすることができる（ブロック７０８）。
これは、レジスタ５７の非ゼロのデータをチェックすることによって判断されうる。
スケジューリングする試みがある場合に、次のステップは、他の任意のプロセッサが即時動作割り込みにサービスを提供することを提案したかどうかの判断とすることができる（ブロック７３０）。
提案した場合には、保留ランデブーログの割り込みは、保留リストに戻される（ブロック７３６）。
いくつかの実施の形態では、他のプロセッサ（または他の複数のプロセッサ）に見られる即時動作割り込みのトリガが、その時点のプロセッサ（instant processor）で行われようとしており、したがって、その状況は無視され、ランデブーポイントをスケジューリングするさらなる試みが行われうると仮定する（ブロック７１２の判断から開始する）。
代替的な実施の形態では、処理は、即時動作割り込みをトリガした予想されたエラーへの対処を開始してもよい（具体的に図示せず）。

ブロック７３０に戻って、他のプロセッサが、即時動作割り込みにサービスを提供することを提案しなかった場合には、次のステップは、割り込みと、他のプロセッサの提案されたシステムコール番号とを保留ランデブーログに記録することとすることができる（ブロック７３１）。
その後、プロセッサが、どの割り込みにサービスを提供するかについて合意するかどうかの判断（ブロック７３４）が行われる。
合意がある場合には、割り込みは、保留ランデブーログから確認リストへ移動され（ブロック７３２）、ランデブーポイントをスケジューリングするさらなる試みが行われうる（ブロック７１２の判断から開始する）。
確認リストは、割り込みにサービスを提供すべきとの確認であって、どのシステムコール番号で割り込みにサービスを提供すべきかの確認、が受信された当該割り込みのリストである。
例えば、或るプロセッサは割り込み５にサービスを提供することを提案する一方、第２のプロセッサは割り込み９にサービスを提供することを提案するといったように、プロセッサがどの割り込みにサービスを提供するかについて合意していない場合には（ブロック７３４）、その状況は、今後の提案で調整され、ランデブーポイントをスケジューリングするさらなる試みが行われうる（ブロック７１２の判断から開始する）。

ランデブーが完了していない場合には（ブロック７０８）、次のステップは、まだ完了していないランデブーが開始したかどうかの判断とすることができる（ブロック７１０）。
一時的に保留リストの解析（ブロック７１２）をスキップして、例示のプロセスの次のステップは、現在のシステムコール番号について提案された割り込みが保留ランデブーログにあるかどうかをチェックすることとすることができる（ブロック７１４）。
保留ランデブーログにある場合、例示のプログラムは、割り込みをポーリングし（ブロック７１６）（割り込みはブロック７０２によって無効にされているので）、プロセスは、ソフトウェアループで待機する（ブロック７０８の判断から開始する）。
この状況では、その時点のプロセッサが提案したシステムコール番号は、最も高いシステムコール番号とすることができ、したがって、プロセッサは、確認をソフトウェアループで待機する。

現在のシステムコール番号でサービスを提供するように提案された割り込みが、保留ランデブーログに存在しない場合には（ブロック７１４）、次のステップは、現在のシステムコール番号についてスケジューリングされた割り込みが確認リストに存在するかどうかの判断とすることができる（ブロック７１８）。
したがって、現在のシステムコール番号でサービスを提供するようにスケジューリングされた、確認リストにおける割り込みは、それぞれ、それらの割り込みサービスルーチンが実行用にスケジューリングされ、それらのエントリが確認リストから除去され（ブロック７２０）、割り込みは有効にされ（ブロック７２２）、そして、システムは、その通常動作（例えば、日時コール）を実行する（ブロック７２３）。
図４を手短に参照して、現在のシステムコールプログラムが終了すると（網掛け領域６４および６６）、網掛け領域６７によって示すように、タスクスケジューラに置かれた１つまたは２つ以上の割り込みサービスルーチンが実行される。
代替的に、割り込みサービスルーチンは、システムコールの主要な機能を実行する前に実行することもできる。
現在のシステムコール番号のランデブーを有する割り込みが、確認リストに存在しない場合には（ブロック７１８）、割り込みが有効にされ（ブロック７２０）、システムはその通常動作を実行する（ブロック７２３）。

本発明の少なくともいくつかの実施の形態によると、少なくとも１つの割り込み番号および提案されたシステムコール番号が投票者論理回路に書き込まれ、同じ情報が保留ランデブーログに書き込まれた（図５のブロック５１４および５１８）後は、投票者論理回路がデータを返信するまで、ランデブーポイントについてのさらなる提案は開始されえない。
したがって、いくつかの割り込みは、今後のスケジューリングのために保留リストに置かれうる（図５のブロック５０８）。
確認リストへの書き込み（ブロック７３２）、保留ランデブーログの割り込みの保留リストへの返却（ブロック７３６）、または、どの割り込みにサービスを提供するかについての不合意（ブロック７３４）によって、ランデブーポイントスケジューリングプロセスを再び開始する機会が存在する。
この理由のため、システムコールプログラムは、割り込みハンドラと同様の作業を行うことができ、保留リストをチェックすることによって、サービスのスケジューリングする必要のある割り込みがあるかどうかを判断することができる（ブロック７１２）。
スケジューリングする必要のある割り込みが存在する場合には、システムコールは、提案されたランデブー情報を同期レジスタ５４に書き込む（ブロック７４０）ことを含めて、スケジューリングプロセスの初期段階を実行する。
ランデブースケジューリングの初期段階を実行するのに必要とされるステップは、図５のブロック５１２、５１４、５１６、５３０および５５０、５６６に詳細に示されている。
これら同じステップは、システムコールプログラムによって実行されうるが、図を過度に複雑化しないために、例示の方法では、単一のエントリ（ブロック７４０）に結合されている。

図８は、論理プロセッサの或るプロセッサが、別のプロセッサの前に割り込みを調べ、さらに、それらのプロセッサが、どのシステムコール番号で割り込みにサービスを提供すべきかについて合意する場合に生じ得る状況を示している。
詳細には、プロセッサＰＡ１は、割り込みのアサートの直前に、システムコール番号１００３を実行する一方、プロセッサＰＢ１は、割り込みのアサートよりもかなり前に、システムコール番号１００３を実行する。
双方のプロセッサは、ライン１００および１０２によって示すように、例示の割り込み５がシステムコール番号１００４でサービスの提供を受けることを提案する。
一方、この例示の事例では、プロセッサＰＢ１は、投票者論理回路５６が同期データをプロセッサにライトバックする前に、システムコール番号１００４に到達する。
この場合、割り込みがシステムコール番号１００４でサービスの提供を受けることを確認するデータがライトバックされるまで、プロセッサＰＢ１は、斜線領域１０４によって示すように、ソフトウェアループで待機する（図７のブロック７０８、７１０、および７１４）。
同様に、投票者論理回路が書き込みを行う前に、プロセッサＰＡ１は、システムコール番号１００４に到達し、同様に、プロセッサＰＡ１は、斜線領域１０６によって示すように、ソフトウェアループで待機する（再び、図７のブロック７０８、７１０、および７１４）。
これら例示の２つのプロセッサに関連した投票者論理回路が、収集した情報をプロセッサのそれぞれのメモリパーティションにライトバックし、システムコールプログラムが、割り込みにサービスを提供すべき箇所がシステムコール番号１００４であることを確認すると（図７のブロック７３２および７３４）、双方のプロセッサは、その割り込みにサービスを提供し（図７のブロック７２０）、通常処理を継続する。
これら２つのプロセッサは、最初はそれらの実行ポイントに関して幾分相違はあるが、投票者論理回路からの同期レジスタの書き込み時およびその後の割り込みへのサービスの提供時には、少なくとも部分的にどのように同期するようになるかについて留意されたい。

図９は、論理プロセッサにおけるプロセッサが、異なる割り込み番号のサービス提供を提案または広告する状況を示している。
図９に示す例示の事例では、プロセッサＰＡ１は、自身の割り込みが割り込み５のアサートの直前に有効にされ、したがって、プロセッサＰＡ１は、システムコール番号９６で割り込み５にサービスを提供することを提案する。
一方、プロセッサＰＢ１は、割り込み５および９のアサートの後になるまで、自身の割り込みを有効にしない。
説明のため、割り込み９は割り込み５よりも高い優先度を有すると仮定する。
したがって、プロセッサＰＢ１は、割り込みを有効にした後、（割り込み９の優先度が高いために）例示のシステムコール番号９６で割り込み９にサービスを提供することを提案する。
この事例のプロセッサＰＡ１は、同期レジスタからメモリパーティションへデータをライトバックする前にシステムコール番号９６に到達するので、プロセッサＰＡ１は、ソフトウェアループで待機する（図７のブロック７０８、７１０、および７１４）。
同様に、プロセッサＰＢ１は、自身が提案した割り込み９がシステムコール番号９６でサービスの提供を受けることになるかどうかの確認の前にシステムコール番号９６に到達し、同様に、ソフトウェアループで確認の待機も行う。
投票者論理回路が、同期データを各プロセッサのメモリパーティションにライトバックすると、各プロセッサは、割り込みタイプの不一致に気付く（一方のプロセッサは、割り込み５にサービスを提供することを提案しているのに対して、第２のプロセッサは、割り込み９にサービスを提供することを提案している）（図７のブロック７３４）。
いずれにしても、これらのプロセッサは、その後、先に提案されていないそれらプロセッサの最も高い優先度の割り込みを提案する（図７のブロック７１２および７４０）。
例示のＰＡ１の場合には、割り込み９が最も高い優先度の割り込みであり、したがって、この割り込みが提案される。
さらに、プロセッサＰＡ１は、先に、システムコール番号９６で割り込み５にサービスを提供することを提案しており、その提案は依然として未処理であるので、システムコールは、ソフトウェアループで待機し続ける（図７のブロック７０８、７１０、および７１４）。
例示のプロセッサＰＢ１については、先に提案していない最も高い優先度の割り込みは割り込み５であり、したがって、割り込み５が提案される（図７のブロック７１２および７４０）。
図９の２番目の例示の書き込みからのデータのライトバックによって、これらのプロセッサは、提案した最も高いシステムコール番号、この事例では９７で、割り込み５および９の双方にサービスを提供することに合意する。
システムコール番号９７が各プロセッサで現れると、これらの割り込みは、最も高い優先度の割り込みが最初にサービスの提供を受ける（ブロック７１８および７２０）。

図４、図８、および図９の例示のシステムでは、アサートされた割り込みのそれぞれは、イベントタイプの割り込みである。
この割り込みは、当該割り込みがイベントを示すことを意味し、即時動作が必要とされることがないことを意味する。
一方、即時動作割り込みは、異なったハンドリングを受ける。
図１０は、本発明の実施の形態によるページフォールト等の即時動作割り込みのハンドリングの時間表を示している。
図１０の例示の事例では、プロセッサＰＢ１が、この例示の事例ではページフォールト（ＰＦ）である即時動作割り込みを経験する。
割り込みハンドラルーチンがトリガされ、即時動作割り込みの性質が決定され（図５のブロック５１６）、即時動作割り込みの表示が同期レジスタに書き込まれる（図５のブロック５１４）。
本発明の実施の形態によると、プロセッサＰＢ１は、ユーザプログラムをそれ以上実行せず、他のプロセッサもページフォールトに到達したことの確認をソフトウェアループで待機する（図５のブロック５３０）。
図１０を引き続き参照して、プロセッサＰＢ１のページフォールトの後に、プロセッサＰＡ１が、対応するページフォールトを経験し、その割り込みハンドラルーチンがトリガされ、ページフォールトの表示が同期レジスタに送信される。
投票者論理回路が各プロセッサからデータを受信する（または、プロセッサの１つがタイムアウトする）と、その情報は、ライン１５０によって例示するように、各プロセッサのメモリパーティションに書き込まれる（図６のブロック６１８または６２０）。
割り込みハンドラルーチンが、すべてのプロセッサが即時動作割り込みについて合意したことを確認すると（図５のブロック５５８）、各割り込みハンドラルーチンは、即時動作割り込みの割り込みサービスルーチンをスケジューリングして実行する（図５のブロック５６４）。
即時動作割り込みの割り込みサービスルーチンが完了した後、割り込みハンドラは、新たに、ランデブーポイントのスケジューリングを開始する（図５のブロック５１２から開始する）。
このページフォールトの例示の事例では、即時動作割り込みの割り込みサービスルーチンは、ページフォールトサービスルーチンであってよい。
図１０に関して、各プロセッサの処理は、ページフォールトが発生するユーザプログラムのポイントにすべてのプロセッサが到達したことを確認するまで停止することに留意されたい。

図１１は、イベント割り込みおよび即時動作割り込みの相対的な取り扱いを示している。
詳細には、図１１は、２つのプロセッサＰＡ１およびＰＢ１を有する例示のシステムにおいて、プロセッサＰＡ１がページフォールト割り込み前に割り込み５の表示を受信する一方、プロセッサＰＢ１がページフォールト割り込み後に割り込み５を受信することを示している。
この場合、プロセッサＰＡ１上で実行される割り込みハンドラルーチンは、システムコール番号１００６で割り込み５にサービスを提供する提案を書き込む（図５のブロック５１４）。
一方、（ページフォールトに基づいて）プロセッサＰＢ１上で実行される割り込みハンドラルーチンは、ページフォールトにサービスを提供することを提案し、その提案が確認されるまでソフトウェアループで待機する（図５のブロック５１４、５１６、および５３０）。
その後、プロセッサＰＡ１は自身のページフォールトに遭遇する。
この例示の状況では、プロセッサＰＡ１は、（割り込み５の）未確認のランデブーを有し、したがって、ページフォールトによってトリガされた割り込みハンドラルーチンの実行時に、プロセッサは、投票者論理回路が同期情報をライトバックするまでソフトウェアループで待機する（図５のブロック５３０）。
これら２つのプロセッサに関連した投票者論理回路は、同期レジスタの情報をそれらプロセッサのそれぞれのメモリパーティションにライトバックする。
一方、同期データの各プロセッサのメモリパーティションへのこの最初の書き込みにおいて、一方のプロセッサは、システムコール番号１００６で割り込み５にサービスを提供することを提案しているが、他方のプロセッサは、ページフォールトにサービスを提供することを提案している。
この場合、各プロセッサは、割り込みにサービスを提供する試みを取りやめる（プロセッサＰＢ１については、ブロック５６６のオペレーションによる。
プロセッサＰＡ１については、図５のブロック５５２、５６０のオペレーションによる）。
いずれの場合にも、即時動作割り込みは、（図５のブロック５１２で選択された）最も高い優先度の割り込みであり、したがって、双方のプロセッサは、即時動作割り込みにサービスを提供することを提案する。
その後、投票者論理回路５６は、各プロセッサのメモリパーティションに情報をライトバックし、図におけるこの時に、プロセッサは、ページフォールトに対処すべきことに合意する。
図１１を引き続き参照して、その後、即時動作割り込みが、サービスの提供を受けると、プロセッサＰＡ１およびＰＢ１のそれぞれは、特定のシステムコール番号、この例示の事例ではシステムコール番号１００６で、先にアサートされた割り込み５をスケジューリングすることを提案する。
ページフォールトがクリアされた以上、システムコール番号１００６で割り込み５へのサービス提供が、他の例示の実施の形態で説明したように行われうる。
図４および図８〜図１１のそれぞれは、２つのプロセッサのみを示しているが、説明した技法は、各論理プロセッサに３つまたは４つ以上のプロセッサを有するコンピュータシステム１０００にも等しく適用可能であることが理解されよう。
図４および図８〜図１１についての説明は、さまざまなイベント割り込みおよび即時動作割り込みのハンドリングを過度に複雑にしないために、２つのプロセッサを示す。

図４および図８〜図１１によって示すランデブーポイントのスケジューリングの説明は、一度に１つの割り込みのみをスケジューリングすることに限られている。
例えば、図４は、各プロセッサが単一の割り込み番号、および、割り込みにサービスを提供するための提案したシステムコール番号を同期レジスタに書き込むことを示している。
代替的な実施の形態によると、複数の割り込み（および割り込みにサービスを提供するための提案したシステムコール番号）は、各割り込みのランデブーポイントをスケジューリングする試みで、同期レジスタに書き込まれうる。
いくつかの実施の形態では３つである複数の割り込みが、一度に、提案され、保留ランデブーログに書き込まれうること、および、同様に複数の割り込みが、確認リストに移動されうることは別として、これらの代替的な実施の形態のオペレーションのさまざまなフロー図は、変更されない。

さらに、これまでに説明したさまざまな実施の形態は、保留リスト（アサートされたがまだ提案されていない割り込み）、保留ランデブーログ（提案されたが、確認がまだ受信されていないか、受信されたが解析されていない割り込み）、および、合意リストまたは確認リスト（確認が受信された割り込み）の３つのリストを利用する。
代替的な実施の形態は、保留リストおよび確認リストの２つのリストのみを使用することができる。
これらの実施の形態では、１つまたは２つ以上の割り込みを一度に提案することができるが、それらの割り込みは、ランデブーポイントについてプロセッサ間で合意があるまで、保留リストに留まる。
各割り込みについて合意があると、各割り込みは、保留リストから確認リストに移動される。
ランデブーポイントをスケジューリングする１組の提案のみが未処理である場合があるので、これらの代替的な実施の形態は、データが同期レジスタに書き込まれた時に、未処理の試みの表示として、フラグをセットすることができる。
同様に、確認データが、投票者論理回路から返信された時に、そのフラグは、リセットされうる。
これらの代替的な実施の形態では、プロセッサが、割り込みにサービスを提供することに合意する前に、各割り込みは、複数回提案されうる（即時動作割り込みがない場合であっても）。
したがって、これらの代替的な実施の形態では、各プロセッサは、他のプロセッサの返信データを解析して、１つまたは２つ以上の割り込みにサービスを提供することについて合意があるかどうかを調べる。
合意がある場合には、合意された割り込みが、保留リストから除去されて、確認リストに置かれる。
合意のない割り込みの場合、返信データは廃棄され、プロセスは、保留リストから最も高い優先度の割り込みを選択することによって新たに開始して、ランデブーポイントを提案する。

即時動作割り込みについては、これまでに説明したさまざまな実施の形態では、１つのプロセッサが、即時動作割り込みに遭遇する（かつ、即時動作割り込みを提案する）と、他のプロセッサは、自身も即時動作割り込みに遭遇するような時まで、自身の最も高い優先度の非即時動作割り込みを提案し続けることができる。
代替的な実施の形態では、少なくとも１つのプロセッサが、即時動作割り込みにサービスを提供することを提案すると、残りのプロセッサは、非即時動作割り込みのそれ以上の提案を控えることができ、その代わり、対応する即時動作割り込みが発生するまで、処理を継続しうる。
したがって、非即時動作割り込みは、即時動作割り込みがサービスの提供を受けた後になるまで、各プロセッサの保留リストに蓄積しうる。
したがって、これらの代替的な実施の形態は、すべてのプロセッサが即時動作割り込みに到達し、合意し、かつ、サービスを提供するのに要する時間を削減することができる。

上述したように、プロセッサの少なくとも部分的な同期、および、割り込みの調整されたサービス提供は、本発明の実施の形態によるランデブーポイントで達成されることができる。
一方、長期間の間、システムコールを行わないユーザプログラムが存在し得る。
したがって、論理プロセッサ内のプロセッサが、実行しているユーザプログラムの部分について大幅に異なる可能性があり、さらに、割り込みにサービスを提供する十分な機会がない可能性がある。
十分な頻度でシステムコールを行わないユーザプログラムは、「非協調プロセス」と呼ばれうる。

説明のため、非協調プロセスのハンドリングは、４つの段階を有するとみなされうる。
第１段階は、ユーザプログラムが確かに非協調的であると識別することである。
第２段階は、アプリケーションの非協調性が引き起こす、論理プロセッサ内のプロセッサ間での計算障害の可能性を最小にし、さらに、非協調性プロセスおよび他の関係のないプロセスが協調的になることを期待して、これらのプロセスに実行継続を可能にすることである。
第３段階は、論理プロセッサにおける各プロセッサの非協調プロセスが同じ実行ステージにあることを保証する動作を行うことである。
最後に、最終段階は、元非協調プロセスを変更することである。
これらの段階のそれぞれについて、次に取り扱うことにする。

いくつかの実施の形態では、ユーザプログラムが稀にしかシステムコールを行わず、したがって、非協調的であるとみなされることを識別することは、タイマの使用を必要とする。
ユーザプログラムが、タイマの満了前にシステムコールを行わない場合、そのユーザプログラムは、非協調プロセスである。
本発明のいくつかの実施の形態によると、プロセッサのディスパッチャプログラム（最も高い特権状態であるカーネルモードで動作する）が、ユーザプログラムを実行にセットするごとに、ディスパッチャは、非協調プロセスタイマも始動し、現在のシステムコール番号の表示を記憶する。
タイマの満了時に、非協調プロセスハンドラルーチンを起動する割り込みがアサートされる。
非協調プロセスハンドラルーチンは、タイマが規定する期間中に少なくとも１つのシステムコールがあったかどうかをチェックする。
このタイマが規定する期間は、いくつかの実施の形態では、およそ１００マイクロ秒程度とすることができる。
代替的な実施の形態では、システムコールプログラムは、タイマをリセットして、非協調プロセスハンドラルーチンのトリガを回避することができるが、これらのリセットは、多大な費用を要するカーネルモードプロセスコールを必要とすることがある。

図１２（図１２Ａおよび図１２Ｂを含む）は、本発明の実施の形態による非協調プロセスハンドラのフロー図を示している。
詳細には、非協調プロセスハンドラは、ディスパッチャにより始動されたタイマの満了後に割り込みをアサートすることによって開始することができる（ブロック１２０１）。
ディスパッチャにより始動されたタイマは、以下、非協調プロセスタイマをいう。
非協調プロセスタイマの満了によって、例示の図１２は、直接開始されてもよいし、図１２のステップは、非協調プロセスタイマの満了の判断（図５のブロック５０４）および割り込みハンドラの呼び出し（図５のブロック５０６）により割り込みハンドラを通じて起動されてもよい。
割り込みを無効にした（ブロック１２０４）後、非協調プロセスハンドラは、現在のシステムコール番号（ブロック１２０８）、および、開始時にディスパッチャにより記憶されたシステムコール番号（ブロック１２１２）を読み出すことができる。
現在のシステムコール番号がディスパッチャによって開始時に記憶されたシステムコール番号と同じである（ブロック１２１６）ことは、ユーザプログラムが、タイマによって規定された期間中にシステムコールを行わなかったことを示し、したがって、ユーザプログラムが非協調プロセスであることを示す。
他方、現在のシステムコール番号が、記憶されたシステムコール番号と同じでない場合には（再びブロック１２１６）、そのプロセスは協調的であり、したがって、例示の方法は、非協調プロセスタイマを再始動し（ブロック１２３７）、現在のシステムコール番号を記憶し（ブロック１２３９）、割り込みを有効にして（ブロック１２３８）、そして終了する（ブロック１２３６）。

本発明の実施の形態によると、ユーザプログラムが論理プロセッサの少なくとも１つのプロセッサ内で非協調的になることによって、ランデブーオペレーションが起動され、論理プロセッサの他のプロセッサがその非協調性に合意するかどうかが判断される。
引き続き図１２を参照して、現在のシステムコール番号が、ディスパッチャによって記憶されたシステムコール番号と同じである場合（ブロック１２１６）、次のステップは、未確認のランデブーオペレーションがあるかどうかの判断とすることができる（ブロック１２２０）。
未確認のランデブーオペレーションがない場合、次のステップは、ユーザプログラムの非協調性の表示を、現在のシステムコール番号と共に、投票者論理回路５６の同期レジスタ５４に書き込むことによってランデブーオペレーションを開始することとすることができる（ブロック１２２４）。
その後、非協調プロセスハンドラルーチンは、投票者論理回路が同期データを返信することを、ソフトウェアループで待機する（ブロック１２２８）。

どの時点においても、ランデブーポイントの１つのスケジューリングしか実行しえないので、非協調プロセスタイマの満了時にまだ完了していないランデブーが開始されている場合には（再びブロック１２２０）、次のステップは、投票者論理回路が同期データを書き込むまでソフトウェアループで待機することとすることができる（ブロック１２４６）。
ライトバックされた同期データは、前の割り込み（非協調プロセスハンドラルーチンの現在の実行をトリガした非協調プロセスタイマ満了割り込みではない）に関することに留意して、ランデブー情報が、今後の実行のために確認リストに書き込まれるか、または、この割り込みが、保留リストに戻される（ブロック１２５０）（図５のブロック５５２、５５４、５６０、５６２、および５５６を参照）。
その後、プロセスは、ユーザプログラムの非協調性の表示を、現在のシステムコール番号と共に、投票者論理回路５６の同期レジスタ５４に書き込むことに進み（ブロック１２２４）、データの返信をソフトウェアループで待機する（ブロック１２２８）。

プロセッサが、ユーザプログラムが非協調的であることに合意しない場合には（ブロック１２３２）、同期データの解析が行われて、ユーザプログラムが他のプロセッサにおいて協調的であるかどうかが判断される（ブロック１２３４）。
例えば、一方のプロセッサの非協調プロセスタイマは、ユーザプログラムによるシステムコールの直前に満了する（またはロールオーバする）ことがある一方、論理プロセスの第２のプロセッサのユーザプログラムは、満了直前にシステムコールを行うことがある。
したがって、一方のプロセッサは、プロセスが非協調的であることを示し、第２のプロセッサは、提案されたランデブーポイントの書き込みを含めて、次の割り込みのハンドリングのスケジューリングを試みる。
この解析によって、ユーザプログラムがまもなくシステムコールを行うことが明らかになると（ブロック１２３４）、非協調プロセスタイマが再始動され（ブロック１２３７）、現在のシステムコール番号が記憶され（ブロック１２３９）、割り込みが有効にされ（ブロック１２３８）、そして、プロセスは終了する（ブロック１２３６）。

引き続き図１２を参照して、論理プロセッサのすべてのプロセッサが、ユーザプログラムが非協調的であることに合意すると（ブロック１２３２）（ユーザプログラムが非協調プロセスタイマの期間の間、同じシステムコール番号にあったことをすべてのプロセッサが示すと）、非協調プロセスの第１ステージのハンドリングは、非協調プロセスフラグをセットしてカウンタをインクリメントすることによって開始する（ブロック１２５４）。
これが、ユーザプログラムが非協調的としてフラグセットされた最初の時である場合には（ブロック１２５８）、非協調プロセスと同じメモリ位置の同じデータ値にアクセスするユーザプログラム（非協調プログラムの「プロセスセット」）は、それらユーザプログラムの継続実行を許可しないリストに置かれる。
最初の時であることは、おそらくカウンタ（ブロック１２５４でインクリメントされる）を読み出すことによって判断される。
換言すると、プロセッサのディスパッチャは、プロセスセットのどのメンバの実行もスケジューリングしない。
これは、プロセスセットの隔離（quarantine of the process set）としても知られている（ブロック１２６２）。
プロセスセットは非協調プロセスとメモリを共有し、さらに、論理プロセッサのプロセッサ間で非協調プロセス内の実行ポイントが相違する可能性があり、プロセスセットが共有メモリの相違に遭遇するおそれがあることから、プロセスセットの隔離は、プロセスセットのプロセスが（プロセッサ間で）メモリの異なるデータに遭遇しないことを保証し、したがって、計算障害を引き起こさないことを保証する。
この第１ステージでは、非協調プロセスは、協調的になることを期待して、まだ実行が許可されている。
したがって、プロセスセットの隔離後、非協調プロセスハンドラルーチンは、非協調プロセスタイマを再始動し（ブロック１２３７）、現在のシステムコール番号を記憶し（ブロック１２３９）、割り込みを有効にし（ブロック１２３８）、そして終了する（ブロック１２３６）。

本発明の実施の形態によると、非協調プロセスは、そのプロセスが隔離状態にある間、実行の継続を許可される。
非協調プロセスの実行の次のスケジューリング時に、ディスパッチャは、再び、現在のシステムコール番号を記憶し、非協調プロセスタイマを始動する。
非協調プロセスが、非協調プロセスタイマの期間の間、再び、システムコールを行うことなく実行されると、非協調プロセスハンドラルーチンが、再び起動される。
すべてのプロセッサが、再び、ユーザプログラムの非協調性に合意すると（ブロック１２３２）、ルーチンは、非協調プロセスフラグをセットし（ブロック１２５４）（ただし、このフラグは、前のエントリに基づいてすでにアサートされている）、カウンタがインクリメントされる（ブロック１２５４）。
この例示の状況では、ユーザプログラムは、新しく非協調的になったのではないので（ブロック１２５８）、次のステップは、ユーザプログラムが所定の回数の繰り返しの間、非協調的であることが判明したかどうかの判断とすることができる（ブロック１２６６）。
いくつかの実施の形態では、プロセスセットの隔離の後、その後の訂正動作が行われる前に、ユーザプログラムが非協調的であると１０回宣言されうる。
ユーザプログラムが、所定の回数の繰り返しよりも少ない繰り返しで非協調的であると確認されると（ブロック１２６６）、さらに動作を行う前に、再び、非協調プロセスが協調的になることを期待して、非協調割り込みハンドラルーチンは、非協調プロセスタイマを再始動し（ブロック１２３７）、現在のシステムコール番号を記憶し（ブロック１２３９）、割り込みを有効にし（ブロック１２３８）、そして終了する（ブロック１２３６）。
非協調プロセスハンドリングの段階３は、システムコールが所定の回数の繰り返し前に行われた場合に、非協調プロセスがどのように取り扱われるかを説明した後に説明される。

さらに説明のために、ユーザプログラムは、少なくとも１回、非協調的であると確認され、そのプロセスセットが隔離されたが、ユーザプログラムは、所定の回数の繰り返しの間、非協調的であるとまだ確認されていないと仮定する。
さらに、ユーザプログラムがシステムコールを行うものと仮定する。
再び、図７を手短に参照して、システムコールプログラムが実行されると、システムコール番号をインクリメントした（ブロック７０４）後、呼び出し側プログラムが、非協調的であるとして事前にフラグセットされているかどうかについての判断が行われる（ブロック７０６）。
フラグセットされていない場合には、システムコールは、上述したようなステップを実行する。
一方、呼び出し側プログラムが、事前に非協調的であるとフラグセットされている場合には、システムコールプログラムは、プロセスセットの隔離を解除することができ（ブロック７２４）、非協調プロセスフラグをクリアすることができる（ブロック７２６）。

図１３は、図１２の方法をさらに示すために、イベント割り込みに関係した非協調プロセスのハンドリングを示す時間表である。
詳細には、図１３は、各プロセッサがシステムコール番号１９９９に遭遇する状況を示している。
プロセッサＰＡ１の場合、割り込み５は、非協調プロセスタイマの満了前にアサートされ、したがって、プロセッサＰＡ１は、システムコール番号２０００で割り込み５のサービス提供を提案する（ライン１３００、図５のブロック５１４）。
割り込み５のサービス提供を提案した直後、プロセッサＰＡ１の非協調プロセスタイマは満了し、ランデブーが未確認であるため、このプロセッサは、投票者論理回路が前の提案からの同期データをライトバックすることを、ソフトウェアループで待機する（図１２のブロック１２４６）。
これに対して、プロセッサＰＢ１は、割り込みがアサートされる前に、自身の非協調プロセスタイマが満了し、したがって、プロセッサＰＢ１は、非協調プロセス情報を同期レジスタ５４に書き込み（ライン１３０２）、確認をソフトウェアループで待機する（図１２のブロック１２２４および１２２８）。
その後、投票者論理回路は、同期データを各プロセッサにライトバックする（ライン１３０４）。
プロセッサが割り込みのサービス提供に合意せず、非協調プロセス割り込みが即時動作性であることから、プロセッサＰＡ１は、割り込み５を保留リストにライトバックし（ブロック１２５０）、非協調プロセスの表示を同期レジスタに書き込み（ライン１３０６、ブロック１２２４）、そして、確認をソフトウェアループで待機する（ブロック１２２８）。
プロセッサＰＢ１について、プロセッサは、非協調プロセスに関して合意しない（ブロック１２３２）（プロセッサＰＡ１は、ユーザプログラムが非協調的であることを示すのではなく、割り込みにサービスを提供することを提案した）。
さらに、プロセッサＰＡ１によって提案されたシステムコール番号（この例示の事例ではシステムコール２０００）は、プロセッサＰＢ１のシステムコールが次に行われることを意味せず、提案されたシステムコール番号２０００は、プロセッサＰＡ１もシステムコール番号１９９９に達していることを暗に意味する（ブロック１２３４）。
したがって、プロセッサＰＢ１は、非協調プロセスを示す同期データの第２の書き込みを行い（ライン１３０８、ブロック１２２４）、この場合も、確認をソフトウェアループで待機する（ブロック１２２８）。
その後、投票者論理回路５６は、同期データを各プロセッサに書き込む（ライン１３１０）。
この例示の第２の書き込みでは、プロセッサは、非協調ステータスに合意し（各プロセッサについてブロック１２３２）、したがって、各プロセッサは、非協調プロセスフラグをアサートし、非協調プロセスカウンタをインクリメントし（ブロック１２５４）、そして、非協調プロセスのプロセスセットを隔離する（ブロック１２６２）。
その後、ユーザプログラムは、非協調プロセスのプロセスセットが隔離されているにもかかわらず、動作を続ける（各プロセッサの時間表の領域１３１２）。

また、図１３は、投票者論理回路に書き込まれた同期データが一致しないにもかかわらず、ユーザプログラムの非協調性がまもなく終了する可能性があるという情報をプロセッサが収集する状況も示している。
詳細には、図１３は、プロセッサＰＡ１が、この例示の事例ではシステムコール番号３０００のシステムコールを行うこともさらに示している（領域１３１４）。
システムコールプロセスの一部として、プロセッサＰＡ１は、次のランデブーを提案または広告する（ライン１３１６、図７のブロック７１２および７４０も参照）。
これに対して、プロセッサＰＢ１は、自身の非協調プロセスタイマがシステムコール前に満了し、したがって、非協調プロセスの表示を書き込み（ライン１３１８、ブロック１２２４）、確認をソフトウェアループで待機する（ブロック１２２８）。
投票者論理回路が同期データを返信すると（ライン１３２０）、プロセッサＰＡ１は、割り込みタイプの不一致に気付き（システムコールによって解析された場合には図７のブロック７３０、割り込みハンドラによって解析された場合にはブロック５５２）、再び、同期データの書き込みを試みる（ライン１３２１、図７のブロック７４０または図５のブロック５１４）。
これに対して、プロセッサＰＢ１は、同期データを受信し（ライン１３２０）、プロセッサがユーザプログラムの非協調性について合意しない（ブロック１２３２）一方、プロセッサＰＡ１からの提案されたランデブー情報は、システムコールが次に行われることを示している（ブロック１２３４）。
したがって、プロセッサＰＢ１は、システムコールが行われるまで、ユーザプログラムの実行を継続する。
その後、プロセッサは、プロセッサＰＡ１によって最初に提案された割り込みに合意する。

次に、図１２、特に、ブロック１２６６が示すステップを参照されたい。
ユーザプログラムが、所定の回数の繰り返しの間、非協調プロセスとしてフラグセットされている場合には（ブロック１２６６）、次のステップは、この非協調プロセスを隔離すること（ブロック１２６８）、および、プロセスレベル再統合ルーチンを呼び出すること（ブロック１２７０）とすることができる。

論理プロセッサの各プロセッサで実行され、非協調プロセスとして特定されているユーザプログラムは、プロセッサ間でそれらユーザプログラムの実行ポイントが大幅に相違することがある。
本発明の少なくともいくつかの実施の形態によると、ユーザプログラムが、システムコールに基づいて同期する機会を提供しない場合には、同期は、各ユーザプログラムの実行を命令ストリームの同じポイントで強制的に再開させることによって行われうる。
これは、いくつかのプロセッサが、いくつかの命令を重複して実行し、他のプロセッサが、いくつかの命令の実行をスキップすることを意味することがある。
一方、命令ストリームの同じポイントでユーザプログラムの実行再開を可能にする前に、各プロセッサのワーキングメモリが同じである必要がある。
換言すると、非協調プロセスが書き込みアクセスを行うどのメモリも、論理プロセッサのプロセッサ間で比較されて、同じにされるべきである。
このように、実行が再開されると、各プロセッサのプロセス状態は同じになる。
したがって、本発明の実施の形態によると、図１２に示す非協調プロセスハンドラルーチンが、強制的な同期を必要とすると判断すると（ブロック１２６６）、ユーザプログラムのワーキングメモリのプロセスレベル再統合が必要とされうる。

図１４は、論理プロセッサの各プロセッサでほぼ同時に実行できるプロセスレベル再統合ルーチンのフロー図を示している。
詳細には、このプロセスは、図１２に示す非協調プロセスハンドラルーチンによる呼び出しに基づいて開始する（ブロック１４００）。
この例示のプロセスの次のステップは、論理プロセッサの他のプロセッサと共に動作して、ソースプロセッサを選択することである（ブロック１４０２）。
ソースプロセッサを選択するために、メッセージは、投票者論理回路を使用して、プロセッサ間で交換されうる。
論理プロセッサにおけるプロセッサのいずれか１つが選択されうる。

例示のプロセスの次のステップは、非協調プロセスが書き込みアクセスを行うメモリ領域を決定することである（ブロック１４０４）。
この決定は、例えば、プロセッサのメモリ管理テーブルおよび／またはメモリページテーブルを参照することによって行われうる。
非協調プロセスが書き込みアクセスを行うメモリ領域の範囲が決定されると、次のステップは、メモリページがその生成以来変更されていない（通常、クリーンとして知られている）かどうかの判断である（ブロック１４０６）。
例示の図１４の説明の残りは、一度に１つのメモリページしかプロセッサによって解析されないと仮定する。
一方、代替的な実施の形態は、一度に複数のメモリページを比較する。
検討対象のメモリページがクリーンでない（通常、ダーティとして知られている）場合には（再びブロック１４０６）、例示のプロセスの次のステップは、メモリページのチェックサムを計算することである（ブロック１４０８）。

例示のプロセスの次のステップは、データを交換することである（ブロック１４１０）。
このデータは、検討対象のメモリページがクリーンであることの表示（ブロック１４０６を通じてのエントリ）、または、メモリページがダーティである場合に計算されたチェックサム（ブロック１４０８を通じてのエントリ）の一方である。
このデータ交換は、投票者論理回路を使用して行われることができ、各プロセッサが投票者論理回路から返信されるデータをソフトウェアループで待機する（各プロセッサがその各データを書き込むのを待機し、投票者論理回路がデータをライトバックするのを待機する）という意味で、即時動作割り込みに関する交換と同様である。
これらのステップは、図を過度に複雑にしないために、明示的に示されていない。
データが受信されると、メモリページがクリーンであることにすべてのプロセッサが合意するかどうかについての判断が行われる（ブロック１４１２）。
すべてのプロセッサが、メモリページがクリーンであることに合意すると、ソースプロセッサからメモリページをコピーする必要はない。
したがって、次のステップは、すべてのメモリページが解析されたかどうかの判断とすることができる（ブロック１４１４）。
すべてのメモリページが解析されていない場合には、プロセスは、新たに、別のメモリページを解析することから開始する。

引き続き図１４を参照して、すべてのプロセッサが、メモリページのクリーンステータスに合意していない場合（再びブロック１４１２）、次のステップは、例示のプロセスを実行しているプロセッサおよびソースプロセッサが、メモリページがダーティであることに合意するかどうかの判断である（ブロック１４１６）。
合意する場合には、ソースプロセッサが提供したチェックサムと、例示のプロセスを実行しているプロセッサが計算したチェックサムとが等しいかどうかについての判断が行われる（ブロック１４１８）。
チェックサムが等しい場合には、メモリページは、ダーティではあるが、同じデータを含むので、ソースプロセッサからメモリページをコピーする必要はない。
他方、ソースプロセッサと、例示のプロセスを実行しているプロセッサとの間でチェックサムが等しくない場合には（再びブロック１４１８）、メモリページは同じではなく、したがって、ソースプロセッサからのメモリページが、例示のプロセスを実行しているプロセッサにコピーされる（ブロック１４２０）。
同様に、ソースプロセッサ、および、例示のプロセスを実行しているプロセッサが、メモリページのダーティステータスについて合意しない場合には（再びブロック１４１６）、メモリページは同じではなく、したがって、ソースプロセッサからのメモリページが、例示のプロセスを実行しているプロセッサにコピーされる（再びブロック１４２０）。
ソースプロセッサからメモリページをコピーすることに加えて、メモリページに関連付けられたクリーン／ダーティビットも、ソースプロセッサからコピーされる。
これらのビットは、例えば、プロセッサのソースのページテーブルまたはページマッピングテーブルに記憶されうる。
双方のプロセッサが、メモリページのダーティ状態について合意する場合には、クリーン／ダーティビットをコピーする必要はない。
一方、メモリページがコピーされるごとにこれらのビットをコピーすることは、便利な場合があり、プログラミングおよび交換時間の観点からあまり多くの費用を要しない場合がある。
コピーの後、例示の方法は、さらに解析するメモリページがあるかどうかの判断に移動する（ブロック１４１４）。

すべてのページが解析され、おそらく、いくつかのメモリページが、ソースプロセッサから非ソースプロセッサの１つまたは２つ以上にコピーされると、例示のプロセスの次のステップは、場合によっては命令ポインタおよび他のレジスタを含めて、プロセス制御ブロックをソースプロセッサから非ソースプロセッサへコピーすることである（ブロック１４２２）。
このコピーは、各プロセッサが、ソースプロセッサと同じ実行ポイントでユーザプログラムの実行を再開することを保証する。
その後、プロセスレベル再統合ルーチンは復帰する（ブロック１４２６）。
プロセスレベル再統合ルーチンは、他のプロセス（隔離されたプロセスセットのプロセスを除く）の実行とインターリーブされて、プロセスとして実行されることに留意されたい。

制御が、図１２に示す非協調プロセスハンドラに復帰すると、ユーザプログラムおよびそのプロセスセットは隔離リストから除去され（ブロック１２７４）、非協調プロセスフラグおよびカウンタはクリアされ（ブロック１２７８）、非協調プロセスタイマは再始動され（ブロック１２３７）、現在のシステムコール番号は記憶され（ブロック１２３９）、割り込みは有効にされ（ブロック１２３８）、そして、プロセスは終了する（ブロック１２３６）。
したがって、元非協調プロセスは、（この場合、書き込み可能メモリのプロセスレベル再統合によって）同期されており、再びプロセッサによって実行されうる。
ソースプロセッサからの命令ポインタおよび他のレジスタがコピーされたので、すべてのプロセッサは、ユーザプログラムの同じ実行ポイントで実行を再開する。

少なくともいくつかの実施の形態によると、ユーザプログラムの非協調性にかかわらず、適切なオペレーションを確保するには、プロセスレベル再統合だけで十分な場合がある。
プロセスレベル再統合に加えて、または、これに代えて、少なくともいくつかの実施の形態は、事前対策ステップを行って、ユーザプログラムの少なくとも非協調プロセスの指定を引き起こした部分が再びそのようにならないことを確保することができる（ブロック１４２４）。
この事前対策ステップは多くの形態を取ることができる。
いくつかの実施の形態では、ユーザプログラムの好ましくない部分（ほとんどはソフトウェアループ）が、システムコールを含むように変更される。
これは、例えば、ノーオペレーション命令（ＮＯＰ）をシステムコール（例えば、日時コール）と置換することによって行われることができる。
ユーザプログラム命令ストリームが、単なる置換を許容していない場合には、命令は、その置換される命令を指し示す分岐命令、システムコールおよび復帰分岐命令と置換されうる。
これらの変更は、ユーザプログラムがメインメモリに存在するときはユーザプログラムに対して行うことができ、かつ／または、ユーザプログラムがディスクドライブ等の長期記憶デバイスにあるときはユーザプログラムに対して行うことができる。
さらに別の実施の形態では、マルチプロセッサコンピュータシステム（協調プロセスおよび非協調プロセスの双方を有するプロセッサ）内の全プロセッサの再統合が、複数のプロセッサ間で非協調プロセスを同期するために使用されうる。

さらに他の代替的な実施の形態では、プロセッサハードウェアは、命令ストリームの特定のポイントに割り込みを挿入するメカニズムをサポートすることができ、この割り込みは、同期および割り込みスケジューリングのためにシステムコールをトリガすることができる。
例えば、Ｉｎｔｅｌ（登録商標）が製造したＩｔａｎｉｕｍ（登録商標）プロセッサファミリーは、「命令ブレークポイントレジスタ」として知られているプロセッサ内のレジスタをサポートする。
このブレークポイントレジスタには、命令ポインタ値がロードされうる。
実際の命令ポインタがブレークポイントレジスタの値と一致すると、割り込みがトリガされる。
したがって、この例示のメカニズムは、割り込みをトリガするために使用されることができ、この割り込みは、次に、同期の目的でシステムコールをトリガする。
ハードウェアベースのメカニズムは、すべてのアーキテクチャでは利用可能でない場合があるが、ユーザプログラムを変更する実施の形態は、汎用的な用途を有することができる。

さらに他の実施の形態では、（非協調プロセスを有するプロセッサおよびプロセスが協調的であるプロセッサの双方について）マルチプロセッサコンピュータシステム内の全プロセッサの再統合（すべてのメモリのコピー）が、論理プロセッサの複数のプロセッサ間で非協調プロセスを同期するために使用されることができる。

上記説明は、本発明の原理およびさまざまな実施の形態の例示であるように意図されている。
当業者には、上記開示を十分に理解することによって、多数の変形および変更が明らかになる。
添付した特許請求の範囲は、このようなすべての変形および変更を包含するように解釈されることが意図されている。

本発明の実施の形態による計算システムを示す図である。 本発明の実施の形態による計算システムをより詳細に示す図である。 本発明の実施の形態による部分的な計算システムを示す図である。 本発明の少なくともいくつかの実施の形態による例示の時間表である。 本発明の実施の形態による割り込みハンドラルーチンによって実施できるフロー図である。 本発明の実施の形態による割り込みハンドラルーチンによって実施できるフロー図である。 本発明の実施の形態による同期論理回路内で実施できるフロー図である。 本発明の実施の形態によるシステムコールによって実施できるフロー図である。 本発明の実施の形態による時間表である。 本発明の実施の形態による時間表である。 本発明の実施の形態による時間表である。 本発明の実施の形態による時間表である。 本発明の実施の形態による非協調プロセスハンドラルーチンによって実施できるフロー図である。 本発明の実施の形態による非協調プロセスハンドラルーチンによって実施できるフロー図である。 本発明の実施の形態によるさらに別の時間表である。 本発明の実施の形態によるプロセスレベル再統合ルーチンによって実施できるフロー図である。

符号の説明

１０００・・・計算システム
１０Ａ、１０Ｂ、１０Ｃ・・・コンピュータシステム
１２・・・論理プロセッサ
１４、１６・・・Ｉ／Ｏデバイス
１８・・・同期論理回路
２２・・・同期論理回路
２６・・・相互接続部
２８・・・投票者論理回路
３０、３２・・・ネットワーク
３４、３６、３８、４０・・・プロセッサ
４２・・・Ｉ／Ｏブリッジメモリコントローラ
４４・・・プロセッサバス
４６・・・メモリモジュール
４８・・・再統合論理回路
５０・・・論理プロセッサ
５２Ａ、５２Ｂ・・・メモリパーティション
５４・・・同期レジスタ
５６・・・投票者論理回路

Claims (10)

1. 複数のプロセッサ（ＰＡ、ＰＢ、ＰＣ）間で情報を交換する方法であって、
   第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、論理デバイス（１８、２０、２２、２４）に第１のデータを書き込み、次いで、前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、ユーザプログラムの処理を継続し、
   第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、前記論理デバイス（１８、２０、２２、２４）に第２のデータを書き込み、次いで、前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、ユーザプログラムの処理を継続し、
   前記すべてのプロセッサ（ＰＡ、ＰＢ、ＰＣ）が、自身の各データを前記論理デバイス（１８、２０、２２、２４）に書き込んだ後に、前記論理デバイス（１８、２０、２２、２４）によって、前記第１のデータおよび前記第２のデータを、前記第１のプロセッサおよび前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）のそれぞれに書き込む
   方法。
2. 前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって書き込むことは、前記論理デバイス（１８、２０、２２、２４）の第１のメモリ位置（５４）に書き込むことをさらに含み、
   前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって書き込むことは、前記論理デバイス（１８、２０、２２、２４）の第２のメモリ位置（５４）に書き込むことをさらに含み、
   前記論理デバイス（１８、２０、２２、２４）によって書き込むことは、前記第１のデータおよび前記第２のデータを前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）のメモリ（４６）に書き込むこと、および、前記第１のデータおよび前記第２のデータを前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）のメモリ（４６）に書き込むことをさらに含む
   請求項１に記載の方法。
3. 第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、前記論理デバイス（１８、２０、２２、２４）に第３のデータを書き込み、次いで、前記第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって、ユーザプログラムの実行を継続することをさらに含み、
   前記論理デバイス（１８、２０、２２、２４）によって書き込むことは、前記第１のデータ、前記第２のデータおよび前記第３のデータのそれぞれを、前記プロセッサ（ＰＡ、ＰＢ、ＰＣ）のそれぞれに書き込むことをさらに含む
   請求項１に記載の方法。
4. 前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって書き込むことは、前記論理デバイス（１８、２０、２２、２４）の第１のメモリ位置（５４）に書き込むことをさらに含み、
   前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって書き込むことは、前記論理デバイス（１８、２０、２２、２４）の第２のメモリ位置（５４）に書き込むことをさらに含み、
   前記第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）によって書き込むことは、前記論理デバイス（ＰＡ、ＰＢ、ＰＣ）の第３のメモリ位置（５４）に書き込むことをさらに含み、
   前記論理デバイス（１８、２０、２２、２４）によって書き込むことは、前記第１のデータ、前記第２のデータおよび前記第３のデータのそれぞれを、前記第１のプロセッサ、前記第２のプロセッサおよび前記第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）のそれぞれの前記メモリ（４６）に書き込むことをさらに含む
   請求項３に記載の方法。
5. 前記論理デバイス（１８、２０、２２、２４）によって書き込むことは、前記第１のプロセッサ、前記第２のプロセッサおよび前記第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）のそれぞれの前記メモリ（４６）に、日時の値を書き込むことをさらに含む
   請求項４に記載の方法。
6. 第１のメモリ（４６）に連結された第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）と、
   第２のメモリ（４６）に連結された第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）と、
   前記第１のプロセッサおよび前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）に連結された論理デバイス（１８、２０、２２、２４）と
   を備え、
   前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、前記論理デバイス（１８、２０、２２、２４）に第１のデータを書き込むように構成され、
   前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、前記論理デバイス（１８、２０、２２、２４）に第２のデータを書き込むように構成され、
   前記論理デバイス（１８、２０、２２、２４）は、前記第１のデータおよび前記第２のデータを、前記第１のメモリ（４６）に書き込むように構成され、前記第１のデータおよび前記第２のデータを、前記第２のメモリ（４６）に書き込むように構成される
   コンピュータシステム。
7. 前記第１のメモリおよび前記第２のメモリ（４６）のそれぞれに前記第１のデータおよび前記第２のデータを書き込むことと同時に、前記論理デバイス（１８、２０、２２、２４）は、日時の表示を前記第１のメモリ（４６）に書き込むように構成され、この日時の表示を前記第２のメモリ（４６）に書き込むように構成される
   請求項６に記載のコンピュータシステム。
8. 前記第１のデータの前記論理デバイス（１８、２０、２２、２４）への書き込み後であって、前記第１のデータおよび前記第２のデータの前記第１のメモリ（４６）への書き込み前に、前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、ユーザプログラムの実行を再開するように構成され、
   前記第２のデータの前記論理デバイス（１８、２０、２２、２４）への書き込み後であって、前記第１のデータおよび前記第２のデータの前記第２のメモリ（４６）への書き込み前に、前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、ユーザプログラムの実行を再開するように構成される
   請求項６に記載のコンピュータシステム。
9. 第３のメモリ（４６）および前記論理デバイス（１８、２０、２２、２４）に連結された第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）をさらに備え、
   前記第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、第３のデータを前記論理デバイス（１８、２０、２２、２４）に書き込むように構成され、
   前記論理デバイス（１８、２０、２２、２４）は、前記第１のデータ、前記第２のデータおよび前記第３のデータを、前記プロセッサ（ＰＡ、ＰＢ、ＰＣ）のそれぞれに書き込むように構成される
   請求項７に記載のコンピュータシステム。
10. 前記第１のデータの前記論理デバイス（１８、２０、２２、２４）への書き込み後であって、前記第１のデータ、前記第２のデータおよび前記第３のデータの前記第１のメモリ（４６）への書き込み前に、前記第１のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、ユーザプログラムの実行を再開するように構成され、
    前記第２のデータの前記論理デバイス（１８、２０、２２、２４）への書き込み後であって、前記第１のデータ、前記第２のデータおよび前記第３のデータの前記第２のメモリ（４６）への書き込み前に、前記第２のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、ユーザプログラムの実行を再開するように構成され、
    前記第３のデータの前記論理デバイス（１８、２０、２２、２４）への書き込み後であって、前記第１のデータ、前記第２のデータおよび前記第３のデータの前記第３のメモリ（４６）への書き込み前に、前記第３のプロセッサ（ＰＡ、ＰＢ、ＰＣ）は、ユーザプログラムの実行を再開するように構成される
    請求項９に記載のコンピュータシステム。

Images