JP2005268761A - Pattern forming method, thin film transistor, display, and those manufacturing method, and television receiver - Google Patents

Pattern forming method, thin film transistor, display, and those manufacturing method, and television receiver Download PDF

Info

Publication number
JP2005268761A
JP2005268761A JP2005037192A JP2005037192A JP2005268761A JP 2005268761 A JP2005268761 A JP 2005268761A JP 2005037192 A JP2005037192 A JP 2005037192A JP 2005037192 A JP2005037192 A JP 2005037192A JP 2005268761 A JP2005268761 A JP 2005268761A
Authority
JP
Japan
Prior art keywords
region
electrode layer
layer
wettability
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005037192A
Other languages
Japanese (ja)
Other versions
JP2005268761A5 (en
JP4879496B2 (en
Inventor
Itsuki Fujii
厳 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005037192A priority Critical patent/JP4879496B2/en
Publication of JP2005268761A publication Critical patent/JP2005268761A/en
Publication of JP2005268761A5 publication Critical patent/JP2005268761A5/ja
Application granted granted Critical
Publication of JP4879496B2 publication Critical patent/JP4879496B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display manufacturable while improving utilization of material and simplifying the making process, and its making method. <P>SOLUTION: One of the pattern forming methods is that in which a first area and a second area are formed, a composition containing pattern forming material is emitted to a range from the second area to the first area, a part of the composition emitted to the first area flows to the second area, and the second area is higher than the first area in wettability for the composition. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、パターン形成方法、薄膜トランジスタ及びそれらの作製方法、表示装置及びそれらの作製方法、それを用いたテレビジョン装置に関する。   The present invention relates to a pattern forming method, a thin film transistor, a manufacturing method thereof, a display device, a manufacturing method thereof, and a television apparatus using the same.

薄膜トランジスタ(以下、「TFT」という。)及びそれを用いた電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。   A thin film transistor (hereinafter referred to as “TFT”) and an electronic circuit using the thin film transistor are manufactured by laminating various thin films such as a semiconductor, an insulator, and a conductor on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Has been. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.

従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている(例えば、特許文献1参照。)。   In the manufacturing process using the conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is required only for handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Become. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases. In order to improve such problems, attempts have been made to manufacture TFTs by reducing the photolithography process (see, for example, Patent Document 1).

しかし、上記特許文献1に記載された技術は、TFTの製造工程で複数回行われるフォトリソグラフィ工程の一部を印刷法で置き替えただけのものであり、抜本的に工程数の削減に寄与できるものではない。また、フォトリソグラフィ技術においてマスクマスクパターンを転写するために用いる露光装置は、等倍投影露光若しくは縮小投影露光により、数ミクロンから1ミクロン以下のパターンを転写するものであり、原理的にみて、一辺が1メートルを越えるような大面積基板を一括で露光することは技術的に困難である。
特開平11−251259号公報
However, the technique described in Patent Document 1 is merely a replacement of a part of the photolithography process performed a plurality of times in the TFT manufacturing process by the printing method, and drastically contributes to the reduction in the number of processes. It is not possible. In addition, an exposure apparatus used for transferring a mask mask pattern in photolithography technology transfers a pattern of several microns to 1 micron or less by 1x projection exposure or reduced projection exposure. It is technically difficult to collectively expose a large area substrate having a thickness exceeding 1 meter.
Japanese Patent Laid-Open No. 11-251259

本発明は、TFT及びそれを用いる電子回路並びにTFTによって形成される表示装置の製造工程においてフォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。   The present invention reduces the number of photolithography processes in the manufacturing process of a TFT, an electronic circuit using the TFT, and a display device formed by the TFT, simplifies the manufacturing process, and a large-area substrate whose one side exceeds 1 meter. Another object of the present invention is to provide a technique that can be manufactured at a low cost and with a high yield.

また、本発明は、それらの表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。   Another object of the present invention is to provide a technique capable of forming a pattern such as a wiring constituting these display devices in a desired shape with good controllability.

本発明の表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とTFTとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。   The display device of the present invention includes a light-emitting element and a TFT in which a medium including light-emitting organic matter or a mixture of organic and inorganic substances called electroluminescence (hereinafter also referred to as “EL”) is interposed between electrodes. And a liquid crystal display device using a liquid crystal element having a liquid crystal material as a display element.

本発明のパターン形成方法は、第1の領域及び第2の領域を形成し、第2の領域から第1の領域にわたってパターン形成材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、組成物に対するぬれ性は、第1の領域より第2の領域が高い。     In the pattern forming method of the present invention, a first region and a second region are formed, a composition containing a pattern forming material is discharged from the second region to the first region, and the composition is discharged to the first region. A part of the product is caused to flow into the second region, and the wettability with respect to the composition is higher in the second region than in the first region.

本発明のパターン形成方法は、被形成領域に選択的にマスクを形成し、マスクを用いて第1の領域を形成し、マスクを除去し、第2の領域を形成し、第2の領域から第1の領域にわたってパターン形成材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、組成物に対するぬれ性は、第1の領域より第2の領域が高い。     In the pattern formation method of the present invention, a mask is selectively formed in a formation region, the first region is formed using the mask, the mask is removed, the second region is formed, and the second region is removed. A composition containing a pattern forming material is discharged over the first region, a part of the composition discharged to the first region is caused to flow into the second region, and the wettability with respect to the composition is higher than that of the first region. The second area is high.

本発明のパターン形成方法は、被形成領域に選択的に光触媒物質を形成し、被形成領域及び光触媒物質上に第1の領域を形成し、光触媒物質に光を照射化し、第2の領域を形成し、第2の領域から第1の領域にわたってパターン形成材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、組成物に対するぬれ性は、第1の領域より第2の領域が高い。     In the pattern forming method of the present invention, a photocatalytic material is selectively formed in a formation region, a first region is formed on the formation region and the photocatalytic material, light is irradiated to the photocatalytic material, and a second region is formed. Forming, discharging a composition containing a pattern forming material from the second region to the first region, causing a part of the composition discharged to the first region to flow into the second region, and wetting the composition The second region is higher than the first region.

本発明のパターン形成方法は、被形成領域に第1の領域を形成し、第1の領域に選択的に光を照射し、第2の領域を形成し、第2の領域から第1の領域にわたってパターン形成材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、組成物に対するぬれ性は、第1の領域より第2の領域が高い。     In the pattern formation method of the present invention, the first region is formed in the formation region, the first region is selectively irradiated with light, the second region is formed, and the second region to the first region are formed. A composition containing a pattern forming material is discharged over a portion, and a part of the composition discharged to the first region is caused to flow into the second region. The wettability with respect to the composition is higher than that of the first region. Is expensive.

本発明の薄膜トランジスタの作製方法は、第1の領域及び第2の領域を形成し、第2の領域から第1の領域にわたって導電性材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、電極層を形成し、組成物に対するぬれ性を、第1の領域より第2の領域が高くなるように形成する。     In the method for manufacturing a thin film transistor of the present invention, a first region and a second region are formed, a composition containing a conductive material is discharged from the second region to the first region, and discharged to the first region. A part of the composition is caused to flow into the second region to form an electrode layer, and the wettability to the composition is formed so that the second region is higher than the first region.

本発明の薄膜トランジスタの作製方法は、第1の領域及び第2の領域を形成し、第2の領域から第一の領域にわたって導電性材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、電極層を形成し、電極層に接して第2の領域に導電性材料を吐出し、配線層を形成し、組成物に対するぬれ性を、第1の領域より第2の領域が高くなるように形成する。   In the method for manufacturing a thin film transistor of the present invention, a first region and a second region are formed, a composition containing a conductive material is discharged from the second region to the first region, and discharged to the first region. A part of the composition is caused to flow into the second region, an electrode layer is formed, a conductive material is discharged to the second region in contact with the electrode layer, a wiring layer is formed, and wettability to the composition is increased. The second region is formed higher than the first region.

本発明の薄膜トランジスタの作製方法は、被形成領域に選択的に光触媒物質を形成し、被形成領域及び光触媒物質上に第1の領域を形成し、光触媒物質に光を照射し、第2の領域を形成し、第2の領域から第1の領域にわたって導電性材料を含む組成物を吐出し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、電極層を形成し、組成物に対するぬれ性は、第1の領域より第2の領域が高い。     In the method for manufacturing a thin film transistor of the present invention, a photocatalytic substance is selectively formed in a formation region, a first region is formed over the formation region and the photocatalytic material, light is irradiated to the photocatalytic material, and the second region is formed. And discharging a composition containing a conductive material from the second region to the first region, causing a portion of the composition discharged to the first region to flow into the second region, and The wettability to the composition is higher in the second region than in the first region.

本発明の薄膜トランジスタの作製方法は、第1の領域及び第2の領域を形成し、第2の領域から第1の領域にわたってマスク形成材料を含む組成物を吐出し、第1の領域に吐出したマスク形成材料を含む組成物の一部を、第2の領域に流動させ、マスクを形成し、マスクを用いて第1の領域の一部を除去し、第3の領域を形成し、マスクを除去し第4の領域を形成し、第3の領域から第4の領域をまたぐように導電性材料を含む組成物を吐出し、第4の領域の導電性材料を含む組成物を第3の領域に流動させ、第1の電極層及び第2の電極層を形成し、第1の領域に吐出した組成物の一部を、第2の領域に流動させ、マスク形成材料を含む組成物に対するぬれ性は、第1の領域より第2の領域が高く、導電性材料を含む組成物に対するぬれ性は、第4の領域より第3の領域が高い。     In the method for manufacturing a thin film transistor of the present invention, a first region and a second region are formed, a composition containing a mask formation material is discharged from the second region to the first region, and then discharged to the first region. A part of the composition including the mask forming material is caused to flow into the second region, a mask is formed, a part of the first region is removed using the mask, a third region is formed, and the mask is formed. The fourth region is removed, the composition containing the conductive material is discharged from the third region so as to cross the fourth region, and the composition containing the conductive material in the fourth region is discharged to the third region. The first electrode layer and the second electrode layer are flowed to the region, a part of the composition discharged to the first region is flowed to the second region, and the composition containing the mask forming material is applied. The wettability is higher in the second region than in the first region, and wettability with respect to the composition containing the conductive material. , The third region than the fourth region is high.

上記構成において、電極層はゲート電極層として形成し、配線層はゲート配線層として形成し、表示装置を作製することもできる。また上記構成において、第1の電極層及び第2の電極層はソース電極層又はドレイン電極層として形成し、表示装置を作製することもできる。   In the above structure, the electrode layer can be formed as a gate electrode layer and the wiring layer can be formed as a gate wiring layer, whereby a display device can be manufactured. In the above structure, the first electrode layer and the second electrode layer can be formed as a source electrode layer or a drain electrode layer, whereby a display device can be manufactured.

本発明の薄膜トランジスタは、第1の領域及び第2の領域を有する絶縁表面上に設けられた配線層と、配線層に接する電極層とを有し、配線層は第2の領域に設けられ、電極層は第1の領域に設けられ、電極層及び配線層に対するぬれ性は、第1の領域より第2の領域が高い。     The thin film transistor of the present invention has a wiring layer provided on an insulating surface having a first region and a second region, and an electrode layer in contact with the wiring layer, and the wiring layer is provided in the second region, The electrode layer is provided in the first region, and the wettability with respect to the electrode layer and the wiring layer is higher in the second region than in the first region.

本発明の薄膜トランジスタは、第1の領域及び第2の領域を有する絶縁表面上に設けられた配線層と、配線層に接する電極層とを有し、配線層は第2の領域に設けられ、電極層は第1の領域に設けられ、電極層及び配線層に対するぬれ性は、第1の領域より第2の領域が高く、電極層は、配線層より幅が細くかつ薄い。   The thin film transistor of the present invention has a wiring layer provided on an insulating surface having a first region and a second region, and an electrode layer in contact with the wiring layer, and the wiring layer is provided in the second region, The electrode layer is provided in the first region, and the wettability with respect to the electrode layer and the wiring layer is higher in the second region than in the first region, and the electrode layer is narrower and thinner than the wiring layer.

本発明の表示装置は、第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有し、ゲート配線層は第2の領域に設けられ、ゲート電極層は第1の領域に設けられ、ゲート電極層及びゲート配線層に対するぬれ性は、第1の領域より第2の領域が高い。   A display device of the present invention includes a gate wiring layer provided over an insulating surface having a first region and a second region, and a thin film transistor including a gate electrode layer in contact with the gate wiring layer. Provided in the second region, the gate electrode layer is provided in the first region, and the wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region.

本発明の表示装置は、第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有し、ゲート配線層は第2の領域に設けられ、ゲート電極層は第1の領域に設けられ、ゲート電極層及びゲート配線層に対するぬれ性は、第1の領域より第2の領域が高く、ゲート電極層は、ゲート配線層より幅が細くかつ薄い。   A display device of the present invention includes a gate wiring layer provided over an insulating surface having a first region and a second region, and a thin film transistor including a gate electrode layer in contact with the gate wiring layer. Provided in the second region, the gate electrode layer is provided in the first region, and the wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region. Narrower and thinner than the wiring layer.

本発明のテレビジョン装置は、第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有する表示装置により表示画面を構成され、ゲート配線層は第2の領域に設けられ、ゲート電極層は第1の領域に設けられ、ゲート電極層及びゲート配線層に対するぬれ性は、第1の領域より第2の領域が高い。   The television device of the present invention has a display screen using a display device having a gate wiring layer provided over an insulating surface having a first region and a second region, and a thin film transistor including a gate electrode layer in contact with the gate wiring layer. The gate wiring layer is provided in the second region, the gate electrode layer is provided in the first region, and the wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region. high.

本発明のテレビジョン装置は、第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有する表示装置により表示画面を構成され、ゲート配線層は第2の領域に設けられ、ゲート電極層は第1の領域に設けられ、ゲート電極層及びゲート配線層に対するぬれ性は、第1の領域より第2の領域が高く、ゲート電極層は、ゲート配線層より幅が細くかつ薄い。   The television device of the present invention has a display screen using a display device having a gate wiring layer provided over an insulating surface having a first region and a second region, and a thin film transistor including a gate electrode layer in contact with the gate wiring layer. The gate wiring layer is provided in the second region, the gate electrode layer is provided in the first region, and the wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region. The gate electrode layer is narrower and thinner than the gate wiring layer.

上記構成において、フッ素を有する物質であるフッ素炭素鎖(フルオロカーボン鎖)を有する物質を形成することで、第1の領域を形成することができる。また光触媒物質として酸化チタンを用いることができる。   In the above structure, the first region can be formed by forming a substance having a fluorine carbon chain (fluorocarbon chain) which is a substance having fluorine. Further, titanium oxide can be used as a photocatalytic substance.

本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態1)
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(Embodiment 1)
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

図29(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれば1920×1080×3(RGB)とすれば良い。 FIG. 29A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scan line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For XGA, 1024 × 768 × 3 (RGB), for UXGA, 1600 × 1200 × 3 (RGB), and for full specification high vision, 1920 × 1080. X3 (RGB) may be used.

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。   The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode connected to the switching element. A typical example of the switching element is a TFT. By connecting the gate electrode side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. Yes.

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。   A TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode layer as main components, and a wiring layer connected to a source region and a drain region formed in the semiconductor layer is attached to the TFT. Structurally, the top gate type in which the semiconductor layer, the gate insulating layer and the gate electrode layer are arranged from the substrate side, and the bottom gate type in which the gate electrode layer, the gate insulating layer and the semiconductor layer are arranged from the substrate side are representative. In the present invention, any of those structures may be used.

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス半導体(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)などを用いることができる。   As a material for forming the semiconductor layer, an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane is used. A polycrystalline semiconductor crystallized using energy or thermal energy, a semi-amorphous semiconductor (also referred to as microcrystal or microcrystal, hereinafter also referred to as “SAS”), or the like can be used.

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またF2、GeF4を混合させても良い。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm-3以下とすることが望ましく、特に、酸素濃度は5×1019cm-3以下、好ましくは1×1019cm-3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is the main component, the Raman spectrum shifts to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. At least 1 atomic% or more of hydrogen or halogen is contained as a neutralizing agent for dangling bonds. The SAS is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. Further, F 2 and GeF 4 may be mixed. This silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, it is desirable that impurities derived from atmospheric components such as oxygen, nitrogen, and carbon be 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

図29(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図30(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図30(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図30において、ドライバIC2751は、FPC(Flexible printed circuit)2750と接続している。   FIG. 29A shows the structure of a display panel in which signals input to the scanning lines and signal lines are controlled by an external driver circuit. As shown in FIG. 30A, a COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by the Glass method. As another mounting form, a TAB (Tape Automated Bonding) method as shown in FIG. 30B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 30, the driver IC 2751 is connected to an FPC (Flexible printed circuit) 2750.

また、画素に設けるTFTをSASで形成する場合には、図29(B)に示すように走査線駆動回路3702を基板3700上に形成し一体化することもできる。図29(B)において、画素部3701は、信号線側入力端子3704と接続した図29(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図29(C)のように、画素部4701、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。   In the case where a TFT provided for a pixel is formed using SAS, a scan line driver circuit 3702 can be formed over a substrate 3700 and integrated as shown in FIG. In FIG. 29B, the pixel portion 3701 is controlled by an external driver circuit as in FIG. 29A connected to the signal line side input terminal 3704. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, a pixel portion 4701, a scan line driver circuit 4702, a signal line, and a signal line as illustrated in FIG. The driver circuit 4704 can be formed over the substrate 4700 integrally.

本発明の実施の形態について、図1を用いて説明する。図1(A)〜(D)はパターンの上面図であり、図1の(E)〜(H)は、図1(A)〜(D)における線G-Hによる断面図である。図1(A)〜(H)はそれぞれ、(A)と(E)、(B)と(F)、(C)と(G)、(D)と(H)とで対応している。     An embodiment of the present invention will be described with reference to FIG. 1A to 1D are top views of the pattern, and FIGS. 1E to 1H are cross-sectional views taken along line GH in FIGS. 1A to 1D. 1A to 1H correspond to (A) and (E), (B) and (F), (C) and (G), and (D) and (H), respectively.

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示装置を作製することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターンを形成することが可能な、液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。また、パターンが転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)なども用いることができる。   The present invention selectively selects at least one or more of patterns necessary for manufacturing a display panel, such as a conductive layer for forming a wiring layer or an electrode, or a mask layer for forming a predetermined pattern. A display device is manufactured by forming a pattern by a method capable of forming a pattern. As a method for selectively forming a pattern, a conductive layer, an insulating layer, or the like is formed, and droplets of a composition prepared for a specific purpose are selectively ejected (ejected) to form a predetermined pattern. A possible droplet discharge (ejection) method (also called an inkjet method depending on the method) is used. In addition, a method by which a pattern can be transferred or drawn, for example, a printing method (a method for forming a pattern such as screen printing or offset printing) can be used.

本実施の形態は、パターンを流動体であるパターンを含む組成物を、液滴として吐出(噴出)し、パターンを形成する方法を用いている。パターンの被形成領域に、パターン形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化しパターンを形成する。本発明では、パターン形成領域に前処理を行う。   This embodiment uses a method of forming a pattern by ejecting (ejecting) a composition including a pattern whose pattern is a fluid as droplets. A droplet containing a pattern forming material is discharged onto a pattern formation region, and fixed by baking, drying, or the like. In the present invention, pre-processing is performed on the pattern formation region.

パターンの形成に用いる液滴吐出装置の一態様を図28に示す。液滴吐出手段1403の個々のヘッド1405、ヘッド1412は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これをCCDなどの撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405、ヘッド1412を個別に制御することができる。吐出する材料は、材料供給源1413、材料供給源1414より配管を通してヘッド1405、ヘッド1412にそれぞれ供給される。   One mode of a droplet discharge device used for forming a pattern is shown in FIG. The individual heads 1405 and 1412 of the droplet discharge means 1403 are connected to the control means 1407, which can draw a pre-programmed pattern under the control of the computer 1410. The drawing timing may be performed with reference to a marker 1411 formed on the substrate 1400, for example. Alternatively, the reference point may be determined based on the edge of the substrate 1400. This is detected by an imaging means 1404 such as a CCD, and converted into a digital signal by the image processing means 1409 is recognized by the computer 1410 to generate a control signal and sent to the control means 1407. Of course, the information on the pattern to be formed on the substrate 1400 is stored in the storage medium 1408. Based on this information, a control signal is sent to the control means 1407, and each head 1405 of the droplet discharge means 1403 is sent. The heads 1412 can be individually controlled. The material to be discharged is supplied from the material supply source 1413 and the material supply source 1414 to the head 1405 and the head 1412 through piping.

ヘッド1405内部は、点線1406が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド1412もヘッド1405と同様な内部構造を有する。ヘッド1405とヘッド1412のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。また、充填する材料を選択することで一つのヘッドで、導電材料や有機、無機材料などをそれぞれ吐出し、描画することができる。層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画すればよい。大型基板を用いる場合、ヘッド1405、ヘッド1412は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。     The inside of the head 1405 has a structure having a space filled with a liquid material as indicated by a dotted line 1406 and a nozzle that is a discharge port. Although not shown, the head 1412 has the same internal structure as the head 1405. When the nozzles of the head 1405 and the head 1412 are provided in different sizes, different materials can be drawn simultaneously with different widths. In addition, by selecting a material to be filled, a conductive material, an organic material, an inorganic material, or the like can be discharged and drawn with one head. In the case of drawing in a wide area such as an interlayer film, the same material may be simultaneously ejected from a plurality of nozzles in order to improve throughput. In the case of using a large substrate, the head 1405 and the head 1412 can freely scan on the substrate in the direction of the arrow to freely set a drawing area, and a plurality of the same pattern can be drawn on a single substrate. it can.

液滴吐出法を用いる導電層などのパターン形成方法では、粒子状に加工されたパターン形成材料を吐出し、焼成によって融合や融着接合させ固化することでパターンを形成する。よって、そのパターンは、スパッタ法などで形成したパターンが、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示す。     In a pattern forming method such as a conductive layer using a droplet discharge method, a pattern is formed by discharging a pattern forming material processed into particles, and fusing or fusing and solidifying by firing. Therefore, the pattern shows a polycrystalline state having many grain boundaries, whereas a pattern formed by sputtering or the like shows a columnar structure.

図1の(A)に示すように、基板50上のパターンの被形成領域を含む近傍に、前処理として形成材料に対するぬれ性の異なる領域を形成する。このぬれ性の違いは両領域の相対的な関係であり、被形成領域内で形成材料に対するぬれ性の程度に差を有していればよい。また、ぬれ性の異なる領域とは、形成材料の接触角が異なることであり、形成材料の接触角が大きい領域はよりぬれ性が低い領域(以下、低ぬれ性領域ともいう)となり、接触角が小さい領域はぬれ性の高い領域(以下、高ぬれ性領域ともいう)となる。接触角が大きいと、流動性を有する液状の組成物は、領域表面上で広がらず、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらすからである。本発明においては、このぬれ性の異なる領域の接触角の差は30度以上、好ましくは40度以上あるとよい。本実施の形態では、マスク51を形成し、このマスク51を用いて、基板50の他の領域にぬれ性の低い物質52を形成する(図1(A)、(E)参照。)。その後、マスク51を除去することにより、ぬれ性の異なる領域53と領域64とが形成される(図1(B)、(F)参照。)。本実施の形態では、ぬれ性が低い領域64を低ぬれ性領域64、ぬれ性が高い領域を高ぬれ性領域53とする。     As shown in FIG. 1A, regions having different wettability with respect to the forming material are formed as pretreatments in the vicinity including the region where the pattern is formed on the substrate 50. This difference in wettability is a relative relationship between the two regions, and it is only necessary to have a difference in the degree of wettability with respect to the forming material in the formation region. A region having different wettability is a contact angle of the forming material different, and a region having a large contact angle of the forming material is a region having lower wettability (hereinafter also referred to as a low wettability region). A region having a small is a region with high wettability (hereinafter also referred to as a high wettability region). When the contact angle is large, the liquid composition having fluidity does not spread on the surface of the region and does not wet the surface, but when the contact angle is small, the composition having fluidity spreads on the surface and the surface is well covered. Because wetting. In the present invention, the difference in contact angle between the regions having different wettability is 30 degrees or more, preferably 40 degrees or more. In this embodiment mode, a mask 51 is formed, and a substance 52 having low wettability is formed in another region of the substrate 50 using the mask 51 (see FIGS. 1A and 1E). After that, by removing the mask 51, a region 53 and a region 64 having different wettability are formed (see FIGS. 1B and 1F). In the present embodiment, the low wettability region 64 is the low wettability region 64, and the high wettability region is the high wettability region 53.

次に、パターン形成材料を含む組成物を液滴55として、高ぬれ性領域53と低ぬれ性領域64とにまたがるように、液滴吐出法により吐出する。組成物の吐出は、高ぬれ性領域53からでも、低ぬれ性領域64どちらの領域から始めてもよい。パターン形成材料を含む組成物はノズル54より液滴55として吐出され、パターン56が形成される(図1(C)、(G)参照。)。   Next, the composition containing the pattern forming material is discharged as a droplet 55 by a droplet discharge method so as to extend over the high wettability region 53 and the low wettability region 64. The discharge of the composition may be started from either the high wettability region 53 or the low wettability region 64. The composition containing the pattern forming material is ejected as droplets 55 from the nozzle 54 to form a pattern 56 (see FIGS. 1C and 1G).

吐出直後、パターン56の形状をとっていた流動性を有するパターン形成材料は、その被形成領域のぬれ性の違いにより、低ぬれ性領域64に安定せず、低ぬれ性領域64と高ぬれ性領域53とが接する境界から、高ぬれ性領域53に一部流動する。パターン形成材料を含む組成物に対するぬれ性が低い低ぬれ性領域64では、パターン形成材料を含む組成物はよくぬれないため、組成物は固着しにくく、より安定性の高い高ぬれ性領域53へ流動してしまうからである。結果、吐出直後はパターン56の形状をとっていたパターン形成材料を含む組成物は、その流動性と被形成領域に対するぬれ性の違いにより、パターン57の様に形状を変え、安定する。低ぬれ性領域64上に形成されるパターン57は、一部が高ぬれ性領域53へ流動したため、パターン56より細線化する。よって、液滴吐出法によって、形成したパターンよりもより細線化したパターンを自由に形成することができる。   Immediately after the discharge, the pattern forming material having fluidity that has the shape of the pattern 56 is not stabilized in the low wettability region 64 due to the difference in wettability of the region to be formed, and the high wettability and the low wettability region 64. Partly flows to the highly wettable region 53 from the boundary where the region 53 contacts. In the low wettability region 64 having low wettability with respect to the composition containing the pattern forming material, the composition containing the pattern forming material is not well wetted, so that the composition is difficult to stick, and the highly wettable region 53 is more stable. It will flow. As a result, the composition containing the pattern forming material that has taken the shape of the pattern 56 immediately after ejection changes its shape like the pattern 57 and stabilizes due to the difference in fluidity and wettability with respect to the formation region. Since a part of the pattern 57 formed on the low wettability region 64 flows into the high wettability region 53, the pattern 57 is made thinner than the pattern 56. Therefore, a pattern finer than the formed pattern can be freely formed by a droplet discharge method.

また、逆の効果として、高ぬれ性領域のみに、パターン形成材料を含む組成物を吐出した場合、周囲を囲む低ぬれ性領域によって液滴ははじかれるため、高ぬれ性領域と低ぬれ性領域の境界に、隔壁(土手)があるかのような機能を果たす。よって、流動性を有するパターン形成材料を含む組成物でも高ぬれ性領域に留まるので、幅広化、厚膜化することができる。   Further, as a reverse effect, when a composition containing a pattern forming material is discharged only in the high wettability region, the droplets are repelled by the surrounding low wettability region, so that the high wettability region and the low wettability region are It functions as if there is a partition (bank) at the boundary. Therefore, even a composition containing a pattern forming material having fluidity remains in the high wettability region, so that it can be widened and thickened.

本発明を用いると、例えば電極層など、微細なパターンを形成したい場合、液滴の吐出口が多少大きくても、余分な液滴を隣接する高ぬれ性領域に流動させることによって、細線化できる。高ぬれ性領域に流動し形成されたパターンは、エッチング等によって除去してもよいし、その上より、重ねてパターン材料を吐出し描画して配線層などの幅広なパターンの一部とすることができる。この場合、低ぬれ性領域に囲まれた高ぬれ性領域のみに液滴を吐出することによって、その配線の幅広化、厚膜化も可能になる。本発明により、微細な配線や、電極などを制御性よく形成することができるため信頼性が向上し、かつ材料のロスが防げ、歩留まりがよく作製できるため、コストダウンが可能になる。     When a fine pattern such as an electrode layer is to be formed using the present invention, even if the discharge port of the droplet is somewhat large, it can be thinned by allowing excess droplets to flow into the adjacent highly wettable region. . The pattern formed by flowing in the high wettability region may be removed by etching or the like, and over that, the pattern material is discharged and drawn to form a part of a wide pattern such as a wiring layer. Can do. In this case, it is possible to increase the width and thickness of the wiring by ejecting droplets only to the high wettability region surrounded by the low wettability region. According to the present invention, fine wirings, electrodes, and the like can be formed with high controllability, so that reliability is improved, loss of materials can be prevented, and manufacturing can be performed with high yield, so that cost can be reduced.

本実施の形態では、前処理としてぬれ性の低い物質を形成したが、その形成条件によっては膜厚が極薄であり、膜として形態を保っていなくてもよい。低ぬれ性領域(ぬれ性が相対的に低い領域)と高ぬれ性領域(ぬれ性が相対的に高い領域)の形成方法は、本実施の形態に限定されず、どのような方法を用いてもよい。本実施の形態では、ぬれ性の低い物質を選択的に形成したが、逆にぬれ性を高める物質を選択的に形成しても良い。どのような方法を用いても、被形成領域に、ぬれ性が異なる領域が形成できればよい。     In this embodiment mode, a substance with low wettability is formed as the pretreatment. However, depending on the formation conditions, the film thickness is extremely thin, and the form may not be maintained as a film. The formation method of the low wettability region (region with relatively low wettability) and the high wettability region (region with relatively high wettability) is not limited to this embodiment mode, and any method is used. Also good. In this embodiment mode, a substance with low wettability is selectively formed; however, a substance that improves wettability may be selectively formed. Whatever method is used, it is only necessary to form regions having different wettability in the formation region.

また、被形成領域近傍にわたって物質を形成し、選択的にぬれ性を高める処理、ぬれ性を低める処理を行ってもよい。この処理には、加熱処理や、レーザ等の光照射処理などを用いることもできる。例えば、ぬれ性を低める物質が分解する程度の紫外線光を照射し、処理領域のぬれ性を低める物質を分解、除去することにより、ぬれ性を低める効果を消滅させ、高ぬれ性領域を形成する。この場合、光の波長としては、使用するぬれ性を低める物質によって適宜選択すればよいが、300nm以下のエネルギーの高い光が好ましい。被形成領域近傍にわたって、密着性を向上させる効果を有する物質を下地膜として形成してもよく、その場合、下地膜の上にぬれ性が異なる領域を形成すればよい。   Alternatively, a substance may be formed in the vicinity of the formation region, and processing for selectively increasing wettability and processing for decreasing wettability may be performed. For this treatment, heat treatment, light irradiation treatment with a laser, or the like can be used. For example, by irradiating UV light to the extent that a substance that lowers wettability decomposes, the substance that lowers wettability in the treatment area is decomposed and removed, thereby eliminating the effect of reducing wettability and forming a high wettability area. . In this case, the wavelength of the light may be appropriately selected depending on the substance that reduces the wettability to be used, but light having a high energy of 300 nm or less is preferable. A substance having an effect of improving adhesion may be formed as a base film over the vicinity of the formation region. In that case, a region having different wettability may be formed over the base film.

他の方法として、被形成領域近傍の、後に高ぬれ性領域を形成する領域に選択的に物質を形成し、その上からぬれ性を低める効果のある物質を形成する。その後加熱処理や光照射処理によって、高ぬれ性領域に形成した物質を活性化させ、ぬれ性を高め、高ぬれ性領域を形成することもできる。この高ぬれ性領域を形成する物質として、光触媒機能を有する物質(以下、単に光触媒物質と表記する)を用いることができる。光触媒物質上にぬれ性の低い物質を形成し、低ぬれ性領域とした後、光照射を行う。選択的に形成された光触媒物質は光触媒活性を有しているので、光照射によって活性化し、ぬれ性の低い物質を分解し除去し、その領域を高ぬれ性とすることができる。     As another method, a substance is selectively formed in a region where a high wettability region is to be formed in the vicinity of the formation region, and a material having an effect of reducing wettability is formed thereon. Thereafter, the substance formed in the high wettability region is activated by heat treatment or light irradiation treatment, so that the wettability can be improved and the high wettability region can be formed. As a substance that forms this highly wettable region, a substance having a photocatalytic function (hereinafter simply referred to as a photocatalytic substance) can be used. A substance having low wettability is formed on the photocatalyst material to form a low wettability region, and then light irradiation is performed. Since the selectively formed photocatalytic substance has photocatalytic activity, it can be activated by light irradiation to decompose and remove a substance having low wettability, thereby making the region highly wettable.

光触媒物質は、酸化チタン(TiOX)、チタン酸ストロンチウム(SrTiO3)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO3)、硫化カドミウム(CdS)、酸化ジルコニウム(ZrO2)、酸化ニオブ(Nb25)、酸化亜鉛(ZnO)、酸化鉄(Fe23)、酸化タングステン(WO3)等が好ましい。これら光触媒物質に紫外光領域の光(波長400nm以下、好ましくは380nm以下)を照射し、光触媒活性を生じさせてもよい。 Photocatalytic materials include titanium oxide (TiO x ), strontium titanate (SrTiO 3 ), cadmium selenide (CdSe), potassium tantalate (KTaO 3 ), cadmium sulfide (CdS), zirconium oxide (ZrO 2 ), niobium oxide ( Nb 2 O 5 ), zinc oxide (ZnO), iron oxide (Fe 2 O 3 ), tungsten oxide (WO 3 ) and the like are preferable. These photocatalytic substances may be irradiated with light in the ultraviolet region (wavelength 400 nm or less, preferably 380 nm or less) to cause photocatalytic activity.

光触媒物質は、ゾルゲル法のディップコーティング法、スピンコーティング法、液滴吐出法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、又は陽極酸化法により形成することができる。また物質は、その形成方法により膜としての連続性を有さなくても良い。複数の金属を含む酸化物半導体からなる光触媒物質の場合、構成元素の塩を混合、融解して形成することができる。ディップコーティング法、スピンコーティング法等の塗布法により光触媒物質を形成する場合、溶媒を除去する必要があるとき、焼成、又は乾燥を行えばよい。具体的には、所定の温度(例えば、300℃以上)で加熱すればよく、好ましくは酸素を有する雰囲気で行う。   The photocatalytic substance is a sol-gel dip coating method, spin coating method, droplet discharge method, ion plating method, ion beam method, CVD method, sputtering method, RF magnetron sputtering method, plasma spraying method, plasma spraying method, or anode. It can be formed by an oxidation method. The substance may not have continuity as a film depending on the formation method. In the case of a photocatalytic substance made of an oxide semiconductor containing a plurality of metals, it can be formed by mixing and melting constituent element salts. When the photocatalytic substance is formed by a coating method such as dip coating or spin coating, baking or drying may be performed when it is necessary to remove the solvent. Specifically, heating may be performed at a predetermined temperature (for example, 300 ° C. or higher), and preferably performed in an atmosphere containing oxygen.

この加熱処理により、光触媒物質は所定の結晶構造を有することができる。例えば、アナターゼ型やルチル−アナターゼ混合型を有する。低温相ではアナターゼ型が優先的に形成される。そのため光触媒物質が所定の結晶構造を有していない場合も加熱すればよい。また塗布法により形成する場合、所定の膜厚を得るために複数回にわたって光触媒物質を形成することもできる。   By this heat treatment, the photocatalytic substance can have a predetermined crystal structure. For example, it has an anatase type and a rutile-anatase mixed type. In the low temperature phase, the anatase type is preferentially formed. Therefore, heating may be performed even when the photocatalytic substance does not have a predetermined crystal structure. Moreover, when forming by the apply | coating method, in order to obtain a predetermined film thickness, a photocatalyst substance can also be formed in multiple times.

マスク51は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成することができる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   The mask 51 is made of a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And can be formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

また、ぬれ性を高めるという処理は、その領域上に吐出される液滴を留めておく力(密着力、固着力ともいう)を周囲の領域より高い状態にすることであり、加熱処理や光(レーザ光など)照射などの処理により、領域を改質し、液滴との密着性を高めることとも同意味である。また、そのぬれ性は液滴に接し、留めておく表面だけでもよく、必ずしも膜厚方向全体にわたって同様の性質を有する必要はない。     In addition, the process of improving the wettability is to make a force (also referred to as an adhesion force or a fixing force) for retaining droplets discharged onto the region higher than that in the surrounding region. This also means that the region is modified by treatment such as irradiation (laser light or the like) to improve the adhesion to the droplet. Further, the wettability may be only on the surface that is in contact with the liquid droplet and is retained, and it is not always necessary to have the same property throughout the film thickness direction.

パターン形成後に前処理として形成したぬれ性を変化させる物質を残してもよいし、パターンを形成後に、不必要な部分は除去してしまってもよい。除去は、パターンをマスクとして用いることもでき、酸素等によるアッシング、エッチングなどにより除去すればいい。     A substance that changes wettability formed as a pretreatment after pattern formation may be left, or unnecessary portions may be removed after pattern formation. The removal can be performed using a pattern as a mask, and may be removed by ashing or etching with oxygen or the like.

低ぬれ性領域を形成する溶液の組成物の一例としては、Rn−Si−X(4-n)(n=1、2、3)の化学式で表されるシランカップリング剤を用いる。ここで、Rは、アルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。 As an example of the composition of the solution that forms the low wettability region, a silane coupling agent represented by a chemical formula of R n —Si—X (4-n) (n = 1, 2, 3) is used. Here, R is a substance containing a relatively inert group such as an alkyl group. X is a hydrolyzable group such as halogen, methoxy group, ethoxy group or acetoxy group, which can be bonded by condensation with a hydroxyl group on the substrate surface or adsorbed water.

また、シランカップリング剤の代表例として、Rにフルオロアルキル基を有するフッ素系シランカップリング剤(フルオロアルキルシラン(以下、FASともいう))を用いることにより、よりぬれ性を低めることができる。FASのRは、(CF3)(CF2x(CH2y(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシランが挙げられる。 Further, as a typical example of a silane coupling agent, wettability can be further reduced by using a fluorine-based silane coupling agent having a fluoroalkyl group in R (fluoroalkylsilane (hereinafter also referred to as FAS)). R of FAS has a structure represented by (CF 3 ) (CF 2 ) x (CH 2 ) y (x: an integer of 0 or more and 10 or less, y: an integer of 0 or more and 4 or less), and a plurality of R Alternatively, when X is bonded to Si, R and X may all be the same or different. Typical FAS includes fluoroalkylsilanes such as heptadefluorotetrahydrodecyltriethoxysilane, heptadecafluorotetrahydrodecyltrichlorosilane, tridecafluorotetrahydrooctyltrichlorosilane, and trifluoropropyltrimethoxysilane.

低ぬれ性領域を形成する溶液の溶媒としては、nーペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなどを用いることができる。   Solvents for the solution that forms the low wettability region include n-pentane, n-hexane, n-heptane, n-octane, n-decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene, deca Hydrocarbon solvents such as hydronaphthalene and squalane, tetrahydrofuran or the like can be used.

また、低ぬれ性領域を形成する溶液の組成物の一例として、フッ素炭素鎖を有する物質(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE−PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。   In addition, as an example of a composition of a solution that forms the low wettability region, a substance having a fluorocarbon chain (fluorine resin) can be used. Examples of fluorine resins include polytetrafluoroethylene (PTFE; tetrafluoroethylene resin), perfluoroalkoxyalkane (PFA; tetrafluoroethylene perfluoroalkyl vinyl ether copolymer resin), and perfluoroethylene propene copolymer (PFEP; four fluoropolymer). Ethylene-hexafluoropropylene copolymer resin), ethylene-tetrafluoroethylene copolymer (ETFE; tetrafluoroethylene-ethylene copolymer resin), polyvinylidene fluoride (PVDF; vinylidene fluoride resin), polychlorotrifluoroethylene (PCTFE; trifluoroethylene chloride resin), ethylene-chlorotrifluoroethylene copolymer (ECTFE; trifluoroethylene chloride-ethylene copolymer resin), polytetrafluoroethylene-perfluorodioxide Rukoporima (TFE-PDD), polyvinyl fluoride (PVF; a vinyl fluoride resin), or the like can be used.

また、低ぬれ性領域を形成しない(すなわち、高ぬれ性領域を形成する)有機材料を用い、後にCF4プラズマ等による処理を行って、低ぬれ性領域を形成してもよい。例えば、ポリビニルアルコール(PVA)のような水溶性樹脂を、H2O等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。さらには、低ぬれ性領域を有する材料であっても、さらにプラズマ処理等を行うことによって、ぬれ性をより低下させることができる。 Alternatively, a low wettability region may be formed by using an organic material that does not form a low wettability region (that is, a high wettability region) and then performing a treatment with CF 4 plasma or the like. For example, a material in which a water-soluble resin such as polyvinyl alcohol (PVA) is mixed with a solvent such as H 2 O can be used. Moreover, you may use combining PVA and another water-soluble resin. Organic material (organic resin material) (polyimide, acrylic) or skeleton structure is composed of a bond of silicon (Si) and oxygen (O), a material containing at least hydrogen as a substituent, or fluorine, alkyl group as a substituent, Alternatively, a material having at least one of aromatic hydrocarbons may be used. Further, even with a material having a low wettability region, wettability can be further reduced by performing plasma treatment or the like.

また、パターンと、被形成領域との密着性を向上させるため、下地膜を形成してもよい。例えば、銀を含む導電性材料を基板上に塗布し、銀配線を形成す場合、密着性を向上させるために、導電膜として、基板上に酸化チタン膜を形成してもよい。酸化チタン膜は、形成される銀を含む導電性材料などと密着性がよいので、信頼性が向上する。     In addition, a base film may be formed in order to improve the adhesion between the pattern and the formation region. For example, when a silver-containing conductive material is applied on a substrate to form a silver wiring, a titanium oxide film may be formed on the substrate as a conductive film in order to improve adhesion. Since the titanium oxide film has good adhesion to a conductive material containing silver to be formed, reliability is improved.

本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態2)
本発明の実施の形態について、図2を用いて説明する。図2(A)〜(D)はパターンの上面図であり、図2の(E)〜(H)は、図2(A)〜(D)における線I-Jによる断面図である。図2(A)〜(H)はそれぞれ、(A)と(E)、(B)と(F)、(C)と(G)、(D)と(H)とで対応している。
(Embodiment 2)
An embodiment of the present invention will be described with reference to FIG. 2A to 2D are top views of the pattern, and FIGS. 2E to 2H are cross-sectional views taken along line I-J in FIGS. 2A to 2D. 2A to 2H correspond to (A) and (E), (B) and (F), (C) and (G), and (D) and (H), respectively.

本実施の形態は、本発明を用いてパターンを形成する他の例を説明する。実施の形態1においては、パターンを細線化して形成する例を示したが、本実施の形態では、そのパターンを微細な間隔で制御よく形成する例を示す。   In this embodiment, another example of forming a pattern using the present invention will be described. In the first embodiment, an example in which a pattern is thinned and formed is shown. However, in the present embodiment, an example in which the pattern is formed at fine intervals with good control is shown.

図2(A)、(E)は、図1(D)、(H)の状態より、パターン57をマスクとして低ぬれ性を付与する効果のある物質であるぬれ性の低い物質52を除去した状態である。よって、図2(B)に示す様に、パターン57の下のみにぬれ性の低い物質52が残存し、その周囲の領域は高ぬれ性領域65となっている。この高ぬれ性領域は、ぬれ性の低い物質52を有していないのでぬれ性が高い。次に、ぬれ性の低い物質52と選択比の高いエッチング方法によって、パターン57のみを除去する。エッチング法はドライエッチング法でもウェットエッチング法でもよく、アッシング等でもよい。このとき、ぬれ性の低い物質とパターン形成材料に対して選択比の高いエッチングガス、又はエッチャントを用いることが好ましい。   In FIGS. 2A and 2E, the low wettability substance 52, which is an effective substance for imparting low wettability, is removed from the state of FIGS. 1D and 1H using the pattern 57 as a mask. State. Therefore, as shown in FIG. 2B, the low wettability substance 52 remains only under the pattern 57, and the surrounding region is a high wettability region 65. The high wettability region has high wettability because it does not have the material 52 with low wettability. Next, only the pattern 57 is removed by an etching method having a low wettability material 52 and a high selectivity. The etching method may be a dry etching method, a wet etching method, or ashing. At this time, it is preferable to use an etching gas or an etchant having a high selectivity with respect to the substance having low wettability and the pattern forming material.

パターン57を除去すると、残存するぬれ性の低い物質52は、低ぬれ性領域58を形成し基板上最上面に現れる。後に形成するパターン材料を含む組成物の接触角は高ぬれ性領域65の方が、低ぬれ性領域58より小さい。この接触角の差は40度以上あると好ましい。この低ぬれ性領域58は、本発明によって細線化されたパターン57をマスクとして形成されたため、細線化された形状を有する(図2(B)、(F)参照。)。この低ぬれ性領域58を横切り、周囲の高ぬれ性領域65上にまたがるようにパターン形成材料を含む組成物を、流動性を有する液滴61として、ノズル60より吐出し、パターン59を形成する。本実施の形態においても、このパターン形成材料を含む組成物は、実施の形態1と同様、低ぬれ性領域65に対して低いぬれ性を有するものであり、その接触角も大きい。   When the pattern 57 is removed, the remaining low wettability substance 52 forms a low wettability region 58 and appears on the uppermost surface of the substrate. The contact angle of the composition containing the pattern material to be formed later is higher in the high wettability region 65 than in the low wettability region 58. The difference in contact angle is preferably 40 degrees or more. Since the low wettability region 58 is formed by using the thinned pattern 57 as a mask according to the present invention, it has a thinned shape (see FIGS. 2B and 2F). A composition containing a pattern forming material is crossed over the low wettability region 58 and straddles the surrounding high wettability region 65 as a liquid droplet 61 from the nozzle 60 to form a pattern 59. . Also in the present embodiment, the composition including this pattern forming material has low wettability with respect to the low wettability region 65 as in the first embodiment, and has a large contact angle.

よって、吐出直後は、パターン59の形状をとっていた流動性を有するパターン形成材料を含む組成物は、その被形成領域のぬれ性の違いにより、低ぬれ性領域58上に安定せず、高ぬれ性領域65に接する境界から、高ぬれ性領域65に流動する。パターン形成材料を含む組成物に対するぬれ性が低い低ぬれ性領域58では、パターン形成材料を含む組成物はよくぬれないため、組成物は固着しにくく、より安定性の高い高ぬれ性領域65へ流動してしまうからである。結果、吐出直後はパターン59の形状をとっていたパターン形成材料を含む組成物は、その流動性と被形成領域に対するぬれ性の違いにより、パターン62、パターン63の様に形状を変え、安定する。よって、パターン62とパターン63の間には、細幅でありながら制御性よく間隔が形成でき、パターン62とパターン63を電極層であった場合、ショート等の不良を防止できる。本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、制御性よく形成することができるので、高精細で信頼性の高い表示装置を歩留まりよく作製することができる。   Therefore, immediately after discharge, the composition containing the pattern forming material having the fluidity which has been in the shape of the pattern 59 is not stabilized on the low wettability region 58 due to the difference in wettability of the formation region. It flows from the boundary in contact with the wettability region 65 to the high wettability region 65. In the low wettability region 58 having low wettability with respect to the composition containing the pattern forming material, the composition containing the pattern forming material is not well wetted, so that the composition is difficult to stick to the highly wettable region 65 with higher stability. It will flow. As a result, the composition containing the pattern forming material that has taken the shape of the pattern 59 immediately after ejection changes its shape like the pattern 62 and the pattern 63 and is stable due to the difference in fluidity and wettability with respect to the formation region. . Therefore, a space can be formed between the pattern 62 and the pattern 63 with a small width and good controllability, and when the pattern 62 and the pattern 63 are electrode layers, defects such as a short circuit can be prevented. The present invention enables high-definition and highly reliable display devices to be manufactured with high yield because wiring and the like can be formed with good controllability even if they are densely and complicatedly arranged by downsizing and thinning. can do.

(実施の形態3)
本発明の実施の形態について、図38を用いて説明する。図38(A)〜(D)はパターンの上面図である。
(Embodiment 3)
An embodiment of the present invention will be described with reference to FIG. 38A to 38D are top views of the patterns.

本実施の形態は、実施の形態1で形成した細線化したパターンをより長く形成し、長い微細なパターンを形成する例を示す。     In this embodiment, an example in which the thinned pattern formed in Embodiment 1 is formed longer and a long fine pattern is formed.

基板70上に、複数のマスク71a、マスク71b、マスク71cを、間隔を設けて形成する。その後マスク71a、マスク71b、マスク71cを用いて、ぬれ性の低い物質72を形成する(図38(A)参照。)。その後、マスク71a、マスク71b、マスク71cをエッチングによって除去する。基板70上には、低ぬれ性領域78と、高ぬれ性領域73a、高ぬれ性領域73b、高ぬれ性領域73cが選択的に形成される(図38(B)参照。)。   On the substrate 70, a plurality of masks 71a, 71b, and 71c are formed at intervals. After that, a substance 72 having low wettability is formed using the mask 71a, the mask 71b, and the mask 71c (see FIG. 38A). Thereafter, the mask 71a, the mask 71b, and the mask 71c are removed by etching. A low wettability region 78, a high wettability region 73a, a high wettability region 73b, and a high wettability region 73c are selectively formed over the substrate 70 (see FIG. 38B).

その後、流動性を有するパターン形成材料を含む組成物を液滴として、高ぬれ性領域73a、高ぬれ性領域73b、高ぬれ性領域73cを横切り、低ぬれ性領域をまたがるように、液滴吐出法により吐出する。パターン形成材料を含む組成物はノズルより液滴として吐出され、パターン76が形成される(図38(C))。     Thereafter, a composition containing a flowable pattern forming material is used as droplets, and droplet discharge is performed so as to cross the high wettability region 73a, the high wettability region 73b, and the high wettability region 73c and straddle the low wettability region. Discharge by the method. The composition containing the pattern forming material is discharged as droplets from the nozzle to form a pattern 76 (FIG. 38C).

吐出直後、パターン76の形状をとっていた流動性を有するパターン形成材料は、その被形成領域のぬれ性の違いにより、低ぬれ性領域78に安定せず、低ぬれ性領域78と高ぬれ性領域73a、高ぬれ性領域73b、高ぬれ性領域73cとが接する境界から、それぞれ隣接する高ぬれ性領域73a、高ぬれ性領域73b、高ぬれ性領域73cに一部流動する。パターン形成材料を含む組成物に対するぬれ性が低い低ぬれ性領域78では、パターン形成材料を含む組成物はよくぬれないため、組成物は固着しにくく、より安定性の高い高ぬれ性領域73a、高ぬれ性領域73b、高ぬれ性領域73cへ流動してしまうからである。結果、吐出直後はパターン76の形状をとっていたパターン形成材料を含む組成物は、その流動性と被形成領域に対するぬれ性の違いにより、パターン77の様に形状を変え、安定する。低ぬれ性領域78上に形成されるパターン77は、一部が高ぬれ性領域73a、高ぬれ性領域73b、高ぬれ性領域73cへ流動したため、パターン76より細線化する。高ぬれ性領域の面積やそのぬれ性の高さ、接触角の差、また吐出するパターン材料を有する組成物の粘度や量によって、その高ぬれ性領域に流動する量は制御することができる。パターン材料として導電性材料を用いた場合、長く微細な配線を制御性よく形成することができる。また高ぬれ性領域を幅広の配線が用いられるバスライン線の交点など、非開口部に対応する領域とすることにより、画素の開口率を低下させることはなく表示装置を作製できる。   Immediately after the discharge, the pattern forming material having fluidity that has the shape of the pattern 76 is not stabilized in the low wettability region 78 due to the difference in wettability of the formation region, and the low wettability region 78 and the high wettability. From the boundary where the region 73a, the high wettability region 73b, and the high wettability region 73c are in contact, partly flows to the adjacent high wettability region 73a, high wettability region 73b, and high wettability region 73c. In the low wettability region 78 having low wettability with respect to the composition containing the pattern forming material, the composition containing the pattern forming material is not well wetted. Therefore, the composition is difficult to stick, and the highly wettable region 73a having higher stability. This is because it flows to the high wettability region 73b and the high wettability region 73c. As a result, the composition containing the pattern forming material having the shape of the pattern 76 immediately after the discharge changes its shape like the pattern 77 and stabilizes due to the difference in fluidity and wettability with respect to the formation region. A part of the pattern 77 formed on the low wettability region 78 flows into the high wettability region 73a, the high wettability region 73b, and the high wettability region 73c, so that the pattern 77 is made thinner than the pattern 76. The amount of fluid flowing into the highly wettable region can be controlled by the area of the highly wettable region, the high wettability region, the difference in contact angle, and the viscosity and amount of the composition having the pattern material to be discharged. When a conductive material is used as the pattern material, long and fine wiring can be formed with good controllability. In addition, when the high wettability region is a region corresponding to a non-opening portion such as an intersection of bus line lines in which a wide wiring is used, a display device can be manufactured without reducing the aperture ratio of the pixel.

本発明により、パターンを微細に形成できるだけでなく、その長さも自由に形成することができ、パターン形状の設計に対する自由度が向上する。また、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、制御性よく形成することができるので、高精細で信頼性の高い表示装置を歩留まりよく作製することができる。   According to the present invention, not only the pattern can be formed finely, but also its length can be freely formed, and the degree of freedom in designing the pattern shape is improved. In addition, even if the wiring and the like are designed to be dense and complicated by downsizing and thinning, they can be formed with good controllability, so a high-definition and highly reliable display device can be manufactured with high yield. Can do.

(実施の形態4)
本発明の実施の形態について、図3〜図18を用いて説明する。より詳しくは、本発明を適用した表示装置の作製方法について説明する。まず、本発明を適用した、チャネルエッチ型の薄膜トランジスタを有する表示装置の作製方法について説明する。図3〜図10は表示装置画素部の上面図であり、図11〜図18の(A)は、図3〜図10における線K-Lによる断面図、(B)は線A-Cによる断面図、(C)は線B-Dによる断面図である。
(Embodiment 4)
An embodiment of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a display device to which the present invention is applied will be described. First, a method for manufacturing a display device having a channel-etched thin film transistor to which the present invention is applied will be described. 3 to 10 are top views of the display device pixel portion. FIGS. 11 to 18A are cross-sectional views taken along the line KL in FIGS. 3 to 10, and FIG. (C) is a sectional view taken along line BD.

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板100の表面が平坦化されるようにCMP法などによって、研磨しても良い。なお、基板100上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板100からの汚染物質などを遮断する効果がある。ガラス基板よりの汚染を防ぐための下地層を形成する場合は、その上にぬれ性が異なる複数の領域(高ぬれ性領域と低ぬれ性領域)を形成する。   As the substrate 100, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a silicon substrate, a metal substrate, a stainless steel substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP method or the like so that the surface of the substrate 100 is planarized. Note that an insulating layer may be formed over the substrate 100. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by a known method such as a CVD method, a plasma CVD method, a sputtering method, or a spin coating method. This insulating layer may not be formed, but has an effect of blocking contaminants from the substrate 100. In the case of forming a base layer for preventing contamination from the glass substrate, a plurality of regions having different wettability (a high wettability region and a low wettability region) are formed thereon.

本実施の形態では、ぬれ性に差を生じさせ、高ぬれ性領域と低ぬれ性領域を形成するために、高ぬれ性領域をマスクで覆い、マスク外の領域をぬれ性の低い物質を形成することでぬれ性を低める。また、ぬれ性の差は、接触角によって確認することができ、接触角の差は40度以上であることが好ましい。しかし、本発明はこれに限定されず、実施の形態1で示したように様々な方法で形成することができる。本実施の形態では、後にゲート配線層を形成する領域にマスク101、マスク125を形成する。     In this embodiment, in order to make a difference in wettability and form a high wettability region and a low wettability region, a high wettability region is covered with a mask and a region outside the mask is formed with a low wettability region. To reduce wettability. The difference in wettability can be confirmed by the contact angle, and the difference in contact angle is preferably 40 degrees or more. However, the present invention is not limited to this, and can be formed by various methods as shown in Embodiment Mode 1. In this embodiment mode, a mask 101 and a mask 125 are formed in a region where a gate wiring layer is to be formed later.

マスク101、マスク125は、ゾルゲル法のディップコーティング法、スピンコーティング法、液滴吐出法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、により形成することができる。ディップコーティング法、スピンコーティング法等の塗布法により形成する場合、溶媒を除去する必要があるとき、焼成したり、乾燥すればよい。液滴吐出法など直接パターンを被形成領域に形成する方法を用いると、必ずしもパターニングが必要でなくなるので工程が簡略化する。   The mask 101 and the mask 125 are a sol-gel dip coating method, a spin coating method, a droplet discharge method, an ion plating method, an ion beam method, a CVD method, a sputtering method, an RF magnetron sputtering method, a plasma spraying method, and a plasma spray method. , Can be formed. When the film is formed by a coating method such as a dip coating method or a spin coating method, it may be fired or dried when the solvent needs to be removed. If a method of directly forming a pattern in a formation region such as a droplet discharge method is used, patterning is not necessarily required, so that the process is simplified.

マスク101、マスク125は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成することができる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   For the mask 101 and the mask 125, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And can be formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

本実施の形態では、マスク101、マスク125は、ポリイミドを用い液滴吐出法によって形成する。マスク101、マスク125は、マスクとしてぬれ性の低い物質の形成を防げればよく、除去してしまうため、膜厚や形状は適宜設計すればよい。このマスク101、マスク125を用いて、ぬれ性の低い物質を形成し、低ぬれ性領域102a、低ぬれ性領域102bを形成する(図3、図11参照。)。   In this embodiment mode, the mask 101 and the mask 125 are formed by a droplet discharge method using polyimide. The mask 101 and the mask 125 are only required to prevent formation of a substance with low wettability as a mask and are removed. Therefore, the film thickness and the shape may be designed as appropriate. A substance with low wettability is formed using the mask 101 and the mask 125 to form a low wettability region 102a and a low wettability region 102b (see FIGS. 3 and 11).

低ぬれ性領域を形成する溶液の組成物の一例としては、Rn−Si−X(4-n)(n=1、2、3)の化学式で表されるシランカップリング剤を用いる。ここで、Rは、アルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。 As an example of the composition of the solution that forms the low wettability region, a silane coupling agent represented by a chemical formula of R n —Si—X (4-n) (n = 1, 2, 3) is used. Here, R is a substance containing a relatively inert group such as an alkyl group. X is a hydrolyzable group such as halogen, methoxy group, ethoxy group or acetoxy group, which can be bonded by condensation with a hydroxyl group on the substrate surface or adsorbed water.

また、シランカップリング剤の代表例として、Rにフルオロアルキル基を有するフッ素系シランカップリング剤(フルオロアルキルシラン)を用いることにより、よりぬれ性を低めることができる。FASのRは、(CF3)(CF2x(CH2y(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシランが挙げられる。 As a typical example of the silane coupling agent, wettability can be further reduced by using a fluorine-based silane coupling agent (fluoroalkylsilane) having a fluoroalkyl group in R. R of FAS has a structure represented by (CF 3 ) (CF 2 ) x (CH 2 ) y (x: an integer of 0 or more and 10 or less, y: an integer of 0 or more and 4 or less), and a plurality of R Alternatively, when X is bonded to Si, R and X may all be the same or different. Typical FAS includes fluoroalkylsilanes such as heptadefluorotetrahydrodecyltriethoxysilane, heptadecafluorotetrahydrodecyltrichlorosilane, tridecafluorotetrahydrooctyltrichlorosilane, and trifluoropropyltrimethoxysilane.

低ぬれ性領域を形成する溶液の溶媒としては、nーペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなどを用いることができる。   Solvents for the solution that forms the low wettability region include n-pentane, n-hexane, n-heptane, n-octane, n-decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene, deca Hydrocarbon solvents such as hydronaphthalene and squalane, tetrahydrofuran or the like can be used.

また、低ぬれ性領域を形成する溶液の組成物の一例として、フッ素炭素(フルオロカーボン)鎖を有する材料(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE−PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。   In addition, as an example of a composition of a solution that forms the low wettability region, a material having a fluorocarbon chain (fluorine-based resin) can be used. Examples of fluorine resins include polytetrafluoroethylene (PTFE; tetrafluoroethylene resin), perfluoroalkoxyalkane (PFA; tetrafluoroethylene perfluoroalkyl vinyl ether copolymer resin), and perfluoroethylene propene copolymer (PFEP; four fluoropolymer). Ethylene-hexafluoropropylene copolymer resin), ethylene-tetrafluoroethylene copolymer (ETFE; tetrafluoroethylene-ethylene copolymer resin), polyvinylidene fluoride (PVDF; vinylidene fluoride resin), polychlorotrifluoroethylene (PCTFE; trifluoroethylene chloride resin), ethylene-chlorotrifluoroethylene copolymer (ECTFE; trifluoroethylene chloride-ethylene copolymer resin), polytetrafluoroethylene-perfluorodioxide Rukoporima (TFE-PDD), polyvinyl fluoride (PVF; a vinyl fluoride resin), or the like can be used.

また、低ぬれ性領域を示さない(すなわち、高ぬれ性領域を示す)有機材料を用い、後にCF4プラズマ等による処理を行って、低ぬれ性領域を形成してもよい。例えば、ポリビニルアルコール(PVA)のような水溶性樹脂を、H2O等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。さらには、低ぬれ性表面を有する材料であっても、さらにプラズマ処理等を行うことによって、ぬれ性をより低下させることができる。 Alternatively, an organic material that does not exhibit a low wettability region (that is, a high wettability region) may be used, and a treatment with CF 4 plasma or the like may be performed later to form the low wettability region. For example, a material in which a water-soluble resin such as polyvinyl alcohol (PVA) is mixed with a solvent such as H 2 O can be used. Moreover, you may use combining PVA and another water-soluble resin. Organic material (organic resin material) (polyimide, acrylic) or skeleton structure is composed of a bond of silicon (Si) and oxygen (O), a material containing at least hydrogen as a substituent, or fluorine, alkyl group as a substituent, Alternatively, a material having at least one of aromatic hydrocarbons may be used. Furthermore, even with a material having a low wettability surface, wettability can be further reduced by performing plasma treatment or the like.

本実施の形態では、ぬれ性の低い物質としてFASを用いる。本実施の形態では、スピンコート法による全面塗布を行うが、液滴吐出法などにより選択的に形成しても良い。この場合、マスク101、マスク125は必ずしも必要ない。その後マスク101、マスク125を除去する。マスク101、マスク125の形成領域には、ぬれ性の低い物質が形成されていないため、その周囲と比較して相対的にぬれ性が高い高ぬれ性領域130、高ぬれ性領域126となる(図4、図12参照。)。   In this embodiment mode, FAS is used as a substance having low wettability. In this embodiment mode, the entire surface is applied by a spin coating method, but may be selectively formed by a droplet discharge method or the like. In this case, the mask 101 and the mask 125 are not necessarily required. Thereafter, the mask 101 and the mask 125 are removed. Since the low wettability material is not formed in the formation region of the mask 101 and the mask 125, the high wettability region 130 and the high wettability region 126 are relatively high in wettability compared with the surroundings. (See FIGS. 4 and 12).

低ぬれ性領域102bと高ぬれ性領域130とにまたがるように、導電性材料を含む組成物をノズル180aより吐出しゲート電極層103を形成する。同様に低ぬれ性領域102bと高ぬれ性領域126とにわたってまたがるように、導電性材料を含む組成物をノズル180bより吐出し、ゲート電極層127を形成する(図5、図13参照。)。吐出直後、ゲート電極層103、ゲート電極層127の形状をとっていた流動性を有する導電性材料を含む組成物は、その被形成領域のぬれ性の高さの違いにより、低ぬれ性領域102bに安定せず、低ぬれ性領域102bと高ぬれ性領域130とが接する境界、低ぬれ性領域102bと高ぬれ性領域126とが接する境界から、それぞれ高ぬれ性領域130、高ぬれ性領域126に一部流動する。導電性材料を含む組成物に対するぬれ性が高い低ぬれ性領域102bでは、導電性材料を含む組成物はよくぬれないため、組成物は固着しにくく、より安定性の高い高ぬれ性領域130、高ぬれ性領域126へ流動してしまうからである。結果、吐出直後はゲート電極層103、ゲート電極層127の形状をとっていた導電性材料を含む組成物は、その流動性と被形成領域に対するぬれ性の違いにより、ゲート電極層105、ゲート電極層104の様に形状を変え、安定する。低ぬれ性領域102b上に形成されるゲート電極層105、ゲート電極層104は、一部が高ぬれ性領域130、高ぬれ性領域126へ流動したため、ゲート電極層103、ゲート電極層127より細線化する。よって、液滴吐出法によって、所望の細さに細線化したゲート電極層105、ゲート電極層104を自由に形成することができる(図6、図14参照。)。   The gate electrode layer 103 is formed by discharging a composition containing a conductive material from the nozzle 180a so as to extend over the low wettability region 102b and the high wettability region 130. Similarly, a composition containing a conductive material is discharged from the nozzle 180b so as to extend over the low wettability region 102b and the high wettability region 126 to form the gate electrode layer 127 (see FIGS. 5 and 13). Immediately after discharge, the composition containing a fluid conductive material in the shape of the gate electrode layer 103 and the gate electrode layer 127 has a low wettability region 102b due to a difference in wettability of the formation region. From the boundary where the low wettability region 102b and the high wettability region 130 are in contact with each other, and the boundary where the low wettability region 102b and the high wettability region 126 are in contact with each other, respectively. Partly flows. In the low wettability region 102b having high wettability with respect to the composition containing the conductive material, the composition containing the conductive material is not well wetted. Therefore, the composition is difficult to stick, and the highly wettable region 130 having higher stability. This is because it flows to the high wettability region 126. As a result, the composition containing a conductive material in the shape of the gate electrode layer 103 and the gate electrode layer 127 immediately after the discharge has a difference in fluidity and wettability with respect to a formation region. The shape is changed and stabilized like the layer 104. A part of the gate electrode layer 105 and the gate electrode layer 104 formed on the low wettability region 102 b flows into the high wettability region 130 and the high wettability region 126, so that the fine lines are formed from the gate electrode layer 103 and the gate electrode layer 127. Turn into. Therefore, the gate electrode layer 105 and the gate electrode layer 104 which are thinned to a desired thickness can be freely formed by a droplet discharge method (see FIGS. 6 and 14).

低ぬれ性領域より高ぬれ性領域へ流動した組成物が安定する形状は、その組成物の両領域における接触角の差、表面張力、吐出量、粘度、溶媒の蒸発速度などによって異なり、膜厚分布もその前述の様々な因子によって決定される。よって、本実施の形態の形状に限定されない。また、細線化によるゲート電極層のチャネル方向の長さは、10μm以下、好ましくは5μm以下が好ましい。     The stable shape of the composition that flows from the low wettability region to the high wettability region depends on the difference in contact angle, surface tension, discharge rate, viscosity, solvent evaporation rate, etc. The distribution is also determined by the various factors mentioned above. Therefore, it is not limited to the shape of this embodiment mode. Further, the length of the gate electrode layer in the channel direction by thinning is preferably 10 μm or less, preferably 5 μm or less.

本発明により、微細な配線や、電極などを制御性よく形成することができるため信頼性が向上し、かつ材料のロスが防げ、歩留まりがよく作製できるため、コストダウンが可能になる。   According to the present invention, fine wirings, electrodes, and the like can be formed with high controllability, so that reliability is improved, loss of materials can be prevented, and manufacturing can be performed with high yield, so that cost can be reduced.

また、下地前処理として液滴吐出法によるパターンに対する密着性を上げるために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。   Further, in order to improve adhesion to a pattern by a droplet discharge method as a base pretreatment, an organic material substance that functions as an adhesive may be formed. Organic material (organic resin material) (polyimide, acrylic) or skeleton structure is composed of a bond of silicon (Si) and oxygen (O), a material containing at least hydrogen as a substituent, or fluorine, alkyl group as a substituent, Alternatively, a material having at least one of aromatic hydrocarbons may be used.

次に、ゲート配線層106を高ぬれ性領域130に形成する(図7参照。)。このとき先に形成されたゲート電極層105の一部と電気的に接続するように、ゲート配線層106を形成する。本実施の形態では、導電性を含む組成物を液滴吐出法で吐出し、ゲート配線層106を形成する。ゲート配線層106は、ゲート電極層105に接し、高ぬれ性領域130上に吐出されるため、周囲を囲む低ぬれ性領域が隔壁のように機能し、高ぬれ性領域のみに制御性よく形成される。流動性を有する組成物であっても、低ぬれ性領域が組成物をはじくからである。よって、流動性を有するパターン形成材料を含む組成物でも高ぬれ性領域に留まるので、配線を幅広化、厚膜化と制御することもできる。   Next, the gate wiring layer 106 is formed in the highly wettable region 130 (see FIG. 7). At this time, the gate wiring layer 106 is formed so as to be electrically connected to a part of the gate electrode layer 105 previously formed. In this embodiment, the gate wiring layer 106 is formed by discharging a conductive composition by a droplet discharge method. Since the gate wiring layer 106 is in contact with the gate electrode layer 105 and is discharged onto the high wettability region 130, the low wettability region surrounding the periphery functions as a partition and is formed only in the high wettability region with good controllability. Is done. This is because even if the composition has fluidity, the low wettability region repels the composition. Therefore, even a composition containing a pattern forming material having fluidity remains in the high wettability region, so that the wiring can be controlled to be widened and thickened.

ゲート電極層105、ゲート電極層104、ゲート配線層106の形成は、液滴吐出手段を用いて行う。液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は1滴あたり0.001pl〜100pl(好適には0.1pl以上40pl以下、より好ましくは10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。     The gate electrode layer 105, the gate electrode layer 104, and the gate wiring layer 106 are formed using a droplet discharge unit. The droplet discharge means is a general term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The nozzle diameter of the droplet discharge means is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably). Is set to 0.1 pl or more and 40 pl or less, more preferably 10 pl or less. The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set.

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Si、Zr、Baなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いるとことができる。   A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd, Zn, Fe, Ti, Si, Ge, Si, Zr, Ba It corresponds to oxides such as silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or nickel boron (NiB) can be used.

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等、または水を用いる。組成物の粘度は20mPa・s以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・sに設定するとよい。   Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone, and water are used. The viscosity of the composition is preferably 20 mPa · s or less, in order to prevent drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 20 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 5 to 20 mPa · s.

また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。   The conductive layer may be a stack of a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. For plating, the substrate surface may be immersed in a container filled with a solution having a plating material, but the substrate is placed at an angle (or vertically) so that the solution having the material to be plated flows on the substrate surface. It may be applied. When plating is performed so that the solution is applied while standing the substrate, there is an advantage that the process apparatus is downsized.

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。   Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

本発明では、流動体の組成物を、その流動性を有している間に、所望のパターン形状に加工するため、組成物は、被処理物に着弾しても流動性を有していることが必要であるが、その流動性が失われない程度であれば、組成物を吐出する工程は、減圧下で行ってもよい。減圧下で行うと、導電体の表面に酸化膜などが形成されない効果がある。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜30分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。よって得られる導電層は、被覆剤としてナノ粒子を保護していた樹脂を含む場合がある。   In the present invention, since the composition of the fluid is processed into a desired pattern shape while having the fluidity, the composition has the fluidity even if it lands on the object to be processed. However, as long as the fluidity is not lost, the step of discharging the composition may be performed under reduced pressure. When performed under reduced pressure, there is an effect that an oxide film or the like is not formed on the surface of the conductor. After discharging the composition, one or both steps of drying and baking are performed. The drying and baking steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and baking is performed at 200 to 350 degrees for 15 minutes to 30 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion. Thus, the obtained conductive layer may contain a resin that has protected the nanoparticles as a coating agent.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO4、GdVO4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板100の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板100が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG, YVO 4 , and GdVO 4 doped with Cr, Nd, or the like. . Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate 100, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so that the substrate 100 is not destroyed. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.

また、液滴吐出法により、ゲート電極層105、ゲート電極層104、ゲート配線層106を、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。   Further, after the gate electrode layer 105, the gate electrode layer 104, and the gate wiring layer 106 are formed by discharging a composition by a droplet discharge method, the surface is pressed and flattened by pressure in order to improve the flatness. Also good. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. A heating step may be performed when pressing. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

次に、ゲート電極層105、ゲート電極層104、ゲート配線層106の上にゲート絶縁層116を形成する(図15参照。)。ゲート絶縁層116としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜、窒化珪素膜3層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、2層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。   Next, a gate insulating layer 116 is formed over the gate electrode layer 105, the gate electrode layer 104, and the gate wiring layer 106 (see FIG. 15). The gate insulating layer 116 may be formed of a known material such as a silicon oxide material or a nitride material, and may be a stacked layer or a single layer. In this embodiment, a stacked layer of a silicon nitride film, a silicon oxide film, and a silicon nitride film is used. Alternatively, a single layer or a double layer of silicon oxynitride film may be used. A silicon nitride film having a dense film quality is preferably used. In addition, when silver or copper is used for a conductive layer formed by a droplet discharge method, if a silicon nitride film or a NiB film is formed thereon as a barrier film, diffusion of impurities can be prevented and the surface can be planarized. is there. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in the reaction gas and mixed into the formed insulating film.

次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。本実施の形態では、半導体層107、半導体層108と一導電型を有する半導体層としてN型半導体層109、N型半導体層110を積層する(図8、図15参照。)。またN型半導体層を形成することでNチャネル型TFTのNMOS構造、P型半導体層を形成することでPチャネル型TFTのPMOS構造、Nチャネル型TFTとPチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、Nチャネル型TFT、Pチャネル型TFTを形成することもできる。   Next, a semiconductor layer is formed. A semiconductor layer having one conductivity type may be formed as necessary. In this embodiment, an N-type semiconductor layer 109 and an N-type semiconductor layer 110 are stacked as semiconductor layers 107 and 108 and a semiconductor layer having one conductivity type (see FIGS. 8 and 15). Also, an NMOS structure of an N-channel TFT is formed by forming an N-type semiconductor layer, and a PMOS structure of a P-channel TFT and a CMOS structure of an N-channel TFT and a P-channel TFT are formed by forming a P-type semiconductor layer. can do. In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an N-channel TFT or a P-channel TFT can be formed.

半導体層は公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム(SiGe)合金などで形成すると良い。   The semiconductor layer may be formed by a known means (such as sputtering, LPCVD, or plasma CVD). There is no limitation on the material of the semiconductor layer, but it is preferably formed of silicon or a silicon germanium (SiGe) alloy.

半導体層は、アモルファス半導体(代表的には水素化アモルファスシリコン)、結晶性半導体(代表的にはポリシリコン)、セミアモルファス半導体を素材として用いている。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。   The semiconductor layer uses an amorphous semiconductor (typically hydrogenated amorphous silicon), a crystalline semiconductor (typically polysilicon), or a semi-amorphous semiconductor as a material. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization.

また、他の物質として、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。   As another substance, a semi-amorphous semiconductor or a semiconductor including a crystal phase in part of a semiconductor layer can be used.

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、微結晶半導体(SAS)をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer can be a known method (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. Alternatively, microcrystalline semiconductor (SAS) can be crystallized by laser irradiation to increase crystallinity. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。   The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。   The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

また、結晶性半導体層を、直接基板に線状プラズマ法により形成しても良い。また、線状プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。   Alternatively, the crystalline semiconductor layer may be directly formed over the substrate by a linear plasma method. Alternatively, the crystalline semiconductor layer may be selectively formed over the substrate by a linear plasma method.

半導体として、有機材料を用いる有機半導体を用いてもよい。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることが出来る。   An organic semiconductor using an organic material may be used as the semiconductor. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used.

本実施の形態では、半導体として、非晶質半導体を用いる。半導体層を形成し、その後、プラズマCVD法等により一導電型を有する半導体層としてN型半導体層を形成する。   In this embodiment mode, an amorphous semiconductor is used as the semiconductor. A semiconductor layer is formed, and then an N-type semiconductor layer is formed as a semiconductor layer having one conductivity type by a plasma CVD method or the like.

続いて、レジストやポリイミド等の絶縁体からなるマスクを用いて、半導体層、N型半導体層を同時にパターン加工し、半導体層107、半導体層108、N型半導体層109、N型半導体層110を形成する(図8、図15参照。)。マスクは組成物を選択的に吐出して形成することができる。マスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   Subsequently, the semiconductor layer and the N-type semiconductor layer are simultaneously patterned using a mask made of an insulator such as resist or polyimide, and the semiconductor layer 107, the semiconductor layer 108, the N-type semiconductor layer 109, and the N-type semiconductor layer 110 are formed. It forms (refer FIG. 8, FIG. 15). The mask can be formed by selectively discharging a composition. For the mask, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

また、本実施の形態で、ゲート電極層105、ゲート電極層104と同様に、マスクや絶縁層を液滴吐出法によって形成する際、前処理として、被形成領域近傍をぬれ性が異なる領域を形成する処理を行ってもよい。本発明において、液滴吐出法により液滴を吐出してパターンを形成する際、パターンの被形成領域に低ぬれ性領域、高ぬれ性領域を形成し、パターンの形状を制御することができる。この処理を被形成領域に行うことによって、被形成領域では、ぬれ性に差が生じ、ぬれ性が高い被形成領域のみ液滴が留まり、制御性よくパターンを形成することができる。この工程は、液状材料を用いる場合、あらゆる下地前処理として適用することができ、マスクが必ずしも必要なくなるため、工程が簡略化する効果がある。   In this embodiment, as in the case of the gate electrode layer 105 and the gate electrode layer 104, when a mask or an insulating layer is formed by a droplet discharge method, a region having different wettability is formed in the vicinity of a formation region as a pretreatment. You may perform the process to form. In the present invention, when a pattern is formed by discharging droplets by the droplet discharge method, a low wettability region and a high wettability region can be formed in a pattern formation region, and the shape of the pattern can be controlled. By performing this process on the formation region, there is a difference in wettability in the formation region, so that droplets remain only in the formation region with high wettability, and a pattern can be formed with good controllability. In the case where a liquid material is used, this step can be applied as any base pretreatment, and a mask is not necessarily required. Therefore, the step can be simplified.

再び、レジストやポリイミド等の絶縁体からなるマスクを液滴吐出法を用いて形成し、そのマスクを用いて、エッチング加工によりゲート絶縁層116の一部に貫通孔145を形成して、その下層側に配置されているゲート電極層104の一部を露出させる。エッチング加工はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF4、NF3、Cl2、BCl3、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 Again, a mask made of an insulator such as resist or polyimide is formed using a droplet discharge method, and a through-hole 145 is formed in a part of the gate insulating layer 116 by etching using the mask, and a lower layer thereof is formed. A part of the gate electrode layer 104 disposed on the side is exposed. The etching process may be either plasma etching (dry etching) or wet etching, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

マスクを除去した後、導電性材料を含む組成物を吐出して、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114を形成し、該ソース、ドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114をマスクとして、半導体層107、半導体層108及びN型半導体層109、N型半導体層110をパターン加工して、半導体層107、半導体層108を露出させる(図9、図16参照。)。ソース電極層又はドレイン電極層111はソース配線層としても機能し、ソース電極層又はドレイン電極層113は電源線としても機能する。   After the mask is removed, a composition containing a conductive material is discharged, and the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, the source or drain electrode layer 113 are discharged. The electrode layer 114 is formed, and the semiconductor layer 107 and the semiconductor are formed using the source / drain electrode layer 111, the source / drain electrode layer 112, the source / drain electrode layer 113, and the source / drain electrode layer 114 as a mask. The layer 108, the N-type semiconductor layer 109, and the N-type semiconductor layer 110 are patterned to expose the semiconductor layer 107 and the semiconductor layer 108 (see FIGS. 9 and 16). The source or drain electrode layer 111 also functions as a source wiring layer, and the source or drain electrode layer 113 also functions as a power supply line.

ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、及びソース電極層又はドレイン電極層114を形成する工程も、前述したゲート電極層105を形成したときと同様に形成することができる。この場合、ソース配線層、電源線の比較的幅広な導電層を形成する領域を高ぬれ性領域とし、その高ぬれ性領域と低ぬれ性領域にまたがるように導電性材料を含む組成物を吐出する。低ぬれ性領域上の組成物は高ぬれ性領域へ一部流動するため、細線し微細な配線となる。この微細な配線を画素内でソース電極又はドレイン電極として機能する導電層とし、その後ソースは配線層、電源線を高ぬれ性領域上に形成する。   The step of forming the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, and the source or drain electrode layer 114 also forms the gate electrode layer 105 described above. It can be formed in the same way. In this case, the source wiring layer and the region where the relatively wide conductive layer of the power supply line is formed are set as a highly wettable region, and a composition containing a conductive material is discharged so as to span the highly wettable region and the low wettable region. To do. Since the composition on the low wettability region partially flows to the high wettability region, it is thinned to become a fine wiring. This fine wiring is used as a conductive layer functioning as a source electrode or a drain electrode in the pixel, and then the source forms a wiring layer and a power supply line on the highly wettable region.

ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。   As a conductive material for forming the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, and the source or drain electrode layer 114, Ag (silver), Au A composition mainly composed of metal particles such as (gold), Cu (copper), W (tungsten), and Al (aluminum) can be used. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜を形成する工程を行い、かつ、この処理工程は、導電層を形成した後にも行っても良い。この工程により、層間の密着性が向上するため、表示装置の信頼性も向上することができる。   In addition, as the base pretreatment of the conductive layer formed using a droplet discharge method, the above-described step of forming the base film may be performed, and this treatment step may be performed after the conductive layer is formed. This step improves the adhesion between the layers, so that the reliability of the display device can also be improved.

ゲート絶縁層116に形成した貫通孔145において、ソース電極層又はドレイン電極層112とゲート電極層104とを電気的に接続させる。ソース電極層又はドレイン電極層の一部は容量素子を形成する。   In the through-hole 145 formed in the gate insulating layer 116, the source or drain electrode layer 112 and the gate electrode layer 104 are electrically connected. A part of the source electrode layer or the drain electrode layer forms a capacitor element.

ゲート絶縁層116の一部に貫通孔145を形成する工程を、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114形成後に、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114をマスクとして用いて行ってもよい。そして貫通孔145に導電層を形成しソース電極層又はドレイン電極層112とゲート電極層104を電気的に接続する。この場合、工程が簡略化する利点がある。   The step of forming the through-hole 145 in part of the gate insulating layer 116 is performed using the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, the source or drain electrode layer After the layer 114 is formed, the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, or the source or drain electrode layer 114 may be used as a mask. Then, a conductive layer is formed in the through hole 145, and the source or drain electrode layer 112 and the gate electrode layer 104 are electrically connected. In this case, there is an advantage that the process is simplified.

続いて、ゲート絶縁層116上に選択的に、導電性材料を含む組成物を吐出して、第1の電極層117を形成する(図10、図17参照。)。勿論この第1の電極層117を形成する際、ゲート電極層105を形成した時と同様に、低ぬれ性領域、高ぬれ性領域を形成する前処理を行ってもよい。高ぬれ性領域に導電性材料を含む組成物を吐出することによって第1の電極層117をより制御性よく、選択的に形成することもできる。第1の電極層117は、基板100側から光を放射する場合、または透過型の表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 Subsequently, a first electrode layer 117 is formed by selectively discharging a composition containing a conductive material over the gate insulating layer 116 (see FIGS. 10 and 17). Of course, when the first electrode layer 117 is formed, pretreatment for forming a low wettability region and a high wettability region may be performed in the same manner as when the gate electrode layer 105 is formed. The first electrode layer 117 can be selectively formed with better controllability by discharging a composition containing a conductive material to the highly wettable region. The first electrode layer 117 is formed of indium tin oxide (ITO) or indium tin oxide containing silicon oxide (ITSO) when light is emitted from the substrate 100 side or when a transmissive display panel is manufactured. Indium zinc oxide (IZO) containing zinc oxide (ZnO), zinc oxide (ZnO), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), etc. A predetermined pattern may be formed and formed by firing.

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、ZnOにガリウム(Ga)をドープした導電性材料、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した酸化物導電性材料であるインジウム亜鉛酸化物(IZO(indium zinc oxide))を用いても良い。スパッタリング法で第1の電極層117を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、第1の電極層117は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。   Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide is used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO. In addition, indium zinc oxide (IZO (IZO), which is a conductive material obtained by doping ZnO with gallium (Ga), and an oxide conductive material containing silicon oxide and indium oxide mixed with 2 to 20% zinc oxide (ZnO). indium zinc oxide)) may be used. After the first electrode layer 117 is formed by a sputtering method, a mask layer may be formed by a droplet discharge method and formed into a desired pattern by etching. In this embodiment mode, the first electrode layer 117 is formed using a light-transmitting conductive material by a droplet discharge method, and specifically includes indium tin oxide, ITO, and silicon oxide. It is formed using ITSO.

本実施の形態では、ゲート絶縁層は窒化珪素からなる窒化珪素膜、酸化窒化珪素膜(酸化珪素膜)、窒化珪素膜の3層の例を前述した。好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第1の電極層117は、ゲート絶縁層116に含まれる窒化珪素からなる絶縁層と密接して形成され、それにより電界発光層で発光した光が外部に放射される割合を高めることが出来るという効果を発現させることができる。また、ゲート絶縁層はゲート電極層と、第1の電極層の間に介在し、容量素子として機能することもできる。   In this embodiment mode, the example in which the gate insulating layer is a three-layer structure including a silicon nitride film made of silicon nitride, a silicon oxynitride film (silicon oxide film), and a silicon nitride film has been described above. As a preferred structure, the first electrode layer 117 formed of indium tin oxide containing silicon oxide is formed in close contact with the insulating layer made of silicon nitride included in the gate insulating layer 116, and thereby emits light in the electroluminescent layer. The effect that the ratio of the emitted light to the outside can be increased can be exhibited. Further, the gate insulating layer is interposed between the gate electrode layer and the first electrode layer, and can function as a capacitor.

第1の電極層117は、ソース電極層又はドレイン電極層114の形成前に、ゲート絶縁層116上に選択的に形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層114と、第1の電極層117の接続構造が、第1の電極層の上にソース電極層又はドレイン電極層114が積層する構造となる。第1の電極層117をソース電極層又はドレイン電極層114より先に形成すると、平坦な形成領域に形成できるので、被覆性、成膜性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる。   The first electrode layer 117 can be selectively formed over the gate insulating layer 116 before the source or drain electrode layer 114 is formed. In this case, in this embodiment mode, the connection structure of the source or drain electrode layer 114 and the first electrode layer 117 is a structure in which the source or drain electrode layer 114 is stacked on the first electrode layer. It becomes. When the first electrode layer 117 is formed before the source electrode layer or the drain electrode layer 114, the first electrode layer 117 can be formed in a flat formation region. Therefore, the first electrode layer 117 can be formed in a flat region. It can be formed well.

また、ソース電極層又はドレイン電極層114上に層間絶縁層となる絶縁層を形成し、配線層によって、第1の電極層117と電気的に接続する構造を用いてもよい。この場合、開口部(コンタクトホール)を絶縁層を除去して形成するのではなく、絶縁層に対してぬれ性の低い物質をソース電極層又はドレイン電極層114上に形成する。その後、絶縁層を含む組成物を塗布法などで塗布すると、ぬれ性の低い物質の形成されている領域を除いた領域に絶縁層は形成される。   Alternatively, an insulating layer serving as an interlayer insulating layer may be formed over the source or drain electrode layer 114 and electrically connected to the first electrode layer 117 with a wiring layer. In this case, the opening (contact hole) is not formed by removing the insulating layer, but a substance having low wettability with respect to the insulating layer is formed over the source or drain electrode layer 114. After that, when a composition including an insulating layer is applied by a coating method or the like, an insulating layer is formed in a region excluding a region where a substance having low wettability is formed.

加熱、乾燥等によって絶縁層を固化して形成した後、ぬれ性の低い物質を除去し、開口部を形成する。この開口部を埋めるように配線層を形成し、この配線層に接するように第1の電極層117を形成する。この方法を用いると、エッチングによる開口部の形成が必要ないので工程が簡略化する効果がある。   After the insulating layer is solidified by heating, drying, or the like, a substance with low wettability is removed to form an opening. A wiring layer is formed so as to fill the opening, and a first electrode layer 117 is formed so as to be in contact with the wiring layer. When this method is used, there is an effect of simplifying the process because it is not necessary to form an opening by etching.

また、発光した光を基板100側とは反対側に放射させる構造とする場合、すなわち上面放射型のEL表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第1の電極層117を形成しても良い。   In the case where the emitted light is emitted to the side opposite to the substrate 100 side, that is, when a top emission type EL display panel is manufactured, Ag (silver), Au (gold), Cu (copper) ), W (tungsten), Al (aluminum), or other metal particles as the main component. As another method, a transparent conductive film or a light reflective conductive film is formed by a sputtering method, a mask pattern is formed by a droplet discharge method, and the first electrode layer 117 is formed by combining etching processes. Also good.

第1の電極層117は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層117の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   The first electrode layer 117 may be wiped with a CMP method or a polyvinyl alcohol-based porous body and polished so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode layer 117 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

以上の工程により、基板100上にボトムゲート型(逆スタガ型ともいう。)のTFTと画素電極が接続された表示パネル用のTFT基板が完成する。また本実施の形態のTFTはチャネルエッチ型である。   Through the above steps, a TFT substrate for a display panel in which a bottom gate type (also referred to as an inverted stagger type) TFT and a pixel electrode are connected to the substrate 100 is completed. The TFT of this embodiment mode is a channel etch type.

次に、絶縁層121(隔壁、土手とも呼ばれる)を選択的に形成する。絶縁層121は、第1の電極層117上に開口部を有するように形成する。本実施の形態では、絶縁層121を全面に形成し、レジスト等のマスクによって、エッチングしパターニングする。絶縁層121を、直接選択的に形成できる液滴吐出法や印刷法などを用いて形成する場合は、エッチングによるパターニングは必ずしも必要はない。また絶縁層121も本発明の前処理によって、所望の形状に形成できる。   Next, an insulating layer 121 (also referred to as a partition wall or a bank) is selectively formed. The insulating layer 121 is formed over the first electrode layer 117 so as to have an opening. In this embodiment mode, the insulating layer 121 is formed over the entire surface, and is etched and patterned with a mask such as a resist. When the insulating layer 121 is formed using a droplet discharge method, a printing method, or the like that can be directly and selectively formed, patterning by etching is not necessarily required. The insulating layer 121 can also be formed in a desired shape by the pretreatment of the present invention.

絶縁層121は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層121は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層122、第2の電極層123の被覆性が向上する。   The insulating layer 121 is formed using silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, or other inorganic insulating materials, or acrylic acid, methacrylic acid, and derivatives thereof, polyimide, aromatic Heat-resistant polymers such as polyamide, polybenzimidazole, or inorganic siloxanes containing Si-O-Si bonds among silicon, oxygen, and hydrogen compounds formed from siloxane-based materials as starting materials It can be formed of an organic siloxane insulating material in which hydrogen is substituted with an organic group such as methyl or phenyl. You may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide. The insulating layer 121 preferably has a shape in which the radius of curvature continuously changes, and the coverage of the electroluminescent layer 122 and the second electrode layer 123 formed thereon is improved.

また、液滴吐出法により、絶縁層121を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高繊細な画像を表示することができる。   Alternatively, after the insulating layer 121 is formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method. When flatness is improved by this step, display unevenness of the display panel can be prevented and a high-definition image can be displayed.

表示パネル用のTFT基板である基板100の上に、発光素子を形成する(図18参照。)。   A light emitting element is formed over a substrate 100 which is a TFT substrate for a display panel (see FIG. 18).

電界発光層122を形成する前に、大気圧中で200℃の熱処理を行い第1の電極層117、絶縁層121中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層122を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。   Before forming the electroluminescent layer 122, heat treatment is performed at 200 ° C. under atmospheric pressure to remove moisture adsorbed in the first electrode layer 117 and the insulating layer 121 or on the surface thereof. In addition, it is preferable to perform heat treatment at 200 to 400 ° C., preferably 250 to 350 ° C. under reduced pressure, and to form the electroluminescent layer 122 by vacuum deposition or droplet discharge under reduced pressure without being exposed to the air as it is. .

電界発光層122として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層122上に第2の電極層123を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。   As the electroluminescent layer 122, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask or the like. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied. A second electrode layer 123 is stacked over the electroluminescent layer 122 to complete a display device having a display function using a light emitting element.

図示しないが、第2の電極層123を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設ける保護膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素(SiN)、酸化珪素(SiO2)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CNX)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜(CNX)、窒化珪素(SiN)のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。 Although not shown, it is effective to provide a passivation film so as to cover the second electrode layer 123. The protective film provided when forming the display device may have a single layer structure or a multilayer structure. As the passivation film, silicon nitride (SiN), silicon oxide (SiO 2 ), silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), aluminum oxynitride (AlON), nitrogen content is oxygen It is made of an insulating film containing aluminum nitride oxide (AlNO) or aluminum oxide, diamond-like carbon (DLC), or nitrogen-containing carbon film (CN x ) that is higher than the content, and a single layer or a combination of the insulating films is used. Can do. For example, a laminate such as a nitrogen-containing carbon film (CN x ) or silicon nitride (SiN), or an organic material can be used, and a laminate of polymers such as a styrene polymer may be used. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH4、C22、C66など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CNx膜は反応ガスとしてC24ガスとN2ガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in the temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN x film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer. Therefore, the problem that the electroluminescent layer is oxidized during the subsequent sealing process can be prevented.

続いて、シール材を形成し、封止基板を用いて封止する。その後、ゲート配線層106にフレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース配線層でもあるソース電極層又はドレイン電極層111も同様である。   Subsequently, a sealing material is formed and sealed using a sealing substrate. After that, a flexible wiring board may be connected to the gate wiring layer 106 and electrically connected to the outside. The same applies to the source electrode layer or the drain electrode layer 111 which is also a source wiring layer.

本発明を用いて作製したEL表示パネルの完成図を図33に示す。図33(A)はEL表示パネルの上面図であり、図33(B)は、図33(A)における線E−Fによる断面図である。図33において、素子基板3300上に形成された画素部3301は、画素3302、ゲート配線層3306a、ゲート配線層3306b、ソース配線層3308を有しており、封止基板3310とシール材3303によって貼り合わされ固着されている。本実施の形態では、FPC3350上にドライバIC3351を設置し、TAB方式で実装している。   FIG. 33 shows a completed view of an EL display panel manufactured using the present invention. FIG. 33A is a top view of the EL display panel, and FIG. 33B is a cross-sectional view taken along line E-F in FIG. 33, the pixel portion 3301 formed over the element substrate 3300 includes a pixel 3302, a gate wiring layer 3306a, a gate wiring layer 3306b, and a source wiring layer 3308, which are attached to each other with a sealing substrate 3310 and a sealant 3303. Combined and fixed. In this embodiment mode, a driver IC 3351 is installed on the FPC 3350 and mounted by the TAB method.

図33(A)、(B)で示すとおり、表示パネル内には素子の水分による劣化を防ぐため、乾燥剤3305、乾燥剤3304a、乾燥剤3304bが設置されている。乾燥剤3305は画素部周囲を取り囲むように形成され、乾燥剤3304a、乾燥剤3304bは、ゲート配線層3306a、3306bに対応する領域に形成されている。本実施の形態では、乾燥剤は、図33(B)に示されるように封止基板に形成された凹部に設置され、薄型化を妨げない構成となっている。ゲート配線層に対応する領域にも乾燥剤を形成しているので、吸水面積を広く取ることができ、吸水効果も向上する。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。本実施の形態では、表示パネル内に充填剤3307を充填している。この充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。   As shown in FIGS. 33A and 33B, a desiccant 3305, a desiccant 3304a, and a desiccant 3304b are provided in the display panel in order to prevent deterioration of the element due to moisture. The desiccant 3305 is formed so as to surround the periphery of the pixel portion, and the desiccant 3304a and the desiccant 3304b are formed in regions corresponding to the gate wiring layers 3306a and 3306b. In this embodiment mode, the desiccant is installed in a recess formed in the sealing substrate as shown in FIG. 33B, and has a structure that does not hinder the thickness reduction. Since the desiccant is also formed in the region corresponding to the gate wiring layer, the water absorption area can be increased and the water absorption effect is improved. Further, since the desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered. In this embodiment mode, a filler 3307 is filled in the display panel. When a hygroscopic substance such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。   Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Any of a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。   In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where a semiconductor is manufactured using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be low-concentration impurity regions, and the outer region may be high-concentration impurity regions.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態5)
本発明の実施の形態として、図36、図37を用いて説明する。本実施の形態は、薄膜トランジスタとしてトップゲート型(順スタガ型)の薄膜トランジスタを用いて、表示装置を作製するものである。なお表示素子として液晶材料を用いた液晶表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。なお、図36、図37は表示装置の断面図である。
(Embodiment 5)
An embodiment of the present invention will be described with reference to FIGS. In this embodiment mode, a display device is manufactured using a top-gate (forward staggered) thin film transistor as a thin film transistor. Note that an example of a liquid crystal display device using a liquid crystal material as a display element is shown. Therefore, repetitive description of the same portion or a portion having a similar function is omitted. 36 and 37 are cross-sectional views of the display device.

基板300上に、実施の形態1と同様に細線化されたパターン350を形成する。パターン350は、実施の形態1における図1(D)、(H)パターン57に対応しており、ぬれ性の低い物質351を有する低ぬれ性領域上に形成されている。パターン350は、ぬれ性の低い物質351を有する低ぬれ性領域と高ぬれ性領域(図示せず)にまたがり、液滴吐出法によりパターン形成材料を含む組成物として吐出される。流動性を有する組成物は、被形成領域のぬれ性の違いにより、低ぬれ性領域に安定せず、低ぬれ性領域と高ぬれ性領域とが接する境界から、高ぬれ性領域に一部流動する。パターン形成材料を含む組成物に対するぬれ性が低い低ぬれ性領域では、パターン形成材料を含む組成物はよくぬれないため、組成物は固着しにくく、より安定性の高い高ぬれ性領域へ流動してしまうからである。結果、パターン形成材料を含む組成物は、流動性と被形成領域に対するぬれ性の違いにより、パターン350の様に形状を変え、安定する。低ぬれ性領域上に形成されるパターン350は、一部が高ぬれ性領域へ流動したため、細線化する。   A thinned pattern 350 is formed on the substrate 300 as in the first embodiment. A pattern 350 corresponds to the pattern 57 in FIGS. 1D and 1H in Embodiment Mode 1, and is formed on a low wettability region having a material 351 having low wettability. The pattern 350 extends over a low wettability region and a high wettability region (not shown) having the substance 351 having low wettability, and is discharged as a composition containing a pattern forming material by a droplet discharge method. A composition having fluidity is not stable in the low wettability region due to the difference in wettability of the formation region, and partially flows from the boundary where the low wettability region and the high wettability region contact each other to the high wettability region. To do. In the low wettability region where the wettability to the composition containing the pattern forming material is low, the composition containing the pattern forming material does not wet well, so the composition is difficult to stick and flows into the highly wettable region with higher stability. Because it will end up. As a result, the composition containing the pattern forming material changes its shape like the pattern 350 and stabilizes due to the difference in fluidity and wettability with respect to the formation region. Since a part of the pattern 350 formed on the low wettability region flows into the high wettability region, the pattern 350 is thinned.

パターン350をマスクとしてぬれ性の低い物質351を除去する。図36(B)に示す様に、パターン350の下のみにぬれ性の低い物質351が残存し、その周囲の領域は高ぬれ性領域360となっている。この高ぬれ性領域は、ぬれ性の低い物質を有していないのでぬれ性が高く、接触角も低い。次に、ぬれ性の低い物質351と選択比の高いエッチング方法によって、パターン350のみを除去する。エッチング法はドライエッチング法でもウェットエッチング法でもよく、アッシング等でもよい。このとき、ぬれ性の低い物質とパターン形成材料に対して選択比の高いエッチングガス、又はエッチャントを用いることが好ましい。   The material 351 having low wettability is removed using the pattern 350 as a mask. As shown in FIG. 36B, the low wettability substance 351 remains only under the pattern 350, and the surrounding region is a high wettability region 360. The high wettability region has high wettability and a low contact angle because it does not have a low wettability substance. Next, only the pattern 350 is removed by an etching method having a high selectivity with respect to the low wettability material 351. The etching method may be a dry etching method, a wet etching method, or ashing. At this time, it is preferable to use an etching gas or an etchant having a high selectivity with respect to the substance having low wettability and the pattern forming material.

パターン350を除去すると、残存するぬれ性の低い物質351は、低ぬれ性領域301を形成し基板上最上面に現れる。この低ぬれ性領域301は、本発明によって細線化されたパターン350をマスクとして形成されたため、細線化された形状を有する。この低ぬれ性領域301を横切り、周囲の高ぬれ性領域360上にまたがるように導電性材料を含む組成物を、流動性を有する液滴として、ノズル380より吐出する。   When the pattern 350 is removed, the remaining low wettability substance 351 forms the low wettability region 301 and appears on the uppermost surface of the substrate. Since the low wettability region 301 is formed using the thinned pattern 350 according to the present invention as a mask, it has a thinned shape. A composition containing a conductive material is discharged from the nozzle 380 as fluid droplets across the low wettability region 301 and straddling the surrounding high wettability region 360.

よって、吐出された流動性を有する導電性材料を含む組成物は、その被形成領域のぬれ性の違いにより、低ぬれ性領域301上に安定せず、高ぬれ性領域360に接する境界から、高ぬれ性領域360に流動する。導電性材料を含む組成物に対するぬれ性が低い低ぬれ性領域301では、導電性材料を含む組成物ははじかれるため、組成物は固着せず、より安定性の高い高ぬれ性領域360へ流動してしまうからである。結果、導電性材料を含む組成物は、その流動性と被形成領域に対するぬれ性の違いにより、ソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308の様に形状を変え、安定する(図36(C)参照。)。よって、ソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308の間には、細幅でありながら制御性よく間隔が形成でき、ソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308同士が接触しない。そのため半導体のチャネル長が短いため、低抵抗化しオン電流も上がり、かつ制御性よく形成されるためショート等の不良を防止できる。本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、制御性よく形成することができる。   Therefore, the composition containing the discharged conductive material having fluidity is not stable on the low wettability region 301 due to the difference in wettability of the formation region, and from the boundary in contact with the high wettability region 360, It flows into the high wettability region 360. In the low wettability region 301 having low wettability with respect to the composition containing the conductive material, the composition containing the conductive material is repelled, so that the composition does not stick and flows to the highly stable high wettability region 360. Because it will do. As a result, the composition containing a conductive material changes its shape like the source or drain electrode layer 330 and the source or drain electrode layer 308 according to the difference in fluidity and wettability with respect to a formation region, and is stable. (See FIG. 36C). Therefore, a space can be formed between the source or drain electrode layer 330 and the source or drain electrode layer 308 with a small width and good controllability, and the source or drain electrode layer 330, the source electrode layer or The drain electrode layers 308 are not in contact with each other. Therefore, since the channel length of the semiconductor is short, the resistance is reduced, the on-current is increased, and the controllability is formed, so that a defect such as a short circuit can be prevented. According to the present invention, it is possible to form wirings and the like with good controllability even if they are designed to be densely arranged in a complicated manner by downsizing and thinning.

ソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308上にN型半導体層形成し、レジスト等からなるマスクによってエッチングする。レジストは液滴吐出法を用いて形成すればよい。N型半導体層上に半導体層を形成し再び、マスク等を用いてパターニングする。よってN型半導体層307、半導体層306が形成される。   An N-type semiconductor layer is formed over the source or drain electrode layer 330 and the source or drain electrode layer 308 and etched using a mask made of resist or the like. The resist may be formed using a droplet discharge method. A semiconductor layer is formed on the N-type semiconductor layer and patterned again using a mask or the like. Accordingly, an N-type semiconductor layer 307 and a semiconductor layer 306 are formed.

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層305を単層又は積層構造で形成する(図36(D)参照。)。特に好ましい形態としては、窒化珪素からなる絶縁層、酸化珪素からなる絶縁層、窒化珪素からなる絶縁層の3層の積層体がゲート絶縁層に相当する。   Next, the gate insulating layer 305 is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method (see FIG. 36D). In a particularly preferable embodiment, a three-layered structure including an insulating layer made of silicon nitride, an insulating layer made of silicon oxide, and an insulating layer made of silicon nitride corresponds to the gate insulating layer.

次に、ゲート絶縁層305上に、レジストなどからなるマスクを形成し、ゲート絶縁層305をエッチングし、貫通孔345を形成する(図36(E)参照。)。本実施の形態では、液滴吐出法により、貫通孔345を形成するためのマスクを選択的に形成する。     Next, a mask made of a resist or the like is formed over the gate insulating layer 305, and the gate insulating layer 305 is etched to form a through hole 345 (see FIG. 36E). In this embodiment mode, a mask for forming the through hole 345 is selectively formed by a droplet discharge method.

ゲート絶縁層305上に液滴吐出装置のノズル381によって導電性材料を含む組成物を吐出し、ゲート電極層303が形成される。実施の形態1のように本発明を用いて、所望の形状にゲート電極層をさらに細線化して形成することもできる。本発明を用いると、ゲート電極層303のチャネル方向の長さを狭くできるため、ソース電極層、ドレイン電極層間がより低抵抗化し、オン電流が向上する。     A composition containing a conductive material is discharged onto the gate insulating layer 305 by a nozzle 381 of a droplet discharge device, whereby the gate electrode layer 303 is formed. As in Embodiment Mode 1, the gate electrode layer can be further thinned into a desired shape by using the present invention. When the present invention is used, the length of the gate electrode layer 303 in the channel direction can be reduced, so that the resistance between the source electrode layer and the drain electrode layer is further reduced and the on-current is improved.

画素電極層311を液滴吐出法で形成する。画素電極層311とソースまたはドレイン電極層308とを、先に形成した貫通孔345において電気的に接続する。画素電極層311は、前述した第1の電極層117と同様な材料を用いることができ、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 A pixel electrode layer 311 is formed by a droplet discharge method. The pixel electrode layer 311 and the source or drain electrode layer 308 are electrically connected through the through-hole 345 formed previously. The pixel electrode layer 311 can be formed using a material similar to that of the first electrode layer 117 described above. When a transmissive liquid crystal display panel is manufactured, indium tin oxide (ITO) and indium containing silicon oxide are used. A predetermined pattern may be formed by a composition containing tin oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO 2 ), and the like, and may be formed by baking.

次に、画素電極層311を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁層312を形成する。なお、絶縁層312は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。続いて、シール材を液滴吐出法により画素を形成した周辺の領域に形成する(図示せず。)。   Next, an insulating layer 312 called an alignment film is formed by a printing method or a spin coating method so as to cover the pixel electrode layer 311. Note that the insulating layer 312 can be selectively formed by a screen printing method or an offset printing method. Then, rubbing is performed. Subsequently, a sealing material is formed in a peripheral region where pixels are formed by a droplet discharge method (not shown).

その後、配向膜として機能する絶縁層321、カラーフィルタとして機能する着色層322、対向電極として機能する導電体層323、偏光板325が設けられた対向基板324とTFT基板である基板300とをスペーサを介して貼り合わせ、その空隙に液晶層320を設けることにより液晶表示パネルを作製することができる(図37(B)参照。)。シール材にはフィラーが混入されていても良く、さらに対向基板324には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板324を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いることができる。   After that, an insulating substrate 321 functioning as an alignment film, a colored layer 322 functioning as a color filter, a conductor layer 323 functioning as a counter electrode, a counter substrate 324 provided with a polarizing plate 325 and a substrate 300 which is a TFT substrate are separated from each other by a spacer. The liquid crystal display panel can be manufactured by providing a liquid crystal layer 320 in the gap (see FIG. 37B). A filler may be mixed in the sealing material, and a shielding film (black matrix) or the like may be formed on the counter substrate 324. Note that as a method for forming the liquid crystal layer, a dispenser type (dropping type) or a dip type (pumping type) in which liquid crystal is injected using a capillary phenomenon after the counter substrate 324 is attached can be used.

ディスペンサ方式を採用した液晶滴下注入法を、図39を用いて説明する。図39の液晶滴下注入法は、制御装置40、撮像手段42、ヘッド43、液晶33、マーカー35、マーカー45は、バリア層34、シール材32、TFT基板30、対向基板20からなる。シール材32で閉ループを形成し、その中にヘッド43より液晶33を1回若しくは複数回滴下する。液晶材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、液晶材料の粘性が低い場合には、図39のように間欠的に吐出され液滴が滴下される。そのとき、シール材32と液晶33とが反応することを防ぐため、バリア層34を設ける。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。   A liquid crystal dropping injection method employing a dispenser method will be described with reference to FIG. In the liquid crystal dropping injection method of FIG. 39, the control device 40, the imaging means 42, the head 43, the liquid crystal 33, the marker 35, and the marker 45 include the barrier layer 34, the sealing material 32, the TFT substrate 30, and the counter substrate 20. A closed loop is formed by the sealing material 32, and the liquid crystal 33 is dropped from the head 43 once or plural times therein. When the viscosity of the liquid crystal material is high, the liquid crystal material is continuously discharged and adhered to the formation region while being connected. On the other hand, when the viscosity of the liquid crystal material is low, the liquid crystal material is intermittently ejected and droplets are dropped as shown in FIG. At that time, a barrier layer 34 is provided to prevent the sealing material 32 and the liquid crystal 33 from reacting. Subsequently, the substrates are bonded together in a vacuum, and thereafter UV curing is performed to fill the liquid crystal.

以上の工程で形成された画素部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁層を除去する。この処理は、酸素ガスと、水素、CF4、NF3、H2O、CHF3から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。 A connection portion is formed in order to connect the pixel portion formed in the above steps and an external wiring substrate. The insulating layer in the connection portion is removed by an ashing process using oxygen gas at or near atmospheric pressure. This treatment is performed using oxygen gas and one or more selected from hydrogen, CF 4 , NF 3 , H 2 O, and CHF 3 . In this step, in order to prevent damage and destruction due to static electricity, ashing is performed after sealing using the counter substrate. However, if there is little influence from static electricity, it may be performed at any timing. .

続いて、異方性導電体層を介して、配線層が電気的に接続するように、接続用の配線基板を設ける。配線基板は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示パネルを作製することができる。   Subsequently, a wiring board for connection is provided so that the wiring layer is electrically connected through the anisotropic conductor layer. The wiring board plays a role of transmitting signals and potentials from the outside. Through the above steps, a liquid crystal display panel having a display function can be manufactured.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。   In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where a semiconductor is manufactured using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be low-concentration impurity regions, and the outer region may be high-concentration impurity regions.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の液晶表示装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Accordingly, a high-performance and highly reliable liquid crystal display device can be manufactured with high yield.

(実施の形態6)
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてN型トランジスタを用いた場合、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。ここでは、いずれの場合に応じた発光素子の積層構造について、図19を用いて説明する。
(Embodiment 6)
A thin film transistor is formed by applying the present invention, and a display device can be formed using the thin film transistor. When a light emitting element is used and an N-type transistor is used as a transistor for driving the light emitting element, The light emitted from the light emitting element performs any one of bottom emission, top emission, and dual emission. Here, a stacked structure of light-emitting elements corresponding to any case will be described with reference to FIGS.

また、本実施の形態では、本発明を適用したチャネル保護型の薄膜トランジスタ481を用いる。チャネル保護膜は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護膜としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど)、低誘電率であるLow k材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるTOF膜やSOG膜なども用いることができる。   In this embodiment, a channel protective thin film transistor 481 to which the present invention is applied is used. For the channel protective film, polyimide, polyvinyl alcohol, or the like may be dropped using a droplet discharge method. As a result, the exposure process can be omitted. Channel protective films include inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, resist , Benzocyclobutene, etc.), a low-k material having a low dielectric constant, or a film made of a plurality of kinds, or a stack of these films. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. A TOF film or an SOG film obtained by a coating method can also be used.

まず、光が基板480側に放射する場合、つまり下面放射を行う場合について、図19(A)を用いて説明する。この場合、薄膜トランジスタ481に電気的に接続するように、ソース電極又はドレイン電極482、第1の電極484、電界発光層485、第2の電極486が順に積層される。次に、光が基板480と反対側に放射する場合、つまり上面放射を行う場合について、図19(B)を用いて説明する。薄膜トランジスタ481に電気的に接続するソース電極又はドレイン電極462、第1の電極463、電界発光層464、第2の電極465が順に積層される。上記構成により、第1の電極463において光が透過しても、該光はソース電極又はドレイン電極462において反射され、基板480と反対側に放射する。なお、本構成では、第1の電極463には透光性を有する材料を用いる必要はない。最後に、光が基板480側とその反対側の両側に放射する場合、つまり両面放射を行う場合について、図19(C)を用いて説明する。薄膜トランジスタ481に電気的に接続するソース電極又はドレイン電極471、第1の電極472、電界発光層473、第2の電極474が順に積層される。このとき、第1の電極472と第2の電極474のどちらも透光性を有する材料、又は光を透過できる厚さで形成すると、両面放射が実現する。   First, the case where light is emitted to the substrate 480 side, that is, the case where bottom emission is performed will be described with reference to FIG. In this case, the source or drain electrode 482, the first electrode 484, the electroluminescent layer 485, and the second electrode 486 are sequentially stacked so as to be electrically connected to the thin film transistor 481. Next, the case where light is emitted to the side opposite to the substrate 480, that is, the case where top emission is performed will be described with reference to FIG. A source or drain electrode 462, a first electrode 463, an electroluminescent layer 464, and a second electrode 465 which are electrically connected to the thin film transistor 481 are sequentially stacked. With the above structure, even when light is transmitted through the first electrode 463, the light is reflected by the source or drain electrode 462 and emitted to the side opposite to the substrate 480. Note that in this structure, it is not necessary to use a light-transmitting material for the first electrode 463. Lastly, a case where light is emitted to the substrate 480 side and both sides opposite thereto, that is, a case where dual emission is performed will be described with reference to FIG. A source or drain electrode 471 which is electrically connected to the thin film transistor 481, a first electrode 472, an electroluminescent layer 473, and a second electrode 474 are stacked in this order. At this time, when both the first electrode 472 and the second electrode 474 are formed using a light-transmitting material or a thickness capable of transmitting light, dual emission is realized.

発光素子は、電界発光層を第1の電極と第2の電極で挟んだ構成になっている。第1の電極及び第2の電極は仕事関数を考慮して材料を選択する必要があり、そして第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用TFTの極性がNチャネル型であるため、第1の電極を陰極、第2の電極を陽極とすると好ましい。また駆動用TFTの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とするとよい。   The light emitting element has a structure in which an electroluminescent layer is sandwiched between a first electrode and a second electrode. It is necessary to select materials for the first electrode and the second electrode in consideration of a work function, and both the first electrode and the second electrode can be an anode or a cathode depending on a pixel configuration. In this embodiment mode, since the polarity of the driving TFT is an N-channel type, it is preferable that the first electrode be a cathode and the second electrode be an anode. In the case where the polarity of the driving TFT is a p-channel type, the first electrode may be an anode and the second electrode may be a cathode.

また第1の電極が陽極であった場合、電界発光層は、陽極側から、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層するのが好ましい。また、第1の電極が陰極である場合はその逆となり、陰極側からEIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極である陽極の順に積層するのが好ましい。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることがでる。   When the first electrode is an anode, the electroluminescent layer is formed from the anode side from the HIL (hole injection layer), HTL (hole transport layer), EML (light-emitting layer), ETL (electron transport layer), EIL ( It is preferable to laminate in the order of the electron injection layer). When the first electrode is a cathode, the reverse is true, and from the cathode side, EIL (electron injection layer), ETL (electron transport layer), EML (light emitting layer), HTL (hole transport layer), HIL (hole injection) Layer) and the anode as the second electrode are preferably laminated in this order. The electroluminescent layer can have a single layer structure or a mixed structure in addition to the laminated structure.

また、電界発光層として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。   In addition, as the electroluminescent layer, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask, respectively. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied.

また上面放射型の場合で、第2の電極に透光性を有するITOやITSOを用いる場合、ベンゾオキサゾール誘導体(BzOS)にLiを添加したBzOS−Liなどを用いることができる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。 In the case of a top emission type, in the case where light-transmitting ITO or ITSO is used for the second electrode, BzOS-Li in which Li is added to a benzoxazole derivative (BzOS) or the like can be used. Further, for example, EML may be Alq 3 doped with a dopant corresponding to each emission color of R, G, and B (DCM in the case of R, DMQD in the case of G).

なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料として用いることができる。以下発光素子を形成する材料について詳細に述べる。   Note that the electroluminescent layer is not limited to the above materials. For example, instead of CuPc or PEDOT, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) and α-NPD or rubrene can be co-evaporated to improve the hole injection property. The material of the electroluminescent layer can be used as an organic material (including a low molecule or a polymer), or a composite material of an organic material and an inorganic material. Hereinafter, materials for forming the light emitting element will be described in detail.

電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4'−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。 Among the charge injecting and transporting materials, materials having a particularly high electron transporting property include, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (5-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), Bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), quinoline skeleton or benzoquinoline Examples thereof include metal complexes having a skeleton. As a substance having a high hole-transport property, for example, 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD), 4,4′-bis [ N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD) or 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA) ), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) (ie, benzene ring-nitrogen) And a compound having a bond of

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。 Among the charge injecting and transporting materials, materials having particularly high electron injecting properties include alkali metals or alkaline earths such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ) and the like. Metal compounds can be mentioned. In addition, a mixture of a substance having a high electron transport property such as Alq 3 and an alkaline earth metal such as magnesium (Mg) may be used.

電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。また、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPC)等のフタロシアニン系の化合物が挙げられる。 Among the charge injecting and transporting materials, examples of the material having a high hole injecting property include molybdenum oxide (MoOx), vanadium oxide (VOx), ruthenium oxide (RuOx), tungsten oxide (WOx), and manganese oxide. Examples thereof include metal oxides such as (MnOx). In addition, phthalocyanine compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (CuPC) can be given.

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター(着色層)を設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルター(着色層)を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。   The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, by providing a filter (colored layer) that transmits light in the emission wavelength band on the light emission side of the pixel, the color purity is improved and the pixel portion is mirrored (reflected). Prevention can be achieved. By providing the filter (colored layer), it is possible to omit a circularly polarized plate that has been considered necessary in the past, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

発光材料には様々な材料がある。低分子系有機発光材料では、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル) −4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9-エニル) −4H−ピラン(略称:DPA)、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いることができる。また、この他の物質でもよい。 There are various kinds of light emitting materials. In the low molecular weight organic light emitting material, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DCJT), 4- Dicyanomethylene-2-t-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DPA), periflanthene, 2,5-dicyano-1, 4-bis (10-methoxy-1,1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8 - quinolinolato) aluminum (abbreviation: Alq 3), 9,9'-bianthryl, 9,10-diphenyl anthracene (abbreviation: DPA) and 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA) using a like Can . Other substances may also be used.

一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、順に陰極、電界発光層、陽極となる。しかし、高分子系有機発光材料を用いた電界発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。具体的には、順に陰極、発光層、正孔輸送層、陽極という構造である。   On the other hand, the high molecular organic light emitting material has higher physical strength than the low molecular weight material, and the durability of the device is high. In addition, since the film can be formed by coating, the device can be manufactured relatively easily. The structure of the light emitting element using the high molecular weight organic light emitting material is basically the same as that when the low molecular weight organic light emitting material is used, and sequentially becomes a cathode, an electroluminescent layer, and an anode. However, when forming an electroluminescent layer using a high molecular weight organic light emitting material, it is difficult to form a laminated structure as in the case of using a low molecular weight organic light emitting material. Become. Specifically, the structure is a cathode, a light emitting layer, a hole transport layer, and an anode in this order.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。   Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。   The polyparaphenylene vinylene system includes derivatives of poly (paraphenylene vinylene) [PPV], poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. The polyparaphenylene series includes derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. Polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。   Note that when a hole-transporting polymer-based organic light-emitting material is sandwiched between an anode and a light-emitting polymer-based organic light-emitting material, hole injection properties from the anode can be improved. In general, an acceptor material dissolved in water is applied by spin coating or the like. In addition, since it is insoluble in an organic solvent, it can be stacked with the above-described light-emitting organic light-emitting material. Examples of the hole-transporting polymer organic light emitting material include a mixture of PEDOT and camphor sulfonic acid (CSA) as an acceptor material, a mixture of polyaniline [PANI] and polystyrene sulfonic acid [PSS] as an acceptor material, and the like. .

また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。   The light emitting layer can be configured to emit monochromatic or white light. In the case of using a white light emitting material, color display can be made possible by providing a filter (colored layer) that transmits light of a specific wavelength on the light emission side of the pixel.

白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。 To form a light emitting layer that emits white light, for example, Alq 3, Alq 3, Alq 3 doped with Nile Red which is partly red light emitting pigment, p-EtTAZ, by TPD (aromatic diamine) evaporation A white color can be obtained by sequentially laminating. Moreover, when forming a light emitting layer by the apply | coating method using spin coating, after apply | coating, it is preferable to bake by vacuum heating. For example, a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) that acts as a hole injection layer is applied and baked on the entire surface, and then a luminescent center dye (1, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyanomethylene-2-methyl-6- (p-dimethylamino-styryl) -4H-pyran (DCM1), Nile Red, Coumarin 6 Etc.) A doped polyvinyl carbazole (PVK) solution may be applied to the entire surface and fired.

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。   The light emitting layer can also be formed as a single layer, and an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in hole transporting polyvinyl carbazole (PVK). Further, white light emission can be obtained by dispersing 30 wt% PBD as an electron transporting agent and dispersing an appropriate amount of four kinds of dyes (TPB, coumarin 6, DCM1, Nile red). In addition to the light-emitting element that can emit white light as shown here, a light-emitting element that can obtain red light emission, green light emission, or blue light emission can be manufactured by appropriately selecting the material of the light-emitting layer.

さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。   Furthermore, a triplet excitation material containing a metal complex or the like may be used for the light emitting layer in addition to a singlet excitation light emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。   Examples of triplet excited luminescent materials include those using a metal complex as a dopant, and metal complexes having a third transition series element platinum as the central metal and metal complexes having iridium as the central metal are known. Yes. The triplet excited light-emitting material is not limited to these compounds, and a compound having the above structure and having an element belonging to group 8 to 10 in the periodic table as a central metal can also be used.

以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   The substances forming the light-emitting layer listed above are examples, and functionalities such as a hole injection transport layer, a hole transport layer, an electron injection transport layer, an electron transport layer, a light emission layer, an electron block layer, and a hole block layer are included. A light emitting element can be formed by appropriately stacking each layer. Moreover, you may form the mixed layer or mixed junction which combined these each layer. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, it is possible to provide a modification with an electrode for this purpose or a dispersed light-emitting material. Can be permitted without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。   A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be slowed, and the reliability of the light emitting device can be improved. Further, either digital driving or analog driving can be applied.

図19には図示していないが、基板480の対向基板にフィルタ(着色層)を形成してもよい。フィルタ(着色層)は液滴吐出法によって形成することができ、その場合、前述の下地前処理としてレーザ光照射処理などを適用することができる。本発明の下地膜により、所望なパターンに密着性よくフィルタ(着色層)を形成することができる。フィルタ(着色層)を用いると、高精細な表示を行うこともできる。フィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。   Although not shown in FIG. 19, a filter (colored layer) may be formed on the counter substrate of the substrate 480. The filter (colored layer) can be formed by a droplet discharge method. In that case, laser light irradiation treatment or the like can be applied as the above-described base pretreatment. With the base film of the present invention, a filter (colored layer) can be formed in a desired pattern with good adhesion. When a filter (colored layer) is used, high-definition display can be performed. This is because a broad peak can be corrected to be sharp in the emission spectrum of each RGB by the filter (colored layer).

以上、各RGBの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。フィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す材料、フィルタ(着色層)、及び色変換層のいずれも液滴吐出法により形成することができる。   As described above, the case where a material that emits light of each RGB is formed has been described. However, full color display can be performed by forming a material that emits light of a single color and combining a color filter and a color conversion layer. The filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate. Further, as described above, any of the material exhibiting monochromatic light emission, the filter (colored layer), and the color conversion layer can be formed by a droplet discharge method.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。   Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能で、例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。第1の電極484、第1の電極463、第1の電極472は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。なお、第1の電極484、第1の電極463、第1の電極472形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁(土手ともいう)は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。   In the above configuration, a material having a small work function can be used as the cathode, and for example, Ca, Al, CaF, MgAg, AlLi, or the like is desirable. The electroluminescent layer may be any of a single layer type, a laminated type, and a mixed type having no layer interface. It is also formed from singlet materials, triplet materials, or combinations thereof, charge injection / transport materials containing organic compounds or inorganic compounds, and light-emitting materials, and low molecular organic compounds and medium molecular organic compounds (sublimation) based on the number of molecules. And an organic compound having a molecular number of 20 or less, or a chained molecule having a length of 10 μm or less), including one or more layers selected from macromolecular organic compounds, You may combine with the injection | pouring transport property or a hole injection transport property inorganic compound. The first electrode 484, the first electrode 463, and the first electrode 472 are formed using a transparent conductive film that transmits light. For example, in addition to ITO and ITSO, 2 to 20% zinc oxide (ZnO) is added to indium oxide. ) Is used. Note that plasma treatment in an oxygen atmosphere or heat treatment in a vacuum atmosphere is preferably performed before the first electrode 484, the first electrode 463, and the first electrode 472 are formed. A partition wall (also referred to as a bank) is formed using a material containing silicon, an organic material, and a compound material. A porous film may be used. However, it is preferable to use a photosensitive or non-photosensitive material such as acrylic or polyimide because the side surface has a shape in which the radius of curvature continuously changes and the upper thin film is formed without being cut off. This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態7)
実施の形態4乃至6によって作製される表示パネルにおいて、半導体層をSASで形成することによって、図29(B)で説明したように、走査線側の駆動回路を基板3700上に形成することができる。
(Embodiment 7)
In the display panel manufactured in any of Embodiments 4 to 6, the driver circuit on the scanning line side can be formed over the substrate 3700 as described in FIG. 29B by forming the semiconductor layer using SAS. it can.

図25は、1〜15cm2/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 25 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.

図25においてブロック500が1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。901はバッファ回路であり、その先に画素902が接続される。   In FIG. 25, a block 500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 901 denotes a buffer circuit, to which a pixel 902 is connected.

図26は、ブロック500に相当するパルス出力回路の具体的な構成を示したものであり、nチャネル型のTFT601〜613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 26 shows a specific configuration of a pulse output circuit corresponding to the block 500, and a circuit is configured by n-channel TFTs 601 to 613. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路901の具体的な構成を図27に示す。バッファ回路も同様にnチャネル型のTFT620〜635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、このようなチャネル幅を10μmとするような細い配線も断線することなく安定的に形成することができる。   A specific configuration of the buffer circuit 901 is shown in FIG. Similarly, the buffer circuit is composed of n-channel TFTs 620 to 635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm. When the present invention is used, a pattern can be formed in a desired shape with good controllability, and such a thin wiring having a channel width of 10 μm can be stably formed without disconnection.

このような回路を実現するには、TFT相互を配線によって接続する必要があり、その場合における配線の構成例を図31に示す。図31では、実施の形態4と同様に、ゲート電極層105、ゲート絶縁層116(窒化珪素からなる絶縁層、酸化珪素からなる絶縁層、窒化珪素からなる絶縁層の3層の積層体)、SASで形成される半導体層107、ソース領域及びドレイン領域を形成するN型半導体層109、ソース電極層及びドレイン電極層111、ソース電極層及びドレイン電極層112が形成された状態を示している。この場合、基板100上には、ゲート電極層105と同じ工程で接続配線層160、接続配線層161、接続配線層162を形成しておく。そして、接続配線層160、接続配線層161、接続配線層162が露出するようにゲート絶縁層116の一部をエッチング加工して、ソース電極層及びドレイン電極層111、ソース電極層及びドレイン電極層112及びそれと同じ工程で形成する接続配線層163により適宜TFTを接続することにより様々な回路を実現することができる。   In order to realize such a circuit, the TFTs need to be connected to each other by wiring, and a configuration example of the wiring in that case is shown in FIG. In FIG. 31, as in Embodiment 4, a gate electrode layer 105, a gate insulating layer 116 (a three-layered structure including an insulating layer made of silicon nitride, an insulating layer made of silicon oxide, and an insulating layer made of silicon nitride), A state is shown in which a semiconductor layer 107 formed by SAS, an N-type semiconductor layer 109 for forming a source region and a drain region, a source electrode layer and a drain electrode layer 111, and a source electrode layer and a drain electrode layer 112 are formed. In this case, the connection wiring layer 160, the connection wiring layer 161, and the connection wiring layer 162 are formed over the substrate 100 in the same process as the gate electrode layer 105. Then, a part of the gate insulating layer 116 is etched so that the connection wiring layer 160, the connection wiring layer 161, and the connection wiring layer 162 are exposed, so that the source and drain electrode layers 111 and 111 and the source and drain electrode layers are formed. Various circuits can be realized by connecting TFTs as appropriate by 112 and the connection wiring layer 163 formed in the same process.

(実施の形態8)
次に、実施の形態4乃至7によって作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 8)
Next, a mode in which a driver circuit for driving is mounted on the display panel manufactured according to Embodiment Modes 4 to 7 will be described.

まず、COG方式を採用した表示装置について、図30(A)を用いて説明する。基板2700上には、文字や画像などの情報を表示する画素部2701が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(ドライバICとも表記)2751は、基板2700上に実装される。図30(A)は複数のドライバIC2751、該ドライバIC2751の先にFPC2750を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバICに、該ドライバICの先にテープを実装してもよい。   First, a display device employing a COG method is described with reference to FIG. A pixel portion 2701 for displaying information such as characters and images is provided over the substrate 2700. A substrate provided with a plurality of drive circuits is divided into a rectangular shape, and a divided drive circuit (also referred to as a driver IC) 2751 is mounted on the substrate 2700. FIG. 30A shows a mode in which a plurality of driver ICs 2751 and an FPC 2750 are mounted on top of the driver ICs 2751. Further, the size of the division may be substantially the same as the length of the side of the pixel portion on the signal line side, and a tape may be mounted on the tip of the driver IC on a single driver IC.

また、TAB方式を採用してもよく、その場合は、図30(B)で示すように複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。   Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.

これらの表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。   A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。   That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel portion and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、図29(B)のように走査線駆動回路3702は基板上に一体形成される場合、画素部3701の外側の領域には、信号線側の駆動回路駆動回路が形成されたドライバICが実装される。これらのドライバICは、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部3701の端部で数ブロック毎に区分して引出線を形成し、ドライバICの出力端子のピッチに合わせて集められる。   In the case where the scan line driver circuit 3702 is integrally formed over the substrate as shown in FIG. 29B, a driver IC in which a driver circuit driver circuit on the signal line side is formed in an area outside the pixel portion 3701. Implemented. These driver ICs are drive circuits on the signal line side. In order to form a pixel region corresponding to RGB full color, the number of signal lines in the XGA class is 3072 and the number in the UXGA class is 4800. The signal lines formed in such a number are divided into several blocks at the end of the pixel portion 3701 to form lead lines, and are collected according to the pitch of the output terminals of the driver IC.

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行(好ましくは−30°〜30°)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。   The driver IC is preferably formed of a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous-emitting laser light. Therefore, a continuous light emitting solid state laser or gas laser is used as an oscillator for generating the laser light. When a continuous light emission laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because, in the laser crystallization process using a continuous emission laser, the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably −30 ° to 30 °). It is because it is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバICの短辺の同じ幅の1〜3mm程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上(好ましくは10〜10000)のものを指す。このように、レーザ光のビームスポットの幅をドライバICの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。   In order to perform laser crystallization, it is preferable to significantly narrow the laser beam, and the width of the beam spot is preferably about 1 to 3 mm, which is the same width of the short side of the driver IC. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the aspect ratio is 2 or more (preferably 10 to 10,000). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the beam spot of the laser light to the same length as the short side of the driver IC.

図30(A)、(B)のように走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。   As shown in FIGS. 30A and 30B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.

画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより1〜15cm2/V・secの電界効果移動度を得ることができる。また本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、このようなチャネル長が短い細い配線も断線することなく安定的に形成することができる。画素を十分機能させるのに必要な電気特性を有するTFTを形成できる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した表示パネルを作製することができる。 In the pixel region, signal lines and scanning lines intersect to form a matrix, and transistors are arranged corresponding to the respective intersections. The present invention is characterized in that a TFT having an amorphous semiconductor or semi-amorphous semiconductor as a channel portion is used as a transistor arranged in a pixel region. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed at a temperature of 300 ° C. or less by a plasma CVD method. For example, even a non-alkali glass substrate with an outer dimension of 550 × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. In addition, the semi-amorphous TFT can obtain a field effect mobility of 1 to 15 cm 2 / V · sec by forming a channel formation region with SAS. Further, when the present invention is used, a pattern can be formed in a desired shape with good controllability, and thus a thin wiring having a short channel length can be stably formed without disconnection. A TFT having electric characteristics necessary for sufficiently functioning a pixel can be formed. Therefore, this TFT can be used as a switching element for a pixel or an element constituting a driving circuit on the scanning line side. Therefore, a display panel that realizes system-on-panel can be manufactured.

半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することができ、半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方をドライバICを実装するとよい。   By using TFTs in which the semiconductor layer is formed of SAS, the scanning line side driver circuit can also be integrally formed on the substrate. In the case of using TFTs in which the semiconductor layer is formed of AS, the scanning line side driver circuit and the signal A driver IC may be mounted on both the line side driver circuits.

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。   In that case, it is preferable that the specifications of the driver ICs used on the scanning line side and the signal line side are different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less, and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors forming the driver on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver on the micron rule.

ドライバICの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。   The method for mounting the driver IC is not particularly limited, and a known COG method, wire bonding method, or TAB method can be used.

ドライバICの厚さは、対向基板と同じ厚さとすることで、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。   The thickness of the driver IC is the same as that of the counter substrate, which contributes to a reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted in one pixel region can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.

以上のようにして、発光表示パネルに駆動回路を組み入れることができる。   As described above, a driver circuit can be incorporated into a light-emitting display panel.

(実施の形態9)
本実施の形態で示す表示パネルの画素の構成について、図32に示す等価回路図を参照して説明する。
(Embodiment 9)
A structure of a pixel of the display panel described in this embodiment will be described with reference to an equivalent circuit diagram illustrated in FIG.

図32(A)に示す画素は、列方向に信号線410及び電源線411、電源線412、電源線413、行方向に走査線414が配置される。また、スイッチング用TFTであるTFT401、駆動用TFTであるTFT403、電流制御用TFTであるTFT404、容量素子402及び発光素子405を有する。   In the pixel shown in FIG. 32A, a signal line 410, a power supply line 411, a power supply line 412, a power supply line 413, and a scanning line 414 are arranged in the column direction. In addition, the pixel includes a TFT 401 that is a switching TFT, a TFT 403 that is a driving TFT, a TFT 404 that is a current control TFT, a capacitor element 402, and a light emitting element 405.

図32(C)に示す画素は、TFT403のゲート電極が、行方向に配置された電源線415に接続される点が異なっており、それ以外は図32(A)に示す画素と同じ構成である。つまり、図32(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線412が配置される場合(図32(A))と、行方向に電源線415が配置される場合(図32(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用TFT403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図32(A)(C)として分けて記載する。   The pixel shown in FIG. 32C is different from the pixel shown in FIG. 32A except that the gate electrode of the TFT 403 is connected to the power supply line 415 arranged in the row direction. is there. That is, both pixels shown in FIGS. 32A and 32C show the same equivalent circuit diagram. However, in the case where the power supply line 412 is arranged in the column direction (FIG. 32A) and the power supply line 415 is arranged in the row direction (FIG. 32C), each power supply line is conductive in a different layer. Formed with body layers. Here, attention is paid to the wiring to which the gate electrode of the driving TFT 403 is connected, and FIGS. 32A and 32C are shown separately to show that the layers for producing these are different.

図32(A)(C)に示す画素の特徴として、画素内にTFT403、TFT404が直列に接続されており、TFT403のチャネル長L3、チャネル幅W3、TFT404のチャネル長L4、チャネル幅W4は、L3/W3:L4/W4=5〜6000:1を満たすように設定される点が挙げられる。5〜6000:1を満たす場合の一例としては、L3が500μm、W3が3μm、L4が3μm、W4が100μmの場合がある。本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、このようなW3を3μmとするような細い配線も断線することなく安定的に形成することができる。よって、図32(A)(C)のような画素を十分機能させるのに必要な電気特性を有するTFTを形成でき、表示能力の優れた信頼性の高い表示パネルを作製することが可能となる。 32A and 32C, the TFT 403 and the TFT 404 are connected in series in the pixel. The channel length L 3 and the channel width W 3 of the TFT 403, the channel length L 4 and the channel width of the TFT 404 are as follows. W 4 may be set to satisfy L 3 / W 3 : L 4 / W 4 = 5 to 6000: 1. As an example of satisfying 5 to 6000: 1, there is a case where L 3 is 500 μm, W 3 is 3 μm, L 4 is 3 μm, and W 4 is 100 μm. When the present invention is used, the pattern can be formed in a desired shape with good controllability, and thus such a thin wiring having W 3 of 3 μm can be stably formed without disconnection. Accordingly, a TFT having electric characteristics necessary for sufficiently functioning a pixel as shown in FIGS. 32A and 32C can be formed, and a highly reliable display panel with excellent display capability can be manufactured. .

なお、TFT403は、飽和領域で動作し発光素子405に流れる電流値を制御する役目を有し、TFT404は線形領域で動作し発光素子405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。またTFT403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、TFT404が線形領域で動作するために、TFT404のVGSの僅かな変動は発光素子405の電流値に影響を及ぼさない。つまり、発光素子405の電流値は、飽和領域で動作するTFT403により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。 Note that the TFT 403 operates in a saturation region and has a role of controlling a current value flowing through the light emitting element 405, and the TFT 404 has a role of controlling a current supply to the light emitting element 405 by operating in a linear region. Both TFTs preferably have the same conductivity type in terms of manufacturing process. The TFT 403 may be a depletion type TFT as well as an enhancement type. In the present invention having the above structure, since the TFT 404 operates in a linear region, a slight change in V GS of the TFT 404 does not affect the current value of the light emitting element 405. That is, the current value of the light emitting element 405 is determined by the TFT 403 operating in the saturation region. The present invention having the above structure can provide a display device in which luminance unevenness of a light emitting element due to variation in TFT characteristics is improved and image quality is improved.

図32(A)〜(D)に示す画素において、TFT401は、画素に対するビデオ信号の入力を制御するものであり、TFT401がオンして、画素内にビデオ信号が入力されると、容量素子402にそのビデオ信号が保持される。なお図32(A)(C)には、容量素子402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量をゲート容量などでまかなうことが可能な場合には、明示的に容量素子402を設けなくてもよい。   In the pixel shown in FIGS. 32A to 32D, the TFT 401 controls input of a video signal to the pixel. When the TFT 401 is turned on and a video signal is input into the pixel, the capacitor 402 The video signal is held in Note that FIGS. 32A and 32C illustrate a structure in which the capacitor 402 is provided; however, the present invention is not limited to this, and the capacity for holding a video signal can be covered by a gate capacity or the like. In this case, the capacitor 402 is not necessarily provided explicitly.

発光素子405は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。   The light-emitting element 405 has a structure in which an electroluminescent layer is sandwiched between two electrodes, and a potential difference is generated between the pixel electrode and the counter electrode (between the anode and the cathode) so that a forward bias voltage is applied. Is provided. The electroluminescent layer is composed of a wide variety of materials such as organic materials and inorganic materials. The luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from a singlet excited state to a ground state, and a triplet excited state. And light emission (phosphorescence) when returning to the ground state.

図32(B)に示す画素は、TFT406と走査線416を追加している以外は、図32(A)に示す画素構成と同じである。同様に、図32(D)に示す画素は、TFT406と走査線416を追加している以外は、図32(C)に示す画素構成と同じである。   The pixel shown in FIG. 32B has the same pixel structure as that shown in FIG. 32A except that a TFT 406 and a scanning line 416 are added. Similarly, the pixel illustrated in FIG. 32D has the same pixel structure as that illustrated in FIG. 32C except that a TFT 406 and a scanning line 416 are added.

TFT406は、新たに配置された走査線416によりオン又はオフが制御される。TFT406がオンになると、容量素子402に保持された電荷は放電し、TFT404がオフする。つまり、TFT406の配置により、強制的に発光素子405に電流が流れない状態を作ることができる。従って、図32(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。   The TFT 406 is controlled to be turned on or off by a newly arranged scanning line 416. When the TFT 406 is turned on, the charge held in the capacitor 402 is discharged and the TFT 404 is turned off. That is, a state in which no current flows through the light emitting element 405 can be created by the arrangement of the TFT 406. Accordingly, the configurations in FIGS. 32B and 32D can improve the duty ratio because the lighting period can be started simultaneously with or immediately after the start of the writing period without waiting for signal writing to all the pixels. It becomes possible.

図32(E)に示す画素は、列方向に信号線450、電源線451、電源線452、行方向に走査線453が配置される。また、スイッチング用TFT441、駆動用TFT443、容量素子442及び発光素子444を有する。図32(F)に示す画素は、TFT445と走査線454を追加している以外は、図32(E)に示す画素構成と同じである。なお、図32(F)の構成も、TFT445の配置により、デューティ比を向上することが可能となる。   In the pixel shown in FIG. 32E, a signal line 450, a power supply line 451, a power supply line 452, and a scanning line 453 are arranged in the column direction. In addition, the pixel includes a switching TFT 441, a driving TFT 443, a capacitor element 442, and a light emitting element 444. The pixel illustrated in FIG. 32F has the same pixel structure as that illustrated in FIG. 32E except that a TFT 445 and a scanning line 454 are added. Note that the duty ratio of the structure in FIG. 32F can also be improved by the arrangement of the TFTs 445.

以上のように、本発明を用いると、配線等のパターンを形成不良を生じることなく制御性よく安定して形成することが出来るので、TFTに高い電気的特性や信頼性をも付与することができ、使用目的に合わせて画素の表示能力を向上するための応用技術にも十分対応できる。     As described above, when the present invention is used, a pattern such as a wiring can be stably formed with good controllability without causing defective formation, so that high electrical characteristics and reliability can be imparted to the TFT. In addition, it can sufficiently cope with applied technology for improving the display capability of the pixel in accordance with the purpose of use.

(実施の形態10)
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図24を参照して説明する。図24において画素2702にはTFT501、TFT502、容量素子504、発光素子503が設けられている。このTFTは実施の形態2と同様な構成を有している。
(Embodiment 10)
One mode in which protective diodes are provided in the scanning line side input terminal portion and the signal line side input terminal portion will be described with reference to FIG. In FIG. 24, a pixel 2702 is provided with a TFT 501, a TFT 502, a capacitor 504, and a light emitting element 503. This TFT has a configuration similar to that of the second embodiment.

信号線側入力端子部には、保護ダイオード561と保護ダイオード562が設けられている。この保護ダイオードは、TFT501若しくはTFT502と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図24で示す上面図の等価回路図を図23に示している。   A protection diode 561 and a protection diode 562 are provided in the signal line side input terminal portion. This protection diode is manufactured in the same process as the TFT 501 or the TFT 502, and is operated as a diode by connecting the gate and one of the drain or the source. An equivalent circuit diagram of the top view shown in FIG. 24 is shown in FIG.

保護ダイオード561は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード562も同様な構造である。この保護ダイオードと接続する共通電位線554、共通電位線555はゲート電極層と同じ層で形成している。従って、配線層と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。   The protection diode 561 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 562 has a similar structure. The common potential line 554 and the common potential line 555 connected to the protection diode are formed in the same layer as the gate electrode layer. Therefore, in order to be electrically connected to the wiring layer, it is necessary to form a contact hole in the gate insulating layer.

ゲート絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。   The contact hole to the gate insulating layer may be etched by forming a mask layer. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

信号配線層はTFT501、TFT502におけるソース配線層又はドレイン配線層505、ソース配線層又はドレイン配線層507と同じ層で形成され、それに接続している信号配線層とソース又はドレイン側が接続する構造となっている。   The signal wiring layer is formed in the same layer as the source wiring layer or drain wiring layer 505 and the source wiring layer or drain wiring layer 507 in the TFTs 501 and 502, and the signal wiring layer connected to the source wiring layer is connected to the source or drain side. ing.

走査信号線側の入力端子部も同様な構成である。保護ダイオード563は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード564も同様な構造である。この保護ダイオードと接続する共通電位線556、共通電位線557はソース配線層又はドレイン配線層と同じ層で形成している。入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。   The input terminal portion on the scanning signal line side has the same configuration. The protective diode 563 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 564 has a similar structure. The common potential line 556 and the common potential line 557 connected to the protection diode are formed in the same layer as the source wiring layer or the drain wiring layer. A protection diode provided in the input stage can be formed at the same time. Note that the position at which the protective diode is inserted is not limited to this embodiment mode, and can be provided between the driver circuit and the pixel.

以上のように、本発明を用いると、配線等のパターンを形成不良を生じることなく制御性よく安定して形成することが出来るので、保護回路を形成することで、配線等が複雑化し、密に形成される場合であっても、ショートなどを生じることはない。また、広いマージンを考慮する必要もないので、装置が小型化、薄型化しても十分に対応できる。よって、高い電気的特性と信頼性を有する表示装置を作製することができる。   As described above, when the present invention is used, a pattern such as a wiring can be stably formed with good controllability without causing defective formation. Therefore, the formation of a protective circuit complicates the wiring and the like. Even if it is formed, a short circuit or the like will not occur. In addition, since it is not necessary to consider a wide margin, even if the device is reduced in size and thickness, it can sufficiently cope. Therefore, a display device having high electrical characteristics and reliability can be manufactured.

(実施の形態11)
図22は、液滴吐出法により作製されるTFT基板2800を用いてEL表示モジュールを構成する一例を示している。図22において、TFT基板2800上には、画素により構成された画素部が形成されている。
(Embodiment 11)
FIG. 22 shows an example in which an EL display module is formed using a TFT substrate 2800 manufactured by a droplet discharge method. In FIG. 22, a pixel portion including pixels is formed over a TFT substrate 2800.

図22では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なTFT又はそのTFTのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部2801が備えられている。外部回路2809は、単結晶半導体で形成されたドライバIC、ガラス基板上に多結晶半導体膜で形成されたスティックドライバIC、若しくはSASで形成された駆動回路などが適用されている。   In FIG. 22, outside the pixel portion and between the driver circuit and the pixel, the same TFT as that formed in the pixel or the gate of the TFT and one of the source and the drain is connected to be the same as the diode. The protection circuit portion 2801 operated in the above is provided. As the external circuit 2809, a driver IC formed of a single crystal semiconductor, a stick driver IC formed of a polycrystalline semiconductor film over a glass substrate, a drive circuit formed of SAS, or the like is applied.

TFT基板2800は、液滴吐出法で形成されたスペーサ2806a、スペーサ2806bを介して封止基板2820と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、2枚の基板の間隔を一定に保つために設けておくことが好ましい。TFT2802、TFT2803とそれぞれ接続する発光素子2804、発光素子2805上であって、TFT基板2800と封止基板2820との間にある空隙には透光性の樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。   The TFT substrate 2800 is fixed to the sealing substrate 2820 through spacers 2806a and 2806b formed by a droplet discharge method. The spacer is preferably provided to keep the distance between the two substrates constant even when the substrate is thin and the area of the pixel portion is increased. A space between the TFT substrate 2800 and the sealing substrate 2820 on the light-emitting element 2804 and the light-emitting element 2805 connected to the TFT 2802 and the TFT 2803, respectively, may be solidified by filling a light-transmitting resin material. Then, it may be filled with dehydrated nitrogen or inert gas.

図22では発光素子2804、発光素子2805を上面放射型(トップエミッション型)の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板2820側に各色に対応した着色層2807a、着色層2807b、着色層2807cを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層2807a、着色層2807b、着色層2807cと組み合わせても良い。   FIG. 22 shows a case where the light-emitting element 2804 and the light-emitting element 2805 have a top emission type (top emission type) configuration, in which light is emitted in the direction of the arrow shown in the drawing. Each pixel can perform multicolor display by changing the emission color of the pixels to red, green, and blue. At this time, by forming the colored layer 2807a, the colored layer 2807b, and the colored layer 2807c corresponding to each color on the sealing substrate 2820 side, the color purity of the emitted light can be increased. Alternatively, the pixel may be combined with a colored layer 2807a, a colored layer 2807b, or a colored layer 2807c as a white light emitting element.

外部回路2809は、TFT基板2800の一端に設けられた走査線若しくは信号線接続端子と、配線基板2810で接続される。また、TFT基板2800に接して若しくは近接させて、ヒートパイプ2813と放熱板2812を設け、放熱効果を高める構成としても良い。   The external circuit 2809 is connected to a scanning line or signal line connection terminal provided at one end of the TFT substrate 2800 through a wiring substrate 2810. Further, a heat pipe 2813 and a heat radiating plate 2812 may be provided in contact with or in proximity to the TFT substrate 2800 to enhance the heat radiation effect.

なお、図22では、トップエミッションのELモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造としても良い。トップエミッション型の構成の場合、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック等を混合させて形成すればよく、その積層でもよい。   Although the top emission EL module is shown in FIG. 22, the bottom emission structure may be changed by changing the configuration of the light emitting element and the arrangement of the external circuit board. In the case of a top emission type structure, an insulating layer serving as a partition wall may be colored and used as a black matrix. The partition walls can be formed by a droplet discharge method, and may be formed by mixing a resin material such as polyimide with a pigment-based black resin, carbon black, or the like, or may be a laminate thereof.

また、TFT基板2800において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けた封止構造としてもよい。本実施の形態では、ガラス基板を用いるガラス封止を示したが、樹脂による樹脂封止、プラスチックによるプラスチック封止、フィルムによるフィルム封止、など様々な封止方法を用いることができる。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。   Alternatively, the TFT substrate 2800 may have a sealing structure in which a resin film is attached to the side where the pixel portion is formed using a sealant or an adhesive resin. Although glass sealing using a glass substrate is described in this embodiment mode, various sealing methods such as resin sealing using a resin, plastic sealing using a plastic, and film sealing using a film can be used. A gas barrier film for preventing the permeation of water vapor may be provided on the surface of the resin film. By adopting a film sealing structure, further reduction in thickness and weight can be achieved.

(実施の形態12)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。表示パネルには、図29(A)で示すような構成として画素部のみが形成されて走査線側駆動回路と信号線側駆動回路とが、図30(B)のようなTAB方式により実装される場合と、図30(A)のようなCOG方式により実装される場合と、図29(B)に示すようにSASでTFTを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別途ドライバICとして実装する場合、また図29(C)のように画素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのような形態としても良い。
(Embodiment 12)
A television device can be completed with the display device formed according to the present invention. In the display panel, only the pixel portion is formed as shown in FIG. 29A, and the scanning line side driver circuit and the signal line side driver circuit are mounted by the TAB method as shown in FIG. And a case where the TFT is formed by SAS as shown in FIG. 29B, and the pixel portion and the scanning line side driver circuit are integrated on the substrate. In some cases, the signal line side driver circuit is separately mounted as a driver IC, and the pixel portion, the signal line side driver circuit, and the scanning line side driver circuit are integrally formed over the substrate as shown in FIG. However, any form is acceptable.

その他の外部回路の構成として、映像信号の入力側では、チューナで受信した信号のうち、映像信号を増幅する映像信号増幅回路と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路などからなっている。コントロール回路は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   As other external circuit configurations, on the video signal input side, among the signals received by the tuner, the video signal amplification circuit that amplifies the video signal, and the signal output from it corresponds to each color of red, green, and blue And a control circuit for converting the video signal into the input specification of the driver IC. The control circuit outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit may be provided on the signal line side and an input digital signal may be divided into m pieces and supplied.

チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力は音声信号処理回路を経てスピーカに供給される。制御回路は受信局(受信周波数)や音量の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。   Of the signals received by the tuner, the audio signal is sent to the audio signal amplifier circuit, and the output is supplied to the speaker via the audio signal processing circuit. The control circuit receives control information of the receiving station (reception frequency) and volume from the input unit, and sends a signal to the tuner and the audio signal processing circuit.

図35は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間に画素部2603と液晶層2604が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、偏光板2607、レンズフィルム2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、回路基板2612は、駆動回路2608とフレキシブル配線基板2609によりTFT基板2600と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。   FIG. 35 shows an example of a liquid crystal display module. A TFT substrate 2600 and a counter substrate 2601 are fixed to each other with a sealant 2602, and a pixel portion 2603 and a liquid crystal layer 2604 are provided therebetween to form a display region. The colored layer 2605 is necessary for color display. In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. A polarizing plate 2606, a polarizing plate 2607, and a lens film 2613 are disposed outside the TFT substrate 2600 and the counter substrate 2601. The light source is composed of a cold cathode tube 2610 and a reflector 2611. The circuit board 2612 is connected to the TFT substrate 2600 by a drive circuit 2608 and a flexible wiring board 2609, and an external circuit such as a control circuit or a power supply circuit is incorporated. .

表示モジュールを、図20に示すように、筐体2001に組みこんで、テレビジョン装置を完成させることができる。図22のようなEL表示モジュールを用いると、ELテレビジョン装置に、図35のような液晶表示モジュールを用いると液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカ部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。   As shown in FIG. 20, the display device can be incorporated in a housing 2001 to complete the television device. When an EL display module as shown in FIG. 22 is used, a liquid crystal television device can be completed when a liquid crystal display module as shown in FIG. 35 is used for the EL television device. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

また、図34に示すように、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。図34はトップエミッション型の構成であり、隔壁となる絶縁層3605を着色しブラックマトリクスとして用いている。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。本実施の形態では、顔料系の黒色樹脂を用いる。位相差板3603、位相差板3604としてはλ/4板とλ/2板を用い、光を制御できるように設計すればよい。構成としては、順にTFT基板2800、発光素子2804、封止基板(封止材)2820、位相差板3603、位相差板3604(λ/4板、λ/2板)、偏光板3602となり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜3601を有していても良い。これにより、より高繊細で精密な画像を表示することができる。   Further, as shown in FIG. 34, reflected light of light incident from the outside may be blocked using a phase difference plate or a polarizing plate. FIG. 34 shows a top emission type structure in which an insulating layer 3605 serving as a partition is colored and used as a black matrix. This partition wall can be formed by a droplet discharge method, and carbon black or the like may be mixed with a resin material such as polyimide, or may be a laminate thereof. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. In the present embodiment, a pigment-based black resin is used. As the phase difference plate 3603 and the phase difference plate 3604, a λ / 4 plate and a λ / 2 plate may be used so that light can be controlled. As a structure, a TFT substrate 2800, a light emitting element 2804, a sealing substrate (sealing material) 2820, a retardation plate 3603, a retardation plate 3604 (λ / 4 plate, λ / 2 plate), and a polarizing plate 3602 are sequentially formed. The light emitted from the element passes through them and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both sides as long as the display is a double-sided emission type that emits light on both sides. Further, an antireflection film 3601 may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

図20に示すように、筐体2001に表示素子を利用した表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。   As shown in FIG. 20, a display panel 2002 using a display element is incorporated in a housing 2001, so that a receiver 2005 can receive a general television broadcast, and can be connected to a wired or wireless communication network via a modem 2004. By connecting, information communication in one direction (from the sender to the receiver) or in both directions (between the sender and the receiver, or between the receivers) can be performed. The television device can be operated by a switch incorporated in the housing or a separate remote control device 2006, and the remote control device 2006 also includes a display unit 2007 for displaying information to be output. good.

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。     In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen may be formed using a liquid crystal display panel that can display with low power consumption. In order to prioritize the reduction in power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen may be formed using an EL display panel, and the sub screen may blink. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

本発明を用いたことにより、工程が簡略化し、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   By using the present invention, the process can be simplified, and a display panel can be easily manufactured even if a glass substrate of the fifth generation or more in which one side exceeds 1000 mm is used.

本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで形成でき、薄型で配線等が精密化しても形成不良が生じない。よって高性能、高信頼性のテレビジョン装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a television device using the present invention can be formed at a low cost even if it has a display portion with a large screen, and even if it is thin and wiring and the like are refined, a formation defect does not occur. Therefore, a high-performance and highly reliable television device can be manufactured with high yield.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。   Of course, the present invention is not limited to a television device, but can be applied to various applications such as personal computer monitors, information display boards at railway stations and airports, and advertisement display boards on streets. can do.

(実施の形態13)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
(Embodiment 13)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの例を図21に示す。   Such electronic devices include video cameras, digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones, electronic books, etc.) ), An image reproducing apparatus provided with a recording medium (specifically, an apparatus provided with a display capable of reproducing a recording medium such as a digital versatile disc (DVD) and displaying the image). Examples thereof are shown in FIG.

図21(A)は、ノート型パーソナルコンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。本発明は、表示部2103の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。   FIG. 21A illustrates a laptop personal computer including a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. The present invention is applied to manufacturing the display portion 2103. When the present invention is used, a highly reliable high-quality image can be displayed even if the size is reduced and wiring and the like are refined.

図21(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示するが、本発明は、これら表示部A2203、表示部B2204の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。   FIG. 21B shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2201, a housing 2202, a display portion A 2203, a display portion B 2204, and a recording medium (DVD etc.) reading portion 2205. , An operation key 2206, a speaker portion 2207, and the like. The display portion A 2203 mainly displays image information, and the display portion B 2204 mainly displays character information. The present invention is applied to the manufacture of the display portion A 2203 and the display portion B 2204. When the present invention is used, a highly reliable high-quality image can be displayed even if the size is reduced and wiring and the like are refined.

図21(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明により作製される表示装置を表示部2304に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。   FIG. 21C illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a display portion 2304, operation switches 2305, an antenna 2306, and the like. By applying the display device manufactured according to the present invention to the display portion 2304, a highly reliable and high-quality image can be displayed even in a mobile phone that is downsized and wiring and the like are precise.

図21(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、操作キー2409、接眼部2410等を含む。本発明は、表示部2402に適用することができる。本発明により作製される表示装置を表示部2402に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。   FIG. 21D illustrates a video camera, which includes a main body 2401, a display portion 2402, a housing 2403, an external connection port 2404, a remote control reception portion 2405, an image receiving portion 2406, a battery 2407, an audio input portion 2408, operation keys 2409, and an eyepiece. Part 2410 and the like. The present invention can be applied to the display portion 2402. By applying the display device manufactured according to the present invention to the display portion 2402, a highly reliable and high-quality image can be displayed even with a video camera that is downsized and wiring and the like are precise. This embodiment mode can be freely combined with the above embodiment modes.

本実施例では、本発明の効果を実験結果にもとづき説明する。     In this example, the effect of the present invention will be described based on experimental results.

実施の形態1で説明したように、被形成領域にマスクを形成した。マスクは、ポリイミドを用い、液滴吐出法によって基板上に材料を吐出して形成した。マスクを用いて、基板をぬれ性の低い物質を用いて低ぬれ性化した。ぬれ性の低い物質としてFASを用い、溶媒のオクタノールで希釈して塗布した。その後先に形成したマスクを除去した。以上の工程により、基板上に低ぬれ性領域と高ぬれ性領域とが形成され、被形成領域におけるぬれ性に差が生じた。     As described in Embodiment Mode 1, a mask was formed in the formation region. The mask was formed by using polyimide and discharging material onto the substrate by a droplet discharge method. The mask was used to reduce the wettability of the substrate using a material with low wettability. FAS was used as a material having low wettability, and the coating was diluted with a solvent octanol. Thereafter, the previously formed mask was removed. Through the above steps, a low wettability region and a high wettability region were formed on the substrate, and a difference occurred in wettability in the formation region.

高ぬれ性領域から、低ぬれ性領域にわたって境界をまたぐように、液滴吐出法によって銀の導電性材料を含む組成物を吐出し、銀配線を形成した。描画するドットピッチは60μmであり、ドットピッチとは1ドットで移動する距離をあらわす。低ぬれ性領域に吐出された銀を含む組成物は、被形成領域のぬれ性の違いにより、低ぬれ性領域に安定せず、低ぬれ性領域と高ぬれ性領域とが接する境界から、高ぬれ性領域に一部流動した。銀の導電性材料を含む組成物に対するぬれ性が低い低ぬれ性領域では、銀の導電性材料を含む組成物ははじかれるため、組成物は固着せず、より安定性の高い高ぬれ性領域へ流動してしまったからである。結果、図40で示すように、低ぬれ性領域上に形成される銀配線は、細線化し、膜厚400nm、幅50〜55μm、長さ1mmで安定して形成された。よって、本発明により、細線化した配線を自由に形成することができることが確認できた。     A composition containing a silver conductive material was discharged by a droplet discharge method so as to cross the boundary from the high wettability region to the low wettability region, thereby forming a silver wiring. The dot pitch to be drawn is 60 μm, and the dot pitch represents the distance moved by one dot. The composition containing silver discharged to the low wettability region is not stable in the low wettability region due to the difference in wettability of the region to be formed, and from the boundary where the low wettability region and the high wettability region are in contact with each other, A part of the wettability flowed. In the low wettability region where the wettability with respect to the composition containing the silver conductive material is low, the composition containing the silver conductive material is repelled, so the composition does not stick, and the highly stable high wettability region. Because it has flowed into. As a result, as shown in FIG. 40, the silver wiring formed on the low wettability region was thinned and stably formed with a film thickness of 400 nm, a width of 50 to 55 μm, and a length of 1 mm. Therefore, it was confirmed that the thinned wiring can be freely formed by the present invention.

比較例として、本発明を用いず同様に銀配線を形成した例を示す。比較例は、被形成領域全面を低ぬれ性化処理し、低ぬれ性領域とした。よって、被形成領域はぬれ性の均一な領域である。そのぬれ性が均一な領域上に、同様に銀の導電性材料を含む組成物を吐出し、銀配線を形成した。図41(A)、(B)にその結果を示す。図41(A)、(B)は吐出量が異なっており、図41(A)がドットピッチ60μm、(B)がドットピッチ50μmである。   As a comparative example, an example in which silver wiring is similarly formed without using the present invention is shown. In the comparative example, the entire formation region was subjected to a low wettability treatment to form a low wettability region. Therefore, the formation region is a region with uniform wettability. Similarly, a composition containing a silver conductive material was discharged onto a region having uniform wettability to form a silver wiring. The results are shown in FIGS. 41 (A) and (B). 41 (A) and 41 (B) differ in discharge amount, FIG. 41 (A) shows a dot pitch of 60 μm, and FIG. 41 (B) shows a dot pitch of 50 μm.

実施例においては、安定した銀配線を形成することができたドットピッチ60μmの銀配線は、比較例においては、図41(A)に示すように断線が生じた。吐出量が多いドットピッチ50μmの比較例の銀配線は、断線は生じなかったが、配線にバルジとよばれる液だまりによる膨らみが生じてしまった。また比較例の膜厚は、900nmであった。このように、本発明を用いなかった比較例においては、いずれも配線に断線や液だまりによる形状不良が生じてしまい、安定した細い配線を形成することはできなかった。     In the example, the silver wiring having a dot pitch of 60 μm, which could form a stable silver wiring, was broken in the comparative example as shown in FIG. The silver wiring of the comparative example having a large dot discharge and a dot pitch of 50 μm did not break, but the wiring was swollen by a liquid pool called a bulge. The film thickness of the comparative example was 900 nm. As described above, in the comparative examples that did not use the present invention, any defective shape due to disconnection or liquid accumulation occurred in the wiring, and a stable thin wiring could not be formed.

以上のように、本発明により、安定した細いパターンが形成することができることが確認できた。     As described above, it was confirmed that a stable thin pattern can be formed according to the present invention.

本実施例では、本発明を用いたパターンの例を実験結果にもとづき説明する。     In this embodiment, examples of patterns using the present invention will be described based on experimental results.

実施例1と同様に、本発明を用いてパターンを3種類形成した。図42乃至図44にそれぞれの光学顕微鏡写真(A)、図42乃至図44(A)の線O−Pにおける断面概念図(B)、図42乃至図44(A)の各線1−1乃至1−7、2−1乃至2−4、3−1乃至3−4における膜厚分布(C)を示す。いずれも、紙面向かって左側のパターンが幅広に形成されている領域が、パターン形成材料を含む組成物に対してぬれ性の高い領域(高ぬれ性領域)であり、紙面向かって右側のパターンが細線状に形成されている領域が、当該組成物に対してぬれ性が低い領域(低ぬれ性領域)となっている。パターン形成材料を含む組成物は、このぬれ性が異なる領域にまたがるように吐出され、そのぬれ性の違いから生じる一部の組成物の流動工程を経て、図42乃至図44に示すパターン形状に安定した。     Similar to Example 1, three types of patterns were formed using the present invention. 42 to 44 are optical micrographs (A), conceptual cross-sectional views (B) along the line OP in FIGS. 42 to 44A, and lines 1-1 to 44 in FIG. Film thickness distribution (C) in 1-7, 2-1 to 2-4, and 3-1 to 3-4 is shown. In either case, the region where the pattern on the left side of the paper surface is formed wide is a region with high wettability (high wettability region) with respect to the composition containing the pattern forming material, and the pattern on the right side of the paper surface is The region formed in a thin line shape is a region having low wettability with respect to the composition (low wettability region). The composition containing the pattern forming material is ejected so as to extend over regions having different wettability, and after passing through a part of the composition flow process resulting from the difference in wettability, the pattern shape shown in FIGS. 42 to 44 is obtained. Stable.

図42、図43におけるパターンは、銀を導電性材料として含む組成物を吐出し、形成した銀配線である。ドットピッチは、60μmであり大気中で形成した。図44におけるパターンは、ポリビニルアルコールを含む組成物を吐出し、形成したパターンである。ドットピッチは、70μmで、大気中で形成した。     The patterns in FIGS. 42 and 43 are silver wirings formed by discharging a composition containing silver as a conductive material. The dot pitch was 60 μm and was formed in the atmosphere. The pattern in FIG. 44 is a pattern formed by discharging a composition containing polyvinyl alcohol. The dot pitch was 70 μm and was formed in the atmosphere.

図42に示す銀配線は、1−1乃至1−7の領域における膜厚分布は、図42(C)で示す測定結果である。図42(C)の横軸は測定領域であり、縦軸がパターンの膜厚となっている。示されている膜厚値は、各膜厚分布の最大値であるが、膜厚分布が複数の凸部を有する形状の場合、各凸部の最大値のおよそ平均値としている。この膜厚分布からも、1−1における高ぬれ性領域では、幅広の膜厚分布を示しており、1−2乃至1−7における低ぬれ性領域では、線幅の狭い膜厚分布を示している。よって本発明を用いると、所望の細さの細線が、断線等の不良を生じることなく信頼性高く安定して形成できることが確認できた。     In the silver wiring shown in FIG. 42, the film thickness distribution in the region of 1-1 to 1-7 is the measurement result shown in FIG. The horizontal axis in FIG. 42C is the measurement region, and the vertical axis is the film thickness of the pattern. The film thickness value shown is the maximum value of each film thickness distribution, but when the film thickness distribution has a shape having a plurality of convex portions, it is approximately the average value of the maximum values of the respective convex portions. Also from this film thickness distribution, the high wettability region in 1-1 shows a wide film thickness distribution, and the low wettability region in 1-2 to 1-7 shows a thin film thickness distribution. ing. Therefore, it has been confirmed that when the present invention is used, a thin wire having a desired thickness can be formed stably with high reliability without causing defects such as disconnection.

図42の銀配線の膜厚方向の形状について考察する。図42(C)の膜厚測定より、ほぼ銀配線の中央部である最大値を測定した結果、1−1では580nm、1−2では350nm、1−3では350nm、1−4では260nm、1−5では260nm、1−6では240nm、1−7では310nmとなった。この結果より図42(A)の線O−Pにおける断面概略図を表すと、図42(B)のようになった。     Consider the shape of the silver wiring in FIG. 42 in the film thickness direction. As a result of measuring the maximum value, which is substantially the central portion of the silver wiring, from the film thickness measurement of FIG. 42C, 1-1 is 580 nm, 1-2 is 350 nm, 1-3 is 350 nm, 1-4 is 260 nm, It was 260 nm for 1-5, 240 nm for 1-6, and 310 nm for 1-7. From this result, a schematic cross-sectional view taken along line OP in FIG. 42A is shown in FIG.

図42(B)で示すように、線O-Pにおける断面の膜厚分布の傾向として、高ぬれ性領域から離れるに従い、低ぬれ性領域の膜厚は厚くなる傾向がみられる。この要因としては、高ぬれ性領域から遠ざかるに従い、パターン形成材料を含む組成物が、低ぬれ性領域へ流動しにくくなることがあげられる。低ぬれ性領域に吐出された組成物は、ぬれ性の違いにより、高ぬれ性領域に流動するが、高ぬれ性領域までの距離が長いと、流動中に、溶媒等の乾燥により流動性が失われ、低ぬれ性領域に組成物が留まる可能性があるからである。     As shown in FIG. 42B, as the tendency of the film thickness distribution of the cross section along the line OP, the film thickness of the low wettability region tends to increase as the distance from the high wettability region increases. As this factor, as the distance from the high wettability region increases, the composition containing the pattern forming material becomes difficult to flow to the low wettability region. The composition discharged to the low wettability region flows to the high wettability region due to the difference in wettability. However, if the distance to the high wettability region is long, the fluidity is reduced by drying of the solvent during the flow. This is because the composition may be lost and remain in the low wettability region.

また、高ぬれ性領域のパターンの方が、低ぬれ性領域のパターンより膜厚が厚く(もしくは同程度)なる傾向がみられる。この要因としては、高ぬれ性領域に流動したパターン形成材料を含む組成物が、その組成物の表面張力により凝集することで高ぬれ性領域での膜厚が厚くなることがあげられる。     In addition, the pattern of the high wettability region tends to be thicker (or similar) than the pattern of the low wettability region. As this factor, the composition containing the pattern forming material flowing in the high wettability region aggregates due to the surface tension of the composition, so that the film thickness in the high wettability region is increased.

なお、図42のように、高ぬれ性領域のパターンの方が、低ぬれ性領域のパターンより膜厚が厚い場合、低ぬれ性領域に高ぬれ性領域から遠ざかるに従い膜厚が薄くなる領域が存在する傾向がみられる。つまり、高ぬれ性領域と低ぬれ性領域の境界付近の膜厚変化は、断続的ではなく、境界をまたいで緩やかに連続的に変化していた。この変化は、高ぬれ性領域に流動した組成物が、その境界付近で流動性を失い、形成したものと考えられる。     As shown in FIG. 42, when the pattern of the high wettability region is thicker than the pattern of the low wettability region, there is a region where the film thickness decreases as the distance from the high wettability region increases. There is a tendency to exist. That is, the film thickness change in the vicinity of the boundary between the high wettability region and the low wettability region is not intermittent but changes gradually and continuously across the boundary. This change is considered to be due to the composition flowing in the high wettability region having lost its fluidity near its boundary and formed.

図43(C)の膜厚測定より、ほぼ銀配線の中央部である最大値を測定した結果、2−1では270nm、2−2では260nm、2−3では380nm、2−4では400nmとなった。この結果より図43(A)の線O−Pにおける断面概略図を表すと、図43(B)のようになった。図43に示す銀配線の形状は、図42で示す銀配線の形状と比べて、高ぬれ性領域のパターンと、低ぬれ性領域のパターンの膜厚に差がなくほぼ同じである。これは吐出量や各領域の面積の違いや、組成物が乾燥し、流動性を有しているのが比較的短時間であり、十分に高ぬれ性領域に組成物が流動しなかった可能性がある。高ぬれ性領域から遠い低ぬれ性領域ではパターンの膜厚が厚くなっている傾向は、図42の銀配線のパターンと同様である。     As a result of measuring the maximum value which is almost the center of the silver wiring from the film thickness measurement of FIG. 43 (C), it is 270 nm for 2-1, 260 nm for 2-2, 380 nm for 2-3, and 400 nm for 2-4. became. From this result, a schematic cross-sectional view taken along line OP in FIG. 43A is shown in FIG. The shape of the silver wiring shown in FIG. 43 is almost the same as the shape of the silver wiring shown in FIG. 42 with no difference in film thickness between the pattern of the high wettability region and the pattern of the low wettability region. This is because the amount of discharge and the area of each region are different, the composition dries and has fluidity in a relatively short time, and the composition does not flow into a sufficiently high wettability region. There is sex. The tendency that the film thickness of the pattern becomes thick in the low wettability region far from the high wettability region is the same as the pattern of the silver wiring in FIG.

図44に示すパターンは、ポリビニルアルコールを含む組成物からなるパターンである。また、このパターンはシリコン膜上に形成した。図44(C)の膜厚測定より、ほぼパターンの中央部である最大値を測定した結果、3−1では900nm、3−2では450nm、3−3では640nm、3−4では780nmとなった。この結果より図44(A)の線O−Pにおける断面概略図を表すと、図44(B)のようになった。このパターンにおいても、図42に示す銀配線と同様な傾向がみられた。しかし、このパターンにおいては、高ぬれ性領域におけるパターンに領域3−1で示されるような凹部(くぼみ)が形成された。また低ぬれ性領域における細線パターンにも図44(C)3−2、3−3、3−4に示されるような凹部がみられた。     The pattern shown in FIG. 44 is a pattern made of a composition containing polyvinyl alcohol. This pattern was formed on the silicon film. As a result of measuring the maximum value, which is almost the center of the pattern, from the film thickness measurement of FIG. 44 (C), it is 900 nm for 3-1; 450 nm for 3-2; 640 nm for 3-3; It was. From this result, a schematic cross-sectional view taken along line OP in FIG. 44 (A) is shown in FIG. 44 (B). In this pattern, the same tendency as the silver wiring shown in FIG. 42 was observed. However, in this pattern, a recess (indentation) as shown by the area 3-1 was formed in the pattern in the highly wettable area. In addition, the thin line pattern in the low wettability region also had a recess as shown in FIG. 44 (C) 3-2, 3-3, 3-4.

以上のパターンの形状は、被形成領域におけるぬれ性の異なる領域の接触角の差や面積、組成物の粘度、溶媒の揮発する速度など様々な要因によって影響を受けうる。よって、パターンを形成する際、このような因子を適宜設計し、所望のパターンを形成すればよい。本発明により、安定した、様々な細いパターンが形成することができることが確認できた。   The shape of the pattern described above can be affected by various factors such as the difference in contact angle and area of different wettability regions in the formation region, the viscosity of the composition, and the speed at which the solvent evaporates. Therefore, when forming a pattern, such factors may be appropriately designed to form a desired pattern. According to the present invention, it was confirmed that various stable thin patterns can be formed.

本発明を説明する図。The figure explaining this invention. 本発明を説明する図。The figure explaining this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明のEL表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of EL display module of this invention. 図24で説明するEL表示パネルの等価回路図。FIG. 25 is an equivalent circuit diagram of an EL display panel described in FIG. 本発明のEL表示パネルを説明する上面図。FIG. 10 is a top view illustrating an EL display panel of the present invention. 本発明のEL表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図。6A and 6B illustrate a circuit structure in the case where a scan line side driver circuit is formed using TFTs in an EL display panel of the present invention. 本発明のEL表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(シフトレジスタ回路)。6A and 6B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in an EL display panel of the present invention (shift register circuit). 本発明のEL表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路)。4A and 4B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in an EL display panel of the present invention (buffer circuit). 本発明に適用することのできる液滴吐出装置の構成を説明する図。2A and 2B illustrate a structure of a droplet discharge device that can be applied to the present invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明のEL表示パネルに適用できる画素の構成を説明する回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to an EL display panel of the present invention. 本発明の表示パネルを説明する上面図。FIG. 6 is a top view illustrating a display panel of the present invention. 本発明のEL表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of EL display module of this invention. 本発明の液晶表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of the liquid crystal display module of this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明を説明する図。The figure explaining this invention. 本発明に適用することのできる液晶滴下注入法を説明する図。4A and 4B illustrate a liquid crystal dropping injection method that can be applied to the present invention. 本発明で作製した配線を示す図。The figure which shows the wiring produced by this invention. 比較例で作製した配線を示す図。The figure which shows the wiring produced in the comparative example. 本発明で作製した配線を示す図。The figure which shows the wiring produced by this invention. 本発明で作製した配線を示す図。The figure which shows the wiring produced by this invention. 本発明で作製したパターンを示す図。The figure which shows the pattern produced by this invention.

Claims (22)

第1の領域及び第2の領域を形成し、
前記第2の領域から前記第1の領域にわたってパターン形成材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、
前記組成物に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とするパターン形成方法。
Forming a first region and a second region;
Discharging a composition containing a pattern forming material from the second region to the first region;
Flowing a portion of the composition discharged into the first region into the second region;
The pattern forming method, wherein the wettability with respect to the composition is higher in the second region than in the first region.
被形成領域に選択的にマスクを形成し、
前記マスクを用いて第1の領域を形成し、
前記マスクを除去し、第2の領域を形成し、
前記第2の領域から前記第1の領域にわたってパターン形成材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、
前記組成物に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とするパターン形成方法。
A mask is selectively formed in the formation region,
Forming a first region using the mask;
Removing the mask to form a second region;
Discharging a composition containing a pattern forming material from the second region to the first region;
Flowing a portion of the composition discharged into the first region into the second region;
The pattern forming method, wherein the wettability with respect to the composition is higher in the second region than in the first region.
被形成領域に選択的に光触媒物質を形成し、
前記被形成領域及び前記光触媒物質上に第1の領域を形成し、
前記光触媒物質に光を照射化し、第2の領域を形成し、
前記第2の領域から前記第1の領域にわたってパターン形成材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、
前記組成物に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とするパターン形成方法。
Selectively forming a photocatalytic substance in the formation region;
Forming a first region on the region to be formed and the photocatalytic material;
Illuminating the photocatalytic material with light to form a second region;
Discharging a composition containing a pattern forming material from the second region to the first region;
Flowing a portion of the composition discharged into the first region into the second region;
The pattern forming method, wherein the wettability with respect to the composition is higher in the second region than in the first region.
被形成領域に第1の領域を形成し、
前記第1の領域に選択的に光を照射し、第2の領域を形成し、
前記第2の領域から前記第1の領域にわたってパターン形成材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、
前記組成物に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とするパターン形成方法。
Forming a first region in the formation region;
Selectively irradiating the first region with light to form a second region;
Discharging a composition containing a pattern forming material from the second region to the first region;
Flowing a portion of the composition discharged into the first region into the second region;
The pattern forming method, wherein the wettability with respect to the composition is higher in the second region than in the first region.
請求項3において、前記光触媒物質は酸化チタンを用いて形成することを特徴とするパターン形成方法。     4. The pattern forming method according to claim 3, wherein the photocatalytic substance is formed using titanium oxide. 請求項1乃至5のいずれか一項において、フッ素炭素鎖を有する物質を形成することで、第1の領域を形成することを特徴とするパターン形成方法。     The pattern forming method according to claim 1, wherein the first region is formed by forming a substance having a fluorine carbon chain. 第1の領域及び第2の領域を形成し、
前記第2の領域から前記第1の領域にわたって導電性材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、電極層を形成し、
前記組成物に対するぬれ性を、前記第1の領域より前記第2の領域が高くなるように形成することを特徴とする薄膜トランジスタの作製方法。
Forming a first region and a second region;
Discharging a composition containing a conductive material from the second region to the first region;
A part of the composition discharged to the first region is caused to flow to the second region to form an electrode layer;
A method for manufacturing a thin film transistor, wherein the wettability with respect to the composition is formed so that the second region is higher than the first region.
第1の領域及び第2の領域を形成し、
前記第2の領域から前記第一の領域にわたって導電性材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、電極層を形成し、
前記電極層に接して前記第2の領域に導電性材料を吐出し、配線層を形成し、
前記組成物に対するぬれ性を、前記第1の領域より前記第2の領域が高くなるように形成することを特徴とする薄膜トランジスタの作製方法。
Forming a first region and a second region;
Discharging a composition containing a conductive material from the second region to the first region;
A part of the composition discharged to the first region is caused to flow to the second region to form an electrode layer;
A conductive material is discharged into the second region in contact with the electrode layer, and a wiring layer is formed;
A method for manufacturing a thin film transistor, wherein the wettability with respect to the composition is formed so that the second region is higher than the first region.
被形成領域に選択的に光触媒物質を形成し、
前記被形成領域及び前記光触媒物質上に第1の領域を形成し、
前記光触媒物質に光を照射し、第2の領域を形成し、
前記第2の領域から前記第1の領域にわたって導電性材料を含む組成物を吐出し、
前記第1の領域に吐出した前記組成物の一部を、前記第2の領域に流動させ、電極層を形成し、
前記組成物に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とする薄膜トランジスタの作製方法。
Selectively forming a photocatalytic substance in the formation region;
Forming a first region on the region to be formed and the photocatalytic material;
Irradiating the photocatalytic material with light to form a second region;
Discharging a composition containing a conductive material from the second region to the first region;
A part of the composition discharged to the first region is caused to flow to the second region to form an electrode layer;
The method for manufacturing a thin film transistor, wherein the wettability with respect to the composition is higher in the second region than in the first region.
請求項7乃至9のいずれか一項において、フッ素炭素鎖を有する物質を形成することで、前記第1の領域を形成することを特徴とする薄膜トランジスタの作製方法。   10. The method for manufacturing a thin film transistor according to claim 7, wherein the first region is formed by forming a substance having a fluorine carbon chain. 請求項9または請求項10において、前記光触媒物質として酸化チタンを形成することを特徴とする薄膜トランジスタの作製方法。     The method for manufacturing a thin film transistor according to claim 9, wherein titanium oxide is formed as the photocatalytic substance. 第1の領域及び第2の領域を形成し、
前記第2の領域から前記第1の領域にわたってマスク形成材料を含む組成物を吐出し、
前記第1の領域に吐出した前記マスク形成材料を含む組成物の一部を、前記第2の領域に流動させ、マスクを形成し、
前記マスクを用いて前記第1の領域の一部を除去し、第3の領域を形成し、前記マスクを除去し第4の領域を形成し、
前記第3の領域から前記第4の領域をまたぐように導電性材料を含む組成物を吐出し、
前記第4の領域の前記導電性材料を含む組成物を前記第3の領域に流動させ、第1の電極層及び第2の電極層を形成し、
前記マスク形成材料を含む組成物に対するぬれ性は、前記第1の領域より前記第2の領域が高く、
前記導電性材料を含む組成物に対するぬれ性は、前記第4の領域より前記第3の領域が高いことを特徴とする薄膜トランジスタの作製方法。
Forming a first region and a second region;
Discharging a composition including a mask forming material from the second region to the first region;
Flowing a part of the composition containing the mask forming material discharged to the first region to the second region to form a mask;
Removing a part of the first region using the mask, forming a third region, removing the mask and forming a fourth region;
Discharging a composition containing a conductive material so as to straddle the fourth region from the third region;
Flowing a composition containing the conductive material of the fourth region to the third region, forming a first electrode layer and a second electrode layer;
The wettability with respect to the composition containing the mask forming material is higher in the second region than in the first region,
The method for manufacturing a thin film transistor is characterized in that the third region has higher wettability to the composition containing the conductive material than the fourth region.
請求項12において、フッ素炭素鎖を有する物質を形成することで、前記第1の領域を形成することを特徴とする薄膜トランジスタの作製方法。   The method for manufacturing a thin film transistor according to claim 12, wherein the first region is formed by forming a substance having a fluorine carbon chain. 請求項7、請求項9または請求項10における、前記電極層をゲート電極層として形成することを特徴とする表示装置の作製方法。     The method for manufacturing a display device according to claim 7, wherein the electrode layer is formed as a gate electrode layer. 請求項8、請求項10または請求項11における、前記電極層をゲート電極層として形成し、前記配線層をゲート配線層として形成することを特徴とする表示装置の作製方法。     12. The method for manufacturing a display device according to claim 8, wherein the electrode layer is formed as a gate electrode layer, and the wiring layer is formed as a gate wiring layer. 請求項12または請求項13における、前記第1の電極層及び第2の電極層をソース電極層又はドレイン電極層として形成することを特徴とする表示装置の作製方法。     The method for manufacturing a display device according to claim 12, wherein the first electrode layer and the second electrode layer are formed as a source electrode layer or a drain electrode layer. 第1の領域及び第2の領域を有する絶縁表面上に設けられた配線層と、前記配線層に接する電極層とを有し、
前記配線層は前記第2の領域に設けられ、
前記電極層は前記第1の領域に設けられ、
前記電極層及び前記配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とする薄膜トランジスタ。
A wiring layer provided on an insulating surface having a first region and a second region, and an electrode layer in contact with the wiring layer;
The wiring layer is provided in the second region;
The electrode layer is provided in the first region;
The thin film transistor, wherein the second region has higher wettability with respect to the electrode layer and the wiring layer than the first region.
第1の領域及び第2の領域を有する絶縁表面上に設けられた配線層と、前記配線層に接する電極層とを有し、
前記配線層は前記第2の領域に設けられ、
前記電極層は前記第1の領域に設けられ、
前記電極層及び前記配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高く、
前記電極層は、前記配線層より幅が細くかつ薄いことを特徴とする薄膜トランジスタ。
A wiring layer provided on an insulating surface having a first region and a second region, and an electrode layer in contact with the wiring layer;
The wiring layer is provided in the second region;
The electrode layer is provided in the first region;
The wettability with respect to the electrode layer and the wiring layer is higher in the second region than in the first region,
The thin film transistor, wherein the electrode layer is narrower and thinner than the wiring layer.
第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、前記ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有し、
前記ゲート配線層は前記第2の領域に設けられ、
前記ゲート電極層は前記第1の領域に設けられ、
前記ゲート電極層及び前記ゲート配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とする表示装置。
A gate wiring layer provided on an insulating surface having a first region and a second region; and a thin film transistor including a gate electrode layer in contact with the gate wiring layer;
The gate wiring layer is provided in the second region;
The gate electrode layer is provided in the first region;
The display device, wherein the second region has higher wettability to the gate electrode layer and the gate wiring layer than the first region.
第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、前記ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有し、
前記ゲート配線層は前記第2の領域に設けられ、
前記ゲート電極層は前記第1の領域に設けられ、
前記ゲート電極層及び前記ゲート配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高く、
前記ゲート電極層は、前記ゲート配線層より幅が細くかつ薄いことを特徴とする表示装置。
A gate wiring layer provided on an insulating surface having a first region and a second region; and a thin film transistor including a gate electrode layer in contact with the gate wiring layer;
The gate wiring layer is provided in the second region;
The gate electrode layer is provided in the first region;
The wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region,
The display device, wherein the gate electrode layer is narrower and thinner than the gate wiring layer.
第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、前記ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有する表示装置により表示画面を構成され、
前記ゲート配線層は前記第2の領域に設けられ、
前記ゲート電極層は前記第1の領域に設けられ、
前記ゲート電極層及び前記ゲート配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高いことを特徴とするテレビジョン装置。
A display screen is constituted by a display device having a gate wiring layer provided on an insulating surface having a first region and a second region, and a thin film transistor including a gate electrode layer in contact with the gate wiring layer,
The gate wiring layer is provided in the second region;
The gate electrode layer is provided in the first region;
The television device characterized in that the wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region.
第1の領域及び第2の領域を有する絶縁表面上に設けられたゲート配線層と、前記ゲート配線層に接するゲート電極層を含む薄膜トランジスタとを有する表示装置により表示画面を構成され、
前記ゲート配線層は前記第2の領域に設けられ、
前記ゲート電極層は前記第1の領域に設けられ、
前記ゲート電極層及び前記ゲート配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高く、
前記ゲート電極層は、前記ゲート配線層より幅が細くかつ薄いことを特徴とするテレビジョン装置。


A display screen is constituted by a display device having a gate wiring layer provided on an insulating surface having a first region and a second region, and a thin film transistor including a gate electrode layer in contact with the gate wiring layer,
The gate wiring layer is provided in the second region;
The gate electrode layer is provided in the first region;
The wettability with respect to the gate electrode layer and the gate wiring layer is higher in the second region than in the first region,
The television device, wherein the gate electrode layer is narrower and thinner than the gate wiring layer.


JP2005037192A 2004-02-17 2005-02-15 Pattern formation method Expired - Fee Related JP4879496B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005037192A JP4879496B2 (en) 2004-02-17 2005-02-15 Pattern formation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004040499 2004-02-17
JP2004040499 2004-02-17
JP2005037192A JP4879496B2 (en) 2004-02-17 2005-02-15 Pattern formation method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006260877A Division JP5025208B2 (en) 2004-02-17 2006-09-26 Method for manufacturing thin film transistor

Publications (3)

Publication Number Publication Date
JP2005268761A true JP2005268761A (en) 2005-09-29
JP2005268761A5 JP2005268761A5 (en) 2006-11-09
JP4879496B2 JP4879496B2 (en) 2012-02-22

Family

ID=35092928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005037192A Expired - Fee Related JP4879496B2 (en) 2004-02-17 2005-02-15 Pattern formation method

Country Status (1)

Country Link
JP (1) JP4879496B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184361A (en) * 2006-01-05 2007-07-19 Asahi Glass Co Ltd Glass substrate for thin film device, and film deposition method therefor
US7297622B2 (en) 2004-07-05 2007-11-20 Seiko Epson Corporation Wiring method
JP2008033284A (en) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2008066567A (en) * 2006-09-08 2008-03-21 Ricoh Co Ltd Wiring pattern, electronic element using it, organic semiconductor element, laminating wiring pattern and laminating wiring substrate
US8520178B2 (en) 2006-07-04 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device with electrode having frame shape

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11207959A (en) * 1998-01-28 1999-08-03 Seiko Epson Corp Substrate, its manufacture, and pattern formation method
JP2003059940A (en) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd Substrate for microfabrication, production method therefor and image-shaped thin film forming method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11207959A (en) * 1998-01-28 1999-08-03 Seiko Epson Corp Substrate, its manufacture, and pattern formation method
JP2003059940A (en) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd Substrate for microfabrication, production method therefor and image-shaped thin film forming method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297622B2 (en) 2004-07-05 2007-11-20 Seiko Epson Corporation Wiring method
JP2007184361A (en) * 2006-01-05 2007-07-19 Asahi Glass Co Ltd Glass substrate for thin film device, and film deposition method therefor
JP2008033284A (en) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
US8520178B2 (en) 2006-07-04 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device with electrode having frame shape
JP2008066567A (en) * 2006-09-08 2008-03-21 Ricoh Co Ltd Wiring pattern, electronic element using it, organic semiconductor element, laminating wiring pattern and laminating wiring substrate

Also Published As

Publication number Publication date
JP4879496B2 (en) 2012-02-22

Similar Documents

Publication Publication Date Title
JP4969041B2 (en) Method for manufacturing display device
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US8222636B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
KR101127889B1 (en) Thin film transistor and display device, and method for manufacturing thereof
US7491590B2 (en) Method for manufacturing thin film transistor in display device
JP5057652B2 (en) Method for manufacturing thin film transistor
US7939888B2 (en) Display device and television device using the same
US7615488B2 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
JP4777078B2 (en) Method for manufacturing semiconductor device
JP4854994B2 (en) Wiring substrate manufacturing method and thin film transistor manufacturing method
JP5110785B2 (en) Method for manufacturing display device
JP5089027B2 (en) Semiconductor device
JP4628004B2 (en) Method for manufacturing thin film transistor
JP2005286320A (en) Pattern forming method, thin film transistor, display device, forming method thereof, and television device
JP5116212B2 (en) Method for manufacturing thin film transistor
JP4879496B2 (en) Pattern formation method
JP4884675B2 (en) Method for manufacturing semiconductor device
JP4877865B2 (en) Thin film transistor manufacturing method and display device manufacturing method
JP5025208B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees