JP2005268604A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005268604A
JP2005268604A JP2004080525A JP2004080525A JP2005268604A JP 2005268604 A JP2005268604 A JP 2005268604A JP 2004080525 A JP2004080525 A JP 2004080525A JP 2004080525 A JP2004080525 A JP 2004080525A JP 2005268604 A JP2005268604 A JP 2005268604A
Authority
JP
Japan
Prior art keywords
bonding pad
semiconductor device
insulating film
stress relaxation
relaxation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004080525A
Other languages
English (en)
Inventor
Yuji Yamashita
勇司 山下
Seiji Kishimoto
清治 岸本
Tomonori Kanai
友範 金井
Hiroyuki Tenmyo
浩之 天明
Shigeharu Tsunoda
重晴 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Maxell Ltd
Original Assignee
Hitachi Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Maxell Ltd filed Critical Hitachi Ltd
Priority to JP2004080525A priority Critical patent/JP2005268604A/ja
Publication of JP2005268604A publication Critical patent/JP2005268604A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】第1ボンディングパッド形成領域への応力緩和層材料の侵入を防止して多機能かつ信頼性の高い半導体装置を提供する。
【解決手段】応力緩和層5を有するCSPタイプの半導体装置において、第1ボンディングパッド2形成領域と第2ボンディングパッド8配列領域との間に、第1絶縁膜4の一部を除去することにより形成され、かつ第2ボンディングパッド配列領域を取り囲むように配列された凹溝12を形成する。凹溝12内に第2ボンディングパッド配列領域より流出した応力緩和層材料Bを溜めることができ、第1ボンディングパッド形成領域への応力緩和層材料Bの侵入を防止することができる。
【選択図】図2

Description

本発明は、回路形成面上に再配線が施されたCSP(Chip Size Package)タイプの半導体装置とその製造方法とに係り、特に、バンプ電極の下層に形成される応力緩和層の形成精度の改善手段に関する。
近年、電気機器の小型軽量化、高速化及び高機能化の要求に対処するため、電気機器に実装する半導体装置に対しても小型軽量化、高集積化及び実装の容易化の要求が益々高まっている。
従来より、これらの各要求に対応可能な半導体装置として、図10に示すように、回路形成面1の外周部に沿って配列された第1ボンディングパッド(アルミパッド)2と、回路形成面1を保護するために第1ボンディングパッド2の形成領域を除く回路形成面1上に形成されたパッシベーション膜3と、当該パッシベーション膜3上に積層された第1絶縁膜4と、当該第1絶縁膜4上のバンプ電極配列領域に形成された応力緩和層5と、第1絶縁膜4上及び応力緩和層5上に形成され一端が第1ボンディングパッド2に接続された再配線6と、当該再配線6を保護するために第1絶縁膜4上及び応力緩和層5上に形成された第2絶縁膜7と、再配線6の他端に形成された第2ボンディングパッド8に設定されたバンプ電極9とを備えたCSPと呼ばれる半導体装置が提案されている(特許文献1参照。)。
このCSPタイプの半導体装置は、バンプ電極9を回路形成面1のほぼ全面に配置することができるので、外周部に配列された第1ボンディングパッド2上に直接バンプ電極9を形成する場合に比べて各バンプ電極9間の距離を大きくすることができ、半導体装置の多端子化ひいては高機能化と電気機器に対する実装の容易化とを図ることができる。また、このCSPタイプの半導体装置は、半導体素子を樹脂封止しないので、半導体装置の小型軽量化を図ることができる。さらに、このCSPタイプの半導体装置は、バンプ電極9の下層に応力緩和層5を設けたので、バンプ電極9を介して半導体装置を配線基板上に実装した場合、半導体装置と配線基板との熱膨張係数差に起因するひずみがバンプ電極9と配線基板との間及びバンプ電極9と第2ボンディングパッド8との間に作用しにくく、各部の接続信頼性を高めることができて、半導体装置の耐久性の向上を図ることができる。
この種の半導体装置における応力緩和層5の形成は、ウエハプロセスにおいて、スクリーン印刷法、即ち、第1絶縁膜4上に応力緩和層形成用の開口部を有する平板状のメタルマスクを位置決めして配置する工程、メタルマスク上に応力緩和層材料をポッティングし、ポッティングされた当該応力緩和層材料をスキージで展伸してメタルマスクの開口部内に充填する工程、第1絶縁膜4上からメタルマスクを引き上げる工程及び第1絶縁膜4上に形成された応力緩和層5を乾燥する工程を経て行われる。
特開平11−191571号公報
ところで、図11に示すように、応力緩和層形成用のメタルマスク21としては、応力緩和層5の平面形状に対応する開口部22を有する平板状のものが用いられるので、応力緩和層材料をスキージで展伸したときに、半導体ウエハとメタルマスク21との間に生じる微小な隙間dに応力緩和層材料Bが毛細管現象によって侵入し、その結果、図11に示すように、半導体ウエハAに形成された第1ボンディングパッド2が応力緩和層材料Bによって覆われ、その後の配線工程において良好な配線を行うことが困難になったり、或いは不可能になるという不都合が生じやすい。かかる不都合は、バンプ電極9の多端子化を図るために応力緩和層5の形成面積を拡大し、応力緩和層5の外周縁が第1ボンディングパッド2に接近するほど顕著になる。
本発明は、かかる従来技術の不備を解決するためになされたものであり、その目的は、第1ボンディングパッド形成領域への応力緩和層材料の侵入を防止でき、多機能かつ信頼性の高い半導体装置を提供すること、及び多機能かつ信頼性の高い半導体装置を容易に作成可能な半導体装置の製造方法を提供することにある。
本発明は、前記の課題を解決するため、半導体装置に関しては、回路形成面の外周部に沿って配列された複数個の第1ボンディングパッドと、当該第1ボンディングパッドを除く前記回路形成面上に形成された絶縁膜と、当該絶縁膜上の第2ボンディングパッド配列領域に形成された応力緩和層と、前記絶縁膜上及び前記応力緩和層上に形成され、一端が前記第1ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記応力緩和層上に配置された複数個のバンプ電極接続用の第2ボンディングパッドとを有する半導体装置において、第2ボンディングパッド配列領域の外周に、前記絶縁膜の一部を除去することにより形成された凹溝を有するという構成にした。
このように、第2ボンディングパッド配列領域の外周に凹溝を設けると、応力緩和層の形成時に、半導体ウエハとメタルマスクとの間に生じる微小な隙間に侵入した応力緩和層材料を凹溝内に溜めることができるので、第1ボンディングパッドの形成部への応力緩和層材料の侵入を防止することができ、その後の配線工程における配線不良を防止することができる。よって、応力緩和層の形成領域を拡大することができてバンプ電極の多端子化が可能になり、半導体装置の多機能化を図ることができると共に、第1ボンディングパッドに対する再配線の接続信頼性を高めることができて高機能CSPタイプ半導体装置の信頼性を高めることができる。また、絶縁膜の一部を除去することにより所要の凹溝を形成すると、凹溝を形成するための特別な膜の成膜や加工が不要であるので、多機能にして信頼性の高い半導体装置を安価かつ容易に製造することができる。
また、本発明は、前記構成の半導体装置において、前記凹溝が、前記第2ボンディングパッド配列領域を取り囲むように配列されているという構成にした。
このように、凹溝を第2ボンディングパッド配列領域を取り囲むように配列すると、当該凹溝の形成部より外周への応力緩和層材料の侵入を防止することができるので、凹溝の形状を単純化することができ、その形成を容易化することができる。
また、本発明は、前記構成の半導体装置において、前記凹溝が、前記第1ボンディングパッドを取り囲むように配列されているという構成にした。
このように、凹溝を第1ボンディングパッドを取り囲むように配列すると、個々の第1ボンディングパッドの形成部への応力緩和層材料の侵入を防止することができるので、応力緩和層材料の侵入に伴う不都合の発生を確実に防止することができる。
また、本発明は、前記構成の半導体装置において、複数本の前記凹溝を有し、これら複数本の凹溝が前記第2ボンディングパッド配列領域の周囲に同心に配列されているという構成にした。
このように、複数本の凹溝を第2ボンディングパッド配列領域の周囲に同心に配列すると、応力緩和層の外周端から第1ボンディングパッドの形成領域に至る応力緩和層材料の流出経路を実質的に長くすることができるので、第1ボンディングパッドの形成領域への応力緩和層材料の流入をより有効に防止することができ、応力緩和層形成領域の拡大による半導体装置のより一層の多機能化を図ることができる。
また、本発明は、前記構成の半導体装置において、前記凹溝が連続形状に形成されているという構成にした。
半導体装置には、第1ボンディングパッドの配列が異なる種々のものがあり、凹溝の形状は、各半導体装置における第1ボンディングパッドの配列に応じて適宜変更することができる。そして、回路形成面の外周部に沿って第1ボンディングパッドがほぼ均等に配列された半導体装置については、第2ボンディングパッド配列領域の周囲に連続した形状の凹溝を形成することによって、全ての第1ボンディングパッドについての接続不良を防止することができる。
また、本発明は、前記構成の半導体装置において、前記凹溝が不連続形状に形成されているという構成にした。
回路形成面の外周部に第1ボンディングパッドの非形成領域を有する半導体装置については、当該非形成領域と対向する部分の凹溝の形成を省略することができ、凹溝を不連続な形状に形成することもできる。このように、凹溝を不連続な形状に形成すると、回路形成面に対する絶縁膜の密着強度の低下を抑制することができるので、絶縁膜ひいては半導体装置の耐久性を高めることができる。
一方、本発明は、前記の課題を解決するため、半導体装置の製造方法に関しては、所要の半導体回路及び第1ボンディングパッドが形成された半導体ウエハを形成する工程と、当該半導体ウエハの回路形成面上に感光性樹脂層を均一に塗布する工程と、当該感光性樹脂層の感光処理と現像処理とをこの順に行って所要の絶縁膜を形成する工程と、前記絶縁膜上に応力緩和層を印刷形成する工程と、前記絶縁膜上及び前記応力緩和層上に第2ボンディングパッドを含む再配線を形成する工程とを含む半導体装置の製造方法において、前記感光性樹脂層の感光処理と現像処理とをこの順に行って所要の絶縁膜を形成する工程で、前記第2ボンディングパッド配列領域の外周に相当する部分に所要の凹溝を形成し、前記応力緩和層を印刷形成する工程で、前記第2ボンディングパッド配列領域に相当する開口部が形成されたメタルマスクを前記絶縁膜上に重ねて、前記絶縁膜上に応力緩和層をスクリーン印刷するという構成にした。
このように、半導体ウエハに対する絶縁膜の形成工程において、第2ボンディングパッド配列領域の外周に相当する部分に凹溝を絶縁膜に形成すると、応力緩和層の形成工程において、半導体ウエハとメタルマスクとの間に生じる微小な隙間に応力緩和層材料が侵入したとしても、その侵入した応力緩和層材料を凹溝内に溜めることができ、第1ボンディングパッド形成部への応力緩和層材料の侵入を防止することができるので、その後の配線工程における配線不良を防止することができる。よって、応力緩和層の形成領域を拡大することができてバンプ電極の多端子化が可能になり、半導体装置の多機能化を図ることができると共に、第1ボンディングパッドに対する再配線の接続信頼性を高めることができて高機能CSPタイプ半導体装置の信頼性を高めることができる。また、絶縁膜の一部を除去することにより所要の凹溝を形成すると、凹溝を形成するための特別な膜の成膜や加工が不要であるので、多機能にして信頼性の高い半導体装置を安価かつ容易に製造することができる。
本発明の半導体装置は、第2ボンディングパッド配列領域の外周に凹溝を設けたので、第1ボンディングパッド形成領域への応力緩和層材料の侵入を防止することができ、その後の配線工程における配線不良を防止することができて、半導体装置の多機能化と信頼性の向上とを図ることができる。
また、本発明の半導体装置の製造方法は、半導体ウエハに対する絶縁膜の形成工程において、絶縁膜の第2ボンディングパッド配列領域の外周に相当する部分に凹溝を形成するので、応力緩和層の形成工程において第1ボンディングパッド形成領域への応力緩和層材料の侵入を防止することができ、その後の配線工程における配線不良を防止することができて、多機能にして信頼性の高い半導体装置を安価かつ容易に製造することができる。
本発明に係る半導体装置の実施形態を図1乃至図3に基づいて説明する。図1は実施形態例に係る半導体装置のバンプ電極側から見た要部平面図、図2は図1のA−A部断面図、図3は実施形態例に係る半導体装置の凹溝の配列例を示す平面図である。
実施形態例に係る半導体装置も、基本的な構成については図10に示した従来例に係る半導体装置と同じであり、図1及び図2に示すように、回路形成面1の外周部に沿って配列された第1ボンディングパッド(アルミパッド)2と、回路形成面1を保護するために第1ボンディングパッド2の形成部を除く回路形成面1上に形成されたパッシベーション膜3と、当該パッシベーション膜3上に積層された第1絶縁膜4と、当該第1絶縁膜4のバンプ電極配列領域に形成された応力緩和層5と、第1絶縁膜4上及び応力緩和層5上に形成され一端が第1ボンディングパッド2に接続された再配線6と、当該再配線6を保護するために第1絶縁膜4上及び応力緩和層5上に形成された第2絶縁膜7と、再配線6の他端に形成された第2ボンディングパッド8に設定されたバンプ電極9とから構成されている。
実施形態例に係る半導体装置と従来例に係る半導体装置との相違は、図1及び図3に示すように、実施形態例に係る半導体装置においては、第2ボンディングパッド配列領域11の外周に、第1絶縁膜4の一部を除去することにより形成される凹溝12が形成されている点にある。
前記凹溝12の本数、幅及び周回形状については、必要に応じて任意に設計することができる。即ち、例えば図1及び図3(a)に示すように、一定の幅を有する連続形状の凹溝12を1本のみ第2ボンディングパッド配列領域11を取り囲むように形成することもできるし、図3(b)に示すように、一定の幅を有する連続形状の凹溝12を第2ボンディングパッド配列領域11の周囲に複数本同心に配列することもできる。また、図3(c)に示すように、凹溝12を必要な部位のみに不連続形状に形成することもできる。さらに、図3(d),(e)に示すように、凹溝12を個々の第1ボンディングパッド2の周囲を取り囲むようにすることもできる。
図3(a)に示すように連続形状の凹溝12を形成すると、第1ボンディングパッド形成領域10の全周にわたって応力緩和層材料の侵入を防止することができるので、第1ボンディングパッド形成領域10に第1ボンディングパッド2がほぼ等分に配列されている半導体装置について再配線6の接続不良を防止することができる。また、図3(c)に示すように不連続形状の凹溝12を形成した場合にも、回路形成面1における第1ボンディングパッド2の非形成領域と凹溝12の非形成部とを合致させることにより、第1ボンディングパッド2への応力緩和層材料の侵入を防止することができるので、再配線6の接続不良を防止することができる。また、凹溝12を不連続な形状に形成すると、回路形成面1に対する第1絶縁膜4の密着強度の低下を抑制することができるので、第1絶縁膜4ひいては半導体装置の耐久性を高めることができる。加えて、図3(b)に示すように複数本の凹溝12を第2ボンディングパッド配列領域11の周囲に同心に配列すると、応力緩和層5の外周端から第1ボンディングパッド形成領域10に至る応力緩和層材料の流出経路を実質的に長くすることができるので、第1ボンディングパッド形成領域10への応力緩和層材料の流入をより有効に防止することができ、応力緩和層形成領域の拡大による半導体装置のより一層の多機能化を図ることができる。さらに、図3(d),(e)に示すように凹溝12を個々の第1ボンディングパッド2を取り囲むように配列すると、個々の第1ボンディングパッド2の形成部への応力緩和層材料の侵入を防止することができるので、応力緩和層材料の侵入に伴う不都合の発生を確実に防止することができる。
回路形成面1には、第1ボンディングパッド2及び所要の半導体素子群よりなる図示しない半導体回路並びにパッシベーション膜3が定法にしたがってウエハプロセスで形成される。
第1絶縁膜4は、感光性ポリイミド樹脂などの感光性樹脂材料をもって均一な厚さに形成されており、図2に示すように、第1ボンディングパッド2の中央領域及びスクライブライン並びに凹溝12の形成部を除くパッシベーション膜3上に形成される。このように、第1ボンディングパッド2の開口端を第1絶縁膜4で覆うことにより、再配線6と半導体回路の導通及び電気的干渉を防止することができる。なお、前記パッシベーション膜3が再配線6と半導体回路の導通及び電気的干渉を十分に防止できる場合には、パッシベーション膜3を第1絶縁膜とすることができ、前記パッシベーション膜3に前記凹溝12が形成される。その場合、前記パッシベーション膜3にドライエッチングや化学的エッチング等により凹溝12を形成する。
応力緩和層5は、第1絶縁膜4よりも軟質の樹脂をスクリーン印刷することによって、第1ボンディングパッド形成領域10よりも内周の第1絶縁膜4上に形成される。応力緩和層材料としては、半導体装置と配線基板との熱膨張係数差に起因するひずみを吸収する必要があることから、膜物性として、弾性率が0.5〜1GPaで、線熱膨張係数が200ppm/℃以下のものを用いることが特に望ましい。なお、本例においては、応力緩和層5の外周部分に、図2に示すように、メタルマスク引き上げ後の応力緩和層材料の粘性流動により傾斜部5aが形成されている。
第2ボンディングパッド8を含む再配線6は、銅めっきなどの導体によって形成され、図2に示すように、第1絶縁膜4上及び応力緩和層5上に配列される。再配線6は、一端が第1ボンディングパッド2に接続され、他端の第2ボンディングパッド8が応力緩和層5上に所要の配列で形成される。
第2絶縁膜7は、応力緩和層5よりも硬質の感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図2に示すように、第2ボンディングパッド8の中央領域を除く第1絶縁膜4上及び応力緩和層5上に形成される。この第2絶縁膜7も、前記第1絶縁膜4と同様の方法で形成される。
バンプ電極9は、ハンダをボール状に成形してなるハンダボール、樹脂ボールの表面にハンダをコーティングしてなるコーティングハンダボール、その他のボール状導電材料をもって形成され、応力緩和層5上に配列された各第2ボンディングパッド8上に搭載される。
なお、上例においては、第1絶縁膜4及び第2絶縁膜7を感光性樹脂材料をもって構成したが、本発明の要旨はこれに限定されるものではなく、非感光性の樹脂材料に感光性樹脂材料をパターニングし、非感光性の樹脂材料にボンディングパッド2,8を形成することもできる。
本例の半導体装置は、第2ボンディングパッド配列領域11の外周に凹溝12を設けたので、応力緩和層5の形成時に、半導体ウエハとメタルマスクとの間に生じる微小な隙間に侵入した応力緩和層材料を凹溝12内に溜めることができ、第1ボンディングパッド2の形成部への応力緩和層材料の侵入を防止することができて、その後の配線工程における配線不良を防止することができる。よって、応力緩和層5の形成領域を拡大することができてバンプ電極の多端子化が可能になり、半導体装置の多機能化を図ることができると共に、第1ボンディングパッド2に対する再配線6の接続信頼性を高めることができて高機能CSPタイプ半導体装置の信頼性を高めることができる。また、第1絶縁膜4の一部を除去することにより所要の凹溝12を形成するので、凹溝12を形成するための特別な膜の成膜や加工が不要であり、多機能にして信頼性の高い半導体装置を安価かつ容易に製造することができる。
以下、本発明に係る半導体装置製造方法の一例を図4乃至図9に基づいて説明する。図4は図1乃至図3に例示した半導体装置の製造方法を示すフロー図、図5は第1絶縁膜4の形成工程を示すフロー図、図6は応力緩和層の形成工程を示すフロー図、図7は再配線の形成工程を示すフロー図、図8は応力緩和層形成用マスクの一部平面図、図9は応力緩和層の印刷状態を示す断面図である。
図4に示すように、図1乃至図3に例示した半導体装置は、ウエハプロセスにて所要の半導体回路と第1ボンディングパッド2とパッシベーション膜3とが形成された半導体ウエハの回路形成面1上に凹溝12を有する第1絶縁膜4を形成する工程(手順S1)、第1絶縁膜4上に応力緩和層5を形成する工程(手順S2)、第1絶縁膜4及び応力緩和層5上に第2ボンディングパッド8を含む再配線6を形成する工程(手順S3)、再配線6、第1絶縁膜4及び応力緩和層5の外面に第2絶縁膜7を形成する工程(手順S4)、第2ボンディングパッド8上にバンプ電極9を設定する工程(手順S5)、及び半導体ウエハをダイシングして半導体装置の個片を取り出す工程(手順S6)を経て製造される。
第1絶縁膜4を形成する工程(手順S1)は、図5に示すように、半導体ウエハのパッシベーション膜3上に感光性ポリイミド樹脂などの感光性樹脂材料よりなる樹脂層を均一な厚さに塗布する工程(手順S11)、樹脂層上に所要の透光部が形成された露光用マスクを位置決めして配置する工程(手順S12)、露光用マスクを介して第1ボンディングパッド2の中央部及びスクライブライン並びに凹溝12の形成部を除く樹脂層に樹脂硬化光を照射する工程(手順S13)、露光後の樹脂層を現像処理する工程(手順S14)を含んで構成される。
前記第1絶縁膜4上に応力緩和層5を形成する工程(手順S2)は、図6に示すように、第1絶縁膜4上に応力緩和層形成用マスクを位置決めして配置する工程(手順S21)、メタルマスク上に応力緩和層材料をポッティングし、ポッティングされた当該応力緩和層材料をスキージで展伸して、メタルマスクに開設された開口部内に充填する工程(手順S22)、第1絶縁膜4上からメタルマスクを引き上げる工程(手順S23)、及び第1絶縁膜4上に形成された応力緩和層4を乾燥する工程(手順S24)を含んで構成される。
図8に示すように、本実施形態に係る応力緩和層形成用マスク21は、平面形状が正方形の応力緩和層5を形成するためのものであって、ステンレスやニッケルなどの金属板に正方形の開口部22を半導体ウエハAにおける半導体回路の配列に合わせて、縦方向及び横方向に等ピッチで開設してなる。もちろん、マスク21の開口形状は正方形に限定されるものではなく、半導体装置のチップサイズや第2ボンディングパッド8の配置状態などに応じて適宜の形状とすることができる。各開口部22の幅W1は、図9に示すように、凹溝12の内幅(凹溝12が複数本ある場合には、最内周の凹溝の内幅)W2よりも小さく形成される。
凹溝12の内側に応力緩和層形成用マスク21の内端を位置合わせして応力緩和層5のスクリーン印刷を行うと、図9に示すように、半導体ウエハAと応力緩和層形成用マスク21との間に生じる微小な隙間dに毛細管現象により応力緩和層材料Bが侵入したとしても、侵入した応力緩和層材料Bを凹溝12内に溜めることができ、第1ボンディングパッド形成領域10への応力緩和層材料Bの侵入を防止することができるので、その後の配線工程における配線不良を防止することができる。よって、応力緩和層5の形成領域ひいては第2ボンディングパッド配列領域11を拡大することができるので、バンプ電極9の多端子化が可能となり半導体装置の多機能化を図ることができると共に、第1ボンディングパッド2に対する再配線の接続信頼性を高めることができて高機能CSPタイプ半導体装置の信頼性を高めることができる。
また、第1絶縁膜4及び応力緩和層5上に第2ボンディングパッド8を含む再配線6を形成する工程(手順S3)は、図7に示すように、フォトリソグラフィ法、即ち、第1絶縁膜4及び応力緩和層5上にクロム及び銅などを一様にスパッタリングして給電膜を形成する工程(手順S31)、当該給電膜上にフォトレジスト層を均一な厚さに形成する工程(手順S32)、フォトレジスト層を第2ボンディングパッド8を含む再配線6の形状に露光する工程(手順S33)、現像処理によって再配線6の形状に対応する給電膜を露出させる工程(手順S34)、露出させた給電膜に銅めっきやニッケルめっきなどを施して第2ボンディングパッド8を含む再配線6を形成する工程(手順S35)、残存したフォトレジスト層を除去し、再配線6の形状以外に対応する給電層を露出させる工程(手順S36)、及び露出された給電層を化学エッチングによって除去する工程(手順S37)を含んで構成される。
本例の半導体装置製造方法は、ウエハ段階で半導体ウエハAの回路形成面1に第2ボンディングパッド形成領域11を取り囲む凹溝12を形成するので、応力緩和層5の形成時に、半導体ウエハAの回路形成面1と応力緩和層形成用マスク21との間に生じる微小な隙間dに応力緩和層材料Bが侵入したとしても、その侵入した応力緩和層材料Bを凹溝12内に溜めることができ、第1ボンディングパッド形成領域10への応力緩和層材料Bの侵入を防止することができて、その後の配線工程における配線不良を防止することができる。よって、バンプ電極9の多端子化が可能で半導体装置の多機能化を図ることができると共に、第1ボンディングパッド2に対する再配線6の接続信頼性を高めることができて高機能CSPタイプ半導体装置の信頼性を高めることができる。もちろん、図3に示した他の形状の凹溝12についても同様の方法で形成することができる。
実施形態例に係る半導体装置のバンプ電極側から見た要部平面図である。 図1のA−A部断面図である。 実施形態例に係る半導体装置の凹溝の配列例を示す平面図である。 実施形態例に係る半導体装置製造方法を示すフロー図である。 第1絶縁膜4の形成工程を示すフロー図である。 応力緩和層の形成工程を示すフロー図である。 再配線の形成工程を示すフロー図である。 応力緩和層形成用マスクの一部平面図である。 応力緩和層の印刷状態を示す断面図である。 従来例に係る半導体装置の斜視断面図である。 従来例に係る半導体装置の不都合を示す要部断面図である。
符号の説明
1 回路形成面
2 第1ボンディングパッド
3 パッシベーション膜
4 第1絶縁膜
5 応力緩和層
5a 傾斜部
6 再配線
7 第2絶縁膜
8 第2ボンディングパッド
9 バンプ電極
10 第1ボンディングパッド形成領域
11 第2ボンディングパッド形成領域
12 凹溝
A シリコンウエハ
B 応力緩和層材料

Claims (7)

  1. 回路形成面の外周部に沿って配列された複数個の第1ボンディングパッドと、当該第1ボンディングパッドを除く前記回路形成面上に形成された絶縁膜と、当該絶縁膜上の第2ボンディングパッド配列領域に形成された応力緩和層と、前記絶縁膜上及び前記応力緩和層上に形成され、一端が前記第1ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記応力緩和層上に配置された複数個のバンプ電極接続用の第2ボンディングパッドとを有する半導体装置において、
    第2ボンディングパッド配列領域の外周に、前記絶縁膜の一部を除去することにより形成された凹溝を有することを特徴とする半導体装置。
  2. 前記凹溝が、前記第2ボンディングパッド配列領域を取り囲むように配列されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記凹溝が、前記第1ボンディングパッドを取り囲むように配列されていることを特徴とする請求項1に記載の半導体装置。
  4. 複数本の前記凹溝を有し、これら複数本の凹溝が前記第2ボンディングパッド配列領域の周囲に同心に配列されていることを特徴とする請求項2に記載の半導体装置。
  5. 前記凹溝が連続形状に形成されていることを特徴とする請求項2に記載の半導体装置。
  6. 前記凹溝が不連続形状に形成されていることを特徴とする請求項2に記載の半導体装置。
  7. 所要の半導体回路及び第1ボンディングパッドが形成された半導体ウエハを形成する工程と、当該半導体ウエハの回路形成面上に感光性樹脂層を均一に塗布する工程と、当該感光性樹脂層の感光処理と現像処理とをこの順に行って所要の絶縁膜を形成する工程と、前記絶縁膜上に応力緩和層を印刷形成する工程と、前記絶縁膜上及び前記応力緩和層上に第2ボンディングパッドを含む再配線を形成する工程とを含む半導体装置の製造方法において、
    前記感光性樹脂層の感光処理と現像処理とをこの順に行って所要の絶縁膜を形成する工程で、前記第2ボンディングパッド配列領域の外周に相当する部分に所要の凹溝を形成し、
    前記応力緩和層を印刷形成する工程で、前記第2ボンディングパッド配列領域に相当する開口部が形成されたメタルマスクを前記絶縁膜上に重ねて、前記絶縁膜上に応力緩和層をスクリーン印刷することを特徴とする半導体装置の製造方法。
JP2004080525A 2004-03-19 2004-03-19 半導体装置及びその製造方法 Withdrawn JP2005268604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004080525A JP2005268604A (ja) 2004-03-19 2004-03-19 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004080525A JP2005268604A (ja) 2004-03-19 2004-03-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005268604A true JP2005268604A (ja) 2005-09-29

Family

ID=35092819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004080525A Withdrawn JP2005268604A (ja) 2004-03-19 2004-03-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005268604A (ja)

Similar Documents

Publication Publication Date Title
US6841853B2 (en) Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
JP6132769B2 (ja) 半導体装置
JPH10313074A (ja) 半導体装置およびその製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
KR102468796B1 (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US20070228566A1 (en) Ball grid array package construction with raised solder ball pads
US7863719B2 (en) Wafer level chip scale package
US8072068B2 (en) Semiconductor device and a method for manufacturing the same
US20080203557A1 (en) Semiconductor module and method of manufacturing the same
US20070158837A1 (en) Semiconductor device
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
US20110204487A1 (en) Semiconductor device and electronic apparatus
US7576551B2 (en) Test socket and test board for wafer level semiconductor testing
JP2006156574A (ja) 回路装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP2005268604A (ja) 半導体装置及びその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101162504B1 (ko) 반도체 장치용 범프 및 그 형성 방법
JP2010192938A (ja) 半導体装置
US20150264809A1 (en) Wiring substrate and semiconductor device using the same
JP2004296464A (ja) 半導体装置
US20090194881A1 (en) Method for Manufacturing a Wafer Level Package

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060612

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080521