JP2005259925A - Mounting method - Google Patents
Mounting method Download PDFInfo
- Publication number
- JP2005259925A JP2005259925A JP2004068483A JP2004068483A JP2005259925A JP 2005259925 A JP2005259925 A JP 2005259925A JP 2004068483 A JP2004068483 A JP 2004068483A JP 2004068483 A JP2004068483 A JP 2004068483A JP 2005259925 A JP2005259925 A JP 2005259925A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- electronic component
- chip
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、例えばフェイスダウンでの電子部品の実装に好適な実装方法に関するものである。 The present invention relates to a mounting method suitable for mounting electronic components, for example, face down.
従来、半導体チップ等のチップ部品の端子接続法としては、例えば電子機器の製造に広く用いられているように、Sn−Pb系の共晶はんだ等を用いてチップ部品をダイボンドするタイプの半導体装置や、チップ部品をフリップチップ接続するBGA(Ball Grid Array)又はCSP(Chip Scale Package)により接続される半導体装置等で適用されている。 Conventionally, as a terminal connection method of a chip component such as a semiconductor chip, a semiconductor device of a type in which a chip component is die-bonded using Sn—Pb-based eutectic solder or the like as widely used in the manufacture of electronic equipment, for example. In addition, it is applied to a semiconductor device connected by BGA (Ball Grid Array) or CSP (Chip Scale Package) for flip-chip connection of chip components.
特に、チップ部品をフリップチップ接続する場合には、一般にC4(Controlled Collapse Chip Connection)接続と称される、はんだバンプを電子部品の電極とプリント配線板の電極との間に用い、リフローにより接合する方法が知られている。 In particular, when flip-chip connection of chip parts is performed, solder bumps are used between the electrodes of the electronic parts and the electrodes of the printed wiring board, commonly referred to as C4 (Controlled Collapse Chip Connection) connection, and are joined by reflow. The method is known.
図17は、上記したC4と言われるSn−Pb共晶ボールを用い、ICチップ10側の電極11と基板1の配線ランド2とを接合するプロセスを示す概略図である。
FIG. 17 is a schematic diagram showing a process of bonding the
即ち、図17(a)に示すように、実装されるICチップ10の電極11にはんだボール14を形成し、これを例えば不図示のヘッド等を用いてプリント配線板(以下、基板と称する。)1の配線ランド2上方に配置して位置合せを行った後、図17(b)に示すように、はんだボール14を配線ランド2に接触させる。なお、基板1には、はんだレジスト及びフラックス等が存在するが図示省略する。
That is, as shown in FIG. 17A,
次に、はんだボール14が配線ランド2に接触した状態で、ICチップ10と基板1とを所定間隔に保持する治具を用いて、不図示のリフロー炉に搬入してリフローすることにより、図17(c)に示すように、はんだ14がフィレット形をなしてICチップ10と基板1との接合が行われ、ICチップ10及び基板1に荷重をかけずに実装することができる。
Next, with the
この場合、電極11にCuスタッドバンプ(後述する図18参照)を突設し、この上にはんだボール14を配することもできる。
In this case, a Cu stud bump (see FIG. 18 to be described later) is projected from the
また、図18は、FC(Flip Chip)ボンダーを用いてICチップを基板へ実装するプロセスを示す概略図である。 FIG. 18 is a schematic view showing a process of mounting an IC chip on a substrate using an FC (Flip Chip) bonder.
まず、図18(a)に示すように、基板1表面の配線2A上にパターン印刷により絶縁膜3を部分的に配して被覆し、被覆されていないランド2を形成した後、図18(b)に示すように、ランド間及びランド2上にUF(アンダーフィル)樹脂4が滴下される。
First, as shown in FIG. 18 (a), the
次に、図18(c)に示すように、実装されるICチップ10の電極11にCuスタッドバンプ12を設けてこの上にはんだボール14を形成し、このICチップ10をヒーター9によって加熱された吸着ヘッド8で把持してはんだボール14を80℃に加熱し、この状態で基板1上方に配し、位置合せしながら下降される。
Next, as shown in FIG. 18 (c),
次に、図18(d)に示すように、吸着ヘッド8で加圧(数10g/1ピン当たり)しながらはんだボール14を流動性のUF樹脂4の中に押し込み、はんだボール14を配線ランド2に接触させた後に、吸着ヘッド8に内設のヒーター9によって吸着ヘッド8を220℃〜250℃に昇温し、この吸着ヘッド8に把持されたICチップ10の電極11上のはんだボール14を加熱溶融し、図19(e)に示すように、例えば2秒間はんだ14の溶融状態を保持する。また、この加熱によりUF樹脂4も硬化する。そして、このようなはんだボール14の接触の検知にはカメラ等が用いられる。
Next, as shown in FIG. 18 (d), the
次に図19(f)に示すように、吸着ヘッド8によるはんだ14の加熱を止め、例えば冷風を吹き付けてはんだ14を冷却し、固化させることにより、ICチップ10の電極11が基板1の配線ランド2に結合される。そして約150℃に冷却後、図19(g)に示すように、ヘッドを離脱させて実装完了する。
Next, as shown in FIG. 19 (f), the heating of the
図20は、上記したプロセスにおける各工程の所要時間とはんだ温度の関係を示すグラフである。 FIG. 20 is a graph showing the relationship between the time required for each step and the solder temperature in the above-described process.
即ち、はんだ14は80℃に加熱された状態で基板1の配線ランド2に接触後に加熱され、8秒で220℃に昇温して溶融し、この溶融状態を2秒間保持され、その後に加熱を止めて2秒間冷却され、これによりICチップ10の電極11と基板1の配線ランド2とが結合する。そして、約150℃に降温したときにヘッド8が離脱される。従って、昇温〜溶融保持時間までの間(10秒間)に金属間の拡散現象が持続される。
That is, the
つまり、上記したように、この接合法は、はんだボール14と基板1の配線ランド2が接触後に、はんだ14を加熱溶融することに伴うCuバンプ12と配線ランド2との金属の拡散接合とUF樹脂4による固定力を用いている。
In other words, as described above, this bonding method is performed by the metal diffusion bonding and the UF between the
このようなICチップの実装技術については、チップ側に設けたはんだバンプをはんだの融点温度よりも低い温度に加熱し、チップと基板との間を加圧してはんだバンプを塑性変形させながら接触させた後に、はんだバンプを融点温度以上に加熱し、チップの自重のみの圧力で接続させることが開示されている(後述の特許文献参照)。 Regarding such IC chip mounting technology, the solder bumps provided on the chip side are heated to a temperature lower than the melting point temperature of the solder, and the solder bumps are contacted while being plastically deformed by pressing between the chip and the substrate. After that, it is disclosed that the solder bumps are heated to the melting point temperature or more and are connected by the pressure of only the weight of the chip (see the patent document described later).
しかしながら、図17に示した従来の実装方法では、ICチップ10側のはんだボール14や配線ランド2に高さのばらつきや反りがある場合には、はんだボール14と配線ランド2との間の距離が均一でないため、全ての接続部において接合をとることは困難であると共に、長い接合時間を要する。
However, in the conventional mounting method shown in FIG. 17, the distance between the
また、図18〜図19に示した従来の実装方法では、接合時にICチップ側の全てのはんだボール14と基板1の配線ランド2とを接触させ、金属間の拡散接合を促進させるために、接合時にはかなり大きな荷重が必要であり、この加圧によりICチップ10がダメージを受け易い。
Further, in the conventional mounting method shown in FIGS. 18 to 19, in order to bring all the
つまり、接触時に溶融前の固形の各はんだボール14に数10gの荷重がかけられて配線ランド2に当接するため、薄型のICチップ10がはんだボール14を介して下からの圧力を受け、この圧力によるストレスを生じるため、チップ表面のlow k膜がダメージを受け、界面でクラックが生じ易くなると共に、接合時間が長い。
In other words, since a load of several tens of grams is applied to each
その結果、図21(上記したICチップ10の単一の電極11と基板1の単一の配線ランド2近傍の拡大図)に示すように、チップ電極11上のCuスタッドバンプ12と、基板の配線ランド2を構成しているCu層5及びNi(ニッケル)層6、Au(銀)層7との間において、矢印で示すように金属原子の拡散による合金層15が生成されることにより結合されるものであるが、接合時間が長いとこの生成合金層15が厚くなってしまい、結合部が脆くなる。
As a result, as shown in FIG. 21 (enlarged view of the vicinity of the
このような接合部は、−25℃と125℃との間での温度サイクル試験(加速テスト)を行うと、1000回でクラックを生じてしまう。 When such a joint is subjected to a temperature cycle test (acceleration test) between −25 ° C. and 125 ° C., cracks occur 1000 times.
このように、上記のいずれにおいても接合に要する時間が長いため、接合部に脆い金属間化合物ができる。従って、この金属間化合物が接合の信頼性を低減することが懸念される。しかし、上記した特許文献1は、はんだを融点温度で更に長時間(5〜30秒)加熱するので、更に金属間化合物が厚くなり、接合部の良好な接合を得ることはできない。
Thus, in any of the above, since the time required for bonding is long, a brittle intermetallic compound is formed at the bonded portion. Therefore, there is a concern that this intermetallic compound reduces the reliability of bonding. However, in
そこで本発明の目的は、金属間の拡散による合金生成を抑制して、信頼性の高い接合を短時間で形成可能な実装方法を提供することにある。 Therefore, an object of the present invention is to provide a mounting method capable of forming a highly reliable bond in a short time by suppressing alloy formation due to diffusion between metals.
即ち、本発明は、
電子部品と前記実装基板とを互いに接触させない非接触状態で、導電性の低融点接合 材を前記電子部品及び前記実装基板のいずれかに配して前記低融点接合材を軟化点以上 の温度に加熱する工程と、
前記加熱温度下で前記電子部品と前記実装基板とを互いに接触させる工程と、
この接触後に前記低融点接合材を溶融状態に保持する工程と、
前記溶融状態から降温して前記低融点接合材を固化させる工程と
を有する実装方法(以下、本発明の実装方法と称する。)に係るものである。
That is, the present invention
In a non-contact state where the electronic component and the mounting substrate are not in contact with each other, a conductive low melting point bonding material is disposed on either the electronic component or the mounting substrate, and the low melting point bonding material is brought to a temperature equal to or higher than the softening point. Heating, and
Bringing the electronic component and the mounting substrate into contact with each other under the heating temperature;
Holding the low melting point bonding material in a molten state after this contact;
And a step of solidifying the low melting point bonding material by lowering the temperature from the molten state (hereinafter referred to as a mounting method of the present invention).
本発明の実装方法によれば、電子部品と実装基板との接触前に低融点接合材を軟化点以上の温度に加熱し、この状態で電子部品と実装基板とを接触させるため、互いに圧力をかけないで接触させて低融点接合材を溶融状態に保持し、更にこれを降温して固化することができる。 According to the mounting method of the present invention, the low melting point bonding material is heated to a temperature equal to or higher than the softening point before contact between the electronic component and the mounting substrate, and in this state, the electronic component and the mounting substrate are brought into contact with each other. The low melting point bonding material can be held in a molten state by being brought into contact without being applied, and further cooled to be solidified.
その結果、電子部品にダメージを生じることなく、低融点接合材の高さ又は/及び相手材の高さにばらつきがあっても確実に接合でき、接合に要する加熱時間を短縮して接合部における金属間化合物の生成を抑制しかつ実装基板の熱変形も低減できる。 As a result, even if there is a variation in the height of the low melting point bonding material and / or the height of the mating material without causing damage to the electronic components, it is possible to reliably bond, shortening the heating time required for the bonding, Generation of intermetallic compounds can be suppressed and thermal deformation of the mounting substrate can also be reduced.
上記した実装方法においては、前記非接触状態で前記低融点接合材を加熱して溶融させ、この溶融状態のまま、前記電子部品と前記実装基板とを互いに接触させるか又は、前記非接触状態で前記低融点接合材を加熱して軟化させ、この軟化状態のまま、前記電子部品と前記実装基板とを互いに接触させることが、前記接触後の低融点接合材の昇温時間を省き又は短縮できる点で望ましい。 In the mounting method described above, the low-melting-point bonding material is heated and melted in the non-contact state, and the electronic component and the mounting substrate are brought into contact with each other in the molten state, or in the non-contact state. Heating and softening the low-melting-point bonding material and keeping the electronic component and the mounting substrate in contact with each other in this softened state can save or shorten the temperature rise time of the low-melting-point bonding material after the contact. Desirable in terms.
この場合、前記電子部品の電極上に前記低融点接合材を被覆してバンプを形成し、このバンプの少なくとも最上層を前記軟化点以上に加熱した後に、前記バンプを前記実装基板の配線ランドに接触させることが望ましい。 In this case, a bump is formed by covering the electrode of the electronic component with the low melting point bonding material, and after heating at least the uppermost layer of the bump to the softening point or higher, the bump is applied to the wiring land of the mounting substrate. It is desirable to contact.
そして、前記電子部品を保持具に保持し、この保持具から前記軟化点以上の加熱を行うことが望ましい。 And it is desirable to hold | maintain the said electronic component in a holder, and to heat more than the said softening point from this holder.
この場合、前記低融点接合材を前記固化させた後に、前記電子部品を保持している保持具を前記電子部品から離脱させることが望ましい。 In this case, it is preferable that the holder holding the electronic component is detached from the electronic component after the low melting point bonding material is solidified.
また、前記実装基板上にアンダーフィル材を予め付着させておき、前記低融点接合材を配した前記電子部品を前記実装基板に接触させることが望ましい。 In addition, it is preferable that an underfill material is attached in advance on the mounting substrate, and the electronic component on which the low melting point bonding material is disposed is brought into contact with the mounting substrate.
また、前記軟化点以上の加熱を前記実装基板から行うようにしてもよい。 Further, heating above the softening point may be performed from the mounting substrate.
また、前記電子部品として、チップ状電子部品、又はチップ状電子部品に個片化されるべきウェーハを用い、このウェーハを用いる場合には、前記低融点接合材の前記固化後に前記ウェーハをチップ状電子部品に個片化することもできる。 Further, as the electronic component, a chip-shaped electronic component or a wafer to be separated into chip-shaped electronic components is used, and when this wafer is used, the wafer is chip-shaped after the solidification of the low melting point bonding material. It can also be separated into electronic parts.
そして、前記電子部品と前記実装基板との少なくとも一方に、これらの前記接触を検知するセンサー手段を設けることが、接触による圧力を防止できる点で望ましい。 In addition, it is desirable that at least one of the electronic component and the mounting board be provided with sensor means for detecting the contact, because pressure due to contact can be prevented.
この場合、前記電子部品に前記センサー手段を突出して設け、このセンサー手段が前記実装基板に接触したことを検知して、前記電子部品と前記実装基板との前記接触時の位置を決めることが望ましい。 In this case, it is desirable to project the sensor means on the electronic component, and to detect that the sensor means has contacted the mounting substrate, and to determine the position at the time of contact between the electronic component and the mounting substrate. .
ここにおいて、上記の「導電性の低融点接合材」とは、はんだ等の低融点金属、例えばSn−Pb、Sn−Ag、Sn、Pb、In、Sn−Ag−In等の如く、導電性、低融点であって、導電性の相手材との合金接合を形成しうる材料を指す。 Here, the above “conductive low melting point bonding material” is a low melting point metal such as solder, for example, Sn—Pb, Sn—Ag, Sn, Pb, In, Sn—Ag—In, etc. A material having a low melting point and capable of forming an alloy joint with a conductive counterpart.
次に、上記した本発明の好ましい実施の形態を図面参照下で具体的に説明する。 Next, the preferred embodiments of the present invention will be described in detail with reference to the drawings.
実施の形態1
図1及び図2は本実施の形態の実装プロセスを示す概略図であるが、基本的なプロセスは既述した従来例(図18及び図19)と同様である。
1 and 2 are schematic diagrams showing the mounting process of the present embodiment, but the basic process is the same as the conventional example (FIGS. 18 and 19) already described.
即ち、まず図1(a)に示すように、基板1表面の配線2A上にパターン印刷によって絶縁膜3を部分的に配し、被覆することにより、被覆のないランド2を形成した後に、図1(b)に示すように、ランド間及びランド2上にUF樹脂4を滴下する。
That is, first, as shown in FIG. 1A, an insulating
次に、図1(c)に示すように、実装するICチップ10の電極11にCuスタッドバンプ12を設けてこの上にはんだボール14を形成し、このICチップ10をヒーター9によって加熱された吸着ヘッド8で把持してはんだボールを80℃に加熱し、この状態のICチップを基板1の上方に配置する。
Next, as shown in FIG. 1 (c), Cu stud bumps 12 are provided on the
次に、図1(d)に示すように、はんだボール14が配線ランド2に接触する前に、吸着ヘッド8に内設のヒーター9でヘッド8を220℃〜250℃に昇温してはんだボール14を加熱し、スタッドバンプ12上のはんだボール14を溶融する。この場合、溶融したはんだの酸化を防止するために、窒素雰囲気中での接合が望ましい。
Next, as shown in FIG. 1 (d), before the
次に、図2(e)に示すように、はんだボール14が溶融状態のICチップを下降させて基板1に接触させる。従って、溶融状態のはんだボール14が、これよりも低粘性で流動性のUF樹脂4をはじきながら、加圧なしで基板1の配線ランド2に接触する。従って、UF樹脂4も加熱されて硬化する。この場合、はんだボール14及び基板1の配線ランド2の高さばらつきを考慮し、ばらつき範囲以上にICチップ10を下降させることが重要である。
Next, as shown in FIG. 2E, the IC chip in which the
次に、図2(g)に示すように、吸着ヘッド8によるはんだ14の加熱を止め、例えば冷風を吹きつけてはんだ14を冷却して結合させる。約150℃に冷却後、図2(h)に示すように、吸着ヘッドを離脱し、実装を完了する。実装後、吸着ヘッド8は未冷却状態(約180℃)で次のICチップを把持するのではんだボールを早く溶融することができる。これらの場合、吸着ヘッド8で把持するチップ数は、1チップ/1ヘッド又は複数チップ/1ヘッドとすることができる。後述する他の実施の形態及び変形例も同様。
Next, as shown in FIG. 2G, the heating of the
上記したように、本実施の形態の特徴は、既述した従来例(図18及び図19参照)が、はんだボール14を配線ランド2に接触後に加熱溶融していることとは異なり、はんだボール14を接触させる前に加熱溶融させ、溶融状態で配線ランド2に接触させることである。その結果、−25℃と125℃との間での1000回の温度サイクル試験(加速テスト)においても結合部にクラックは生じていない。
As described above, the feature of this embodiment is that, unlike the conventional example described above (see FIGS. 18 and 19), the
図3は、本実施の形態における各工程の所要時間とはんだ温度の関係を示すグラフである。 FIG. 3 is a graph showing the relationship between the time required for each step and the solder temperature in the present embodiment.
即ち、はんだボール14は220℃に加熱され、溶融状態で基板1の配線ランド2に接触するので、接触後の昇温・溶融に要する時間が省かれている。そして接触後に溶融状態を2秒間保持させ、しかる後に加熱を止めて2秒間冷却することにより結合する。そして、約150℃に降温後吸着ヘッド8を離脱する。従って、この場合もはんだボール14を融点温度まで昇温に要する時間は必要であるが、非接触状態で空気中において昇温するので、接触後に昇温する従来に比べて接触後の工程が短時間ですみ、金属間の拡散現象が起こる時間を大幅に短縮することができる。
That is, since the
その結果、図4(従来例における図21に対応)に示すように、チップ電極11上のCuスタッドバンプ12と、配線ランド2を構成しているCu層5及びNi層6、Au層7との間における金属拡散が抑制され、図示の如く、合金層15を従来(図21)に比べて薄く形成させることができる。
As a result, as shown in FIG. 4 (corresponding to FIG. 21 in the conventional example), the
図5は、上述したICチップ10の個片化後の単体を誇張した拡大図を示すものである。即ち、上記したICチップ10の実装前における形状を明示したものであり、このように、チップ電極11上にCuからなるスタッドバンプ12が突設され、このスタッドバンプ12の先端部にはんだボール14が形成される。但し、このスタッドバンプはなくてもよい。
FIG. 5 shows an enlarged view exaggerating a single unit after the above-described
また、図6は、吸着ヘッド8の構造の詳細図を示す。即ち、セラミックスからなる吸着ヘッド8の本体は下部8aと上部8bとで構成され、上部8bは中空部18を有し、下部8aは複数(この図では簡略図示する。)の吸気孔13が形成されている。そして、簡略図示した上部8bが図示省略した吸引機構によって真空引きされることにより、ICチップ10が吸着ヘッド8に吸着される。
FIG. 6 shows a detailed view of the structure of the
そして、上部8bの壁部内を経由した配線により、下部8a内にヒーター9が形成され、このヒーター9の熱がヘッド8に吸着把持されているICチップに伝わってはんだボール14を加熱する。このヒーター9により吸着ヘッド8を400℃まで昇温可能であり、セラミックスは蓄熱作用があるため、はんだボール14に対して良好な加熱を行うことができる。また、吸着しているICチップ10上のはんだボール14の温度は、吸着ヘッド8の温度よりも約30℃低いため、この温度差を目安にはんだボール14を所望の温度に加熱できる。
Then, a
本実施の形態によれば、吸着ヘッド8によってはんだボール14を加熱し、はんだボール14が配線ランド2に接触する前にはんだボール14を溶融させ、はんだボール14が溶融状態で接触させるので、次のような顕著な効果を発揮することができる。
1.リフロー炉を用いなくてよいので、基板1の反りが発生しない。
2.接合時に加圧しないで接合が可能となり、ICチップ10にダメージを与えない。
3.はんだボール14及び配線ランド2の高さのばらつきを吸収して、均一に接合でき る。
4.接合の所要時間を短縮できることにより、接合部の合金の生成を抑えることができ る。その結果、基板側に伝わる熱が小さいため、基板1を反らせることがない。
According to the present embodiment, the
1. Since it is not necessary to use a reflow furnace, the
2. Bonding is possible without applying pressure during bonding, and the
3. The variation in the heights of the
4). By shortening the time required for joining, it is possible to suppress the formation of alloys at the joint. As a result, since the heat transmitted to the substrate side is small, the
実施の形態2
図7は、本実施の形態による各工程の所要時間とはんだ温度の関係を示すグラフであり、上記した実施の形態1におけるグラフ(図3)に対応する図である。
FIG. 7 is a graph showing the relationship between the time required for each step and the solder temperature according to the present embodiment, and corresponds to the graph (FIG. 3) in the first embodiment described above.
本実施の形態は、はんだボール14を配線ランド2に接触させる時のはんだボール14の温度が異なるのみで、その他は実施の形態1と同様であるので、プロセス図等は省略し、図1又は図2の一部を用いて説明する。
This embodiment is the same as the first embodiment except that the temperature of the
即ち、図1(d)の工程において、実施の形態1は、はんだボール14を220℃に加熱させて溶融状態にしているが、本実施の形態の場合は、はんだボール14を軟化点の150℃に加熱して軟化させ、この軟化状態で図2(e)のようにはんだボール14を配線ランド2に接触させる。そして、この接触後に220℃に昇温してはんだボール14を溶融させ、これ以後は実施の形態1と同様に、2秒間の溶融保持時間後に、加熱を止めて2秒間冷却し、約150℃に降温させて吸着ヘッド8を離脱させる。この場合も、吸着ヘッド8は未冷却状態であるので、次に把持するICチップのはんだボールを早く軟化させることができる。
That is, in the process of FIG. 1D, in the first embodiment, the
従って、本実施の形態によれば、はんだボール14を予め軟化点の温度に加熱した後に配線ランド2に接触させ、それからはんだを融点温度に昇温させるので、この昇温に要する時間を短縮することができるため、従来例(図20)に比べて接合の所要時間を短縮できることにより、実施の形態1とほぼ同様に顕著な効果を発揮することができると共に、軟化しているのみであるのではんだ14が垂れ落ちる心配がなく、隣接のはんだボール14同士が接触して結合し合うこともないため、ハンドリングが容易であり、はんだの酸化防止のための窒素雰囲気を要しない等のメリットがある。
Therefore, according to the present embodiment, the
以下、上記した各実施の形態の変形例を説明する。 Hereinafter, modifications of the above-described embodiments will be described.
図8は、配線ランド2に接触させたはんだボール14を、より良好なフィレット形に形成する方法を示す変形例である。
FIG. 8 is a modification showing a method of forming the
図8(a)(図2(e)に対応)は、溶融状態のはんだボール14を配線ランド2に接触させた後、矢印で示すように吸着ヘッド8を僅かに上方へ引き上げることにより、図8(b)に示すように、溶融状態のはんだ14が追随して変形し、下部が良好に広がったフィレット形に形成することができる。
FIG. 8 (a) (corresponding to FIG. 2 (e)) is obtained by bringing the
また、図9及び図10は、はんだボール14の配線ランド2への接触を検知する方法の変形例である。
9 and 10 show a modification of the method for detecting the contact of the
既述した実施の形態における検知にはカメラを用いているが、図9に示すようにセンサー手段を用いて検知してもよい。 Although a camera is used for detection in the above-described embodiment, detection may be performed using sensor means as shown in FIG.
図9は、例えば個片化する前のウェーハ状態における電子部品25を示し、その一方の端縁に接触センサー17を固定設置した図である。この接触センサー17の先端はCuスタッドバンプ12よりは突出し、はんだボール14の高さよりは低い位置になっている。実装後のセンサー17は残しておいてもよい。
FIG. 9 shows the
図10(a)は、吸着ヘッド8に把持された状態の図9の一部分(センサー側)の拡大図を示し、基板1に実装している状態である。従って、吸着ヘッド8を下降させることにより、図10(b)に示すように、はんだボール14がUF樹脂4をはじきながら配線ランド2に接触すると共に、接触センサー17の先端が配線ランド2に接触することにより、電子部品25と基板1との接触位置を決めることができる。
FIG. 10A shows an enlarged view of a part (sensor side) of FIG. 9 held by the
図11及び図12は、上記した実施の形態1におけるUF樹脂4の代りに、熱硬化性の樹脂(例えばエポキシ樹脂)を用いた変形例を示す。従って、この樹脂以外は実施の形態1とほぼ同様であるので、実施の形態1と基本的に同様のプロセスの図11及び図12(図1及び図2に対応)により説明する。
FIG. 11 and FIG. 12 show a modification using a thermosetting resin (for example, epoxy resin) instead of the
即ち、まず図11(a)に示すように、実施の形態1と同様に、基板1表面の配線2A上に絶縁膜3をパターン印刷によって部分的に配し、被覆することにより、被覆のないランド2を形成し、次に、図11(b)に示すように、配線ランド2と2との間に熱硬化性樹脂19を滴下する。
That is, as shown in FIG. 11 (a), as in the first embodiment, the insulating
次に、図11(c)に示すように、実施の形態1と同様にICチップ10の電極11にCuスタッドバンプ12を設けてこの上にはんだボール14を形成し、このICチップ10をヒーター9によって加熱された吸着ヘッド8で把持してはんだボールを80℃に加熱し、この状態のICチップ10を基板1の上方に配置する。
Next, as shown in FIG. 11C, similarly to the first embodiment, Cu stud bumps 12 are provided on the
次に、図11(d)に示すように、はんだボール14が配線ランド2に接触する前に、吸着ヘッド8に内設のヒーター9でヘッド8を220℃〜250℃に昇温してはんだボール14を加熱し、スタッドバンプ12上のはんだボール14を溶融する。この場合も、溶融したはんだの酸化を防止するために、窒素雰囲気中での接合が望ましい。
Next, as shown in FIG. 11 (d), before the
次に、図12(e)に示すように、はんだボール14が溶融状態のICチップを下降させて基板1に接触させる。これにより、溶融状態のはんだボール14を、加圧なしで基板1の配線ランド2に接触させることができる。従って、樹脂19がICチップ10と基板1との間に充満されながら加熱されて硬化し、固定材として機能する。この場合もはんだボール14及び基板1の配線ランド2の高さばらつきを考慮し、ばらつき範囲以上にICチップ10を下降させることが重要である。
Next, as shown in FIG. 12 (e), the IC chip in which the
次に、図12(f)に示すように、上記の接触後、実施の形態1と同様に、はんだ14の溶融状態を例えば2秒間保持する。
Next, as shown in FIG. 12F, after the above contact, the molten state of the
次に、図12(g)に示すように、吸着ヘッド8によるはんだ14の加熱を止め、例えば冷風を吹きつけてはんだ14を冷却することにより、結合することができる。そして、約150℃に冷却後、図12(h)に示すように、吸着ヘッドを離脱し、実装を完了する。
Next, as shown in FIG. 12G, the heating can be performed by stopping the heating of the
この場合、加熱ステージ(図示省略)上に基板1を載置し、加熱ステージによる加熱と吸着ヘッド8からの加熱とを併用することにより、ICチップ10と基板1との固定力を一層高めることができる。この場合、エポキシ樹脂19は熱容量が大きく、しかも短時間の加熱であるので問題ない。
In this case, the fixing force between the
図13及び図14は、上記した実施の形態1や変形例がICチップ10の電極11側にはんだボール14を設けたのとは異なり、はんだボール14を基板1の配線ランド2側に配し、UF樹脂4等は実装後に設ける点が異なる変形例を示す。従って、この場合も異なる点以外は実施の形態1とほぼ同様であるので、実施の形態1と基本的に同様のプロセスの図13及び図14(図1及び図2に対応)により説明する。
13 and 14 are different from the first embodiment and the modified example in which the
即ち、まず図13(a)に示すように、実施の形態1と同様に、基板1表面の配線2A上に絶縁膜3をパターン印刷によって配し、部分的に被覆することにより、被覆のないランド2を形成し、次に図13(b)に示すように、配線ランド2上にはんだボール14を形成する。この場合、基板1は加熱ステージ30上に配置されている。
That is, as shown in FIG. 13 (a), similarly to the first embodiment, the insulating
次に、図13(c)に示すように、実装するICチップ10の電極11にCuスタッドバンプ12を設ける。そして、このICチップ10を吸着ヘッド8で把持して基板1の上方に配置する。
Next, as shown in FIG. 13C, Cu stud bumps 12 are provided on the
次に、図13(d)に示すように、加熱ステージ30を230℃〜240℃に数秒間昇温することによって基板1を加熱し、この基板1の熱が配線ランド2上のはんだボール14を融点温度に加熱し、溶融する。
Next, as shown in FIG. 13D, the
次に、図14(e)に示すように、ICチップを下降させて基板1に接触させる。従って、溶融状態のはんだボール14内にICチップ10のスタッドバンプ12が没入し、加圧なしで基板1の配線ランド2に接触させることができる。
Next, as shown in FIG. 14E, the IC chip is lowered and brought into contact with the
次に、図14(f)に示すように、上記の接触後、はんだ14の溶融状態を例えば2秒間保持する。
Next, as shown in FIG. 14F, after the above contact, the molten state of the
次に、図14(g)に示すように、加熱ステージ30によるはんだ14の加熱を止め、例えば冷風を吹き付けてはんだ14を冷却することにより、電極11と配線ランド2とを結合することができる。そして、約150℃に冷却後、図14(h)に示すように、吸着ヘッドを離脱し、実装を完了する。従って、リフローしないため基板1が反ることがない。この場合、接合後にICチップ10と基板1との間にUF樹脂を注入してもよい。
Next, as shown in FIG. 14G, the heating of the
図15は、更に他の変形例を示すものであり、このようにICチップ10は個片化する前に、ウェーハ20レベルで実装することも可能である。この図において、ウェーハ20は斜視図、基板1は断面図で示した。そして矢印方向にウェーハ20をマウントする。
FIG. 15 shows still another modified example. Thus, the
図16(a)は、実装後の基板1及びウェーハ20の概略断面図を示す。そして、この場合もウェーハ20上に配されている各チップ領域の電極11上には、既述した実施の形態1等と同様に、スタッドバンプ(図示省略)が設けられ、このスタッドバンプ上にはんだボールを形成する。そして、このはんだボールを予め加熱溶融した後に、溶融保持時間、冷却および固化工程を経て基板1の配線ランド2に接合する。即ち、実施の形態1と同様のプロセスで行ってよい。また、実施の形態2と同様に、はんだボールは軟化点温度で軟化した後に実施の形態2と同様のプロセスで実装することもできる。
FIG. 16A is a schematic cross-sectional view of the
図16(a)において、基板1は反った形状に誇張したものであるが、このように反りがあり、基板1とウェーハ20との間の距離が均一でない場合でも、上記した実施の形態1又は2の実装方法を適用することにより、図示の如く、はんだ14によって良好な接合を行うことができる。
In FIG. 16A, the
このようにウェーハ20レベルで実装した場合は、図16(b)に示すように、実装後に個片化することもできる。即ち、同図はウェーハ20をチップ単位に切断線20の位置をカッター23で切断し、例えば1チップ又は2チップを単位として個片化し、MCMを構成することもできる。
Thus, when mounted on the
上記した各実施の形態等は、本発明の技術的思想に基づいて種々に変形することができる。 Each of the above-described embodiments and the like can be variously modified based on the technical idea of the present invention.
例えば、実施の形態1又は2と各変形例とを組み合せることも可能であり、実施の形態1又は2のプロセス及び条件等は適宜に変更することも可能であり、このことは変形例同士についても同様である。
For example,
また、各実施の形態及び各変形例は、ICチップを実装の対象として説明したが、ICチップ以外の電子部品その他の部品の実装に適用してもよい。 Moreover, although each embodiment and each modification demonstrated the IC chip as the object of mounting, you may apply to mounting of electronic components other than IC chip other components.
また、はんだボール14を加熱溶融する手段は、上記した吸着ヘッド8や加熱ステージ30に限らず、例えばトーチによる加熱や熱風等適宜であってもよい。
The means for heating and melting the
1…基板、2…配線ランド、2A…配線、3…絶縁膜、
4…UF(アンダーフィル)樹脂、5…Cu層、6…Ni層、7…Au層、
8…吸着ヘッド、8a…下部、8b…上部、9…ヒーター、10…ICチップ、
11…電極、12…スタッドバンプ、13…吸気孔、14…はんだボール又ははんだ、
15…合金層、17…センサー、18…中空部、19…樹脂、20…ウェーハ、
22…切断線、23…カッター、25…電子部品、30…加熱ステージ
DESCRIPTION OF
4 ... UF (underfill) resin, 5 ... Cu layer, 6 ... Ni layer, 7 ... Au layer,
8 ... Adsorption head, 8a ... Lower part, 8b ... Upper part, 9 ... Heater, 10 ... IC chip,
DESCRIPTION OF
15 ... alloy layer, 17 ... sensor, 18 ... hollow part, 19 ... resin, 20 ... wafer,
22 ... cutting line, 23 ... cutter, 25 ... electronic component, 30 ... heating stage
Claims (12)
前記加熱温度下で前記電子部品と前記実装基板とを互いに接触させる工程と、
この接触後に前記低融点接合材を溶融状態に保持する工程と、
前記溶融状態から降温して前記低融点接合材を固化させる工程と
を有する、実装方法。 In a non-contact state where the electronic component and the mounting substrate are not in contact with each other, a conductive low melting point bonding material is disposed on either the electronic component or the mounting substrate so that the low melting point bonding material is at a temperature equal to or higher than the softening point. Heating, and
Bringing the electronic component and the mounting substrate into contact with each other under the heating temperature;
Holding the low melting point bonding material in a molten state after this contact;
And a step of cooling the molten state to solidify the low-melting-point bonding material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068483A JP2005259925A (en) | 2004-03-11 | 2004-03-11 | Mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068483A JP2005259925A (en) | 2004-03-11 | 2004-03-11 | Mounting method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005259925A true JP2005259925A (en) | 2005-09-22 |
Family
ID=35085366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004068483A Pending JP2005259925A (en) | 2004-03-11 | 2004-03-11 | Mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005259925A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124047A (en) * | 2007-11-16 | 2009-06-04 | Renesas Technology Corp | Apparatus and method for manufacturing semiconductor device |
JP2013539921A (en) * | 2010-10-14 | 2013-10-28 | ストラ エンソ オーワイジェイ | Method and apparatus for attaching a chip to a printed conductive surface |
-
2004
- 2004-03-11 JP JP2004068483A patent/JP2005259925A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124047A (en) * | 2007-11-16 | 2009-06-04 | Renesas Technology Corp | Apparatus and method for manufacturing semiconductor device |
JP2013539921A (en) * | 2010-10-14 | 2013-10-28 | ストラ エンソ オーワイジェイ | Method and apparatus for attaching a chip to a printed conductive surface |
US9629255B2 (en) | 2010-10-14 | 2017-04-18 | Stora Enso Oyj | Method and arrangement for attaching a chip to a printed conductive surface |
KR20170130614A (en) * | 2010-10-14 | 2017-11-28 | 스토라 엔소 오와이제이 | Method and arrangement for attaching a chip to a printed conductive surface |
KR101941679B1 (en) * | 2010-10-14 | 2019-01-24 | 스토라 엔소 오와이제이 | Method and arrangement for attaching a chip to a printed conductive surface |
USRE48018E1 (en) | 2010-10-14 | 2020-05-26 | Stora Enso Oyj | Method and arrangement for attaching a chip to a printed conductive surface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9159665B2 (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
USRE44355E1 (en) | Method of forming a bump-on-lead flip chip interconnection having higher escape routing density | |
US8967452B2 (en) | Thermal compression bonding of semiconductor chips | |
KR100555395B1 (en) | Flip chip interconnection using no-clean flux | |
US7473580B2 (en) | Temporary chip attach using injection molded solder | |
US7901983B2 (en) | Bump-on-lead flip chip interconnection | |
JP6004441B2 (en) | Substrate bonding method, bump forming method, and semiconductor device | |
US10014272B2 (en) | Die bonding with liquid phase solder | |
US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
JP2007287712A (en) | Semiconductor device, packaging structure thereof, and manufacturing method of semiconductor device and packaging structure | |
KR20020044577A (en) | Advanced flip-chip join package | |
JP2005259925A (en) | Mounting method | |
KR102181706B1 (en) | Method for producing semiconductor chip | |
JP2000151086A (en) | Printed circuit unit and its manufacture | |
JP4952527B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2022105279A (en) | Method and device (assembly of chip and substrate) | |
JP2002057242A (en) | Area array type semiconductor package | |
JPH11186454A (en) | Bga type integrated circuit parts, manufacture of the parts and method for mounting the parts | |
WO2020258493A1 (en) | Chip encapsulation method | |
JP2000332060A (en) | Semiconductor device and manufacture thereof | |
JPH11126863A (en) | Wiring board and production thereof | |
KR101133126B1 (en) | Semiconductor package and manufacturing method thereof | |
JPH0774178A (en) | Manufacture of metal bump and semiconductor device | |
JP2001284380A (en) | Method for mounting semiconductor device | |
JP2008072024A (en) | Mounting structure of semiconductor device |