JP2005252791A - 半導体集積回路装置および画像記録装置 - Google Patents
半導体集積回路装置および画像記録装置 Download PDFInfo
- Publication number
- JP2005252791A JP2005252791A JP2004062174A JP2004062174A JP2005252791A JP 2005252791 A JP2005252791 A JP 2005252791A JP 2004062174 A JP2004062174 A JP 2004062174A JP 2004062174 A JP2004062174 A JP 2004062174A JP 2005252791 A JP2005252791 A JP 2005252791A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- memory
- image
- block
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】符号化処理の対象となる画像データおよび参照画像データを入力画像メモリから読み出す際に符号化処理に必要な画素を連続して取得でき、これによってサブサンプルによるメモリバンド幅削減効果を発揮できる。
【解決手段】入力画像格納処理部(CAP)200は、画像入力端200aに入力された、符号化処理の対象となる画像をライン毎に水平方向に、偶数番目画素と、奇数番目画素とに分けてバッファし、入力ラインが奇数番目であるとき、入力された2ラインの画素について、同一符号化ブロックの偶数番目画素を16画素単位に纏めて入力画像用メモリ210に格納し、奇数番目画素を16画素単位に纏めて同一符号化ブロックの偶数番目画素ブロックに対し垂直方向に4ライン下の位置に格納する。
【選択図】 図3
【解決手段】入力画像格納処理部(CAP)200は、画像入力端200aに入力された、符号化処理の対象となる画像をライン毎に水平方向に、偶数番目画素と、奇数番目画素とに分けてバッファし、入力ラインが奇数番目であるとき、入力された2ラインの画素について、同一符号化ブロックの偶数番目画素を16画素単位に纏めて入力画像用メモリ210に格納し、奇数番目画素を16画素単位に纏めて同一符号化ブロックの偶数番目画素ブロックに対し垂直方向に4ライン下の位置に格納する。
【選択図】 図3
Description
本発明は、動画像を扱うシステムに適用して好適な半導体集積回路装置および画像記録装置に関する。
動画像圧縮技術の国際標準であるMPEG規格に基づく動画像符号化(以下MPEG符号化という)装置においては、動き補償予測のために動画像の画面間の動きを検出して動きベクトルを生成することが必須である。
この動き検出方法として、ブロックマッチング法が知られている。ブロックマッチング法では、符号化対象画像内に設定した符号化ブロックと参照画像内に設定した参照ブロックの間で画素毎に差分をとり、その差分の絶対値または2乗の累積和を差異評価値として用い、この評価値に基づき動きベクトルを検出する。
参照画像内の参照ブロックの設定範囲、即ち動きベクトル候補の設定範囲は、求めたい動きの速さに依存しており、速い動きに追随するためには、その設定範囲を広くする必要があり、参照画面との時間的な距離が大きくなると、その時間的距離の二乗でその設定範囲を拡大する必要があり、その演算量は膨大になる。
その参照画面との時間的な距離による演算量の増加をなくす方法として、1画面前の符号化画面に対して検出した動きベクトルを参照動きベクトルとして、その参照動きベクトルの近傍に複数の動きベクトル候補を設定するテレスコピック探索法が知られている。
また、演算量を更に削減する方法として、入力画像及び参照画像をサブサンプルして最適な動きベクトル候補を検出した後、その動きベクトル候補近傍について1/2画素精度の動きベクトルを検出する方法が知られている。例えば、1/2画素精度の動きベクトルの検出の前段階としての最適な動きベクトル候補の検出を、水平画素数を1/2にサブサンプルして行うと、サブサンプルしないで行う場合に比べ、動きベクトル検出の為のブロックマッチング演算量が約1/2に削減される。
ここで、水平画素数を1/2にサブサンプルして行う最適な動きベクトル候補の検出において、従来では、符号化処理の対象となる画像データを記憶する入力画像用メモリに、符号化ブロックを水平方向に偶数番目の画素と奇数番目の画素に分け、その偶数番目の画素と奇数番目の画素に分けた各画像データを対にして格納していた。例えば動き検出部(サブサンプルして行う最適な動きベクトル候補の検出部)で必要な画素が水平方向に8画素単位(符号化ブロックの水平方向の画素数の1/2に相当)、入力画像メモリのデータアクセス単位が16byte単位(16画素単位)である場合、動き補償部(サブサンプルしないで行う1/2画素精度動き検出部)では符号化対象画像データの読み出しにおいて余分なデータアクセスを生じないが、動き検出部では必要な画素は水平方向に8画素単位であっても、水平方向に16画素(偶数番目の8画素と奇数番目の8画素)単位でアクセスすることになり、従って符号化対象画像データおよび参照画像データ共に必要画素数の2倍をアクセスすることになる。このため、サブサンプルによるメモリバンド幅削減効果が発揮できなくなるという問題があった。
特開2003−111082号公報
上述したように従来では、入力画像メモリのデータアクセス単位が動き補償部のデータアクセス単位と等しいとき、動き補償部では余分なデータアクセスを生じないが、動き検出部では必要画素数の2倍をアクセスすることになり、サブサンプルによるメモリバンド幅削減効果が発揮できないという問題があった。
本発明は、サブサンプルによるメモリバンド幅削減効果を発揮することのできる半導体集積回路装置、画像記録装置および符号化処理装置を提供することを目的とする。
上記課題を解決するため、本発明は、請求項1に於いて、符号化処理の対象となる画像データを記憶するメモリにアクセスするメモリインタフェースと、符号化処理の対象となる画像データを入力し、当該画像データを所定画素数で分割した符号化ブロック単位に所定番目毎の画素群に纏め前記メモリに書き込む画像記憶制御手段と、前記メモリから取得した各符号化ブロックと参照画像内に設定した動き検出範囲内の参照ブロックとの間で差異を評価して動画像の画面間の動きベクトル候補を検出する動きベクトル検出手段とを具備した半導体集積回路装置を特徴とする。
また請求項5に於いて、符号化処理の対象となる画像データを入力し記憶する入力画像記憶手段と、前記入力画像記憶手段から前記符号化処理の対象となる画像データを所定画素単位で分割した符号化ブロックと参照ブロックを取得し、当該符号化ブロックおよび参照ブロックを用いた動き検出および動き補償により前記画像データを符号化処理する符号化処理手段と、前記入力画像記憶手段に、前記符号化処理の対象となる画像データを前記符号化ブロック単位に所定番目毎の画素群に纏めて書き込む記憶制御手段と、前記符号化処理手段で符号化処理した画像データを記憶する大容量記憶装置とを具備した画像記録装置を特徴とする。
符号化処理の対象となる画像データおよび参照画像データを入力画像メモリから読み出す際に符号化処理に必要な画素を連続して取得でき、これによってサブサンプルによるメモリバンド幅削減効果を発揮できる。
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
図1は本発明の一実施形態に係る装置の構成を示すブロック図であり、ここでは、テレビジョン(TV)放送を含む各種動画像の記録再生機能をもつ画像記録装置を例に示している。画像記録装置1は、入力または受信した動画像の映像情報を所定の記録媒体に記録し、ユーザの再生指示に従い既に記録されている圧縮映像情報を再生する記録再生部104、記録再生部104への記録、および記録再生部104からの再生、および以下に説明する各部の動作を制御するマイクロプロセッサ(MPU)により実現される主制御装置105を有する。
記録再生部104は、例えばDVD(Digital Versatile Disk)規格に準拠して製造されたディスク(D)に、情報の記録及び再生が可能なディスクドライブユニット104a、ディスクドライブユニット104aにセットされたディスク(D)に記録されるデータあるいはディスク(D)から再生されたデータの一定量を一時的に保持可能なバッファリングメモリとして機能する一時記録部104b、大容量データを記録可能なハードディスクドライブ(HDD)104d、及びデータプロセッサ104cを含む。
データプロセッサ104cは、主制御装置105の制御に従って、エンコーダ部103から出力された記録データをディスクドライブ104aに供給したり、ディスク(D)の再生信号をディスクドライブ104aから取り込み、デコーダ部106に供給する。又データプロセッサ104cは、主制御装置105の制御に従って、エンコーダ部103から出力された記録データをHDD104aに供給したり、HDD104aからの再生データをデコーダ部106に供給する。更にデータプロセッサ104cは、主制御装置105の制御に従って、ディスク(D)あるいはHDD104aに記録された管理情報を書き替えたり、記録されたデータの削除を行う。
尚、一時記録部104bは、具体的には、記録途中でディスクの記録容量を使い切ってしまった場合において、ディスク(D)が記録容量の残っているディスクに交換されるまでの間、記録対象である情報を、一時記憶しておくことに利用できる。ディスク(D)は、例えば追記録可能なDVD−R、書換え可能なDVD-RAM等の記録可能光ディスクとする。
エンコーダ部103は入力された映像信号をエンコードして圧縮する。エンコーダ部103には、記録対象である映像信号を外部から入力するためのAV入力端子101、および例えば放送事業者等に代表される情報配信者から配信される映像及び音声が受信可能なチューナ102が接続されている。
このエンコーダ部103は、カスタムLSIにより実現され、そのLSI内部には、MPEG符号化処理に必要とされる、符号化処理の対象となる画像データを記憶する画像メモリ112をアクセスして、動き補償予測のための動き検出および補償補償等の処理を行う機能回路が設けられる。さらにこの機能回路には、上述した最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得るため、符号化処理の対象となる画像データを所定画素数で分割した符号化ブロック単位で偶数番目の画素群と奇数番目の画素群とに纏め各々アクセス範囲を二分して上記画像メモリ111に書き込む画像記憶制御機能をもつ入力画像格納処理部(CAP)200が設けられる。このような機能を備えたエンコーダ部103の構成については後述する。
デコーダ部106は記録再生部104から出力された圧縮映像情報をデコードして伸長する。デコーダ部106には、当該デコーダ部106によりデコードされた再生情報を、テレビジョンモニタ等の再生装置に供給するためのAV出力端子107が接続されている。
主制御装置105には又、タイマーマイコン109が接続され、タイマーマイコン109は、映像記録装置1の時間管理に利用されるタイマー回路(時計ユニット)109aを有している。タイマーマイコン109には、ユーザからの操作(指示)を受け付けるユーザ操作入力部110が接続されている。また主制御装置105には、ユーザ操作入力部110及び録画予約情報等を保持可能なメモリ111が接続されている。主制御装置105は、メモリ111に記録されている制御プログラムに従い、ディスク(D)に対する情報の記録、再生および削除、ユーザ操作入力部110を介して入力された録画予約情報に対応する録画動作、表示部108を用いた表示動作等を制御する。
タイマーマイコン109は、タイマー回路(時計ユニット)109a及び録画予約情報テーブル111aをモニタしながら録画予約情報を管理し、録画予約開始時刻に達した時点で主制御装置105に録画開始指示、及び録画予約終了時刻に達した時点で主制御装置105に録画終了指示を出力する。
ユーザ操作入力部110によりユーザは、録画、再生、録画予約情報の入力及び録画予約情報の変更等が可能である。この操作入力部110は、図示しないリモートコントローラから送信された制御信号を受け入れるデータ受信部110b、ユーザからの直接入力を受付け制御信号をタイマーマイコン109へ出力可能な操作パネル110aを含む。
画像メモリ112は、エンコーダ部103の符号化処理に関して、入力画像メモリ(図3の符号210参照)と局部再生画像メモリ(図3の符号290参照)として使用される。また、画像メモリ113は、デコーダ部106の復号処理に関して、局部再生画像メモリとして使用される。
図2は、上記エンコーダ部とデコーダ部を一体化した構成図を示している。すなわち、コーデック部114は、上記エンコーダ部103とデコーダ部106を含むものであり、エンコード処理時には、画像メモリ115を入力画像メモリ(図3の符号210参照)と局部再生画像メモリ(図3の符号290参照)として使用され、復号処理時には、画像メモリ115を局部再生画像メモリとして使用する。
図3は上記したカスタムLSIにより実現されるエンコーダ部103の構成を示している。このエンコーダ部103を構成するLSIの内部には、入力画像格納処理部(CAP)200、動き検出部(ME)220、動き補償部(MC)230、DCT(離散的コサイン変換)部240、量子化部250、逆量子化部260、IDCT(逆離散的コサイン変換)部270、局部再生部280、符号化多重部300等が設けられる。画像メモリ112上の記憶領域には、入力画像メモリ210、および再生画像メモリ290が設けられる。
上記したエンコーダ部103を構成するLSIの内部の構成要素に於いて、上記入力画像格納処理部(CAP)200は、上記入力画像メモリ210のメモリアクセス機能を有するとともに、上述した最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得るため、入力された符号化処理の対象となる画像データを所定画素数で分割した符号化ブロック単位で偶数番目の画素群と奇数番目の画素群とに纏め各々アクセス範囲を二分して上記入力画像メモリ210に書き込む画像記憶制御機能を有している。この画像記憶制御のより具体例な構成並びに動作については後に図4乃至図7を参照して後述する。
上記したエンコーダ部103を構成するLSIの内部構成要素に於いて、入力画像格納処理部200は、画像入力端200aに入力された、符号化処理の対象となる画像(画像データ)を入力画像メモリ210に一時記憶させる。この際の上記した画像記憶制御機能については図4乃至図7を参照して後述する。
動き検出部220は、動きベクトル検出順序に従って、入力画像メモリ210から読み出した動きベクトル検出対象ブロックに対し、入力画像メモリ210から原画参照画素(参照画面)を読み出して、最適な動きベクトル候補(MV候補)を検出する。
動き補償部230は、動き検出部220から供給される動きベクトル候補(MV候補)に基づいて、再生画像メモリ290から再生画像の参照画素を読み出し、符号化順序に従って、入力画像メモリ210から読み出した符号化対象ブロックに対して最適な1/2画素精度の動きベクトルを検出し、最適な動き補償モードを判断して、その予測信号を局部再生部280に供給するとともに、予測誤差信号をDCT部240に供給する。
DCT部240は、動き補償部230から供給される予測誤差信号に対する最適なDCT type(field typeまたはframe type)を判断し、そのDCT typeに基づいて8×8のブロックに分割し、8×8点の2次元DCT処理を行う。
量子化部250は、DCT部240から供給されるDCT係数に対して量子化処理を行い、符号量の調節を行う。
符号化多重部300は、量子化部250から供給される量子化処理されたDCT係数のスキャン変換を行い、DCT係数を0の連続数(ゼロラン)と非零の値(レベル)の組み合わせで表現し、動き補償部230から供給される動き補償モードや動きベクトルと、DCT部240から供給されるDCT type等とともに可変長符号化し、多重化して出力する。
符号化多重部300は、量子化部250から供給される量子化処理されたDCT係数のスキャン変換を行い、DCT係数を0の連続数(ゼロラン)と非零の値(レベル)の組み合わせで表現し、動き補償部230から供給される動き補償モードや動きベクトルと、DCT部240から供給されるDCT type等とともに可変長符号化し、多重化して出力する。
逆量子化部260は、量子化部250から供給される量子化後のDCT係数に対して逆量子化処理を行い、IDCT部270に供給する。
IDCT部270は、逆量子化部260から供給される逆量子化後のDCT係数に対して、8×8点の2次元IDCT処理を行い、予測誤差信号を再生して局部再生部280に供給する。
IDCT部270は、逆量子化部260から供給される逆量子化後のDCT係数に対して、8×8点の2次元IDCT処理を行い、予測誤差信号を再生して局部再生部280に供給する。
局部再生部280は、符号化画面が参照される画面(I−pictureまたはP−picture)の場合に、動き補償部230から供給される予測信号を、IDCT部270から出力される予測誤差信号に加算して局部再生信号を生成し、再生画像メモリ290に記憶する。
尚、上記した各構成要素に於いて、入力画像格納処理部(CAP)200と動き検出部(ME)220を除く各部の動作については本発明に直接関係しないため、その詳細について説明を省略する。
ここで上記入力画像格納処理部200と動き検出部(ME)220の動作について、さらに図面を参照して説明を行う。ここでは入力画像メモリ210のデータアクセス単位が16バイト、当該入力画像メモリ210で扱う画像データの各画素が1バイトの輝度信号である場合を例に採って説明を行う。
上記画像入力端200aからは、1ライン毎に画像データが入力されるが、符号化対象画像の輝度信号は、1画面を図5に示す様な16画素×8ラインのフィールドのブロックに分割されて動き補償されて符号化される。
入力画像メモリ210のデータアクセス単位が16バイト単位(16画素単位)であるとき、1/2画素精度の動きベクトル検出を行う動き補償部において、図5に示すような奇数フィールド、偶数フィールドの符号化ブロックデータを単純に偶数番目(例えば00,02,04,06,08,0a,0c,0e)と、奇数フィールド(例えば01,03,05,07,09,0b,0d,0f)に分け、これを対にして16画素単位で入力画像メモリ210にそのまま書き込んだとき、動き補償部220が必要とする符号化対象画像は16画素単位であることから動き補償部220に対しては余分なデータアクセスを生じないが、動き検出部220で必要な画素は、水平方向に8画素であっても、水平方向に16画素単位でアクセスすることになり、従って必要画素数の2倍のメモリアクセスを必要とし、サブサンプルによるメモリバンド幅削減効果が無い結果となる。
そこで、本発明の実施形態に於いては、入力画像格納処理部200に、図4に示すような入力画像に対する記憶制御処理ルーチンの処理機能をもたせて、図5に示すような入力画像を図6に示すように偶数フィールド同士のペアと奇数フィールド同士のペアをそれぞれに生成し、図6に示すように垂直方向に奇数フィールドのペア群(t0 0e)と、偶数フィールドのペア群(t0 0o)とに分けて格納する。
この際の入力画像格納処理部200の入力画像メモリ210への画像格納処理手順を図4に示すフローチャートを参照して説明する。
この処理では、ステップS101において、入力ライン毎に入力画像を、水平方向に、偶数番目画素と、奇数番目画素とに分けてバッファする。ステップS102において、入力ラインが奇数番目であるか否かを判断し、奇数番目であれば、次のステップS103において、入力された2ラインの画素について、同一符号化ブロックの偶数番目画素を16画素単位に纏めて入力画像用メモリ210に格納し、ステップS104において、同一符号化ブロックの奇数番目画素を16画素単位に纏めて入力画像用メモリ210に格納する。この際、上記奇数番目画素は同一符号化ブロックの偶数番目画素ブロックに対し垂直方向に4ライン下の位置に格納する。この際の入力画像用メモリ210への片フィールドで構成される1符号化ブロックのデータ格納形式を図6に示している。図6において、矢印で示す16画素のデータは、1ライン目の偶数番目画素(8画素)と2ライン目の偶数番目画素(8画素)とを纏めた1メモリアクセス単位のデータ幅をもつ偶数番目の16画素データである。またt0 0eは偶数フィールド、t0 0oは奇数フィールドである。このようにして入力画像メモリ210に格納された1画面分の画像格納形式(符号化フレームの輝度信号格納形式)を図7に示している。
このようにして1画面のデータが入力されると、入力画像を水平方向に偶数番目画素と奇数番目画素に分けて、同一符号化ブロックの偶数番目画素および奇数番目画素をそれぞれ16画素単位で入力画像用メモリ210に格納するとともに、同一符号化ブロックの偶数番目画素ブロックと奇数番目画素ブロックを垂直方向に連続させて格納する。
上記した本発明の実施形態によれば、符号化対象画像を複数の符号化ブロックに分割し、符号化ブロックおよび参照ブロックを水平方向について1/2にサブサンプルして、各符号化ブロックと参照画像内に設定した動き検出範囲内の参照ブロックとの間で差異を評価し動画像の画面間の動きベクトル候補を検出する符号化処理手段を備えた装置において、入力画像メモリ210に、前記入力画像を水平方向に偶数番目画素と奇数番目画素に二分し、当該二分した同一符号化ブロックの偶数番目画素および奇数番目画素をそれぞれ前記入力画像メモリのアクセス単位に纏めて前記入力画像用メモリに書き込み、前記入力画像メモリに格納する入力画像格納制御手段とを備えたことにより、入力画像メモリ210のデータアクセス単位が16byte単位(16画素単位)の場合、動き補償部230と動き検出部220のいずれにおいても、必要な画素は水平方向に16画素単位のアクセスとなり、無効アクセスがなくなることから、サブサンプルによりメモリバンド幅が1/2に削減される。また、前記同一符号化ブロックの偶数番目画素ブロックと奇数番目画素ブロックを垂直方向に連続させることにより、動き補償部230では1個の読み出しコマンド発行で、奇数番目画素ブロックと偶数番目画素ブロックのデータを取得可能となり、読み出し制御も簡単となる。
上記したような本発明の実施形態に係る符号化画像データの格納制御により実現された、最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果について、そのメモリアクセス例を図8および図9に示している。
図8は両方向予測画面(B−picture)符号化処理における、入力画像メモリ210のアクセス例を、本発明の実施形態による格納手段を適用しない場合と対比して示したもので、図8(a)は上記実施形態による格納手段を適用しない場合、図8(b)は上記実施形態による格納手段を適用した場合を示している。図8に於いて、capは入力画像の記憶(画像入力端200aに入力された符号化処理の対象となる画像を入力画像メモリ210へ書き込むライトサイクル)、MErは最適動きベクトル候補検出用参照画像読み出し(動き検出部(ME)220が入力画像メモリ210から参照画面(8×8画素単位)を読み込むリードサイクル)、MEcは最適動きベクトル候補検出対象画像読み出し(動き検出部(ME)220が入力画像メモリ210から最適動きベクトル候補検出対象画面(8×8画素単位)を読み込むリードサイクル)、MCrは動き補償用参照画像読み出し(動き補償部(MC)230が再生画像メモリ290から動き補償用参照画面(18×18画素または18×20画素を読み込むリードサイクル)、MCcは符号化対象画像読み出し(動き検出部(ME)220が入力画像メモリ210から符号化対象画面(16×16画素単位)を読み込むリードサイクル)である。MErに続くdummyはMErでの無効アクセス、MEcに続くdummyはMEcでの無効アクセスである。上記MErに続くdummy(無効アクセス)は、探索範囲が広がる程、大きくなる。例えば、上下左右に符号化ブロックサイズと同じ探索範囲を持たせると、前記動き検出部では水平方向および垂直方向にそれぞれ符号化ブロックサイズ3倍、すなわち符号化ブロックサイズの9倍の参照画素数が必要となる。したがって、図8(a)の場合、その無効アクセスも動き検出対象ブロックサイズを9倍した程度の無効なアクセス期間が介在することになる。これに対し図8(b)では上記無効アクセスを皆無にすることができ、最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得ることができる。
図9は片方向予測画面(P−picture)符号化処理における、入力画像メモリ210のアクセス例を、本発明の実施形態による格納手段を適用しない場合と対比して示したもので、図9(a)は上記実施形態による格納手段を適用しない場合、図9(b)は上記実施形態による格納手段を適用した場合を示している。図9に於いて、capは入力画像の記憶、MErは最適動きベクトル候補検出用参照画像読み出し、MEcは最適動きベクトル候補検出対象画像読み出し、MCrは動き補償用参照画像読み出し、MCcは符号化対象画像読み出し、dummyは無効アクセスであり、それぞれ上記図7に示したリード/ライトサイクルと同様である。MCwは次回の参照画面となる局部再生画像の書き込み(局部再生部280が再生画像メモリ290に次回の参照画面となる局部再生画像を書き込むライトサイクル)である。この場合も図9(a)の場合、上記MErに続くdummy(無効アクセス)は、探索範囲が広がる程、大きくなる。これに対して図9(b)の場合は上記無効アクセスを皆無にすることができ、最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得ることができる。
上述したように従来では、最適な動きベクトル候補の検出時に無効アクセスが必要であったため、メモリバンド幅を多く必要としていた。従って、必要なデータ量をアクセスするために多くの時間を要し、高速な演算処理が困難であった。この問題を解消するには、画像メモリとのインタフェースの動作クロックの高速化やデータ幅の増加が必要になり、消費電力や回路規模の増大を招いていた。これに対して上記した本発明の実施形態に於いては、無効アクセスが不要になり、上記図8、図9に示すように必要データを低遅延でアクセスできるため、消費電力や回路規模の増大を招くこと無く高速な演算処理が可能となる。
尚、上記実施形態に示した構成およびフォーマットは、一例に過ぎず、本発明の構成要件をもとに種々の変形、応用が可能である。例えば上述した実施形態では、エンコーダ部の構成するカスタムLSIを例に示したが、デコーダ部を含めた構成、ディスクドライブ部やマイコンなどを含めた構成、さらには画像メモリを含めた構成であってもよい。また、実施例では、2ライン毎に偶数画素と奇数画素とを分けて格納する例を示したが、動き補償の単位がさらに小さくなる場合は、偶数画素と奇数画素とに分けて、4ライン毎や8ライン毎に格納する様にしても良い。
1…画像記録装置、101…映像信号入力端子、102…TVチューナ、103…エンコーダ部、104…記録再生部、105…マイクロプロセッサユニット、106…デコーダ部、107…映像出力端子、108…表示部、109…タイマーマイコン、110…利用者操作入力部、111…メモリ、112,113,115…画像メモリ、114…コーディック部、200…入力画像格納処理部(CAP)、210…入力画像メモリ、220…動き検出部(ME)、230…動き補償部(MC)、240…DCT(離散的コサイン変換)部、250…量子化部、260…逆量子化部、270…IDCT(逆離散的コサイン変換)部、280…局部再生部、290…再生画像メモリ、300…符号化多重部。
Claims (5)
- 符号化処理の対象となる画像データを記憶するメモリにアクセスするメモリインタフェースと、
符号化処理の対象となる画像データを入力し、当該画像データを所定画素数で分割した符号化ブロック単位に所定番目毎の画素群に纏め前記メモリに書き込む画像記憶制御手段と、
前記メモリから取得した各符号化ブロックと参照画像内に設定した動き検出範囲内の参照ブロックとの間で差異を評価して動画像の画面間の動きベクトル候補を検出する動きベクトル検出手段と
を具備したことを特徴とする半導体集積回路装置。 - 前記画像記憶制御手段は、
前記入力された符号化処理の対象となる画像データを水平方向に偶数番目画素と奇数番目画素に分け、同一符号化ブロックの偶数番目画素と奇数番目画素のそれぞれを前記記憶手段のアクセス単位に相当するn画素単位で前記メモリに書き込み、前記メモリに格納することを特徴とする請求項1記載の半導体集積回路装置。 - 前記画像記憶制御手段は、
前記同一符号化ブロックの偶数番目画素ブロックと奇数番目画素ブロックを垂直方向に連続させて前記メモリに格納することを特徴とする請求項2記載の半導体集積回路装置。 - 前記動きベクトル検出手段は、前記メモリから、偶数フィールド若しくは奇数フィールドの画素データをn画素単位で、検出処理に必要な参照ブロックに対して読み出すことを特徴とする請求項2乃至3記載の半導体集積回路装置。
- 符号化処理の対象となる画像データを入力し記憶する入力画像記憶手段と、
前記入力画像記憶手段に、前記符号化処理の対象となる画像データを前記符号化ブロック単位に所定番目毎の画素群に纏めて書き込み、前記入力画像記憶手段から前記符号化処理の対象となる画像データを所定画素単位で分割した符号化ブロックと参照ブロックを取得し、当該符号化ブロックおよび参照ブロックを用いた動き検出および動き補償により前記画像データを符号化処理する符号化処理手段と、
前記符号化処理手段で符号化処理した画像データを記憶する大容量記憶装置と
を具備したことを特徴とする画像記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062174A JP2005252791A (ja) | 2004-03-05 | 2004-03-05 | 半導体集積回路装置および画像記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062174A JP2005252791A (ja) | 2004-03-05 | 2004-03-05 | 半導体集積回路装置および画像記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252791A true JP2005252791A (ja) | 2005-09-15 |
Family
ID=35032843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004062174A Pending JP2005252791A (ja) | 2004-03-05 | 2004-03-05 | 半導体集積回路装置および画像記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005252791A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012046366A1 (ja) * | 2010-10-07 | 2012-04-12 | パナソニック株式会社 | 画像再生方法、画像再生装置、画像再生プログラム、撮像システム、および再生システム |
-
2004
- 2004-03-05 JP JP2004062174A patent/JP2005252791A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012046366A1 (ja) * | 2010-10-07 | 2012-04-12 | パナソニック株式会社 | 画像再生方法、画像再生装置、画像再生プログラム、撮像システム、および再生システム |
JP2012085001A (ja) * | 2010-10-07 | 2012-04-26 | Panasonic Corp | 画像再生方法、画像再生装置、画像再生プログラム、撮像システム、および再生システム |
CN103109535A (zh) * | 2010-10-07 | 2013-05-15 | 松下电器产业株式会社 | 图像再生方法、图像再生装置、图像再生程序、摄像系统及再生系统 |
US9386310B2 (en) | 2010-10-07 | 2016-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Image reproducing method, image reproducing device, image reproducing program, imaging system, and reproducing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3463299B2 (ja) | ディスク再生装置 | |
TWI295538B (en) | Method of decoding digital video and digital video decoder system thereof | |
US8184700B2 (en) | Image decoder | |
JP2002359848A (ja) | 画像処理装置 | |
JPH10191259A (ja) | Mpegビデオの反転再生方法 | |
JP4869147B2 (ja) | 画像記録再生装置 | |
US20050226332A1 (en) | Motion vector detector, method of detecting motion vector and image recording equipment | |
KR0185932B1 (ko) | 고속재생을 위한 비디오데이타 복호방법 및 그 장치 | |
PT2326019E (pt) | Processo e aparelho de temporização entre imagens com precisão variável para codificação vídeo digital | |
US6882687B2 (en) | Compressed image data reproducing apparatus and method thereof | |
JP2000217109A (ja) | 動画像再生装置及び再生方法 | |
JP3277374B2 (ja) | 画像信号復号化方法及び画像信号復号化装置 | |
JP2005252791A (ja) | 半導体集積回路装置および画像記録装置 | |
JP5053774B2 (ja) | 動画像符号化装置 | |
JP3248366B2 (ja) | データ再生方法およびデータ再生装置 | |
JP2007109329A (ja) | 画像データ記録装置、画像データ再生装置、画像データ記録方法、プログラム及び記録媒体 | |
JPH11205739A (ja) | 画像再生方法及び装置 | |
JP2001160947A (ja) | 画像記録装置および方法 | |
JP2897035B2 (ja) | 動画像符号化制御方式 | |
JPH08149410A (ja) | 画像記録再生装置 | |
JP4291185B2 (ja) | トランスコーディング方法、トランスコーダ及びプログラム | |
JP2002238030A (ja) | スローモーション画像検出方法および検出装置 | |
JP2002514861A (ja) | Mpeg符号化信号のトリックプレイ再生 | |
JP3235917B2 (ja) | 画像記録再生装置 | |
JP2952603B2 (ja) | 動画像符号化制御方式 |