JP2005243886A - 半導体集積回路の配線レイアウト設計装置および方法 - Google Patents

半導体集積回路の配線レイアウト設計装置および方法 Download PDF

Info

Publication number
JP2005243886A
JP2005243886A JP2004051008A JP2004051008A JP2005243886A JP 2005243886 A JP2005243886 A JP 2005243886A JP 2004051008 A JP2004051008 A JP 2004051008A JP 2004051008 A JP2004051008 A JP 2004051008A JP 2005243886 A JP2005243886 A JP 2005243886A
Authority
JP
Japan
Prior art keywords
wiring
power supply
integrated circuit
semiconductor integrated
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004051008A
Other languages
English (en)
Inventor
Fumito Watanuki
文人 綿貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004051008A priority Critical patent/JP2005243886A/ja
Publication of JP2005243886A publication Critical patent/JP2005243886A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】チップサイズの増大を防止しつつ、厳格なデザインルールおよびチップの平坦性を考慮した、効率的な電源配線のレイアウト設計を実現する。
【解決手段】電源配線補強実施部303が電源配線の補強を行う際に、一般配線との関係も考慮してレイアウトを決定する。また、配線面積率制約判定部302が測定した各配線層の配線面積率を参照し、面積率の最も低い配線層を優先的に用いて配線の補強を実施する。補強配線には、補強配線属性付与部306が属性情報を付与し、一般配線の設計変更があったときは、その属性情報に基づき、補強配線削除部305が補強配線を一括削除し、レイアウト設計のやり直しを可能とする。
【選択図】 図4

Description

本発明は、半導体集積回路の配線レイアウト設計装置および方法に関し、特に、厳格なデザインルールならびに半導体集積回路の平坦性を考慮しつつ、電源配線の効率的な補強を実現する配線レイアウト設計技術に関する。
近年、半導体集積回路(以下、LSIと称す)は、様々な製品に搭載されている。LSI内の集積回路を動作させるために、電源供給用の配線(電源配線)を敷設し、集積回路への電源供給を行う必要がある。集積回路への十分な電源供給が行われないと、回路が動作しない等の不具合が発生する。したがって、集積回路に十分な電源供給を行うことができる電源配線を敷設する必要がある。
一方、電源配線は占有面積が大きく、他の配線(一般配線)の敷設スペースを奪いがちであり、結果的に、LSI自体の面積が大きくならざるを得ない事態も生じ得る。このような事態を回避するために、CADを用いて、必要な電源供給能力をもつ電源配線を効率的に敷設する手法が採用されている。電源配線の適切な敷設を実現する方法としては、初期電線配線敷設後に電源電流の測定を行い、電源供給能力が不測している箇所において、適切な電源配線の補強を行う方法がある(特許文献1参照)
特開平3−204958号公報
特許文献1にみられるように、従来は、電源配線のレイアウト設計では、その電源配線の最適化のみをめざしている。すなわち、電源配線における電流集中や集積回路における電圧降下等を測定し、その結果に基づいて電源配線を局所的に補強して最適化している。 一般配線のレイアウトは、電源配線のレイアウト設計の後に行われる。このような手法は、LSI内に一般配線の配線面積が十分に確保されている場合には有効である。
しかし、最近のLSIでは集積回路の規模が増大し、これに伴い、一般配線の結線を行うための配線面積が顕著に増加する傾向にある。このような状況下では、一般配線の配線スペースを確保しつつ、電源配線の補強(つまり、電源配線の最適化)を行うことが困難となっている。すなわち、一般配線との関係を無視して電源配線だけを最適化しても、今度は、一般配線のレイアウトができなくなるという事態が生じる。つまり、電源配線のレイアウトは、一般配線を含む他のすべての配線との間のデザインルールを考慮して、より広い視野にたって総合的に行わなければならないのであり、この点で、従来の設計技術は不十分である。
また、LSIの設計においては、LSIを平坦に製造するために、各配線層の面積率(LSIの全体面積に対する面積比)が定められているのが一般的である。通常は、電源配線および一般配線の敷設後に、各配線層のLSI面積に対する面積比を測定し、規定の面積率に満たない配線層では、面積率規約を満たすためだけに必要な、結線を行わないLSI平坦化用の金属(いわゆるダミー配線層)を意図的に敷設する。
しかし、近年、LSIの大規模化に伴い、平坦化用の金属(ダミー配線層)を配置するための十分な領域を確保することが困難になっている。つまり、平坦化するためだけにダミーの金属層を配置することは、結果的に、LSIの面積を大きくし、LSI製造費用を増加させる原因になっていた。
このような状況下では、電源配線を含む配線のレイアウト設計も、配線間の距離やエレクトロマイグレーションの防止等の検討だけではなく、多層LSIの平坦化の担保という観点も含めて、広い視野からの検討が望まれるが、従来技術では、配線のレイアウト設計に際して、このような観点からの検討は行われてはいない。
図10は、従来の配線レイアウト設計の手順を示すフロー図である。図示されるように、従来は、初期電源配線接続を行った後(S101)、電源電圧降下測定を行って、電源供給の補強が必要な集積回路部分を推定し(S102)、既存の電源配線を太くする、あるいは新しい電線配線を追加する手法を用いて、電源配線の補強を行い(S103)、次に、一般配線の結線を行う(S104)。
しかし、上記フローに従ったレイアウト設計を行うと、以下の不都合が発生する。第1に、電源配線の補強は、一般配線の結線前に行われるため、電源配線の補強を行ったことにより配線スペースが減少し、これにより、一般配線を敷設するための十分なスペースが存在しなくなるおそれがある。特に、一般配線を局所的に多く配線しなければならない領域と電源配線の補強が必要な領域とが重複した場合には、一般配線の配線領域を補強配線が占有してしまい、一般配線の結線が不可能になるという問題が生じる。
第2に、上記フローでは、LSI面積に対する各配線層の面積率を考慮していないため、ステップ103の電線配線補強の工程において、電源配線を追加する際には、電波補強後の電圧降下量が同値であれば、どの配線層を用いるかという点は考慮されていない。そのため、一般配線の結線後において、各配線層の面積率測定を行うと、電源配線の補強を行った配線層とは異なる配線層に対する面積率規約が満たされておらず、面積率規約遵守のため、その配線層に関して、追加して平坦化用金属(ダミー配線)を配置する工程が必要な場合がある。
しかし、仮に、電源配線の補強を、その面積率規約を満足していない層の配線を用いて行っていれば、その補強の分だけ配線面積率が増加し、デザインルールを満足するようになる可能性があり、これによって、ダミー配線の追加は不要となっていたかもしれない。 つまり、従来の手法では、補強配線を行う際に、どの層の配線層を使用するのが最も望ましいのかを考慮していないため、結果的に、LSI面積を無駄に増大させてしまうことがある。
本発明は、チップサイズの増大を防止しつつ、厳格なデザインルールおよびLSIの平坦性を考慮した効果的な電源配線の補強を実現することを目的とする。
本発明の半導体集積回路の配線レイアウト設計装置は、半導体集積回路へ初期電源配線を敷設する配線敷設手段と、前記半導体集積回路における電圧降下量の測定結果および全敷設配線層についての前記半導体集積回路全体に対する配線面積率の測定結果に基づき、電圧降下量の大きい回路部分への電源供給を強化するために、前記配線面積率の小さい配線層を優先的に用いて、かつ、前記一般配線を含む全敷設配線との間の設計制約を満たしつつ、前記初期電源配線の補強を行なう配線補強手段とを備える。
これにより、一般配線との関係、ならびに、配線の面積率(すなわち、LSIの平坦化の要請)を考慮したより広い視野から、最も望ましい電源配線のレイアウト設計(具体的には電源配線の補強工程)を実施することができる。すなわち、一般配線との設計制約を考慮した上で電源配線の補強を行なえるため、一般配線の配線面積を確保しつつ電源の補強を行なうことが可能となる。また、予め一般配線を含む全配線の面積率を測定し、面積率制約を満たさない配線層を特定し、電源配線補強時において、特定されたその配線層を優先的に使用することにより、配線のリソースを有効に活用した電源補強を行なうことが可能となる。
本発明の半導体集積回路の配線レイアウト設計装置において、前記配線補強手段は、補強配線の追加または電源配線の拡幅により前記初期電源配線の補強を行う。電源配線の補強方法として、補強配線の追加、および、配線の幅広化があり、状況に応じてこれらを適宜、使い分けることで、適切な電源配線の敷設を行うことができる。
また、本発明の半導体集積回路の配線レイアウト設計装置は、前記初期電源配線の補強部分を特定するための属性情報を付与する手段と、前記属性情報に基づいて前記補強部分の一括消去を行う手段とを備える。電線配線の補強部分に対して、補強部分であることを示す属性情報を予め付与しておくことにより、その後の状況の変化に応じて、その補強配線を一括して消去することが可能となる。例えば、電源配線の補強完了後に、一般配線のレイアウト変更(再結線)が必要になった場合でも、補強電源配線を自動で一括削除し、一般配線の再結線後に、再度の補強を行うことができる。したがって、一般配線の再結線が必要になったときも、柔軟に対処することができる。
また、本発明の半導体集積回路のレイアウト設計方法は、半導体集積回路へ初期電源配線を敷設する工程と、前記半導体集積回路における電圧降下量の測定結果および全敷設配線層についての前記半導体集積回路全体に対する配線面積率の測定結果に基づき、電圧降下量の大きい回路部分への電源供給を強化するために、前記配線面積率の小さい配線層を優先的に用いて、かつ、前記一般配線を含む全敷設配線との間の設計制約を満たしつつ、前記初期電源配線の補強を行なう工程と、前記一般配線の再結線が必要な場合に、前記初期電源配線の補強部分を特定するために付与した属性情報に基づいて前記補強部分の一括消去を行う工程とを備える。
本発明によれば、一般配線との設計制約を考慮した上で電源配線の補強を行なえるため、一般配線の配線スペースを確保しつつ電源配線を補強することができる。また、予め一般配線を含む全配線面積率を測定し、面積率制約を満たさない配線層を特定し、電源配線補強時に、その配線層優先的に使用することにより、配線のリソースを有効に活用した電源補強を行なうことが可能となる。
また、電線供給の補強を行なった配線に対し、補強配線であることを示す属性情報を予め付与しておくことにより、その後の状況の変化に応じて、その補強配線を一括して消去することが可能となる。例えば、電源配線の補強完了後に、一般配線のレイアウト変更(再結線)が必要になった場合でも、補強電源配線を自動で一括削除し、一般配線の再結線後に、再度の補強を行うことができる。したがって、一般配線の再結線が必要になったときも、柔軟に対処可能である。
(第1の実施形態)
図1は、本発明のレイアウト設計支援装置の主要な構成を示すブロック図である。図示されるように、このレイアウト設計支援装置は、CPU100と、入出力インタフェース110と、セルライブラリ120と、ネットリスト130と、マクロライブラリ140と、レイアウトデータファイル150と、自動レイアウトプログラム(本発明の半導体集積回路のレイアウト設計プログラムである)160と、タイミング検証プログラム170と、を有する。これらは、システムバス(BUS)を介して相互に接続されている。
CPU100は、自動レイアウトプログラム160を解読し、所望のレイアウト設計を実行する。本実施形態では、主として、配線のレイアウト設計を実行するものとする。レイアウト設計は、論理設計により生成されたネットリスト130に基づいて行われる。レイアウト設計の前段階において、論理設計によりLSIの論理回路が生成され、この論理回路の情報は、ネットリストというデータファイル(参照符号130)の形で、レイアウト設計支援装置内に蓄積される。
CPU100によるレイアウト設計は、チップ上のブロックやセルのレイアウトを行う工程と、電源配線(接地配線を含む)および一般配線(ブロックやセル間を接続する配線である)のレイアウトを行う工程とに大別される。ここで、“セル”は、一般に、NOR、NAND、インバータ、フリップフロップなどの基本的な論理回路であり、“ブロック”は、複数のセルを組み合わせて所定の機能を有する回路ブロックである(本明細書では、マクロブロックと称する)。
チップ上に配置されるセルの情報は、セルライブラリ120に格納されており、また、マクロブロックの情報は、マクロライブラリ140に格納されている。また、レイアウト設計により生成されたレイアウトデータは、レイアウトデータファイル150に格納される。チップ上の配線やブロック、セルの配置が終了すると、CPU100は、タイミング検証プログラム170に基づき、設計されたレイアウトにおける信号遅延を計算し、タイミング上の問題が生じないかを検証する。
図2は、レイアウト設計の手順の概要を示すフロー図である。図示されるように、最初に、フロアプラン工程S10にて、所定の機能を有する比較的大規模なマクロブロックがチップ上に配置される。次に、一般配線および電源配線(接地配線を含む)のレイアウト設計を行う(配線工程S11)。本発明は、特に、この配線工程S11の効率化を図るものである。そして、レイアウト検証工程S12が行われる。
図3は、本発明の配線レイアウト設計方法における主要な手順を示すフロー図である。ステップ201では、従来レイアウトフローと同様に、LSI中の機能ブロックやメモリなどのハードマクロ(マクロブロック)について、電源の供給を行うための初期電源配線の敷設を行う。ステップ202では、一般配線の結線を行なう。この段階では、電源配線の補強が行われていないため、配線スペースが過度に圧迫されるという事態は生じない。 したがって、一般配線のレイアウトを確実に実行することができる。ステップ203では、外部のLSI設計装置を利用して、電源電圧の降下量測定と、電源配線および一般配線を含む全配線層の面積率測定を行なう。
ステップ204では、ステップ203で測定された電線電圧降下量に基づき、電源配線の補強が必要な箇所に対し、同じくステップ203で測定された各配線層の面積率の情報を参照して、面積率の規約を満たさない配線層(つまり、面積率の小さい配線層)を優先的に使用した配線補強を行なう。ここで、電源配線の補強は、先に敷設されている一般配線(その他の全配線)との間のデザインルールを考慮して行われる。したがって、他の配線との関係を考慮しつつ、適切な電源配線の補強を行うことができる。
また、配線面積率の制約を満たさない配線層(面積率の小さい配線層)を優先的に使用し、配線補強を行なうことで、配線リソースを有効利用できる。つまり、電源配線の補強のために、配線面積率が低い配線を優先的に利用することにより、結果的に、その配線の面積率が増加し、面積率の制約を満たす方向に改善することができる。その際の補強手法は、新規に配線を追加する、配線幅を広くする、のいずれかの手法を採用する。
ステップ205では、補強を行なった配線に対し、補強配線であることを示す属性情報の付与が行われる。この属性情報を付与しておくことで、補強配線(補強部分)を初期電源配線とは区別して把握することができる。したがって、その後の設計変更の要請に応じて、補強配線を一括して消去することも可能となる。ステップ206では、一般配線の配線修正があるか否かの判定を行う。一般配線の修正がない場合は一連の処理が終了する。 一般配線の修正がある場合は、ステップ207により、ステップ206で補強属性を付与された配線に対し、補強配線(補強部分)の自動一括削除を行ない、ステップ202の一般配線工程に戻る。
上記のステップを繰り返すことにより、一般配線(および他の全配線)との関係を考慮した適切な電源配線の補強を行え、かつ、配線面積率の制約を満たさない配線層を優先的に使用することで、配線リソースを有効活用した合理的な電源配線補強を実施することが可能となる。また、補強配線に属性情報を付与することで、一般配線の再結線が必要になった場合に、補強電源配線の一括自動消去を行うことができ、レイアウト変更にも、柔軟に対処することができる。
図4は、レイアウト設計支援装置の要部構成を示すブロック図である。このレイアウト設計支援装置は、主として、図1のCPU100が自動レイアウトプログラム160を実行することにより構築される機能ブロックにより構成される。このレイアウト設計支援装置は、主に、電源配線の補強のためのレイアウト設計を支援する。
図4中、入力部301および出力部306は、図1の入出力インタフェースに相当する部分である。電源配線の補強を行うための機能ブロックとして、配線面積率制約判定部302と、電源配線補強実施部303と、補強情報格納部304と、補強配線削除部305と、補強配線属性付与部306と、が設けられている。
入力部301からは、集積回路の物理的な配置情報、配線する際に用いる設計制約、各配線層の面積率規約及び配線面積率測定結果、電波電圧降下量測定から計測された、電源電圧降下量の多い箇所の位置情報等が入力される。出力部307からは、補強された電源配線のレイアウトデータが出力される。レイアウトデータは、図1のレイアウトデータファイル150に格納される。
以下、電源配線の補強を行うための機能ブロック302、303の機能および動作について具体的に説明する(なお、機能ブロック305、306については、第2の実施形態で説明する)。図5は、配線面積率制約判定部(図4の参照符号302)の動作手順を示すフロー図である。図示されるように、配線面積率制約判定部302では、まず、入力された配線面積率測定結果を抽出する(ステップ401)。
次に、面積率の制約を満たしていない配線層について、制約された面積から最も数値が離れている配線層(面積率が最も小さい配線層)から順にリスト化する(ステップ402)。ステップ402で得られた情報に基づいて、配線面積率規約を満たしていない配線層に対し、制約面積と最も数値が離れている配線層から順番に優先順位付けをし、その情報を、電源配線補強実施部(図4の参照符号303)に与える(ステップ403)。
図6は、電線配線補強実施部(図4の参照符号303)の動作手順を示すフロー図である。電源電圧降下部抽出工程(ステップ501)では、電源補強を行なうべき箇所の特定を行なう。次に、隣接配線間の間隔等の配線設計ルールを抽出する(ステップ502)。 ステップ503において、面積率の規約より指定されている優先配線層での配線追加が可能か判断を実施し、配線設計ルールを満たす場合は、ステップ504において、自動での電源供給用配線の追加を行なう。全ての配線層について配線追加ができないと判断される場合は、配線幅の拡大処理を実施する(ステップ505)。
図7は、配線追加による電源配線の補強について説明するためのレイアウト図である。 図7のレイアウト例では、マクロブロック601との接続部の近傍において配線補強を実施している。すなわち、ここでは、マクロブロック601との接続部において、電源配線602の補強が必要である場合を想定する。
電源配線602からマクロブロック601への電流供給能力を増強するため、既存の電源配線(初期電源配線)602に、補強配線604を追加する。補強配線604に使用する配線層は、既にリスト化されている優先配線層から選択される。この選択の際には、一般配線605との間の配線間隔(L1)を計測し、配線制約を満たしているかどうかも判断する。制約を満たさない場合は、使用配線層を次に優先される配線層に変更して同様の処理を実施する。近傍に配置されている配線が、電源配線である場合も同様に、配線間隔を計測し、同様の処理を行なうことが望ましい。
このような処理を繰り返し実行することにより、補強可能な配線層を特定できた場合は、その配線層を用いて配線追加を実行する。すべての配線層について配線追加ができないと判断される場合には、図8に示す配線幅の拡大処理を実施する。
図8は、配線幅を拡張することで電源配線の補強を行う処理を説明するためのレイアウト図である。図8に示される配線幅の拡大を実施する際も、図7の場合と同様に、補強対象の電源配線702と一般配線704(電源配線である場合も同様)との間の配線間隔(L2)を計測し、配線制約を満たしつつ最も配線幅を広げることのできる配線幅を選択する。このようにして、一般配線との配線制約を満たした配線幅の拡張を実現する。
(実施の形態2)
本実施形態では、図4の補強配線削除部305と、補強配線属性付与部306の機能について、具体的に説明する。図4の電源配線補強実施部303により電源配線の補強がなされると、補強配線属性付与部306は、補強を行なった配線に対して、補強配線であることを示す属性情報を付与し、同時に、その補強属性情報を、図4の補強属性情報格納部304に格納する。
次に、図4の補強配線削除部305の機能について説明する。図9は、補強配線削除部の機能について説明するためのレイアウト図である。図9のレイアウト図面では、すでに電源配線の補強が完了している。つまり、電源配線802には、補強配線804が追加されている。
一般配線806について、配線の再結線が必要になった場合を想定する。再配線の結果によっては、配線間隔(L3)が与えられた配線制約を満たさない場合が発生し得る。その場合には、通常は一般配線の配線経路を変更し、配線制約を満たす配線経路を探し出す処理が必要となる。しかし、すでに一般配線の配線経路の変更ができないほど、配線領域に余裕がない場合には、一般配線の再結線が行えなくなってしまう。補強された電源配線804を削除すれば一般配線の再結線が可能になるが、従来技術では手作業での処理を行なわなければならず、工数が増大し、修正に時間がかかる。特に、図8に示すレイアウト構成と同様のレイアウト構成をもつ部分が多数ある場合には、それらの全ての箇所において一般配線の修正を行なう必要があり、この場合には、工数が極めて増大し、現実的には実行不能となってしまう。
そこで、本実施形態では、図4に示される補強配線削除部305が、図4の補強属性情報格納部304を検索して、補強属性情報が付与されている配線(追加された補強配線804)を抽出する。そして、補強配線804(他の箇所も同様)の一括削除を実施する。このようにすることで、一般配線の再結線が発生した際も、初回の一般配線の結線を行なった際と同じ配線領域を確保した上で、一般配線の再結線を行なうことが可能になり、配線リソースの枯渇による配線破綻の可能性が少なくなる。また、一般配線の再結線後には、図3のステップ202に戻って、電源配線の再補強も行なうことが可能であり、したがって、設計変更があった場合にも柔軟に対処可能となる。
本発明の半導体集積回路の配線レイアウト設計装置および方法は、一般配線との設計制約を考慮した上で電源配線の補強を行なえるため、一般配線の配線スペースを確保しつつ電源配線を補強することができ、また、予め一般配線を含む全配線面積率を測定し、面積率制約を満たさない配線層を特定し、電源配線補強時に、その配線層優先的に使用することにより、配線のリソースを有効に活用した電源補強を行なうことが可能となるという効果を有し、厳格なデザインルールならびに半導体集積回路の平坦性を考慮しつつ、電源配線の効率的な補強を実現する配線レイアウト設計技術等として有用である。
配線レイアウト設計支援装置の主要な構成を示すブロック図 レイアウト設計の手順の概要を示すフロー図 配線レイアウト設計方法における主要な手順を示すフロー図 レイアウト設計支援装置の要部構成を示すブロック図 配線面積率制約判定部の動作手順を示すフロー図 電線配線補強実施部の動作手順を示すフロー図 配線追加による電源配線の補強について説明するためのレイアウト図 配線幅を拡張することで電源配線の補強を行う処理を説明するためのレイアウト図 補強配線削除部の機能について説明するためのレイアウト図 従来の配線レイアウト設計の手順を示すフロー図
符号の説明
100 CPU
110 入出力インタフェース
120 セルライブラリ
130 ネットリスト
140 マクロライブラリ
150 レイアウトデータファイル
160 自動レイアウトプログラム
170 タイミング検証プログラム
300 配線レイアウト設計支援装置
301 入力部
306 出力部
302 配線面積率制約判定部
303 電源配線補強実施部
305 補強配線削除部
306 補強配線属性付与部
307 出力部

Claims (7)

  1. 半導体集積回路へ初期電源配線を敷設する配線敷設手段と、
    前記半導体集積回路における電圧降下量の測定結果および全敷設配線層についての前記半導体集積回路全体に対する配線面積率の測定結果に基づき、電圧降下量の大きい回路部分への電源供給を強化するために、前記配線面積率の小さい配線層を優先的に用いて、かつ、前記一般配線を含む全敷設配線との間の設計制約を満たしつつ、前記初期電源配線の補強を行なう配線補強手段と、
    を備える半導体集積回路の配線レイアウト設計装置。
  2. 請求項1記載の半導体集積回路の配線レイアウト設計装置であって、
    前記配線補強手段は、補強配線の追加または電源配線の拡幅により前記初期電源配線の補強を行う半導体集積回路の配線レイアウト設計装置。
  3. 請求項1記載の半導体集積回路の配線レイアウト設計装置であって、
    前記初期電源配線の補強部分を特定するための属性情報を付与する手段と、
    前記属性情報に基づいて前記補強部分の一括消去を行う手段と、
    を備える半導体集積回路の配線レイアウト設計装置。
  4. 半導体集積回路へ初期電源配線を敷設する工程と、
    前記半導体集積回路における電圧降下量の測定結果および全敷設配線層についての前記半導体集積回路全体に対する配線面積率の測定結果に基づき、電圧降下量の大きい回路部分への電源供給を強化するために、前記配線面積率の小さい配線層を優先的に用いて、かつ、前記一般配線を含む全敷設配線との間の設計制約を満たしつつ、前記初期電源配線の補強を行なう工程と、
    前記一般配線の再結線が必要な場合に、前記初期電源配線の補強部分を特定するために付与した属性情報に基づいて前記補強部分の一括消去を行う工程と、
    を備える半導体集積回路のレイアウト設計方法。
  5. 半導体集積回路の配線レイアウトを設計するためのプログラムであって、コンピュータを、
    前記半導体集積回路へ初期電源配線を敷設する手段、
    前記半導体集積回路における電圧降下量の測定結果および全敷設配線層についての前記半導体集積回路全体に対する配線面積率の測定結果に基づき、電圧降下量の大きい回路部分への電源供給を強化するために、前記配線面積率の小さい配線層を優先的に用いて、かつ、前記一般配線を含む全敷設配線との間の設計制約を満たしつつ、前記初期電源配線の補強を行なう手段、
    前記一般配線の再結線が必要な場合に、前記初期電源配線の補強部分を特定するために付与した属性情報に基づいて前記補強部分の一括消去を行う手段、
    として機能させるプログラム。
  6. 請求項1から請求項3のいずれか一項記載の半導体集積回路の配線レイアウト設計装置を用いて設計された半導体集積回路。
  7. 請求項4記載の半導体集積回路の配線レイアウト設計方法に用いて設計された半導体集積回路。
JP2004051008A 2004-02-26 2004-02-26 半導体集積回路の配線レイアウト設計装置および方法 Withdrawn JP2005243886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004051008A JP2005243886A (ja) 2004-02-26 2004-02-26 半導体集積回路の配線レイアウト設計装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051008A JP2005243886A (ja) 2004-02-26 2004-02-26 半導体集積回路の配線レイアウト設計装置および方法

Publications (1)

Publication Number Publication Date
JP2005243886A true JP2005243886A (ja) 2005-09-08

Family

ID=35025304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051008A Withdrawn JP2005243886A (ja) 2004-02-26 2004-02-26 半導体集積回路の配線レイアウト設計装置および方法

Country Status (1)

Country Link
JP (1) JP2005243886A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158902A (ja) * 2006-12-25 2008-07-10 Ricoh Co Ltd 自動配置配線方法および電子回路図
JP2010152644A (ja) * 2008-12-25 2010-07-08 Fujitsu Semiconductor Ltd 設計支援方法および設計支援装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158902A (ja) * 2006-12-25 2008-07-10 Ricoh Co Ltd 自動配置配線方法および電子回路図
JP2010152644A (ja) * 2008-12-25 2010-07-08 Fujitsu Semiconductor Ltd 設計支援方法および設計支援装置

Similar Documents

Publication Publication Date Title
US8495547B2 (en) Providing secondary power pins in integrated circuit design
US7872355B2 (en) Semiconductor integrated circuit and method of designing semiconductor integrated circuit
US8219959B2 (en) Generating integrated circuit floorplan layouts
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
JP2007072960A (ja) 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム
US8187924B2 (en) Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit
JP5266826B2 (ja) 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置
US7966597B2 (en) Method and system for routing of integrated circuit design
US10936784B2 (en) Planning method for power metal lines
US8694940B2 (en) System and method for integrated circuit design and implementation using mixed cell libraries
JP2005243886A (ja) 半導体集積回路の配線レイアウト設計装置および方法
JP2009020575A (ja) 半導体集積回路の設計方法および設計装置
JP2011134084A (ja) 半導体集積回路の設計方法、及びプログラム
JP2006155119A (ja) Lsi物理設計方法、プログラム及び装置
JP2009134439A (ja) ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法
JP2008310527A (ja) 半導体集積回路のレイアウト設計装置及びレイアウト設計方法
US7346871B2 (en) Method of estimating wiring complexity degree in semiconductor integrated circuit
CN112287631A (zh) 电源金属线规划方法
JP2006331006A (ja) Lsiレイアウトの配線混雑抑制方法
JP2011109025A (ja) 半導体集積回路のセル自動配置方法、装置、及びプログラム
JP5456093B2 (ja) 半導体集積回路及び半導体集積回路の設計方法
JP2013045861A (ja) 半導体レイアウト設定装置、半導体レイアウト設定方法、及び半導体レイアウト設定プログラム
JP2004013205A (ja) 半導体集積回路のレイアウト方法
JP2003228597A (ja) Lsiのレイアウト設計方法及びレイアウト設計プログラム
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070731