JP2005243823A - プラズマ処理装置、半導体製造装置、及び、それに使用される静電チャック部材 - Google Patents

Abstract

【課題】 半導体製造装置、特に、ＨＤＰ−ＣＶＤ装置では、プラズマダメージを受けたチップが多く、歩留まりが低いと言う問題点があった。
【解決手段】プラズマダメージの原因となるバイアスＲＦによる電磁界の発生を均一にするために、ＲＦ導入棒と静電チャックユニットとの間に、静電チャックユニットの平面上において実質的に対称となるような配線部材をＲＦ導入棒の先端に接続する。静電チャックユニットと配線部材との接続位置は一つであっても良いし、複数であっても良い。
【選択図】図５

Description

本発明は、被処理対象物、特に、半導体ウェハ或いは液晶用基板等を処理するプラズマ処理装置に関し、具体的には、高密度プラズマ（ＨＤＰ）ＣＶＤ装置のような半導体製造装置、並びに、当該半導体製造装置に使用される静電チャックユニットに関するものである。

一般に、半導体装置、液晶表示装置等を製造するために使用されるプラズマ処理装置には、プラズマエッチング装置、プラズマＣＶＤ装置、イオン注入装置、スパッタリング装置等がある。これらプラズマ処理装置のうち、高濃度のプラズマを発生させてＣＶＤを行う高密度プラズマ（ＨＤＰ）−ＣＶＤ装置は、半導体装置における層間絶縁膜、トレンチ埋め込み膜、或いは、パッシベーション膜を成膜するために使用されている。

従来、この種のＨＤＰ−ＣＶＤ装置は、処理ガスを導入、排出できる真空チャンバと、当該真空チャンバの周りに配置されたＲＦコイルとを備え、当該ＲＦコイルをＲＦ電源によって駆動することによって、真空チャンバ内に高密度プラズマを発生させている。ＨＤＰ−ＣＶＤ装置の真空チャンバ内には、被処理対象物である半導体ウェハ等を静電的に支持、固定する静電チャック（ＥＳＣ）ユニットが配設されることがある。

特開平１０−２４２２４４号公報（特許文献１）には、静電チャック（ＥＳＣ）ユニットを備えたＨＤＰ−ＣＶＤ装置が示されている。特許文献１に示されたＨＤＰ−ＣＶＤ装置は、誘導電荷の静電引力によって、誘電被覆面に半導体ウェハ又は他の基板を吸引するユニポーラ静電チャックユニットを開示しており、当該静電チャックユニットを使用した場合、２つのウェハを配置して処理することができる。具体的に説明すると、特許文献１に示された静電チャックユニットは、誘電体等によって形成された円筒形状のチャック本体と、当該チャック本体の対向する２つの円形平面上に形成された誘電体層とを備えると共に、チャック本体内部には、チャック本体自身を冷却する水冷チャネル及びウェハを冷却するヘリウムチャネルが設けられている。更に、チャック本体はバイアスＲＦソースと電源線によって接続され、当該チャック本体に電源線を介してバイアスＲＦ電圧を供給して、プロセス領域（即ち、処理領域）に荷電プラズマを発生させ、この荷電プラズマによる誘導電荷の静電引力で、静電的にウェハをチャック面上に誘引、固定している。

他方、特願２００３−１６０１３８号明細書（特許文献２）には、静電チャックユニットを真空チャンバ内に設けたＨＤＰ−ＣＶＤ装置が示されている。特許文献２に示された静電チャックユニットは、ＥＳＣ（静電吸着構造）ステージ、当該ステージ及びバイアスＲＦ電源に接続され、バイアスＲＦ電源からのバイアスＲＦをＥＳＣステージに供給するＲＦ導入棒、及び、当該ＲＦ導入棒から伸び、ＥＳＣステージに接続されたバイアスＲＦ配線とを備えている。また、この構成を有する静電チャックユニットを使用して、ハイパワーで高濃度のプラズマを発生させることにより、プラズマ処理を行った場合、プラズマ処理される基板、例えば、半導体ウェハに不所望なダメージが発生し、この結果、製品の歩留まりが著しく低下することが指摘されている。

ここで、特許文献２に示されたＨＤＰ−ＣＶＤ装置を図面を参照して具体的に説明しておく。図１及び図２を参照すると、図示されたＨＤＰ−ＣＶＤ装置はクラスタータイプの真空処理装置の一部を構成する処理部として設けられている。当該処理部は真空チャンバ１０を有しており、真空チャンバ１０は頂部に開口部を備えたセラミック製ドーム１１と、当該ドーム１１と連結されたチャンネルボディ（下部チャンバ）１２とによって構成されており、両者によって内部空間が規定されている。

ドーム１１の頂部には、トップコイル１５が配設される一方、ドーム１１の側部には、サイドＲＦコイル１６が配置されている。更に、ドーム１１の内側には、側面にガスを噴出する側面ノズル１８が備えられており、この構成によって、上部にプラズマ発生空間が規定され、下部に処理空間が規定されている。

図示されているように、ドーム１１頂部に設けられたトップコイル１５上には、セラミックプレート（ここでは、ＡｌＮプレート）２６、ヒータープレート２８、及び、冷却プレート３０が順次積層されており、ドーム１１頂部の中央部分には、ノズル３２がドーム内部に突出するように設けられ、当該ノズル３２は冷却プレート３０、ヒータープレート２８、及び、セラミックプレート２６の間に形成された開口部を通して延びるトップＯ２配管及びトップシラン配管に連結されている。また、ドーム１１及びそれに付属する部材全体はリッドカバー３５によって囲まれている。更に、トップコイル１５及びサイドコイル１６はソースＲＦ電源３６に接続され、これらのコイル１５及び１６には、ソースＲＦ電源３６からソースＲＦ電圧が供給されている。

一方、チャンネルボディ（下部チャンバ）１２の底部には、スロットルバルブ２０及びゲートバルブ２１を介して真空チャンバ１０を排気するターボポンプ２２が連結されている。また、チャンネルボディ１２の側部には、スリットバルブ２４及びリモートプラズマ発生器（アプリケータ）２７が設けられている。

更に、チャンネルボディ１２によって規定される処理空間内には、被処理対象物（ここでは、半導体ウェハ）を支持、固定するカソードボディ４０がトップノズル３２と対向するように配置されており、カソードボディ４０と、側面ノズル１８との間の処理空間には、静電チャックユニット４４が設置されている。

図示されたは静電チャックユニット４４は真空チャンバ１０の外側に設けられたバイアスＲＦ電源４２に電気的に接続され、当該バイアスＲＦ電源４２からは、１３.５６ｋＨｚのバイアスＲＦ電圧が電源供給シャフト、即ち、ＲＦ導入棒４６を介して静電チャックユニット４４に供給されている。

ここで、静電チャックユニット４４は半導体ウェハ等の基板をサポートする誘電体によって形成されたサポート部材４４１と、アルミニウム等の導電材料によって形成された導電部材４４２とを有し、導電部材４４２は配線部材４４３によってＲＦ導入棒４６に連結されている。静電チャックユニット４４、配線部材４４３、及び、ＲＦ導入棒４６の組合せを、ここでは、静電チャック部材と呼ぶ。

この構成のＨＤＰ−ＣＶＤ装置は、バイアスＲＦ電源４２からバイアスＲＦ電圧が供給されると、荷電プラズマが発生し、この荷電プラズマによる誘導電荷の静電引力で、静電的に半導体ウェハは静電チャックの上面上に誘引され、固定される。

ここで、図２を参照して、従来のプラズマ処理装置に使用されるカソードボディー４０を構成する静電チャックユニット４４の構成をより具体的に説明する。図２では、カソードボディー４０の裏面側から静電チャックユニット４４を見た場合における静電チャックユニット４４と、ＲＦ導入棒４６との接続関係が示されている。図示されているように、ＲＦ導入棒４６は配線部材４４３により、静電チャックユニット４４の導電部材４４２と一点において連結されている。

特開平１０−２４２２４４号公報 特願２００３−１６０１３８号明細書

特許文献１は、２つの静電チャック面を有し、２枚のウェハ処理を可能にする静電チャックユニットを開示しているだけで、静電チャックユニットと電源線との接続位置等については何等開示していない。したがって、特許文献１は、バイアスＲＦソースからバイアスＲＦ電圧が印加される静電チャックユニットの印加位置による電磁界の歪及びその悪影響について全く考慮していない。

他方、特許文献２は、ソースＲＦ出力部による電界と、ＥＳＣステージにおけるバイアスＲＦの印加位置に発生する電界との重なりにより、真空チャンバ内の電界が局部的に高くなり、これによって、プラズマの偏りが発生して、シリコンウエハの一部領域にプラズマダメージが生じることを指摘している。このことを考慮して、特許文献２は、ＥＳＣステージにおけるバイアスＲＦの印加位置をソースＲＦ出力部による電界から離れた位置（即ち、ＲＦ導入棒から出来るだけ離れた位置）にすることによって、ウェハにおけるプラズマダメージを軽減できることを開示している。

しかしながら、特許文献２はソースＲＦ出力部とバイアスＲＦ印加点との位置を変更することを指摘しているだけで、ＥＳＣステージ内部の電界を均一にする手段については何等記載していない。

更に、本発明者等の実験によれば、特許文献２のように、ＲＦ導入棒に接続されたバイアスＲＦ配線の接続位置を変更しただけでは、真空チャンバ内の電界の分布を均一にするには不十分であることが判明した。

次に、図１及び図２に示されたＨＤＰ−ＣＶＤ装置を用いて、静電チャックユニット４４に搭載された半導体ウェハ上にＭＯＳトランジスタを作成した場合、バイアスＲＦを導入している配線部材４４３と静電チャックユニット４４の連結部分及びその近傍に、プラズマダメージが集中的に発生することが確認された。

このことを明らかにするために、従来のプラズマ処理装置を使用した場合における実験結果を説明する。まず、ＣＶＤ装置におけるプラズマダメージを評価する技術として、アンテナ比を用いたゲート耐圧の評価方法が知られている。ここで、アンテナ比とは、素子として形成されたＭＯＳトランジスタのゲート電極の面積（ＳＧ）と、当該ゲート電極に接続された配線の面積（ＳＨ）との割合（ＳＨ／ＳＧ）をあらわし、アンテナ比が大きい程プラズマに曝される面積が大きくなるため、ゲート耐圧の劣化が顕著になる。また、アンテナ比が一定の素子の場合、プラズマの強度が高いほど素子のゲート耐圧の劣化は大きくなる。

このような評価方法を用いて、図１及び２に示された従来のＨＤＰ−ＣＶＤ装置で作成された半導体ウェハにおけるＭＯＳトランジスタのゲート耐圧を評価したところ、図３に示されたような結果が得られた。

図３に示すように、アンテナ比５Ｋと比較的アンテナ比が小さい場合であっても、プラズマダメージを受けたチップが多数発生し、アンテナ比が２０Ｋ、４５Ｋ、１２５Ｋと大きくなるにしたがってプラズマダメージを受けたチップの数は増加することが判明した。また、図２に示されたＲＦ導入棒４６の接続位置との関係を考慮すると、プラズマダメージの発生したチップは、静電チャックユニット４４とＲＦ導入棒４６との配線部材４４３による接続位置側に偏って発生していることも分る。これは、バイアスＲＦ電源４２の投入の際に発生する電磁場の歪によるものと推測される。

本発明の一態様によれば、被処理対象物を静電的に支持・固定する静電チャックユニットと、前記静電チャックユニットにＲＦ周波数のバイアスを印加するバイアス導入棒とを備え、前記被処理対象物を処理するプラズマ処理装置において、前記バイアス導入棒に電気的に接続され、且つ、前記静電チャックユニットの平面に対して間隔を置いて引き出された配線部材を備え、前記配線部材は前記静電チャックユニットの平面に投影された場合、前記平面上で実質的に対称な形状となるように引き出されていることを特徴とするプラズマ処理装置が得られる。

この場合、前記静電チャックユニットは、前記被処理対象物の搭載面を規定するサポート部材と、当該誘電体板の搭載面の裏面に設けられた導電部材とを有し、前記配線部材は前記導電部材と少なくとも一箇所で電気的に接続されている。

具体的に言えば、前記配線部材は前記バイアス導入棒の端部から互いに異なる方向に延びる２つの配線部を有している。この場合、各配線部は銅によって形成された線部分と、当該線部分を被覆する絶縁被覆層とを有していることが望ましい。

更に、前記２つの配線部は、前記バイアス導入棒の端部から互いに異なる方向に延びる屈曲部と、各屈曲部の他方の端部に接続された湾曲部とを有していることが好ましい。この場合、前記２つの配線部は前記湾曲部の各端部で前記静電チャックユニットに接続され、複数の接続個所は円形形状の静電チャックユニット中心点に対して、実質的に点対称な位置に配置されていることが望ましい。

本発明の別の態様によれば、半導体ウェハを静電的に支持・固定する静電チャックユニットと、当該静電チャックユニットにＲＦ周波数のバイアスを印加するバイアス導入棒とを備えた半導体製造装置において、前記バイアス導入棒に電気的に接続され、前記静電チャックユニットの平面に対して間隔を置いて引き出された配線部材を有し、前記配線部材は前記静電チャックユニットの平面に投影された場合、前記平面上で実質的に対称形状となるように引き出されていることを特徴とする半導体製造装置が得られる。

本発明の他の態様によれば、半導体ウェハを静電的に支持・固定し、ＲＦバイアスが印加される静電チャック部材において、前記半導体ウェハを静電的に支持・固定するサポート部材と、当該サポート部材にＲＦ周波数のバイアスを印加するバイアス導入棒とを備え、前記バイアス導入棒に電気的に接続され、前記静電チャックユニットの平面に対して間隔を置いて引き出された配線部材を有し、前記配線部材は前記静電チャックユニットの平面に投影された場合、前記平面上で実質的に対称形状となるように引き出されていることを特徴とする静電チャック部材が得られる。

本発明の更に別の態様によれば、被処理対象物を支持する支持台と、前記支持台にバイアスを印加するバイアス導入部を備えたプラズマ処理装置において、前記支持台の下部に前記バイアス導入部と電気的に接続された配線部を有し、前記配線部は、前記支持台と平行な一平面における前記配線部の前記平面に投影した位置が前記被処理対象物の投影した領域の特定の部位に対して略対称であることを特徴とするプラズマ処理装置が得られる。

本発明では、真空チャンバ内に配置された静電チャックユニットのサポート部材、真空チャンバ外部から内部に延びるＲＦ導入棒、及び、真空チャンバ内の配線部材とを備え、当該配線部材をＲＦ導入棒の先端に対して実質的に対称的な形状にすることにより、真空チャンバ内の電磁場を均一にすることができ、バイアスＲＦ印加初期の電磁場の歪によってウェハに生じるプラズマダメージを少なくすることができ、この結果、デバイスの歩留まりを向上することができる。

図１及び図２に示されたＨＤＰ−ＣＶＤ装置において、本発明者等は、静電チャックユニット４４と配線部材４４３とを複数位置で接続して実験並びにアンテナ比による評価を行った。この際、配線部材４４３の形状を変化させると共に、静電チャックユニット４４と配線部材４４３との接続位置の数を変化させて同様な実験並びにアンテナ比による評価を行った。この結果、配線部材の形状が半導体ウェハ上のプラズマダメージの発生に影響を及ぼしていることが分った。換言すれば、配線部材をＲＦ導入棒に対して実質的に対称となるような形状にすることによって、バイアスＲＦによる電磁界の非対称性を改善でき、プラズマダメージの影響を少なくできることが判明した。更に、静電チャックユニット４４と配線部材４４３との間の接続位置を増加することによっても、プラズマダメージの発生を軽減できると言う知見を得た。上記した知見に基づいて、本発明では、バイアスＲＦによる電磁界が実質的に対称となるような配線部材の形状を提案する。更に、本発明では、当該配線部材と静電チャックユニットとの接続位置を複数にすることを提案する。

図４を参照すると、本発明の一実施形態に係るプラズマ処理装置が示されており、ここでは、図１と同様に、本発明をＨＤＰ−ＣＶＤ装置に適用した場合を示している。この関係で、図１に対応する部分には同一の参照番号が付されている。

図４からも明らかな通り、本発明に係るＨＤＰ−ＣＶＤ装置はＲＦ導入棒４６に接続された配線部材６０の構成において図１に示されたＨＤＰ−ＣＶＤ装置と相違している。具体的に言えば、真空チャンバ１０内に配置された本発明に係る配線部材６０は静電チャックユニット４４の導電部材４４２と複数箇所において電気的に接続されると共に、ＲＦ導入棒４６とも電気的に接続されている。図示された配線部材６０は静電チャックユニット４４に対してＲＦ導入棒４６の下側に配置されているが、スペースがあれば、ＲＦ導入棒４６の上側に配置されても良い。これら静電チャックユニット４４、ＲＦ導入棒４６、及び、配線部材６０は集合的に静電チャック部材と呼ぶ。

図５をも参照すると、円板形状の導電部材４４２に対して、図示された配線部材６０は４つの接続点（１）、（２）、（３）、（４）で静電チャックユニット４４の導電部材４４２に接続されている。また、図５からも明らかな通り、配線部材６０は接続点（１）、（２）に接続された第１の配線部と、接続点（３）、（４）に接続された第２の配線部とを含み、第１の配線部はＲＦ導入棒４６に接続された屈曲部６１ａと湾曲部６１ｂとによって構成されており、同様に、第２の配線部もＲＦ導入棒４６に接続された屈曲部６２ａと湾曲部６２ｂとによって構成されている。

配線部材６０のうち、屈曲部６１ａと６１ｂとは、互いに、円板形状の導電部材４４２の中心を通る直線に対して実質的に線対称となるように、ＲＦ導入棒４６から導電部材４４２上に延在しており、他方、湾曲部６２ａ及び６２ｂは、屈曲部６１ａ及び６１ｂから、それぞれ、円板形状の導電部材４４２の中心に対して実質的に点対称となるように延びている。このように、図示された屈曲部６１ａと６１ｂとの組合せは、屈曲部６２ａと湾曲部６２ｂとの組合せとＲＦ導入棒４６の先端位置に対して実質的に対称となるような形状を有している。

また、導電部材４４２上のサポート部材４４１には、円形形状の半導体ウェハが搭載されるから、ＲＦ導入棒４６の先端から延びる配線部材６０は半導体ウェハの中心に対しても、線対称的並びに点対称的に配置された部分を有していることになる。

ここで、実質的に対称とは、必ずしも正確に対称性を有する形状を有している場合だけでなく、バイアスＲＦによる電磁界の乱れを軽減できるような形状をも含むものとする。

このことをより一般化して云えば、バイアス導入棒４６に接続され、静電チャックユニット４４によって規定される平面に対して間隔を置いて引き出された配線部材、即ち、配線部６０は、静電チャックユニット４４の平面に投影された場合、前記平面上で実質的に対称形状となるように引き出されていることが判る。換言すれば、静電チャックユニット４４のような支持台の下部にバイアス導入部（ＲＦ導入棒４６）と電気的に接続された配線部は、支持台と平行な一平面における記配線部の前記平面に投影した位置が前記被処理対象物の投影した領域の特定の部位に対して略対称となる形状を有している。図示された例では、特定の部位は被処理対象物の略中心点又は略中心点を通る中心線である。

配線部材６０を構成する屈曲部６１ａ、６１ｂ及び湾曲部６２ａ、６２ｂは銅ケーブルと、当該銅ケーブルを被覆するポリテトラフルオロエチレン（商品名、テフロン（登録商標））の被覆層とによって構成され、銅ケーブル自体は露出していない。

図５では、ＲＦ導入棒４６の先端に対して、配線部材６０を実質的に対称性を維持した２つの配線部を配置することにより、プラズマダメージの影響を軽減できることを説明した。更に、図５においては、静電チャックユニット４４の導電部材４４２に対する配線部材６０の接続点の数を変化させることによって、半導体ウェハ上のプラズマダメージの影響をアンテナ比を用いて評価した。具体的には、図５の（１）、（２）、（３）、及び、（４）の位置における配線部材６０を静電チャックユニット４４に対して、接続した状態、或いは、接続しない状態で実験、並びに、評価を行った。

図６を参照すると、図５に示された対称パターンを有する配線部材６０の（１）、（２）、（３）、及び、（４）の位置を静電チャックユニット４４（具体的には、導電部材４４２）に接続した場合の実験結果を示している。図６では、アンテナ比５Ｋの場合を示しているが、図６において、黒或いはグレイで示されたプラズマダメージを受けたチップの数が図３に示す従来の場合と比較して著しく少なくなっていることが分る。また、ＲＦ導入棒４６の先端位置においても、プラズマダメージによる不良チップの発生が抑えられている。この傾向は、アンテナ比を２０Ｋ、４５Ｋ、１２５Ｋと大きくしても、図３に示す程の不良チップの発生は見られなかった。

次に、図７を参照すると、図５に示された配線部材６０の位置（２）だけを静電チャックユニット４４に接続した場合の実験結果が示されている。ここでは、アンテナ比５Ｋの場合を示している。図７では、図６と同様に、プラズマダメージを受けたチップが黒で示されている。図７からも明らかな通り、黒で示された不良チップは半導体ウェハの下端にのみ存在しているが、これは、下地に起因していることが判明した。したがって、位置（２）だけを静電チャックユニット４４に接続した場合、下地に起因する不良が発生するだけで、プラズマダメージを受けたチップの数が著しく少なくすることができ、歩留まりを高くできることが分る。

更に、図８を参照すると、図５に示された配線部材６０の位置（３）だけを静電チャックユニット４４に接続し、アンテナ比を５Ｋにした場合における実験結果が示されている。図８からも明らかな通り、黒又はグレイで示されたプラズマダメージを受けたチップは半導体ウェハの上部に限られ、図５に示された対称形状の配線部材６０の位置（３）だけを静電チャックユニット４４に接続しただけでも、図３に示された従来例に比較して、プラズマダメージの影響を軽減でき、したがって、チップの歩留まりを向上させることができる。

図９を参照すると、図５に示された配線部材６０の位置（３）及び（４）の２つの位置で、静電チャックユニット４４と接続した場合における実験結果が示されている。ここでも、アンテナ比は５Ｋである。図９からも明らかな通り、プラズマダメージを受けた黒又はグレイで示されたチップは、極めて少なくなっており、図３に示された従来例に比較して、歩留まりを改善できる。

図１０を参照すると、図５に示された配線部材６０の位置（２）及び（３）を静電チャックユニット４４に接続した場合の実験結果が示されており、ここでも、アンテナ比は５Ｋである。図１０からも明らかなとおり、黒又はグレイで示されたプラズマダメージを受けたチップは半導体ウェハの極めて限られた部分に限られており、従来例に比較して、プラズマダメージを受けたチップの数を著しく減少させることができ、結果的に、歩留まりを向上させることができる。

上記実験結果からも明らかように、ＲＦ導入棒４６の先端から、静電チャックユニット４４に並行に、且つ、実質的に対称的に延びる２つの枝部分（６１ａと６１ｂ：６２ａと６２ｂ）を有する配線部材６０を少なくとも一つの位置で静電チャックユニット４４と接続することにより、プラズマダメージによる影響を大幅に軽減でき、半導体ウェハからＨＤＰ−ＣＶＤ装置で得られるチップの歩留まりを改善できる。

図示された例では、配線部材６０として、ＲＦ導入棒４６の先端から２つに分岐した屈曲部６１ａ、６２ａと湾曲部６１ｂ、６２ｂとによって形成された配線部だけを示したが、本発明は何等これに限定されることなく、対称性を維持すると共に、より多くの分岐部を有する配線部を設けても良い。また、配線部材６０は略円形形状、卵型形状、楕円形状、渦巻き形状等、種々の配線形状を採用することができる。更に、配線部材６０と静電チャックユニット４４との接続位置の数も、任意に増減できる。

本発明はＨＤＰ−ＣＶＤ装置等の半導体装置の製造装置のように、静電チャックユニットを備えた製造装置に適用できる。また、本発明は単に半導体装置だけでなく、液晶ディスプレイ装置等の製造にも適用できることは言うまでもない。

更に、本発明に係る構成を備えたバイアスＲＦ配線はＨＤＰ−ＣＶＤ装置以外の装置にも適用できる。

従来のＨＤＰ−ＣＶＤ装置の概略構成を示す断面図である。 図１に示された装置のＲＦ導入棒と静電チャックユニットとの接続関係を示す平面図である。 図１及び２に示したＨＤＰ−ＣＶＤ装置を用いて、半導体ウェハを処理した場合における実験結果を示す図である。 本発明の一実施形態に係る半導体装置の製造装置（ここでは、ＨＤＰ−ＣＶＤ装置）を概略的に示す断面図である。 図４に示された製造装置における静電チャックユニットとＲＦ導入棒に接続された配線部材との関係を示す平面図である。 図５に示された配線部材を用いた実験結果の一例を示す図である。 図５に示された配線部材の接続位置を図６の接続位置から変更して実験を行った結果を示す図である。 図５に示された配線部材の接続位置を更に変更した位置で実験を行った結果を示す図である。 図５に示された配線部材の接続位置を変更した他の位置で実験を行った結果を示す図である。 図５に示された配線部材の接続位置を変更した位置で実験を行った結果を示す図である。

符号の説明

１１ ドーム
１２ チャンネルボディ（下部チャンバ）
１５ トップコイル
１６ サイドＲＦコイル
１８ 側面ノズル
２０ スロットルバルブ
２１ ゲートバルブ
２２ ターボポンプ
２４ スリットバルブ
２６ セラミックプレート
２７ リモートプラズマ発生器
２８ ヒータープレート
３０ 冷却プレート
３２ トップノズル
３５ リッドカバー
３６ ソースＲＦ電源
４０ カソードボディー
４２ バイアスＲＦ電源
４４ 静電チャックユニット
４４１ サポート部材
４４２ 導電部材
４４３ 配線部材
４６ ＲＦ導入棒
６０ 配線部材
６１ａ、６２ａ 屈曲部
６１ｂ、６２ｂ 湾曲部

Claims (21)

1. 被処理対象物を静電的に支持・固定する静電チャックユニットと、前記静電チャックユニットにＲＦ周波数のバイアスを印加するバイアス導入棒とを備え、前記被処理対象物を処理するプラズマ処理装置において、前記バイアス導入棒と電気的に接続され、且つ、前記静電チャックユニットの平面に対して間隔を置いて引き出された配線部材を備え、前記配線部材は前記静電チャックユニットの平面に投影された場合、前記平面上で実質的に対称な形状となるように引き出されていることを特徴とするプラズマ処理装置。
2. 請求項１において、前記静電チャックユニットは、前記被処理対象物の搭載面を規定するサポート部材と、当該誘電体板の搭載面の裏面に設けられた導電部材とを有し、前記配線部材は前記導電部材と少なくとも一箇所で電気的に接続されていることを特徴とするプラズマ処理装置。
3. 請求項１又は２において、前記配線部材は前記バイアス導入棒の先端から互いに異なる方向に延びる２つの配線部を有していることを特徴とするプラズマ処理装置。
4. 請求項３において、前記２つの配線部は少なくとも１箇所において前記導電部材に電気的に接続されていることを特徴とするプラズマ処理装置。
5. 請求項４において、前記配線部材は２〜４箇所において前記導電部材に電気的に接続されていることを特徴とするプラズマ処理装置。
6. 請求項１〜５のいずれかにおいて、前記被処理対象物として、半導体ウェハーをＣＶＤ処理することを特徴とするプラズマ処理装置。
7. 請求項１〜６のいずれかにおいて、前記配線部材は銅によって形成された線部分と、当該線部分を被覆する絶縁被覆層とを有していることを特徴とするプラズマ処理装置。
8. 請求項３において、前記２つの配線部は、前記バイアス導入棒の先端から互いに異なる方向に延びる屈曲部と、各屈曲部の他方の端部に接続された湾曲部とを有していることを特徴とするプラズマ処理装置。
9. 請求項８において、前記２つの配線部は前記湾曲部の各端部で前記静電チャックユニットに接続されていることを特徴とするプラズマ処理装置。
10. 請求項９において、前記静電チャックユニットは円形の平面形状を有しており、前記複数の接続個所は前記円形形状の中心点に対して、実質的に点対称な位置に配置されていることを特徴とするプラズマ処理装置。
11. 半導体ウェハを静電的に支持・固定する静電チャックユニットと、当該静電チャックユニットにＲＦ周波数のバイアスを印加するバイアス導入棒とを備えた半導体製造装置において、前記バイアス導入棒に電気的に接続され、前記静電チャックユニットの平面に対して間隔を置いて引き出された配線部材を有し、前記配線部材は前記静電チャックユニットの平面に投影された場合、前記平面上で実質的に対称形状となるように引き出されていることを特徴とする半導体製造装置。
12. 請求項１１において、前記配線部材は前記静電チャックユニットの導電部材に対して少なくとも一箇所で電気的に接続されていることを特徴とする半導体製造装置。
13. 請求項１１又は１２において、前記２つの配線部は、前記バイアス導入棒の先端から互いに異なる方向に延びる屈曲部と、各屈曲部の他方の端部に接続された湾曲部とを有していることを特徴とする半導体製造装置。
14. 請求項１３において、前記２つの配線部は前記湾曲部の各端部で前記静電チャックユニットに接続されていることを特徴とする半導体製造装置。
15. 請求項１４において、前記静電チャックユニットは円形の平面形状を有しており、前記複数の接続個所は前記円形形状の中心点に対して、実質的に点対称な位置に配置されていることを特徴とする半導体製造装置。
16. 半導体ウェハを静電的に支持・固定し、ＲＦバイアスが印加される静電チャック部材において、前記半導体ウェハを静電的に支持・固定するサポート部材と、当該サポート部材にＲＦ周波数のバイアスを印加するバイアス導入棒とを備え、前記バイアス導入棒に電気的に接続され、前記静電チャックユニットの平面に対して間隔を置いて引き出された配線部材を有し、前記配線部材は前記静電チャックユニットの平面に投影された場合、前記平面上で実質的に対称形状となるように引き出されていることを特徴とする静電チャック部材。
17. 請求項１６において、前記バイアス導入棒と前記サポート部材とを少なくとも一箇所で電気的に接続する配線部材を有していることを特徴とする静電チャック部材。
18. 請求項１７において、前記複数の接続個所は前記サポート部材の中心軸に対して、実質的に対称な位置に配置されていることを特徴とする静電チャック部材。
19. 被処理対象物を支持する支持台と、
    前記支持台にバイアスを印加するバイアス導入部を備えたプラズマ処理装置において、
    前記支持台の下部に前記バイアス導入部と電気的に接続された配線部を有し、前記配線部は、前記支持台と平行な一平面における前記配線部の前記平面に投影した位置が前記被処理対象物の投影した領域の特定の部位に対して略対称であることを特徴とするプラズマ処理装置。
20. 前記特定の部位は前記被処理対象物の略中心点であることを特徴とする請求項１９記載のプラズマ処理装置。
21. 前記特定の部位は前記被処理対象物の略中心点を通る中心線であることを特徴とする請求項１９記載のプラズマ処理装置。
    
    

Images