JP2005234492A - Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method of wiring for repair - Google Patents

Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method of wiring for repair Download PDF

Info

Publication number
JP2005234492A
JP2005234492A JP2004046808A JP2004046808A JP2005234492A JP 2005234492 A JP2005234492 A JP 2005234492A JP 2004046808 A JP2004046808 A JP 2004046808A JP 2004046808 A JP2004046808 A JP 2004046808A JP 2005234492 A JP2005234492 A JP 2005234492A
Authority
JP
Japan
Prior art keywords
wiring
repair
short
bus line
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004046808A
Other languages
Japanese (ja)
Other versions
JP4640916B2 (en
Inventor
Yoji Nagase
洋二 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2004046808A priority Critical patent/JP4640916B2/en
Publication of JP2005234492A publication Critical patent/JP2005234492A/en
Application granted granted Critical
Publication of JP4640916B2 publication Critical patent/JP4640916B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a board for a display device that comprises wiring for repair to restore disconnection defect occurring in a data bus line, actualizes a repaired data bus line when the wiring for repair is short-circuited, and easily performs discrimination with line defect occurring due to another cause, and to provide a liquid crystal display panel and device as well as a defect inspection method of wiring for repair. <P>SOLUTION: AM-LCD1 has the wiring 23a for repair that restores the data bus line 27, in which disconnection occurs, connected with a common potential feeding conduction pattern 25 through an electrostatic protection element part 20. The electrostatic protection element part 20 has first and second high resistance elements 19, 21 which are serially connected. A short circuit defect detecting wiring 91 for detecting the short circuit of the wiring 23a for repair is connected at the connection point of the first and second high resistance elements 19, 21. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、基板上にゲートバスライン、データバスライン及びスイッチング素子を備えた表示装置用基板及びそれを用いた液晶表示パネル並びにそれを用いた液晶表示装置(Liquid Crystal Display;LCD)に関し、特に、データバスラインに生じた断線欠陥を修復するリペア用配線を備えた表示装置用基板及びそれを用いた液晶表示パネル並びにそれを用いた液晶表示装置に関する。   The present invention relates to a display device substrate including a gate bus line, a data bus line, and a switching element on a substrate, a liquid crystal display panel using the same, and a liquid crystal display device (Liquid Crystal Display; LCD) using the same. The present invention relates to a display device substrate having repair wiring for repairing a disconnection defect generated in a data bus line, a liquid crystal display panel using the same, and a liquid crystal display device using the same.

近年、アクティブマトリクス型の液晶表示装置(AM−LCD)はパーソナルコンピュータを初めとするオフィスオートメーション(OA)機器に広く利用されている。また、エンジニアリングワークステーション(EWS)等の表示装置に利用するため、AM−LCDの画面の大型化や高精細化が進んでいる。しかしながら、AM−LCDの画面の大型化や高精細化に伴い、薄膜トランジスタ(TFT)基板上に形成されるデータバスラインやゲートバスライン等のパターン密度は増加するため、AM−LCDの製造工程における不具合の発生確率は高くなる。特に、高開口率化のために、データバスラインは太さを一定にするか若しくは細くすることが求められている。このため、データバスラインに断線欠陥の発生する確率は高くなり、当該断線欠陥の増加が深刻な問題になっている。製造歩留まりを向上させるために、データバスラインに生じた断線欠陥の救済処理は益々重要度を増している。データバスラインの断線欠陥を救済するために、断線の生じたデータバスラインと断線修復用のリペア用配線とを表示領域外で接続する断線リペア処理が広く用いられている。   In recent years, an active matrix liquid crystal display (AM-LCD) has been widely used in office automation (OA) equipment such as personal computers. In addition, for use in a display device such as an engineering workstation (EWS), the AM-LCD screen has been increased in size and definition. However, the pattern density of data bus lines, gate bus lines, and the like formed on a thin film transistor (TFT) substrate increases with the increase in size and definition of the screen of the AM-LCD. The probability of occurrence of defects increases. In particular, in order to increase the aperture ratio, it is required to make the data bus line constant or thin. For this reason, the probability of occurrence of a disconnection defect in the data bus line is increased, and the increase in the disconnection defect is a serious problem. In order to improve the manufacturing yield, the relief process of the disconnection defect generated in the data bus line is increasingly important. In order to relieve the disconnection defect of the data bus line, a disconnection repair process for connecting the data bus line in which the disconnection has occurred and a repair wiring for repairing the disconnection outside the display area is widely used.

ところで、TFT基板や液晶表示パネルの製造工程において、TFT基板や液晶表示パネルは種々の要因で生じる静電気に曝されやすい。従って、静電気による障害からTFT基板上に形成されたデータバスラインやTFT素子等を保護するための工夫が必要になる。特に、電気的に独立した状態(浮遊状態)にあるデータバスライン等の導電パターンは静電気による電荷で高電圧が発生し易く、導電パターンの短絡や破壊等の障害に至り易い。前述のデータバスライン修復用のリペア用配線もデータバスラインの断線欠陥の修復に用いるまでは浮遊状態にあるので、何らかの静電気対策が必要である。そこで、リペア用配線の電位を安定させるために、リペア用配線は高抵抗素子を介して共通電位供給導電パターンに接続され、静電気によって生じた電荷を放出できるようになっている。   By the way, in the manufacturing process of a TFT substrate and a liquid crystal display panel, the TFT substrate and the liquid crystal display panel are easily exposed to static electricity caused by various factors. Therefore, a device for protecting the data bus line, the TFT element and the like formed on the TFT substrate from a failure due to static electricity is required. In particular, a conductive pattern such as a data bus line in an electrically independent state (floating state) is likely to generate a high voltage due to static charge, and easily causes a failure such as a short circuit or destruction of the conductive pattern. The above-described repair wiring for repairing the data bus line is also in a floating state until it is used for repairing the disconnection defect of the data bus line, so some countermeasure against static electricity is necessary. Therefore, in order to stabilize the potential of the repair wiring, the repair wiring is connected to the common potential supply conductive pattern through a high resistance element so that charges generated by static electricity can be discharged.

一般的に高抵抗素子には、TFT等の非線形抵抗特性を有する素子が用いられている。当該素子にパターン不良や静電気破壊等による層間短絡等が生じると、リペア用配線と共通電位供給導電パターンとが短絡してしまう可能性がある。リペア用配線と共通電位供給導電パターンとが短絡すると修復処理を施したデータバスラインの電位が共通電位に引っ張られてしまうため線欠陥となってしまう。一般に共通電極はデータ電圧(階調電圧)のほぼ中心電位に設定されるので、ノーマリ・ブラック型のAM−LCDの場合は暗線の線欠陥になる。   Generally, an element having nonlinear resistance characteristics such as a TFT is used as the high resistance element. If an interlayer short circuit due to pattern failure or electrostatic breakdown occurs in the element, the repair wiring and the common potential supply conductive pattern may be short-circuited. When the repair wiring and the common potential supply conductive pattern are short-circuited, the potential of the repaired data bus line is pulled to the common potential, resulting in a line defect. In general, since the common electrode is set to approximately the center potential of the data voltage (gradation voltage), in the case of a normally black type AM-LCD, it becomes a dark line defect.

断線修復失敗の原因としては、リペア用配線をデータバスラインに接続したために負荷が増大し、データバスラインを駆動するデータドライバICの駆動能力が不足して、データ信号に遅延が生じてしまうことが挙げられる。また、断線したデータバスラインとリペア用配線とを接続する際にリペア用配線の一部が共通電極(対向電極)に接触し、リペア用配線と対向電極とが短絡してしまうことが挙げられる。何れの場合も結果として暗線の線欠陥になるので、表示画面を見ただけでは、リペア用配線の負荷増大による線欠陥なのか、リペア用配線と対向電極との短絡による線欠陥なのか判別し難いという問題がある。   The cause of failure in disconnection repair is that the load increases because the repair wiring is connected to the data bus line, and the drive capability of the data driver IC that drives the data bus line is insufficient, resulting in a delay in the data signal. Is mentioned. Further, when the disconnected data bus line and the repair wiring are connected, a part of the repair wiring comes into contact with the common electrode (counter electrode), and the repair wiring and the counter electrode are short-circuited. . In either case, the result is a dark line defect, so just looking at the display screen will determine whether the defect is due to an increase in the repair wiring load or a short circuit between the repair wiring and the counter electrode. There is a problem that it is difficult.

図12は、リペア用配線を用いてデータバスラインの断線欠陥を修復するAM−LCD201の概略構成を示している。データバスラインが断線した場合、データドライバ集積回路(IC)実装側と非実装側の表示領域外でデータバスラインとリペア用配線が交差している部分をレーザ処理などによって結線し、データドライバICから出力されるデータ信号をゲートバスライン/データバスライン用プリント回路基板(PCB)を経由してデータドライバIC非実装側から供給する。データドライバIC非実装側のリペア用配線は静電気対策のために高抵抗体を介して共通電位供給導電パターンに接続されている。図12(a)に示すように、AM−LCD201は、画素電極やTFT等が画素領域毎に形成されたTFT基板203と、カラーフィルタ(CF)層や共通電極等が形成された対向基板205とを対向させて貼り合わせ、その間に液晶を封止した構造を有している。   FIG. 12 shows a schematic configuration of an AM-LCD 201 that repairs a disconnection defect of a data bus line using a repair wiring. When the data bus line is disconnected, the portion where the data bus line and the repair wiring intersect outside the display area on the data driver integrated circuit (IC) mounting side and the non-mounting side is connected by laser processing or the like. The data signal output from the data driver IC is supplied from the data driver IC non-mounting side via the gate bus line / data bus line printed circuit board (PCB). The repair wiring on the non-mounting side of the data driver IC is connected to the common potential supply conductive pattern through a high resistance body to prevent static electricity. As shown in FIG. 12A, an AM-LCD 201 includes a TFT substrate 203 in which pixel electrodes, TFTs, and the like are formed for each pixel region, and a counter substrate 205 in which a color filter (CF) layer, a common electrode, and the like are formed. Are bonded to each other, and a liquid crystal is sealed between them.

TFT基板203には、複数のゲートバスラインを駆動する複数のゲートドライバIC213が実装されたゲートバスライン用PCB209と、複数のデータバスラインを駆動する複数のデータドライバIC211が実装されたデータバスライン用PCB207とが設けられている。ゲートドライバIC213はTFT基板203の図中左側端部に形成されたゲートバスライン引き出し線217に接続されている。データドライバIC211はTFT基板203の図中下側端部に形成されたデータバスライン引き出し線215に接続されている。両PCB207、209は、制御回路(不図示)から出力された所定の信号に基づいて、ゲートパルスやデータ電圧を所定のゲートバスラインあるいはデータバスラインに出力するようになっている。   The TFT substrate 203 has a gate bus line PCB 209 on which a plurality of gate driver ICs 213 for driving a plurality of gate bus lines are mounted, and a data bus line on which a plurality of data driver ICs 211 for driving a plurality of data bus lines are mounted. PCB 207 is provided. The gate driver IC 213 is connected to a gate bus line lead line 217 formed at the left end of the TFT substrate 203 in the drawing. The data driver IC 211 is connected to a data bus line lead line 215 formed at the lower end of the TFT substrate 203 in the drawing. Both PCBs 207 and 209 output a gate pulse and a data voltage to a predetermined gate bus line or data bus line based on a predetermined signal output from a control circuit (not shown).

さらに、AM−LCD201は、データバスラインの短絡欠陥を修復するリペア配線223を有している。リペア配線223は、リペア用配線223a〜223gで構成されている。TFT基板203上には、図中基板上側端部に左右方向に延びるリペア用配線223aと、図中基板下側端部に左右方向に延びるリペア用配線223bとが形成されている。なお、図12(a)では、リペア用配線223bは図中右から2番目のデータドライバIC211近傍に図示されているが、他のデータドライバIC211近傍にも同様にそれぞれ形成されている。   Further, the AM-LCD 201 has a repair wiring 223 that repairs a short circuit defect in the data bus line. The repair wiring 223 includes repair wirings 223a to 223g. On the TFT substrate 203, a repair wiring 223a extending in the left-right direction is formed at the upper end portion of the substrate in the drawing, and a repair wiring 223b extending in the left-right direction at the lower end portion of the substrate in the drawing. In FIG. 12A, the repair wiring 223b is illustrated in the vicinity of the second data driver IC 211 from the right in the figure, but is also formed in the vicinity of the other data driver IC 211 in the same manner.

各データドライバIC211には、図中上下方向に延びるリペア用配線223cが形成されている。データバスライン用PCB207上には、図中左右方向に延びるリペア用配線223dが形成されている。各ゲートドライバIC213には、図中左右方向に延びるリペア用配線223eが形成されている。ゲートバスライン用PCB209上には、図中上下方向に延びるリペア用配線223fが形成されている。リペア用配線223dとリペア用配線223fとを接続するリペア用配線223gは不図示のフレキシブルプリント回路基板(FPC)上に形成されている。AM−LCD201を組み立てることによりリペア用配線223a〜223gが接続されてリペア配線223が形成される。また、リペア用配線223aは、リペア用配線223aを静電気から保護するESD保護素子である高抵抗素子219を介して共通電極に電位を供給する共通電位供給導電パターン225に接続されている。   Each data driver IC 211 is formed with a repair wiring 223c extending in the vertical direction in the drawing. On the data bus line PCB 207, a repair wiring 223d extending in the horizontal direction in the figure is formed. Each gate driver IC 213 is formed with a repair wiring 223e extending in the left-right direction in the drawing. On the gate bus line PCB 209, a repair wiring 223f extending in the vertical direction in the figure is formed. A repair wiring 223g that connects the repair wiring 223d and the repair wiring 223f is formed on a flexible printed circuit board (FPC) (not shown). By assembling the AM-LCD 201, the repair wirings 223a to 223g are connected to form the repair wiring 223. The repair wiring 223a is connected to a common potential supply conductive pattern 225 that supplies a potential to the common electrode via a high resistance element 219 that is an ESD protection element that protects the repair wiring 223a from static electricity.

次に、図12(b)、(c)を用いて断線欠陥の生じたデータバスライン227の修復方法について説明する。図12(b)は、データバスライン227とリペア用配線223bとの交差部の拡大図である。図12(c)は、図12(b)のA−A線で切断した断面を示している。図12(c)に示すように、ガラス基板244上には、リペア用配線223b、絶縁膜235、データバスライン227及び最終保護膜237がこの順に積層して形成されている。図12(b)に示すように、データバスライン227、229のうちの断線欠陥の生じたデータバスライン227には、リペア用配線223bと交差する交差部の四隅にレーザ光が照射される。レーザ光の照射によりデータバスライン227とリペア用配線223bとは接続部231において接続される。データバスライン227とリペア用配線223aも同様の方法で接続される。これにより、データドライバIC211から出力されたデータ信号は、リペア用配線223b、リペア用配線223c、リペア用配線223d、リペア用配線223g、リペア用配線223f、リペア用配線223e及びリペア用配線223aをこの順に通ってデータバスライン227に供給される。   Next, a method for repairing the data bus line 227 in which the disconnection defect has occurred will be described with reference to FIGS. FIG. 12B is an enlarged view of the intersection between the data bus line 227 and the repair wiring 223b. FIG.12 (c) has shown the cross section cut | disconnected by the AA line of FIG.12 (b). As shown in FIG. 12C, on the glass substrate 244, a repair wiring 223b, an insulating film 235, a data bus line 227, and a final protective film 237 are laminated in this order. As shown in FIG. 12B, the data bus line 227 in which the disconnection defect occurs among the data bus lines 227 and 229 is irradiated with laser light at the four corners of the intersecting portion that intersects the repair wiring 223b. The data bus line 227 and the repair wiring 223b are connected to each other at the connection portion 231 by laser light irradiation. The data bus line 227 and the repair wiring 223a are also connected in the same manner. As a result, the data signal output from the data driver IC 211 is sent to the repair wiring 223b, the repair wiring 223c, the repair wiring 223d, the repair wiring 223g, the repair wiring 223f, the repair wiring 223e, and the repair wiring 223a. The data bus line 227 is supplied in order.

図13は、リペア配線を用いてデータバスラインの断線欠陥を修復する別のAM−LCD201の概略構成を示している。図13(a)はAM−LCD201の概略構成を示し、図13(b)はリペア用配線223bとリペア用配線223b’との交差部の拡大図であり、図13(c)は、図13(b)のB−B線で切断した断面を示している。図13(a)に示すように、リペア配線223はさらに2種のリペア用配線223a’、223b’を有している。リペア用配線223a’は、リペア用配線223a近傍で、基板平面内でリペア用配線223bに対向してリペア用配線223aに対しほぼ平行にリペア用配線223bとほぼ同じ長さに形成されている。リペア用配線223b’は、図中基板下側端部からリペア用配線223bの図中左側端部に交差するまで延びて形成されている。   FIG. 13 shows a schematic configuration of another AM-LCD 201 that repairs a disconnection defect of a data bus line using repair wiring. FIG. 13A shows a schematic configuration of the AM-LCD 201, FIG. 13B is an enlarged view of the intersection between the repair wiring 223b and the repair wiring 223b ′, and FIG. The cross section cut | disconnected by the BB line of (b) is shown. As shown in FIG. 13A, the repair wiring 223 further includes two types of repair wirings 223a 'and 223b'. The repair wiring 223a 'is formed in the vicinity of the repair wiring 223a in the vicinity of the repair wiring 223b in the plane of the substrate so as to be substantially parallel to the repair wiring 223a and substantially the same length as the repair wiring 223b. The repair wiring 223b 'is formed to extend from the lower end portion of the substrate in the drawing to intersect the left end portion of the repair wiring 223b in the drawing.

図13(c)に示すように、リペア用配線223b’とリペア用配線223bとは絶縁膜235を介して交差している。図13(b)に示すように欠陥修復の際、リペア用配線223b’にはリペア用配線223b’と交差する交差部の四隅にレーザ光が照射され、リペア用配線223b’とリペア用配線223bとは接続部231において接続される。リペア用配線223a’はリペア用配線223aに同様の方法で接続される。また、データバスライン227とリペア用配線223a、223bとは上述した方法により接続される。これにより、データドライバIC211から出力されたデータ信号は、リペア用配線223b、リペア用配線223b’、リペア用配線223c、リペア用配線223d、リペア用配線223g、リペア用配線223f、リペア用配線223e、リペア用配線223a及びリペア用配線223a’をこの順に通ってデータバスライン227に供給される。   As shown in FIG. 13C, the repair wiring 223 b ′ and the repair wiring 223 b intersect with each other through the insulating film 235. As shown in FIG. 13B, at the time of defect repair, the repair wiring 223b ′ is irradiated with laser light at the four corners of the intersecting portion intersecting the repair wiring 223b ′, and the repair wiring 223b ′ and the repair wiring 223b. Are connected at the connection portion 231. The repair wiring 223a 'is connected to the repair wiring 223a in the same manner. The data bus line 227 and the repair wirings 223a and 223b are connected by the method described above. Thereby, the data signal output from the data driver IC 211 is sent to the repair wiring 223b, the repair wiring 223b ′, the repair wiring 223c, the repair wiring 223d, the repair wiring 223g, the repair wiring 223f, the repair wiring 223e, The repair wiring 223a and the repair wiring 223a ′ are supplied in this order to the data bus line 227.

図14は、データドライバIC211非実装側のリペア用配線223aのゲートドライバIC213非実装辺側端と共通電位供給導電パターン225の間に設けたESD保護素子である高抵抗素子219の拡大図である。高抵抗素子219は3つのTFT239、241、243で構成されており、何らかの理由で製造工程中にリペア用配線223aに電荷が流入した際には共通電位供給導電パターン225への放電経路として作用する。図14に示すように、ガラス基板244上に、第1乃至第3のTFT239、241、243のゲート電極(G)が形成されている。第2及び第3のTFT241、243のゲート電極(G)は他の配線構造から電気的に孤立して形成されている。ゲート電極(G)及びガラス基板244上にはゲート絶縁膜(不図示)が形成されている。   FIG. 14 is an enlarged view of the high resistance element 219 which is an ESD protection element provided between the gate driver IC 213 non-mounting side end of the repair wiring 223a on the non-mounting side of the data driver IC 211 and the common potential supply conductive pattern 225. . The high resistance element 219 includes three TFTs 239, 241, and 243, and acts as a discharge path to the common potential supply conductive pattern 225 when a charge flows into the repair wiring 223a during the manufacturing process for some reason. . As shown in FIG. 14, gate electrodes (G) of first to third TFTs 239, 241, and 243 are formed on a glass substrate 244. The gate electrodes (G) of the second and third TFTs 241 and 243 are formed electrically isolated from other wiring structures. A gate insulating film (not shown) is formed on the gate electrode (G) and the glass substrate 244.

第1乃至第3のTFT239、241、243の各ゲート電極(G)上に形成されたゲート絶縁膜上にはa−Siからなる動作半導体層245がそれぞれパターニングされている。各動作半導体層245を挟んで両側には、ソース電極(S)とドレイン電極(D)とが形成されている。各ソース電極(S)/ドレイン電極(D)の端部は各動作半導体層245に乗り上がり、基板面方向に見て各ソース電極(S)/ドレイン電極(D)の端部と下層のゲート電極(G)とがオーバーラップする領域が形成されている。   An operation semiconductor layer 245 made of a-Si is patterned on the gate insulating film formed on each gate electrode (G) of the first to third TFTs 239, 241, and 243. A source electrode (S) and a drain electrode (D) are formed on both sides of each operating semiconductor layer 245. The end portions of the source electrodes (S) / drain electrodes (D) run over the operating semiconductor layers 245, and the end portions of the source electrodes (S) / drain electrodes (D) and the lower gates when viewed in the substrate surface direction. A region where the electrode (G) overlaps is formed.

第2及び第3のTFT241、243のドレイン電極(D)を含む導電体253にはコンタクトホール247が形成されている。導電体253の下層にゲート絶縁膜を介して配置されている第1のTFT239のゲート電極(G)の一端部にはコンタクトホール249が形成されている。2つのコンタクトホール247、249を介して、第2及び第3のTFT241、243のドレイン電極(D)と第1のTFT239のゲート電極(G)とはITO層251で接続されている。第1のTFT239のドレイン電極(D)及び第2のTFT241のソース電極(S)はリペア用配線223a(図14では不図示)に接続されている。第1及び第3のTFT239、243のソース電極(S)は共通電位供給導電パターン225(図14では不図示)に接続されている。   A contact hole 247 is formed in the conductor 253 including the drain electrodes (D) of the second and third TFTs 241 and 243. A contact hole 249 is formed at one end portion of the gate electrode (G) of the first TFT 239 disposed below the conductor 253 via a gate insulating film. The drain electrode (D) of the second and third TFTs 241 and 243 and the gate electrode (G) of the first TFT 239 are connected by an ITO layer 251 through the two contact holes 247 and 249. The drain electrode (D) of the first TFT 239 and the source electrode (S) of the second TFT 241 are connected to a repair wiring 223a (not shown in FIG. 14). The source electrodes (S) of the first and third TFTs 239 and 243 are connected to a common potential supply conductive pattern 225 (not shown in FIG. 14).

高抵抗素子219は、TFT基板203の製造工程中にリペア用配線223aに流入した電荷の共通電位供給導電パターン225への放電経路として作用する。高抵抗素子219はAM−LCD201の製造完成後にリペア用配線223aと共通電位供給導電パターン225とが電気的絶縁状態を維持する程度に高抵抗値を有している必要がある。第1乃至第3のTFT239、241、243の導通状態の抵抗値は約1MΩ程度である。この値はリペア用配線223aに生じた静電気による電荷を放電することと、AM−LCD201の製造完成後にリペア用配線223aと共通電位供給導電パターン225とを絶縁することのいずれにも適した値である。このため、高抵抗素子219のようにTFTを有する高抵抗素子は静電気保護素子として広く利用されている。   The high resistance element 219 acts as a discharge path to the common potential supply conductive pattern 225 of the charge flowing into the repair wiring 223a during the manufacturing process of the TFT substrate 203. The high resistance element 219 needs to have a high resistance value so that the repair wiring 223a and the common potential supply conductive pattern 225 maintain an electrically insulated state after the AM-LCD 201 is manufactured. The resistance values of the first to third TFTs 239, 241, and 243 in the conductive state are about 1 MΩ. This value is suitable for both discharging the static electricity generated in the repair wiring 223a and insulating the repair wiring 223a and the common potential supply conductive pattern 225 after the manufacture of the AM-LCD 201 is completed. is there. For this reason, a high resistance element having a TFT like the high resistance element 219 is widely used as an electrostatic protection element.

しかしながら、TFTの導通時の抵抗値を約1MΩにするためにソース電極とドレイン電極との間隔は数〜十数μm程度にしなければならないが、一般に、TFTのソース電極とドレイン電極とは同層に同一金属材料で形成されるので、TFTのパターン不良により両者が短絡してしまう可能性は決して低くない。また、TFTには異なる導電層の重なり部も多く存在するので、静電気による高電圧に曝されてESD保護素子自体が短絡してしまうこともある。このような場合、リペア用配線223aの電位は共通電極に印加されている電位になってしまうか、又は短絡の程度によって本来のデータ電圧と共通電位との中間的な電位になってしまう。いずれにしても画素電極と対向電極との電位差は所望の値より小さくなるので、ノーマリ・ブラック型のAM−LCD201では暗線になってしまう。   However, the distance between the source electrode and the drain electrode must be about several to several tens of micrometers in order to set the resistance value when the TFT is conductive to about 1 MΩ. Generally, the source electrode and the drain electrode of the TFT are in the same layer. Since they are formed of the same metal material, the possibility that both of them are short-circuited due to TFT pattern defects is not low. In addition, since there are many overlapping portions of different conductive layers in the TFT, the ESD protection element itself may be short-circuited by being exposed to a high voltage due to static electricity. In such a case, the potential of the repair wiring 223a becomes the potential applied to the common electrode, or becomes an intermediate potential between the original data voltage and the common potential depending on the degree of short circuit. In any case, since the potential difference between the pixel electrode and the counter electrode becomes smaller than a desired value, the normally-black AM-LCD 201 becomes a dark line.

ところで、断線欠陥の修復処理を行ったデータバスラインが暗線になる理由は他にもある。例えば、何らかの要因でリペア配線223に容量が付加されたり、リペア配線223とデータドライバIC211との間の抵抗値が増加したりすると、リペア配線223を介してデータバスライン227に供給されるデータ信号は本来のデータ信号に比べて鈍ってしまい、画素電極にデータ信号を十分に書き込むことができなくなる。また、データバスライン227とリペア用配線223aとの間にレーザ光を照射してデータバスライン227とリペア用配線223aとを接続してデータバスライン227の断線を修復する際に、TFT基板203上に形成されたデータバスライン227等の導電層の一部が突出して対向電極に接触することがある。また、データバスライン227のパターニング不良により、データバスライン227が対向電極に接触していることもある。いずれの場合も結果として暗線となる。
特開平11−271722号公報
By the way, there are other reasons why the data bus line subjected to the repair process of the disconnection defect becomes a dark line. For example, when a capacitance is added to the repair wiring 223 for some reason, or a resistance value between the repair wiring 223 and the data driver IC 211 increases, a data signal supplied to the data bus line 227 via the repair wiring 223. Becomes dull compared to the original data signal, and the data signal cannot be sufficiently written to the pixel electrode. Further, when the disconnection of the data bus line 227 is repaired by irradiating a laser beam between the data bus line 227 and the repair wiring 223a to connect the data bus line 227 and the repair wiring 223a, the TFT substrate 203 is restored. A part of the conductive layer such as the data bus line 227 formed thereon may protrude and come into contact with the counter electrode. Further, the data bus line 227 may be in contact with the counter electrode due to the patterning failure of the data bus line 227. In either case, the result is a dark line.
JP-A-11-271722

このように、断線修復処理を行ってもデータバスライン227が暗線等の線欠陥になっている場合には、その原因を特定するために詳細な不良解析が必要になり、当該不良解析に多大な時間と労力を要するという問題がある。   As described above, when the data bus line 227 is a line defect such as a dark line even after the disconnection repair process, a detailed defect analysis is required to identify the cause, and the defect analysis is very difficult. There is a problem of requiring a lot of time and labor.

本発明の目的は、静電気破壊の防止に優れ、特に、リペア用配線が短絡した場合にはリペア処理を施したデータバスラインを顕在化させ、他の原因で生じる線欠陥との識別を容易に行える表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法を提供することにある。   The object of the present invention is excellent in preventing electrostatic breakdown, and in particular, when a repair wiring is short-circuited, a data bus line subjected to a repair process is made obvious and easily distinguished from a line defect caused by another cause. An object of the present invention is to provide a display device substrate, a liquid crystal display panel, a liquid crystal display device, and a repair wiring defect inspection method that can be performed.

上記目的は、データバスラインの断線欠陥を修復するリペア用配線と、前記リペア用配線を静電気から保護する静電気保護素子部と、前記静電気保護素子部を介して前記リペア用配線に接続され、所定の電圧を維持する共通導電配線とを有することを特徴とする表示装置用基板によって達成される。   The object is to connect a repair wiring for repairing a disconnection defect of a data bus line, an electrostatic protection element portion for protecting the repair wiring from static electricity, and the repair wiring via the electrostatic protection element portion. And a common conductive wiring for maintaining the voltage of the display device.

本発明によれば、パネル製造工程におけるバスラインやスイッチング素子の静電気破壊を防止することができ、さらに、リペア用配線が短絡した場合にはリペア処理を施したデータバスラインを顕在化させ、他の原因で生じる線欠陥との識別を容易に行えるようになる。   According to the present invention, it is possible to prevent electrostatic breakdown of bus lines and switching elements in the panel manufacturing process, and in addition, when the repair wiring is short-circuited, the repaired data bus line is made obvious. It is possible to easily distinguish the line defect caused by the cause.

〔第1の実施の形態〕
本発明の第1の実施の形態による表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法について図1乃至図4を用いて説明する。まず、本実施の形態によるAM−LCD1の概略構成について図1を用いて説明する。図1は、冗長構造の静電気保護素子部20を有するAM−LCD1の概略構成を示している。図1に示すように、AM−LCD1は、画素電極やTFT等が画素領域毎に形成されたTFT基板(表示装置用基板)3と、CF層や共通電極等が形成された対向基板5とを対向させて貼り合わせ、その間に液晶を封止した液晶表示パネルを有している。
[First Embodiment]
A display device substrate, a liquid crystal display panel, a liquid crystal display device, and a repair wiring defect inspection method according to the first embodiment of the present invention will be described with reference to FIGS. First, a schematic configuration of the AM-LCD 1 according to the present embodiment will be described with reference to FIG. FIG. 1 shows a schematic configuration of an AM-LCD 1 having a redundant structure electrostatic protection element unit 20. As shown in FIG. 1, an AM-LCD 1 includes a TFT substrate (display device substrate) 3 in which pixel electrodes, TFTs, and the like are formed for each pixel region, and a counter substrate 5 in which a CF layer, a common electrode, and the like are formed. And a liquid crystal display panel in which the liquid crystal is sealed therebetween.

TFT基板3には、複数のゲートバスラインを駆動する複数のゲートドライバIC13が実装されたゲートバスライン用PCB9と、複数のデータバスラインを駆動する複数のデータドライバIC11が実装されたデータバスライン用PCB7とが設けられている。ゲートドライバIC13はTFT基板3の図中左側端部に形成されたゲートバスライン引き出し線17に接続されている。データドライバIC11はTFT基板3の図中下側端部に形成されたデータバスライン引き出し線15に接続されている。両PCB7、9は、制御回路(不図示)から出力された所定の信号に基づいて、ゲートパルスやデータ電圧を所定のゲートバスラインあるいはデータバスラインに出力するようになっている。   On the TFT substrate 3, a PCB 9 for a gate bus line on which a plurality of gate driver ICs 13 for driving a plurality of gate bus lines are mounted, and a data bus line on which a plurality of data driver ICs 11 for driving a plurality of data bus lines are mounted. PCB 7 is provided. The gate driver IC 13 is connected to a gate bus line lead line 17 formed at the left end of the TFT substrate 3 in the figure. The data driver IC 11 is connected to a data bus line lead line 15 formed at the lower end of the TFT substrate 3 in the figure. Both PCBs 7 and 9 are adapted to output a gate pulse and a data voltage to a predetermined gate bus line or data bus line based on a predetermined signal output from a control circuit (not shown).

対向基板5は、画素領域毎に赤色(R)、緑色(G)、青色(B)のうちいずれか1色が形成されたCF層を有している。両基板3、5の対向面には、液晶分子を所定方向に配向させる配向膜が形成されている。   The counter substrate 5 has a CF layer in which any one of red (R), green (G), and blue (B) is formed for each pixel region. An alignment film for aligning liquid crystal molecules in a predetermined direction is formed on the opposing surfaces of both substrates 3 and 5.

TFT基板3の素子形成面と反対側の表面には、不図示の偏光板が貼り付けられている。偏光板のTFT基板3と反対側には、例えば線状の一次光源と面状導光板とからなるバックライトユニット(不図示)が配置されている。一方、対向基板5のCF形成面と反対側の表面には、偏光板(不図示)が貼り付けられている。   A polarizing plate (not shown) is attached to the surface of the TFT substrate 3 opposite to the element formation surface. On the opposite side of the polarizing plate to the TFT substrate 3, a backlight unit (not shown) composed of, for example, a linear primary light source and a planar light guide plate is disposed. On the other hand, a polarizing plate (not shown) is attached to the surface of the counter substrate 5 opposite to the CF forming surface.

さらに、AM−LCD1は、データバスラインの短絡欠陥を修復するリペア配線23を有している。リペア配線23はリペア用配線23a〜23gで構成されている。TFT基板3上には、図中基板上側端部に左右方向に延びるリペア用配線23aと、図中基板下側端部に左右方向に延びるリペア用配線23bとが表示領域外に形成されている。なお、図1では、リペア用配線23bは図中右から2番目のデータドライバIC11近傍に図示されているが、他のデータドライバIC11近傍にも同様にそれぞれ形成されている。   Further, the AM-LCD 1 has a repair wiring 23 for repairing a short circuit defect in the data bus line. The repair wiring 23 is composed of repair wirings 23a to 23g. On the TFT substrate 3, a repair wiring 23 a extending in the left-right direction at the upper end portion of the substrate in the drawing and a repair wiring 23 b extending in the left-right direction at the lower end portion of the substrate in the drawing are formed outside the display region. . In FIG. 1, the repair wiring 23 b is illustrated in the vicinity of the second data driver IC 11 from the right in the drawing, but is similarly formed in the vicinity of the other data driver ICs 11.

データドライバIC11には、図中上下方向に延びるリペア用配線23cが形成されている。データバスライン用PCB7上には、図中左右方向に延びるリペア用配線23dが形成されている。各ゲートドライバIC13には、図中左右方向に延びるリペア用配線23eが形成されている。ゲートバスライン用PCB9上には、図中上下方向に延びるリペア用配線23fが形成されている。リペア用配線23dとリペア用配線23fとを接続するリペア用配線23gは不図示のFPC上に形成されている。AM−LCD1を組み立てることによりリペア用配線23a〜23gが接続されてリペア配線23が形成される。また、リペア用配線23aは、リペア用配線23aを静電気から保護するESD保護素子を備えた静電気保護素子部20を介して共通電極に電位を供給する共通電位供給導電パターン25に接続されている。静電気保護素子部20は直列接続された第1及び第2の高抵抗素子19、21を有する冗長構造を有している。   The data driver IC 11 is formed with a repair wiring 23c extending in the vertical direction in the drawing. On the data bus line PCB 7, a repair wiring 23d extending in the horizontal direction in the figure is formed. Each gate driver IC 13 is formed with a repair wiring 23e extending in the left-right direction in the drawing. On the gate bus line PCB 9, a repair wiring 23f extending in the vertical direction in the figure is formed. A repair wiring 23g that connects the repair wiring 23d and the repair wiring 23f is formed on an FPC (not shown). By assembling the AM-LCD 1, the repair wirings 23a to 23g are connected to form the repair wiring 23. Further, the repair wiring 23a is connected to a common potential supply conductive pattern 25 that supplies a potential to the common electrode through an electrostatic protection element unit 20 including an ESD protection element that protects the repair wiring 23a from static electricity. The electrostatic protection element unit 20 has a redundant structure having first and second high resistance elements 19 and 21 connected in series.

AM−LCD1のデータバスラインの断線欠陥の修復方法は従来のAM−LCD201に対する修復方法と同様である。TFT基板3上に形成されたデータバスライン27に断線欠陥が生じたら、データバスライン27とリペア用配線23a、23bとの交差部の四隅にレーザ光を照射して、データバスライン27とリペア用配線23a、23bとを接続する。これにより、データドライバIC11から出力されたデータ信号はリペア用配線23b、リペア用配線23c、リペア用配線23d、リペア用配線23g、リペア用配線23f、リペア用配線23e及びリペア用配線23aをこの順に通って断線によりデータドライバIC11と電気的に切り離されたデータバスライン27側に供給される。   The method for repairing the disconnection defect of the data bus line of the AM-LCD 1 is the same as the repair method for the conventional AM-LCD 201. If a disconnection defect occurs in the data bus line 27 formed on the TFT substrate 3, the four corners of the intersection between the data bus line 27 and the repair wirings 23a and 23b are irradiated with laser light to repair the data bus line 27. The wiring lines 23a and 23b are connected. As a result, the data signal output from the data driver IC 11 is sent to the repair wiring 23b, the repair wiring 23c, the repair wiring 23d, the repair wiring 23g, the repair wiring 23f, the repair wiring 23e, and the repair wiring 23a in this order. The data is supplied to the data bus line 27 side that is electrically disconnected from the data driver IC 11 by disconnection.

次に、静電気保護素子部20の概略構成について図2を用いて説明する。図2(a)は静電気保護素子部20近傍の模式図であり、図2(b)は静電気保護素子部20の拡大図であり、図2(c)は静電気保護素子部20の等価回路を示している。図2(a)に示すように、静電気保護素子部20は直列接続された第1及び第2の高抵抗素子19、21を有している。第1の高抵抗素子19はリペア用配線23aに接続されている。第2の高抵抗素子21は共通電位供給導電パターン25に接続されている。第2の高抵抗素子21は共通電位供給導電パターン25のように所定の電圧を維持する共通導電配線に接続されていればよく、基準電位(グランド)に接続されていてもよい。   Next, a schematic configuration of the electrostatic protection element unit 20 will be described with reference to FIG. 2A is a schematic view of the vicinity of the electrostatic protection element unit 20, FIG. 2B is an enlarged view of the electrostatic protection element unit 20, and FIG. 2C is an equivalent circuit of the electrostatic protection element unit 20. Show. As shown in FIG. 2A, the electrostatic protection element unit 20 includes first and second high resistance elements 19 and 21 connected in series. The first high resistance element 19 is connected to the repair wiring 23a. The second high resistance element 21 is connected to the common potential supply conductive pattern 25. The second high-resistance element 21 only needs to be connected to a common conductive wiring that maintains a predetermined voltage like the common potential supply conductive pattern 25, and may be connected to a reference potential (ground).

次に、第1及び第2の高抵抗素子19、21の回路構成について図2(b)、(c)を用いて説明する。図2(b)、(c)に示すように、第1の高抵抗素子19は第1乃至第3のTFT29、31、33を有している。また、第2の高抵抗素子21は第1乃至第3のTFT49、51、53を有している。第1のTFT29、49はリペア用配線23aに静電気により生じた電荷を共通電位供給導電パターン25に放出するために用いられる。第2及び第3のTFT31、33、51、53は第1のTFT29、49のゲート電圧を制御するために用いられる。   Next, the circuit configuration of the first and second high resistance elements 19 and 21 will be described with reference to FIGS. As shown in FIGS. 2B and 2C, the first high resistance element 19 includes first to third TFTs 29, 31, and 33. The second high resistance element 21 includes first to third TFTs 49, 51, and 53. The first TFTs 29 and 49 are used for discharging charges generated by static electricity to the repair wiring 23 a to the common potential supply conductive pattern 25. The second and third TFTs 31, 33, 51 and 53 are used for controlling the gate voltage of the first TFTs 29 and 49.

まず、第1の高抵抗素子19の回路構成について説明する。ガラス基板44上に、第1乃至第3のTFT29、31、33のゲート電極(G)は形成されている。第2及び第3のTFT31、33のゲート電極(G)は他の配線構造から電気的に孤立して形成されている。ゲート電極(G)及びガラス基板44上にはゲート絶縁膜(不図示)が形成されている。   First, the circuit configuration of the first high resistance element 19 will be described. On the glass substrate 44, the gate electrodes (G) of the first to third TFTs 29, 31, and 33 are formed. The gate electrodes (G) of the second and third TFTs 31 and 33 are formed electrically isolated from other wiring structures. A gate insulating film (not shown) is formed on the gate electrode (G) and the glass substrate 44.

第1乃至第3のTFT29、31、33の各ゲート電極(G)上に形成されたゲート絶縁膜上にはa−Siからなる動作半導体層35がそれぞれパターニングされている。各動作半導体層35を挟んで両側には、ソース電極(S)とドレイン電極(D)とが形成されている。各ソース電極(S)/ドレイン電極(D)の端部は各動作半導体層35に乗り上がり、基板面方向に見て各ソース電極(S)/ドレイン電極(D)の端部と下層のゲート電極(G)とがオーバーラップする領域が形成されている。   On the gate insulating film formed on each gate electrode (G) of the first to third TFTs 29, 31, and 33, an operation semiconductor layer 35 made of a-Si is patterned. A source electrode (S) and a drain electrode (D) are formed on both sides of each operating semiconductor layer 35. The end portions of the source electrodes (S) / drain electrodes (D) run over the operating semiconductor layers 35 and the end portions of the source electrodes (S) / drain electrodes (D) and the lower gates as viewed in the substrate surface direction. A region where the electrode (G) overlaps is formed.

第2及び第3のTFT31、33のドレイン電極(D)を含む導電体47にはコンタクトホール41が形成されている。導電体47の下層にゲート絶縁膜を介して配置されている第1のTFT29のゲート電極(G)の一端部にはコンタクトホール43が形成されている。2つのコンタクトホール41、43を介して、第2及び第3のTFT31、33のドレイン電極(D)と第1のTFT29のゲート電極(G)とがITO層39で接続されている。第1のTFT29のドレイン電極(D)及び第2のTFT31のソース電極(S)はリペア用配線23a(図2(a)参照)に接続されている。第1及び第3のTFT29、33のソース電極(S)は第2の高抵抗素子21を構成する第1のTFT49のドレイン電極(D)及び第2のTFT51のソース電極(S)に接続されている。   A contact hole 41 is formed in the conductor 47 including the drain electrodes (D) of the second and third TFTs 31 and 33. A contact hole 43 is formed at one end of the gate electrode (G) of the first TFT 29 disposed below the conductor 47 via a gate insulating film. The drain electrode (D) of the second and third TFTs 31 and 33 and the gate electrode (G) of the first TFT 29 are connected by an ITO layer 39 via the two contact holes 41 and 43. The drain electrode (D) of the first TFT 29 and the source electrode (S) of the second TFT 31 are connected to a repair wiring 23a (see FIG. 2A). The source electrodes (S) of the first and third TFTs 29 and 33 are connected to the drain electrode (D) of the first TFT 49 and the source electrode (S) of the second TFT 51 constituting the second high resistance element 21. ing.

第2の高抵抗素子21は第1の高抵抗素子19と同様の回路構成を有している。ガラス基板44上に、第1乃至第3のTFT49、51、53のゲート電極(G)は形成されている。第2及び第3のTFT51、53のゲート電極(G)は他の配線構造から電気的に孤立して形成されている。ゲート電極(G)上にはゲート絶縁膜が形成されている。   The second high resistance element 21 has a circuit configuration similar to that of the first high resistance element 19. On the glass substrate 44, the gate electrodes (G) of the first to third TFTs 49, 51, 53 are formed. The gate electrodes (G) of the second and third TFTs 51 and 53 are formed electrically isolated from other wiring structures. A gate insulating film is formed on the gate electrode (G).

第1乃至第3のTFT49、51、53の各ゲート電極(G)上に形成されたゲート絶縁膜上にはa−Siからなる動作半導体層55がそれぞれパターニングされている。各動作半導体層55を挟んで両側には、ソース電極(S)とドレイン電極(D)とが形成されている。各ソース電極(S)/ドレイン電極(D)の端部は各動作半導体層55に乗り上がり、基板面方向に見て各ソース電極(S)/ドレイン電極(D)の端部と下層のゲート電極(G)とがオーバーラップする領域が形成されている。   On the gate insulating film formed on each gate electrode (G) of the first to third TFTs 49, 51 and 53, an operation semiconductor layer 55 made of a-Si is patterned. A source electrode (S) and a drain electrode (D) are formed on both sides of each operating semiconductor layer 55. The end portions of the source electrodes (S) / drain electrodes (D) run over the operating semiconductor layers 55, and the end portions of the source electrodes (S) / drain electrodes (D) and the lower gates when viewed in the substrate surface direction. A region where the electrode (G) overlaps is formed.

第2及び第3のTFT51、53のドレイン電極(D)を含む導電体67にはコンタクトホール61が形成されている。導電体67の下層にゲート絶縁膜を介して配置されている第1のTFT49のゲート電極(G)の一端部にはコンタクトホール63が形成されている。2つのコンタクトホール61、63を介して、第2及び第3のTFT51、53のドレイン電極(D)と第1のTFT49のゲート電極(G)とがITO層59で接続されている。第1のTFT49のドレイン電極(D)及び第2のTFT51のソース電極(S)は第1の高抵抗素子19を構成する第1及び第3のTFT29、33のソース電極(S)に接続されている。第1及び第3のTFT49、53のソース電極(S)は共通電位供給導電パターン25(図2(a)参照)に接続されている。   A contact hole 61 is formed in the conductor 67 including the drain electrodes (D) of the second and third TFTs 51 and 53. A contact hole 63 is formed at one end of the gate electrode (G) of the first TFT 49 disposed below the conductor 67 via a gate insulating film. The drain electrode (D) of the second and third TFTs 51 and 53 and the gate electrode (G) of the first TFT 49 are connected by the ITO layer 59 through the two contact holes 61 and 63. The drain electrode (D) of the first TFT 49 and the source electrode (S) of the second TFT 51 are connected to the source electrodes (S) of the first and third TFTs 29 and 33 constituting the first high resistance element 19. ing. The source electrodes (S) of the first and third TFTs 49 and 53 are connected to the common potential supply conductive pattern 25 (see FIG. 2A).

次に、静電気保護素子部20の動作について説明する。図2(c)に示すように、静電気により第1及び第2の高抵抗素子19、21の接続点に対して正の高電圧がリペア用配線23aに発生すると、第2及び第3のTFT31、33のゲート電極(G)にはそれぞれ寄生容量(C2gs、C2gd、C3gs、C3gd)によって内分された高電圧が印加されて第2及び第3のTFT31、33でチャネルが形成される。その結果、第2及び第3のTFT31、33を通して電流が流れ、導電体47の電位も上昇する。それにより第1のTFT29にチャネルが形成されて導電率が大きくなるため静電気による電荷が解放される。 Next, the operation of the electrostatic protection element unit 20 will be described. As shown in FIG. 2C, when a positive high voltage is generated in the repair wiring 23a with respect to the connection point between the first and second high resistance elements 19 and 21 due to static electricity, the second and third TFTs 31 are provided. , 33 is applied with a high voltage internally divided by parasitic capacitances (C2 gs , C2 gd , C3 gs , C3 gd ) to form channels in the second and third TFTs 31, 33. Is done. As a result, current flows through the second and third TFTs 31 and 33, and the potential of the conductor 47 also rises. As a result, a channel is formed in the first TFT 29 and the conductivity is increased, so that charges due to static electricity are released.

リペア用配線23aから開放された電荷は第1のTFT29を通って第1及び第2の高抵抗素子19、21の接続点に流入する。これにより、第1及び第2の高抵抗素子19、21の接続点には共通電位供給導電パターン25に対して正の高電圧が発生する。こうなると、第2及び第3のTFT51、53のゲート電極(G)にはそれぞれ寄生容量(C2gs、C2gd、C3gs、C3gd)によって内分された高電圧が印加されて第2及び第3のTFT51、53でチャネルが形成される。その結果、第2及び第3のTFT51、53を通して電流が流れ、導電体67の電位も上昇する。それにより第1のTFT49にチャネルが形成されて導電率が大きくなるため静電気による電荷が解放される。 The charge released from the repair wiring 23 a flows through the first TFT 29 to the connection point between the first and second high resistance elements 19 and 21. As a result, a positive high voltage with respect to the common potential supply conductive pattern 25 is generated at the connection point between the first and second high resistance elements 19 and 21. In this case, a high voltage internally divided by parasitic capacitances (C2 gs , C2 gd , C3 gs , C3 gd ) is applied to the gate electrodes (G) of the second and third TFTs 51 and 53, respectively. A channel is formed by the third TFTs 51 and 53. As a result, current flows through the second and third TFTs 51 and 53, and the potential of the conductor 67 also rises. As a result, a channel is formed in the first TFT 49 and the conductivity is increased, so that charges due to static electricity are released.

第1及び第2の高抵抗素子19、21の抵抗値はそれぞれ数100kΩ〜数MΩ程度である。このため、第1及び第2の高抵抗素子19、21は単体でもリペア用配線23aと共通電位供給導電パターン25とを電気的に開放できる十分な抵抗値を有している。従って、第1及び第2の高抵抗素子19、21のいずれか一方に短絡等の欠陥が生じても、正常に動作する他方の高抵抗素子でリペア用配線23aとの間の抵抗値は十分に確保される。このように、静電気保護素子部20は静電気破壊等でリペア用配線23aと共通電位供給導電パターン25とが短絡するのを十分に防止することができる。   The resistance values of the first and second high resistance elements 19 and 21 are each about several hundred kΩ to several MΩ. For this reason, the first and second high-resistance elements 19 and 21 have a sufficient resistance value so that the repair wiring 23a and the common potential supply conductive pattern 25 can be electrically opened even if they are used alone. Therefore, even if one of the first and second high-resistance elements 19 and 21 has a defect such as a short circuit, the other high-resistance element that operates normally has a sufficient resistance value with the repair wiring 23a. Secured. As described above, the electrostatic protection element unit 20 can sufficiently prevent the repair wiring 23a and the common potential supply conductive pattern 25 from being short-circuited due to electrostatic breakdown or the like.

図3は、別の高抵抗素子の回路構成例を示している。図3(a)は高抵抗素子68の拡大図であり、図3(b)は高抵抗素子68の等価回路を示している。図3に示すように、高抵抗素子68は第1及び第2のTFT69、71を有している。不図示のガラス基板上に、第1及び第2のTFT69、71のゲート電極(G)は形成されている。ゲート電極(G)及びガラス基板上にはゲート絶縁膜(不図示)が形成されている。   FIG. 3 shows a circuit configuration example of another high resistance element. FIG. 3A is an enlarged view of the high resistance element 68, and FIG. 3B shows an equivalent circuit of the high resistance element 68. As shown in FIG. 3, the high resistance element 68 includes first and second TFTs 69 and 71. On the glass substrate (not shown), the gate electrodes (G) of the first and second TFTs 69 and 71 are formed. A gate insulating film (not shown) is formed on the gate electrode (G) and the glass substrate.

第1及び第2のTFT69、71の各ゲート電極(G)上に形成されたゲート絶縁膜上にはa−Siからなる動作半導体層73がそれぞれパターニングされている。各動作半導体層73を挟んで両側には、ソース電極(S)とドレイン電極(D)とが形成されている。各ソース電極(S)/ドレイン電極(D)の端部は各動作半導体層73に乗り上がり、基板面方向に見て各ソース電極(S)/ドレイン電極(D)の端部と下層のゲート電極(G)とがオーバーラップする領域が形成されている。   An operation semiconductor layer 73 made of a-Si is patterned on the gate insulating film formed on each gate electrode (G) of the first and second TFTs 69 and 71. A source electrode (S) and a drain electrode (D) are formed on both sides of each operating semiconductor layer 73. The ends of the source electrodes (S) / drain electrodes (D) run over the operating semiconductor layers 73, and the ends of the source electrodes (S) / drain electrodes (D) and the lower gates as viewed in the substrate surface direction. A region where the electrode (G) overlaps is formed.

第1のTFT69のドレイン電極(D)と第2のTFT71のソース電極(S)とを含む導電体75の第1のTFT69のドレイン電極(D)近傍にはコンタクトホール81が形成されている。第1のTFT69のゲート電極(G)の一端部にはコンタクトホール79が形成されている。2つのコンタクトホール79、81を介して、第1のTFT69のドレイン電極(D)とゲート電極(G)とはITO層77で接続されている。   A contact hole 81 is formed in the vicinity of the drain electrode (D) of the first TFT 69 of the conductor 75 including the drain electrode (D) of the first TFT 69 and the source electrode (S) of the second TFT 71. A contact hole 79 is formed at one end of the gate electrode (G) of the first TFT 69. The drain electrode (D) and the gate electrode (G) of the first TFT 69 are connected by an ITO layer 77 through the two contact holes 79 and 81.

第1のTFT69のソース電極(S)と第2のTFT71のドレイン電極(D)とを含む導電体76の第2のTFT71のドレイン電極(D)近傍にはコンタクトホール87が形成されている。第2のTFT71のゲート電極(G)の一端部にはコンタクトホール85が形成されている。2つのコンタクトホール85、87を介して、第2のTFT71のドレイン電極(D)とゲート電極(G)とはITO層83で接続されている。   A contact hole 87 is formed in the vicinity of the drain electrode (D) of the second TFT 71 of the conductor 76 including the source electrode (S) of the first TFT 69 and the drain electrode (D) of the second TFT 71. A contact hole 85 is formed at one end of the gate electrode (G) of the second TFT 71. The drain electrode (D) and the gate electrode (G) of the second TFT 71 are connected by the ITO layer 83 through the two contact holes 85 and 87.

次に、高抵抗素子68の動作について説明する。図3(b)に示すように、導電体76に対して正の高電圧が導電体75に発生すると、第1のTFT69のゲート電極(G)には高電圧が印加されて第1のTFT69でチャネルが形成される。その結果、第1のTFT69の導電率は大きくなるため導電体75に充電された電荷が解放される。また、導電体75に対して正の高電圧が導電体76に発生した場合には、第2のTFT71により導電体76に充電された電荷が解放される。   Next, the operation of the high resistance element 68 will be described. As shown in FIG. 3B, when a positive high voltage is generated in the conductor 75 with respect to the conductor 76, the high voltage is applied to the gate electrode (G) of the first TFT 69, and the first TFT 69. A channel is formed. As a result, the conductivity of the first TFT 69 is increased, so that the charge charged in the conductor 75 is released. Further, when a positive high voltage is generated in the conductor 76 with respect to the conductor 75, the charge charged in the conductor 76 by the second TFT 71 is released.

このように、高抵抗素子68は導電体75、76のいずれかに電荷が充電されて所定の電位差が生じると、当該電荷を開放することができる。従って、導電体75と導電体76とを接続した2つの高抵抗素子68は静電気保護素子部20に用いることができる。   Thus, the high resistance element 68 can release the electric charge when any of the conductors 75 and 76 is charged with a predetermined potential difference. Therefore, the two high resistance elements 68 connecting the conductor 75 and the conductor 76 can be used for the electrostatic protection element unit 20.

図4は、さらに別の高抵抗素子の回路構成例を示している。図4(a)は高抵抗素子89の拡大図であり、図4(b)は高抵抗素子89の等価回路を示している。図4に示すように、高抵抗素子89は1つのTFTを有している。不図示のガラス基板上に、TFTのゲート電極(G)は形成されている。ゲート電極(G)は他の配線構造から電気的に孤立して形成されている。ゲート電極(G)及びガラス基板上にはゲート絶縁膜(不図示)が形成されている。   FIG. 4 shows a circuit configuration example of still another high resistance element. 4A is an enlarged view of the high resistance element 89, and FIG. 4B shows an equivalent circuit of the high resistance element 89. FIG. As shown in FIG. 4, the high resistance element 89 has one TFT. A TFT gate electrode (G) is formed on a glass substrate (not shown). The gate electrode (G) is formed electrically isolated from other wiring structures. A gate insulating film (not shown) is formed on the gate electrode (G) and the glass substrate.

TFTのゲート電極(G)上に形成されたゲート絶縁膜上にはa−Siからなる動作半導体層90がパターニングされている。動作半導体層90を挟んで両側には、ソース電極(S)とドレイン電極(D)とが形成されている。各ソース電極(S)/ドレイン電極(D)の端部は各動作半導体層90に乗り上がり、基板面方向に見て各ソース電極(S)/ドレイン電極(D)の端部と下層のゲート電極(G)とがオーバーラップする領域が形成されている。   An operating semiconductor layer 90 made of a-Si is patterned on the gate insulating film formed on the gate electrode (G) of the TFT. A source electrode (S) and a drain electrode (D) are formed on both sides of the operating semiconductor layer 90. The end portions of the source electrodes (S) / drain electrodes (D) run over the operating semiconductor layers 90, and the end portions of the source electrodes (S) / drain electrodes (D) and the lower gates as viewed in the substrate surface direction. A region where the electrode (G) overlaps is formed.

次に、高抵抗素子89の動作について説明する。図4(b)に示すように、ドレイン電極(D)に対して正の高電圧がソース電極(S)に発生すると、ゲート電極(G)には寄生容量(Cgs、Cgd)によって内分された高電圧が印加されてチャネルが形成される。その結果、TFTの導電率が大きくなるためソース電極(S)に充電された電荷が解放される。 Next, the operation of the high resistance element 89 will be described. As shown in FIG. 4B, when a positive high voltage is generated at the source electrode (S) with respect to the drain electrode (D), the gate electrode (G) has internal capacitance due to parasitic capacitances (C gs , C gd ). A divided high voltage is applied to form a channel. As a result, the conductivity of the TFT increases, so that the charge charged in the source electrode (S) is released.

このように、高抵抗素子89はソース電極(S)/ドレイン電極(D)のいずれかに電荷が充電されて所定の電位差が生じると、当該電荷を開放することができる。従って、ソース電極(S)とドレイン電極(D)とを接続した2つの高抵抗素子89は静電気保護素子部20に用いることができる。   As described above, the high resistance element 89 can release the charge when either the source electrode (S) or the drain electrode (D) is charged with a predetermined potential difference. Therefore, the two high resistance elements 89 in which the source electrode (S) and the drain electrode (D) are connected can be used for the electrostatic protection element unit 20.

本実施の形態によれば、AM−LCD1の製造工程においてリペア用配線23aに静電気による電荷が発生しても、静電気保護素子部20で当該電荷を開放できるので、リペア用配線23aの静電気破壊を防止することができる。また、静電気保護素子部20は第1及び第2の高抵抗素子19、21を有しているので、第1及び第2の高抵抗素子19、21のいずれか一方が静電気により破損しても、正常動作する他方の高抵抗素子でリペア用配線23aと共通電位供給導電パターン25との短絡を防止できる。このように、静電気保護素子部20は静電気破壊に対する優れた防止機能を発揮するので、AM−LCD1の製造歩留まりが向上し、製造コストの低減及びAM−LCD1の低コスト化を図ることができる。   According to the present embodiment, even if a charge due to static electricity is generated in the repair wiring 23a in the manufacturing process of the AM-LCD 1, the electrostatic protection element portion 20 can release the charge, so that the repair wiring 23a can be electrostatically destroyed. Can be prevented. Further, since the electrostatic protection element unit 20 includes the first and second high resistance elements 19 and 21, even if one of the first and second high resistance elements 19 and 21 is damaged by static electricity. The short circuit between the repair wiring 23a and the common potential supply conductive pattern 25 can be prevented by the other high resistance element operating normally. Thus, since the electrostatic protection element unit 20 exhibits an excellent prevention function against electrostatic breakdown, the manufacturing yield of the AM-LCD 1 can be improved, and the manufacturing cost can be reduced and the cost of the AM-LCD 1 can be reduced.

〔第2の実施の形態〕
本発明の第2の実施の形態による表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法について図5乃至図11を用いて説明する。まず、本実施の形態によるAM−LCD1の概略構成について図5を用いて説明する。図5は、本実施の形態のAM−LCD1の概略構成を示している。図5(a)はAM−LCD1の概略構成を示し、図5(b)は静電気保護素子部20の拡大図である。図5に示すように、AM−LCD1は、第1及び第2の高抵抗素子19、21の接続点に接続されてリペア用配線23aの短絡を検出するために用いる短絡欠陥検出用配線91を備えている点に特徴を有している。図1に示す構成と同一の機能作用を奏する構成には同一の符号を付してその説明は省略する。
[Second Embodiment]
A display device substrate, a liquid crystal display panel, a liquid crystal display device, and a repair wiring defect inspection method according to a second embodiment of the present invention will be described with reference to FIGS. First, a schematic configuration of the AM-LCD 1 according to the present embodiment will be described with reference to FIG. FIG. 5 shows a schematic configuration of the AM-LCD 1 of the present embodiment. FIG. 5A shows a schematic configuration of the AM-LCD 1, and FIG. 5B is an enlarged view of the electrostatic protection element unit 20. As shown in FIG. 5, the AM-LCD 1 includes a short-circuit defect detection wiring 91 that is connected to the connection point of the first and second high resistance elements 19 and 21 and is used to detect a short circuit of the repair wiring 23a. It has a feature in that it has. Components having the same functions and functions as those shown in FIG.

短絡欠陥検出用配線91はTFT基板3上に形成されている。短絡欠陥検出用配線91は第1及び第2の高抵抗素子19、21の接続点から図中基板上側端部を右方向に延びて基板左側端部まで延伸して形成されている。短絡欠陥検出用配線91はゲートドライバIC13を介してゲートバスライン用PCB9に配置された短絡欠陥検査用の検査信号を出力する検査信号供給回路93に接続されている。   The short-circuit defect detection wiring 91 is formed on the TFT substrate 3. The short-circuit defect detection wiring 91 is formed by extending from the connection point of the first and second high-resistance elements 19 and 21 to the right side of the substrate and extending to the left side of the substrate. The short-circuit defect detection wiring 91 is connected via a gate driver IC 13 to an inspection signal supply circuit 93 that outputs an inspection signal for short-circuit defect inspection disposed on the PCB 9 for gate bus lines.

図5(b)に示すように、リペア用配線23aは第1の高抵抗素子19を介して短絡欠陥検出用配線91に接続されている。短絡欠陥検出用配線91はさらに第2の高抵抗素子21を介して共通電位供給導電パターン25に接続されている。短絡欠陥検出用配線91端部にはコンタクトホール99、103が形成されている。第1の高抵抗素子19の第1及び第3のTFT29、33のソース電極(S)端部にはコンタクトホール97が形成されている。2つのコンタクトホール97、99を介して、短絡欠陥検出用配線91と第1及び第3のTFT29、33のソース電極(S)とがITO層95で接続されている。第2の高抵抗素子21の第1のTFT49のドレイン電極(D)及び第2のTFT51のソース電極(S)の端部にはコンタクトホール105が形成されている。2つのコンタクトホール103、105を介して短絡欠陥検出用配線91と第1のTFT53のドレイン電極(D)及び第2のTFT49のソース電極(S)とがITO層101で接続されている。このように、短絡欠陥検出用配線91は第1及び第2の高抵抗素子19、21の接続点に接続されている。   As shown in FIG. 5B, the repair wiring 23 a is connected to the short-circuit defect detection wiring 91 through the first high resistance element 19. The short-circuit defect detection wiring 91 is further connected to the common potential supply conductive pattern 25 via the second high resistance element 21. Contact holes 99 and 103 are formed at the end of the short-circuit defect detection wiring 91. A contact hole 97 is formed at the end of the source electrode (S) of the first and third TFTs 29 and 33 of the first high resistance element 19. The short-circuit defect detection wiring 91 and the source electrodes (S) of the first and third TFTs 29 and 33 are connected by the ITO layer 95 through the two contact holes 97 and 99. A contact hole 105 is formed at the end of the drain electrode (D) of the first TFT 49 and the source electrode (S) of the second TFT 51 of the second high resistance element 21. The short-circuit defect detection wiring 91, the drain electrode (D) of the first TFT 53, and the source electrode (S) of the second TFT 49 are connected by the ITO layer 101 through the two contact holes 103 and 105. Thus, the short-circuit defect detection wiring 91 is connected to the connection point of the first and second high resistance elements 19 and 21.

検査信号供給回路93の出力端子にはスイッチ(共に不図示)が設けられている。当該スイッチをオン状態にすると短絡欠陥検出用配線91は検査信号供給回路93の出力端子に電気的に接続され、当該スイッチをオフ状態にすると短絡欠陥検出用配線91は検査信号供給回路93の出力端子から電気的に切り離される。短絡欠陥検出用配線91は検査信号供給回路93の出力端子から切り離されるとフローティング状態になる。検査信号供給回路93は所定の電圧を抵抗分割する複数の抵抗や可変抵抗を有し、短絡欠陥検出用配線91に直流電圧の検査信号を供給できるようになっている。また、検査信号供給回路93は不図示の制御部から出力される制御信号に基づいて、データバスラインに供給されるデータ信号の位相や周期と異なる検査信号を短絡欠陥検出用配線91に供給できるようになっている。   A switch (both not shown) is provided at the output terminal of the inspection signal supply circuit 93. When the switch is turned on, the short-circuit defect detection wiring 91 is electrically connected to the output terminal of the inspection signal supply circuit 93. When the switch is turned off, the short-circuit defect detection wiring 91 is output from the inspection signal supply circuit 93. Electrically disconnected from the terminal. When the short-circuit defect detection wiring 91 is disconnected from the output terminal of the inspection signal supply circuit 93, the short-circuit defect detection wiring 91 enters a floating state. The inspection signal supply circuit 93 has a plurality of resistors and variable resistors for resistance-dividing a predetermined voltage, and can supply a DC voltage inspection signal to the short-circuit defect detection wiring 91. Further, the inspection signal supply circuit 93 can supply an inspection signal different from the phase and cycle of the data signal supplied to the data bus line to the short-circuit defect detection wiring 91 based on a control signal output from a control unit (not shown). It is like that.

第1及び第2の高抵抗素子19、21の抵抗値はそれぞれ数100kΩ〜数MΩ程度である。このため、第1及び第2の高抵抗素子19、21は単体でもリペア用配線23aと共通電位供給導電パターン25とを電気的に開放できる十分な抵抗値を有している。しかし、第1及び第2の高抵抗素子19、21の抵抗値を数100kΩ〜数MΩにするためには、各TFT29、31、33、49、51、53のチャネル長(ソース電極(S)とドレイン電極(D)との間隔)を3〜10μm程度にする必要がある。このようにチャネル長が短いため、TFT基板2のフォトリソグラフィ工程等におけるTFTのパターニング不良や導電性異物の付着等でソース電極(S)とドレイン電極(D)とが短絡してしまう可能性がある。   The resistance values of the first and second high resistance elements 19 and 21 are each about several hundred kΩ to several MΩ. For this reason, the first and second high-resistance elements 19 and 21 have a sufficient resistance value so that the repair wiring 23a and the common potential supply conductive pattern 25 can be electrically opened even if they are used alone. However, in order to set the resistance values of the first and second high resistance elements 19 and 21 to several hundred kΩ to several MΩ, the channel length of each TFT 29, 31, 33, 49, 51, 53 (source electrode (S) And the distance between the drain electrode (D) and the drain electrode (D) must be about 3 to 10 μm. Since the channel length is short in this manner, there is a possibility that the source electrode (S) and the drain electrode (D) may be short-circuited due to a TFT patterning defect in the photolithography process or the like of the TFT substrate 2 or adhesion of conductive foreign matter. is there.

第1の高抵抗素子19に短絡欠陥が生じると、リペア用配線23aと短絡欠陥検出用配線91とが短絡してしまう。AM−LCD1の使用時には短絡欠陥検出用配線91は検査信号供給回路93から切り離されてフローティング状態にされる。この場合、短絡欠陥検出用配線91は高インピーダンスになっているので、リペア用配線23aと短絡欠陥検出用配線91との短絡の影響はリペア用配線23aに生じない。また、第2の高抵抗素子21は正常に動作しているので、リペア用配線23aは共通電位供給導電パターン25から電気的に切り離されている。従って、短絡欠陥検出用配線91と電気的に接続されたリペア用配線23aでデータバスライン27の断線欠陥を修復しても、データバスライン27に線欠陥は発生しない。   When a short-circuit defect occurs in the first high resistance element 19, the repair wiring 23a and the short-circuit defect detection wiring 91 are short-circuited. When the AM-LCD 1 is used, the short-circuit defect detection wiring 91 is disconnected from the inspection signal supply circuit 93 and is in a floating state. In this case, since the short-circuit defect detection wiring 91 has a high impedance, the effect of the short circuit between the repair wiring 23a and the short-circuit defect detection wiring 91 does not occur in the repair wiring 23a. Further, since the second high resistance element 21 operates normally, the repair wiring 23 a is electrically disconnected from the common potential supply conductive pattern 25. Therefore, even if the disconnection defect of the data bus line 27 is repaired by the repair wiring 23 a electrically connected to the short-circuit defect detection wiring 91, no line defect occurs in the data bus line 27.

また、第2の高抵抗素子21に短絡欠陥が生じると、共通電位供給導電パターン25と短絡欠陥検出用配線91とが短絡してしまう。第1の高抵抗素子19は正常に動作しているので、リペア用配線23aと共通電位供給導電パターン25とは電気的に切り離されている。従って、短絡欠陥検出用配線91と電気的に接続されたリペア用配線23aでデータバスライン27の断線欠陥を修復しても、データバスライン27に線欠陥は発生しない。   Further, when a short circuit defect occurs in the second high resistance element 21, the common potential supply conductive pattern 25 and the short circuit defect detection wiring 91 are short-circuited. Since the first high-resistance element 19 operates normally, the repair wiring 23a and the common potential supply conductive pattern 25 are electrically disconnected. Therefore, even if the disconnection defect of the data bus line 27 is repaired by the repair wiring 23 a electrically connected to the short-circuit defect detection wiring 91, no line defect occurs in the data bus line 27.

このように、静電気保護素子部20に短絡欠陥検出用配線91が接続されていても、静電気保護素子部20は静電気破壊に対する優れた防止機能を発揮できる。また、本実施の形態の静電気保護素子部20は上記実施の形態の静電気保護素子部と同様の回路構成を有しているので、静電気保護素子部20はリペア用配線23aに生じた静電気による電荷を解放できる。   Thus, even if the short-circuit defect detection wiring 91 is connected to the electrostatic protection element part 20, the electrostatic protection element part 20 can exhibit an excellent prevention function against electrostatic breakdown. Further, since the electrostatic protection element unit 20 of the present embodiment has a circuit configuration similar to that of the electrostatic protection element unit of the above embodiment, the electrostatic protection element unit 20 is charged by static electricity generated in the repair wiring 23a. Can be released.

一方、外部回路の事情等により短絡欠陥検出用配線91をフローティング状態にできない場合でも、短絡欠陥検出用配線91に接続電極を通じて外部回路から対向電位と独立な検査用信号を印加することで、リペア用配線短絡の有無を容易に判別することができる。まず、所定のデータ電圧をデータバスラインに供給する。次に、検査信号供給回路93から短絡欠陥検出用配線91に検査信号を入力する。検査信号の電圧値は当該データ信号の所定電圧や共通電極(対向電極)に印加されている電圧と異なる値にする。一般的に、対向電位はデータ信号の中心電位に対しておよそ1〜2V程度低い値に設定されている。そこで、検査信号の電圧を対向電極の電圧に対して数V程度高い値又は低い値に設定する。   On the other hand, even when the short-circuit defect detection wiring 91 cannot be brought into a floating state due to circumstances of the external circuit or the like, the repair can be performed by applying an inspection signal independent of the counter potential from the external circuit to the short-circuit defect detection wiring 91 through the connection electrode. It is possible to easily determine the presence or absence of a wiring short circuit. First, a predetermined data voltage is supplied to the data bus line. Next, an inspection signal is input from the inspection signal supply circuit 93 to the short-circuit defect detection wiring 91. The voltage value of the inspection signal is set to a value different from the predetermined voltage of the data signal and the voltage applied to the common electrode (counter electrode). Generally, the counter potential is set to a value that is approximately 1 to 2 V lower than the center potential of the data signal. Therefore, the voltage of the inspection signal is set to a value higher or lower by about several volts than the voltage of the counter electrode.

例えば、検査信号の電圧を対向電極及びデータ信号の電圧より高い値に設定する。リペア用配線23aと短絡欠陥検出用配線91とが短絡していると、リペア用配線23aにより修復されたデータバスライン27の電圧値はデータ信号と検査信号との間の電圧になる。この場合、正極性での液晶に印加される実効電圧は大きくなり、負極性での液晶に印加される実効電圧は小さくなる。これにより、データバスライン27に印加されている実効電圧は他のデータバスラインに印加されている実効電圧と異なる。従って、データバスライン27に接続されている画素は他の画素と異なる輝度になり、リペア用配線23aと短絡欠陥検出用配線91とが短絡していることを検出できる。   For example, the voltage of the inspection signal is set to a value higher than the voltages of the counter electrode and the data signal. When the repair wiring 23a and the short-circuit defect detection wiring 91 are short-circuited, the voltage value of the data bus line 27 restored by the repair wiring 23a becomes a voltage between the data signal and the inspection signal. In this case, the effective voltage applied to the liquid crystal with the positive polarity increases, and the effective voltage applied to the liquid crystal with the negative polarity decreases. Thereby, the effective voltage applied to the data bus line 27 is different from the effective voltage applied to the other data bus lines. Therefore, the pixel connected to the data bus line 27 has a luminance different from that of other pixels, and it can be detected that the repair wiring 23a and the short-circuit defect detection wiring 91 are short-circuited.

また、リペア用配線23aに入力する検査信号の電圧値とデータバスラインに入力するデータ信号の電圧値との関係で、データバスライン27の線欠陥の状態を変えることができる。例えば、検査信号の電圧がデータ信号の電圧より高くなるように画面全体を暗めの中間調にすると、データバスライン27は相対的に輝線になる。また、検査信号の電圧がデータ信号の電圧より低くなるように画面全体を明るめの中間調にすると、データバスライン27は相対的に暗線になる。こうすると、データバスライン27の欠陥修復処理の成否を容易に判別することができる。なお、欠陥検査時に限らず、AM−LCD1の使用中にも短絡欠陥検出用配線91に検査信号を印加しておけば、リペア用配線23aと短絡欠陥検出用配線91との短絡を検出できる。   Further, the state of the line defect of the data bus line 27 can be changed according to the relationship between the voltage value of the inspection signal input to the repair wiring 23a and the voltage value of the data signal input to the data bus line. For example, if the entire screen is darkened halftone so that the voltage of the inspection signal is higher than the voltage of the data signal, the data bus line 27 becomes a relatively bright line. Further, if the entire screen is set to a light halftone so that the voltage of the inspection signal is lower than the voltage of the data signal, the data bus line 27 becomes a relatively dark line. In this way, it is possible to easily determine whether or not the defect repair processing for the data bus line 27 is successful. It should be noted that a short circuit between the repair wiring 23a and the short-circuit defect detection wiring 91 can be detected by applying an inspection signal to the short-circuit defect detection wiring 91 not only during the defect inspection but also during use of the AM-LCD 1.

さらに、検査信号供給回路93から出力する検査信号は直流信号に限られず、交流信号であってもよい。例えば、データ信号の振幅、位相又は周波数の異なる検査信号を短絡欠陥検出用配線91に入力すると、データバスライン27に接続されている画素の輝度は検査信号に基づいて変化するので、データバスライン27の欠陥修復処理の成否を容易に判別することができる。また、検査信号の電圧値を変えても輝線又は暗線のままでデータバスライン27の状態に変化がないと、リペア用配線23aはデータバスライン27には接触していないことが分かる。この場合はデータバスライン27の欠陥修復処理により、リペア用配線23a又はデータバスライン27導電層の一部が突出して共通電極等に接触していることが分かる。   Further, the inspection signal output from the inspection signal supply circuit 93 is not limited to a DC signal, and may be an AC signal. For example, when inspection signals having different amplitudes, phases, or frequencies of data signals are input to the short-circuit defect detection wiring 91, the luminance of the pixels connected to the data bus line 27 changes based on the inspection signals. The success or failure of the defect repair process 27 can be easily determined. If the voltage value of the inspection signal is changed and the bright line or the dark line remains and the state of the data bus line 27 does not change, it can be seen that the repair wiring 23a is not in contact with the data bus line 27. In this case, it can be seen that the repair wiring 23a or a part of the conductive layer of the data bus line 27 protrudes and contacts the common electrode or the like by the defect repair processing of the data bus line 27.

検査信号を短絡欠陥検出用配線91に入力せずに短絡欠陥検出用配線91の電圧値や電圧波形をモニタしてリペア用配線23aの欠陥を検査することができる。例えば、データバスライン27aに入力されているデータ信号と同じ信号が短絡欠陥検出用配線91で検出されれば、リペア用配線23aと短絡欠陥検出用配線91とが短絡していることが分かる。また、画面全体が白表示になるように各データバスラインにデータ信号を入力し、データバスライン27に所定の階調信号の電圧を印加する。短絡欠陥検出用配線91で当該階調信号の電圧が検出されれば、短絡欠陥検出用配線91とリペア用配線23aとが短絡していることが分かる。このように、データバスライン27のみに他のデータバスラインと異なるデータ信号を入力すると、リペア用配線23aと短絡欠陥検出用配線91との短絡を容易に判別することができる。   Without inputting the inspection signal to the short-circuit defect detection wiring 91, the voltage value or voltage waveform of the short-circuit defect detection wiring 91 can be monitored to inspect the repair wiring 23a for defects. For example, if the same signal as the data signal input to the data bus line 27a is detected by the short-circuit defect detection wiring 91, it is understood that the repair wiring 23a and the short-circuit defect detection wiring 91 are short-circuited. Further, a data signal is input to each data bus line so that the entire screen is displayed in white, and a voltage of a predetermined gradation signal is applied to the data bus line 27. If the voltage of the gradation signal is detected by the short-circuit defect detection wiring 91, it can be understood that the short-circuit defect detection wiring 91 and the repair wiring 23a are short-circuited. As described above, when a data signal different from that of the other data bus lines is input only to the data bus line 27, a short circuit between the repair wiring 23a and the short circuit defect detecting wiring 91 can be easily determined.

TFT基板2の製造工程では画面を表示することができないので、当該検査方法は特に有効である。TFT基板2を製造するアレイ工程や液晶表示パネルを製造するセル工程では、当該電圧は短絡欠陥検出用配線91とゲートドライバIC13との接続部で測定される。液晶表示パネルと両PCB7、9を接続するモジュール工程では、当該電圧はゲートバスライン用PCB9上に設けられた検査パッド(不図示)を用いて測定される。上記のリペア用配線の欠陥検査方法で、リペア用配線23aと短絡欠陥検出用配線91との短絡を検出したら、リペア用配線23aと第1の高抵抗素子19との接続部にレーザ光を照射して、リペア用配線23aと第1の高抵抗素子19とを切断分離する。これにより、データバスライン27の線欠陥を修復することができる。   Since the screen cannot be displayed in the manufacturing process of the TFT substrate 2, the inspection method is particularly effective. In the array process for manufacturing the TFT substrate 2 and the cell process for manufacturing the liquid crystal display panel, the voltage is measured at a connection portion between the short-circuit defect detection wiring 91 and the gate driver IC 13. In the module process for connecting the liquid crystal display panel and the two PCBs 7 and 9, the voltage is measured using a test pad (not shown) provided on the PCB 9 for the gate bus line. When a short-circuit between the repair wiring 23a and the short-circuit defect detection wiring 91 is detected by the above-described repair wiring defect inspection method, laser light is irradiated to the connection portion between the repair wiring 23a and the first high-resistance element 19. Then, the repair wiring 23a and the first high resistance element 19 are cut and separated. Thereby, the line defect of the data bus line 27 can be repaired.

本実施の形態によれば、静電気保護素子部20は第1及び第2の高抵抗素子19、21を有する冗長構造であるので静電気破壊に対する優れた防止機能を発揮する。また、断線修復処理を行ってもデータバスライン27が暗線等の線欠陥になっていても、短絡欠陥検出用配線91を用いてリペア用配線23aの短絡を検出できる。これにより製造工程において不良箇所のリペアを行うことができる。従って、線欠陥の原因を特定するための詳細な不良解析が不要になり、不良解析に掛かる多大な時間と労力を削減でき、AM−LCD1の製造コストの低減及びAM−LCD1の低コスト化を図ることができる。   According to the present embodiment, since the electrostatic protection element unit 20 is a redundant structure having the first and second high resistance elements 19 and 21, it exhibits an excellent prevention function against electrostatic breakdown. Even if the disconnection repair process is performed or the data bus line 27 has a line defect such as a dark line, the short-circuit defect detection wiring 91 can be used to detect a short circuit in the repair wiring 23a. Thereby, it is possible to repair a defective portion in the manufacturing process. Therefore, detailed failure analysis for specifying the cause of the line defect is not required, and a great amount of time and labor required for failure analysis can be reduced, thereby reducing the manufacturing cost of the AM-LCD 1 and reducing the cost of the AM-LCD 1. Can be planned.

次に、本実施の形態の第1の変形例について図6及び図7を用いて説明する。上記実施の形態では、短絡欠陥検出用配線91の電圧は短絡欠陥検出用配線91とゲートドライバIC13との接続部やゲートバスライン用PCB9上に設けられた検査パッドを用いて測定されている。これに対して本変形例では、当該電圧を測定する電圧測定用パッドを備えている点に特徴を有している。図6及び図7は、TFT基板2とゲートバスライン用PCB9との接続部の拡大図である。図6に示すように、短絡欠陥検出用配線91はTFT基板2端部に形成されたゲートドライバIC13を接続する接続端子111aに接続されている。短絡欠陥検出用配線91にはTFT基板2端部で枝分かれした電圧測定用パッド107が形成されている。電圧測定用パッド107は1〜2mmの線幅に形成されている。   Next, a first modification of the present embodiment will be described with reference to FIGS. In the above-described embodiment, the voltage of the short-circuit defect detection wiring 91 is measured by using a connection portion between the short-circuit defect detection wiring 91 and the gate driver IC 13 or a test pad provided on the gate bus line PCB 9. On the other hand, the present modification is characterized in that a voltage measuring pad for measuring the voltage is provided. 6 and 7 are enlarged views of a connection portion between the TFT substrate 2 and the gate bus line PCB 9. As shown in FIG. 6, the short-circuit defect detection wiring 91 is connected to a connection terminal 111 a that connects the gate driver IC 13 formed at the end of the TFT substrate 2. In the short-circuit defect detection wiring 91, a voltage measurement pad 107 branched at the end of the TFT substrate 2 is formed. The voltage measurement pad 107 is formed with a line width of 1 to 2 mm.

TFT基板2端部にはリペア用配線23aに接続された接続端子111bと、ゲートバスライン引き出し線17に接続された接続端子111cとが形成されている。接続端子111a、111b、111c上には不図示の異方性導電膜(ACF)を介してゲートドライバIC13が熱圧着されている。ゲートドライバIC13はICチップ13aと、テープキャリアパッケージ(TCP)フィルム13bとを有している。ICチップ13aはTCPフィルム13b上に実装されている。TCPフィルム13bにはICチップ13aと接続端子111cとを接続するリード線113bが形成されている。   A connection terminal 111 b connected to the repair wiring 23 a and a connection terminal 111 c connected to the gate bus line lead line 17 are formed at the end of the TFT substrate 2. On the connection terminals 111a, 111b, and 111c, the gate driver IC 13 is thermocompression bonded via an unillustrated anisotropic conductive film (ACF). The gate driver IC 13 has an IC chip 13a and a tape carrier package (TCP) film 13b. The IC chip 13a is mounted on the TCP film 13b. A lead wire 113b for connecting the IC chip 13a and the connection terminal 111c is formed on the TCP film 13b.

また、TCPフィルム13bにはICチップ13aとゲートバスライン用PCB9上に設けられた接続端子109cとを接続するリード線113aが形成されている。さらにTCPフィルム13bには、接続端子111aとゲートバスライン用PCB9上に設けられた接続端子109aとを接続するリード線92が形成されている。接続端子109aは検査信号供給回路93(図6では不図示)に接続されている。また、TCPフィルム13b上には、リペア用配線23eが形成され、リペア用配線23eは接続端子111bとゲートバスライン用PCB9上に設けられた接続端子109bとを接続している。接続端子109bはリペア用配線23f(図6では不図示)に接続されている。ゲートドライバIC13はゲートバスライン用PCB9に熱圧着又は半田付けにより接続されている。   The TCP film 13b is formed with lead wires 113a for connecting the IC chip 13a and the connection terminals 109c provided on the gate bus line PCB 9. Furthermore, the lead film 92 which connects the connection terminal 111a and the connection terminal 109a provided on the PCB 9 for gate bus lines is formed on the TCP film 13b. The connection terminal 109a is connected to an inspection signal supply circuit 93 (not shown in FIG. 6). A repair wiring 23e is formed on the TCP film 13b, and the repair wiring 23e connects the connection terminal 111b and the connection terminal 109b provided on the gate bus line PCB9. The connection terminal 109b is connected to a repair wiring 23f (not shown in FIG. 6). The gate driver IC 13 is connected to the gate bus line PCB 9 by thermocompression bonding or soldering.

電圧測定用パッド107は、TFT基板2に対向基板5を貼り合せ、ゲートドライバIC13を圧着しても露出している。このため、AM−LCD1のアレイ工程、セル工程及びモジュール工程のいずれの工程でも、短絡欠陥検出用配線91の電圧を測定することができる。電圧測定用パッド107で短絡欠陥検出用配線91の電圧を測定すれば、短絡欠陥検出用配線91上にプロービングする必要がなくなるので、短絡欠陥検出用配線91はプロービングで傷ついたり断線したりすることはなくなる。また、ゲートバスライン用PCB9の制約により検査信号供給回路93、検査パッド又は接続端子109aを設けることができない場合に、電圧測定用パッド107で電圧を測定したり検査信号を入力したりできる。このように、電圧測定用パッド107は電圧を測定する測定パッドとしてだけでなく、検査信号の入力端子としても用いることができる。   The voltage measurement pad 107 is exposed even when the counter substrate 5 is bonded to the TFT substrate 2 and the gate driver IC 13 is pressed. For this reason, the voltage of the short-circuit defect detection wiring 91 can be measured in any of the array process, the cell process, and the module process of the AM-LCD 1. If the voltage of the short-circuit defect detection wiring 91 is measured by the voltage measurement pad 107, it is not necessary to perform probing on the short-circuit defect detection wiring 91. Therefore, the short-circuit defect detection wiring 91 is damaged or disconnected by probing. Will disappear. Further, when the inspection signal supply circuit 93, the inspection pad, or the connection terminal 109a cannot be provided due to the restriction of the PCB 9 for the gate bus line, the voltage can be measured or the inspection signal can be input by the voltage measurement pad 107. Thus, the voltage measurement pad 107 can be used not only as a measurement pad for measuring a voltage but also as an input terminal for an inspection signal.

図7に示すように、短絡欠陥検出用配線91は接続端子111aに接続されていなくても、リペア用配線23aの短絡欠陥を検出することができる。電圧測定用パッド107は各工程において露出しているので、AM−LCD1の製造工程中に短絡欠陥検出用配線91の電圧を測定したり、短絡欠陥検出用配線91に検査信号を入力したりすることができる。   As shown in FIG. 7, even if the short-circuit defect detection wiring 91 is not connected to the connection terminal 111a, the short-circuit defect of the repair wiring 23a can be detected. Since the voltage measurement pad 107 is exposed in each process, the voltage of the short-circuit defect detection wiring 91 is measured during the manufacturing process of the AM-LCD 1 or an inspection signal is input to the short-circuit defect detection wiring 91. be able to.

上記実施の形態はいずれもリペア用配線が1本の場合であるが、パネル内で複数本のデータバスラインの断線を修復することができるような構造の場合には複数のリペア用配線が存在する。そのような場合でも上記実施の形態を適用することは可能である。図1に示す第1の実施の形態はそのまま適用可能である。図6に示す第2の実施の形態の場合は短絡欠陥検出用配線の一部を接続端子部まで引き出すために同層の導電層パターンを乗り越える必要があるが、例えば5枚マスク構造の場合、画素電極層(ITO層)を用いた繋ぎ換えを行えば適用は可能である。   Each of the above embodiments is a case where there is one repair wiring, but there are a plurality of repair wirings in the case of a structure that can repair the disconnection of a plurality of data bus lines in the panel. To do. Even in such a case, the above embodiment can be applied. The first embodiment shown in FIG. 1 can be applied as it is. In the case of the second embodiment shown in FIG. 6, it is necessary to overcome the conductive layer pattern of the same layer in order to draw a part of the short-circuit defect detection wiring to the connection terminal portion. Application is possible if reconnection using a pixel electrode layer (ITO layer) is performed.

以上説明したように本変形例によれば、検査信号供給回路93や検査パッドを設けることができない場合にも電圧測定用パッド107を用いて短絡欠陥検出用配線91の電圧を測定したり、短絡欠陥検出用配線91に検査信号を入力したりできる。これにより、AM−LCD1の製造工程においてリペア用配線23aの短絡を検出できるので、不良解析に掛かる多大な時間と労力を削減でき、AM−LCD1の製造コストを低減することができる。   As described above, according to this modification, even when the inspection signal supply circuit 93 and the inspection pad cannot be provided, the voltage of the short-circuit defect detection wiring 91 is measured using the voltage measurement pad 107, or the short circuit is detected. An inspection signal can be input to the defect detection wiring 91. As a result, since a short circuit of the repair wiring 23a can be detected in the manufacturing process of the AM-LCD 1, a great amount of time and labor required for failure analysis can be reduced, and the manufacturing cost of the AM-LCD 1 can be reduced.

次に、本実施の形態の第2の変形例について図8乃至図11を用いて説明する。上記実施の形態では、リペア用配線23aと第1の高抵抗素子19の組は1つ備えられている。これに対し本変形例では、リペア用配線23aと第1の高抵抗素子19の組を複数(本例では4つ)備えている点に特徴を有している。図8は、本変形例のAM−LCD1の概略構成を示している。図9は、静電気保護素子部20の拡大図である。AM−LCD1は複数(本例では4本)のデータバスラインの断線欠陥を修復することができるようになっている。   Next, a second modification of the present embodiment will be described with reference to FIGS. In the above embodiment, one pair of the repair wiring 23a and the first high resistance element 19 is provided. On the other hand, this modification is characterized in that a plurality of sets (four in this example) of repair wirings 23a and first high resistance elements 19 are provided. FIG. 8 shows a schematic configuration of the AM-LCD 1 of this modification. FIG. 9 is an enlarged view of the electrostatic protection element unit 20. The AM-LCD 1 can repair a disconnection defect of a plurality (four in this example) of data bus lines.

図8に示すように、AM−LCD1は4本のリペア用配線23a、24a、26a、28aと、1本の短絡欠陥検出用配線91と、4つの第1の高抵抗素子19a、19b、19c、19dと、1つの第2の高抵抗素子21とを有している。リペア用配線23aの一端部は第1の高抵抗素子19aに接続され、リペア用配線23aの他端部はリペア用配線23eに接続されている。リペア用配線24aの一端部は第1の高抵抗素子19bに接続され、リペア用配線24aの他端部はリペア用配線24bに接続されている。リペア用配線26aの一端部は第1の高抵抗素子19cに接続され、リペア用配線26aの他端部はリペア用配線26bに接続されている。リペア用配線28aの一端部は第1の高抵抗素子19dに接続され、リペア用配線28aの他端部はリペア用配線28bに接続されている。   As shown in FIG. 8, the AM-LCD 1 includes four repair wirings 23a, 24a, 26a, and 28a, one short-circuit defect detection wiring 91, and four first high resistance elements 19a, 19b, and 19c. 19d and one second high resistance element 21. One end of the repair wiring 23a is connected to the first high resistance element 19a, and the other end of the repair wiring 23a is connected to the repair wiring 23e. One end of the repair wiring 24a is connected to the first high resistance element 19b, and the other end of the repair wiring 24a is connected to the repair wiring 24b. One end of the repair wiring 26a is connected to the first high resistance element 19c, and the other end of the repair wiring 26a is connected to the repair wiring 26b. One end of the repair wiring 28a is connected to the first high resistance element 19d, and the other end of the repair wiring 28a is connected to the repair wiring 28b.

短絡欠陥検出用配線91は第1の高抵抗素子19a〜19dと第2の高抵抗素子21との接続点に接続されている。第2の高抵抗素子21は共通電位供給導電パターン25に接続されている。従って、短絡欠陥検出用配線91は第2の高抵抗素子21を介して共通電位供給導電パターン25に接続されている。   The short-circuit defect detection wiring 91 is connected to a connection point between the first high resistance elements 19 a to 19 d and the second high resistance element 21. The second high resistance element 21 is connected to the common potential supply conductive pattern 25. Accordingly, the short-circuit defect detection wiring 91 is connected to the common potential supply conductive pattern 25 via the second high resistance element 21.

図8において図示は省略したが、リペア用配線24b、26b、28bには、ソースバスライン用PCB9、両PCB7、9を接続するFPC(不図示)、データバスライン用PCB7、データドライバIC11及びデータドライバIC11近傍のTFT基板2上にそれぞれ形成されたリペア用配線がこの順に接続されている。   Although not shown in FIG. 8, the repair wirings 24b, 26b, and 28b include a source bus line PCB 9, an FPC (not shown) that connects both PCBs 7, 9, a data bus line PCB 7, a data driver IC 11 and data. Repair wirings formed on the TFT substrate 2 in the vicinity of the driver IC 11 are connected in this order.

図9に示すように、短絡欠陥検出用配線91は第1の高抵抗素子19a〜19dの各第1及び第3のTFT29、33のソース電極(S)に接続されている。さらに短絡欠陥検出用配線91は、第2の高抵抗素子21の第1のTFT49のドレイン電極(D)及び第2のTFT51のソース電極(S)に接続されている。短絡欠陥検出用配線91、第1の高抵抗素子19a〜19d及び第2の高抵抗素子21の同じ層に形成されている各導電層配線は交差していない。従って、短絡欠陥検出用配線91と、第1の高抵抗素子19a〜19dの第1及び第3のTFT29、33のソース電極(S)と、第2のTFT51のソース電極(S)とは、画素電極層やコンタクトホールで繋ぎ換えを行わずに同一層内でパターニングできる。   As shown in FIG. 9, the short-circuit defect detection wiring 91 is connected to the source electrodes (S) of the first and third TFTs 29 and 33 of the first high resistance elements 19a to 19d. Further, the short-circuit defect detection wiring 91 is connected to the drain electrode (D) of the first TFT 49 and the source electrode (S) of the second TFT 51 of the second high resistance element 21. The respective conductive layer wirings formed in the same layer of the short-circuit defect detection wiring 91, the first high resistance elements 19a to 19d and the second high resistance element 21 do not cross each other. Therefore, the short-circuit defect detection wiring 91, the source electrodes (S) of the first and third TFTs 29 and 33 of the first high resistance elements 19 a to 19 d, and the source electrode (S) of the second TFT 51 are: Patterning can be performed in the same layer without changing the pixel electrode layer or the contact hole.

ところで、第1の高抵抗素子19a〜19dのいずれか2つ以上が静電気破壊で短絡すると、断線欠陥を修復したデータバスライン同士が短絡してしまう。こうなると、短絡したデータバスラインに入力されているデータ信号同士が影響し合って線欠陥が発生する。この場合、短絡欠陥検出用配線91に検査信号を入力したり、短絡欠陥検出用配線91の電圧を測定したりしてリペア用配線23a、24a、26a、28aの短絡を検出するようにする。   By the way, when any two or more of the first high resistance elements 19a to 19d are short-circuited due to electrostatic breakdown, the data bus lines in which the disconnection defect has been repaired are short-circuited. In this case, the data signals input to the shorted data bus line influence each other and a line defect occurs. In this case, an inspection signal is input to the short-circuit defect detection wiring 91 or the voltage of the short-circuit defect detection wiring 91 is measured to detect a short circuit in the repair wirings 23a, 24a, 26a, and 28a.

短絡欠陥検出用配線91にリペア用配線23a、24a、26a、28aのいずれか2本以上が短絡している場合、短絡しているデータバスラインに入力されているデータ信号の極性が異なっていると、互いにデータ信号の電圧振幅を小さくするように作用するので、データ信号は共通電極の電圧値に近づく。この場合、ノーマリ・ブラック(NB)型の液晶を用いたAM−LCD1では当該データバスラインは暗線になる。一方、短絡しているデータバスラインに入力されているデータ信号の極性が同じ場合、全面同一色表示では正常に見えてしまう。また、層間の短絡によりデータバスライン自体が共通電極に短絡すると、このデータバスラインは暗線として見える。従って、データバスライン同士の短絡やデータバスラインと共通電極との短絡の場合と異なる表示になるように短絡欠陥検出用配線91に検査信号を入力する必要がある。   When any two or more of the repair wirings 23a, 24a, 26a, and 28a are short-circuited to the short-circuit defect detection wiring 91, the polarity of the data signal input to the shorted data bus line is different. Since the data signals act to reduce the voltage amplitude of the data signal, the data signal approaches the voltage value of the common electrode. In this case, in the AM-LCD 1 using normally black (NB) type liquid crystal, the data bus line is a dark line. On the other hand, when the polarity of the data signal input to the shorted data bus line is the same, the entire surface looks normal in the same color display. When the data bus line itself is short-circuited to the common electrode due to a short circuit between the layers, the data bus line appears as a dark line. Therefore, it is necessary to input an inspection signal to the short-circuit defect detection wiring 91 so that the display differs from the case of short-circuiting between data bus lines or short-circuiting between the data bus line and the common electrode.

図10は、本変形例におけるリペア用配線の欠陥検査方法を説明するための各電圧波形の一例を示している。図10に示すように、データバスライン27に入力されているデータ信号Vsigは一水平周期毎に極性反転している。データ信号Vsigの正極性の電圧は11.6Vであり、データ信号Vsigの負極性の電圧は0.2Vである。また、データ信号Vsigの中心電圧Vsigcは5.9Vである。共通電極に印加されている共通電圧Vcomは中心電圧Vsigcよりやや低めの5.1Vである。ゲートパルスVgの電圧が24Vの間では画素TFTはオン状態になり、データバスライン27に入力されているデータ信号Vsigが画素電極に入力される。ゲートパルスVgの電圧が−5Vの間では画素TFTはオフ状態になる。ゲートパルスVgが24Vから−5Vに切り替わる際に画素TFTにフィードスルー現象が生じて画素電極に保持される保持電圧Vpは印加電圧11.6Vよりやや低下する。   FIG. 10 shows an example of each voltage waveform for explaining the defect inspection method for the repair wiring in the present modification. As shown in FIG. 10, the data signal Vsig input to the data bus line 27 is inverted in polarity every horizontal period. The positive voltage of the data signal Vsig is 11.6V, and the negative voltage of the data signal Vsig is 0.2V. The center voltage Vsigc of the data signal Vsig is 5.9V. The common voltage Vcom applied to the common electrode is 5.1 V, which is slightly lower than the center voltage Vsigc. When the voltage of the gate pulse Vg is 24V, the pixel TFT is turned on, and the data signal Vsig input to the data bus line 27 is input to the pixel electrode. When the voltage of the gate pulse Vg is −5V, the pixel TFT is turned off. When the gate pulse Vg is switched from 24V to −5V, a feedthrough phenomenon occurs in the pixel TFT, and the holding voltage Vp held in the pixel electrode is slightly lower than the applied voltage 11.6V.

検査信号Veはデータ信号Vsigの正極性の電圧値11.6Vより高い15Vの直流電圧である。短絡部を介して検査信号Veがデータバスラインに入力されると、NB型のAM−LCD1ではデータバスラインは常に輝線となる。これにより、短絡欠陥検出用配線91に短絡しているリペア用配線23a、24a、26a、28aを検出できる。   The inspection signal Ve is a DC voltage of 15V higher than the positive voltage value 11.6V of the data signal Vsig. When the inspection signal Ve is input to the data bus line through the short-circuit portion, the data bus line is always a bright line in the NB type AM-LCD 1. Thus, the repair wirings 23a, 24a, 26a, and 28a that are short-circuited to the short-circuit defect detection wiring 91 can be detected.

また、検査信号Veはデータバスラインに入力するデータ信号と周波数の異なる交流信号であってもデータバスライン同士の短絡やデータバスラインと共通電極との短絡等によるリペア用配線23a、24a、26a、28aの欠陥を検出できる。例えば、検査信号Veの極性反転の周波数をデータ信号の極性反転の周波数より低くすると、短絡欠陥検出用配線91に短絡しているデータバスラインはちらつきの目立つ線として検出できる。人間の目にとってちらつきが目立つのは60Hz以下であるので検査信号Veの周波数は30Hz程度にすればよい。   Even if the inspection signal Ve is an AC signal having a frequency different from that of the data signal input to the data bus line, the repair wirings 23a, 24a, 26a due to a short circuit between the data bus lines, a short circuit between the data bus line and the common electrode, or the like. , 28a can be detected. For example, when the frequency of polarity inversion of the inspection signal Ve is lower than the frequency of polarity inversion of the data signal, the data bus line short-circuited to the short-circuit defect detection wiring 91 can be detected as a noticeable flickering line. Since the flicker is conspicuous for human eyes at 60 Hz or less, the frequency of the inspection signal Ve may be about 30 Hz.

短絡欠陥検出用配線91に検査信号を入力してリペア用配線23a、24a、26a、28aと短絡欠陥検出用配線91との間の短絡を検出するには、検査時のみならず、常に検査信号を短絡欠陥検出用配線91に印加してもよい。短絡欠陥検出用配線91は第2の高抵抗素子21を介して共通電位供給導電パターン25に接続されているので、短絡欠陥検出用配線91に印加されている電圧が共通電位供給導電パターン25に影響することはない。また、短絡欠陥検出用配線91に電圧を印加して共通電位供給導電パターン25の電圧が変化する場合は、第2の高抵抗素子21が短絡してことを検出できる。検査信号を常時入力しておけば、検査のために検査信号の設定や接続状態を変える必要はなくなるので、不良原因の特定までの時間の短縮と検査工程数の削減を図ることができる。   In order to detect a short circuit between the repair wirings 23a, 24a, 26a and 28a and the short circuit defect detection wiring 91 by inputting an inspection signal to the short circuit defect detection wiring 91, not only during the inspection, but always the inspection signal. May be applied to the short-circuit defect detection wiring 91. Since the short-circuit defect detection wiring 91 is connected to the common potential supply conductive pattern 25 via the second high-resistance element 21, the voltage applied to the short-circuit defect detection wiring 91 is applied to the common potential supply conductive pattern 25. There is no impact. Further, when a voltage is applied to the short-circuit defect detection wiring 91 and the voltage of the common potential supply conductive pattern 25 changes, it can be detected that the second high-resistance element 21 is short-circuited. If the inspection signal is always input, it is not necessary to change the setting of the inspection signal and the connection state for the inspection, so that it is possible to shorten the time to identify the cause of the failure and reduce the number of inspection processes.

以上説明したように本変形例によれば、リペア用配線23a、24a、26a、28aを有するAM−LCD1でも短絡欠陥検出用配線91の電圧を測定したり短絡欠陥検出用配線91に検査信号を入力したりして、リペア用配線23a、24a、26a、28aの短絡を検出できる。このように、AM−LCD1の製造工程においてリペア用配線23a、24a、26a、28aの短絡を検出できるので、不良解析に掛かる多大な時間と労力を削減でき、AM−LCD1の製造コストの低減及びAM−LCD1の低コスト化を図ることができる。   As described above, according to this modification, even in the AM-LCD 1 having the repair wirings 23 a, 24 a, 26 a, and 28 a, the voltage of the short-circuit defect detection wiring 91 is measured or an inspection signal is sent to the short-circuit defect detection wiring 91. For example, a short circuit of the repair wirings 23a, 24a, 26a, and 28a can be detected. As described above, since the short circuit of the repair wirings 23a, 24a, 26a, and 28a can be detected in the manufacturing process of the AM-LCD 1, a great amount of time and labor required for failure analysis can be reduced, and the manufacturing cost of the AM-LCD 1 can be reduced. The cost of the AM-LCD 1 can be reduced.

次に、上記変形例の変形例について図11を用いて説明する。上記変形例のAM−LCD1は、リペア用配線23a、24a、26a、28aと第1の高抵抗素子19a、19b、19c、19dとの4つの組と、1本の短絡欠陥検出用配線91と、1つの第2の高抵抗素子21とを有している。これに対し本変形例では、リペア用配線と第1及び第2の高抵抗素子と短絡欠陥検出用配線との組を複数(本例では4つ)備えている点に特徴を有している。図11は、本変形例の静電気保護素子部20の拡大図である。   Next, a modification of the above modification will be described with reference to FIG. The AM-LCD 1 of the above modification includes four sets of repair wirings 23a, 24a, 26a, and 28a and first high resistance elements 19a, 19b, 19c, and 19d, and one short-circuit defect detection wiring 91. One second high resistance element 21 is included. On the other hand, this modification is characterized in that a plurality of sets (four in this example) of repair wires, first and second high resistance elements, and short-circuit defect detection wires are provided. . FIG. 11 is an enlarged view of the electrostatic protection element unit 20 of the present modification.

図11に示すように、静電気保護素子部20は直列接続された第1及び第2の高抵抗素子を4つ有している。リペア用配線23aは第1及び第2の高抵抗素子19a、21aを介して共通電位供給導電パターン25に接続されている。第1及び第2の高抵抗素子19a、21aの接続点には短絡欠陥検出用配線91aが接続されている。リペア用配線24aは第1及び第2の高抵抗素子19b、21bを介して共通電位供給導電パターン25に接続されている。第1及び第2の高抵抗素子19b、21bの接続点には短絡欠陥検出用配線91bが接続されている。リペア用配線26aは第1及び第2の高抵抗素子19c、21cを介して共通電位供給導電パターン25に接続されている。第1及び第2の高抵抗素子19c、21cの接続点には短絡欠陥検出用配線91cが接続されている。リペア用配線28aは第1及び第2の高抵抗素子19d、21dを介して共通電位供給導電パターン25に接続されている。第1及び第2の高抵抗素子19d、21dの接続点には短絡欠陥検出用配線91dが接続されている。図示は省略したが、短絡欠陥検出用配線91a、91b、91c、91dにはそれぞれ検査信号供給回路が接続されている。   As shown in FIG. 11, the electrostatic protection element unit 20 has four first and second high resistance elements connected in series. The repair wiring 23a is connected to the common potential supply conductive pattern 25 via the first and second high resistance elements 19a and 21a. A short-circuit defect detection wiring 91a is connected to a connection point between the first and second high resistance elements 19a and 21a. The repair wiring 24a is connected to the common potential supply conductive pattern 25 via the first and second high resistance elements 19b and 21b. A short-circuit defect detection wiring 91b is connected to a connection point between the first and second high resistance elements 19b and 21b. The repair wiring 26a is connected to the common potential supply conductive pattern 25 via the first and second high resistance elements 19c and 21c. A short-circuit defect detection wiring 91c is connected to a connection point between the first and second high resistance elements 19c and 21c. The repair wiring 28a is connected to the common potential supply conductive pattern 25 via the first and second high resistance elements 19d and 21d. A short-circuit defect detection wiring 91d is connected to a connection point between the first and second high resistance elements 19d and 21d. Although not shown, inspection signal supply circuits are connected to the short-circuit defect detection wirings 91a, 91b, 91c, and 91d, respectively.

短絡欠陥検出用配線91aは、第2の高抵抗素子21b、21c、21dと共通電位供給導電パターン25との接続配線と同層に形成されているので、各導電層配線の交差部は画素電極層やコンタクトホール(共に不図示)で繋ぎ換えて接続されている。同様に、短絡欠陥検出用配線91bは、第2の高抵抗素子21c、21dと共通電位供給導電パターン25との接続配線と同層に形成されているので、各導電層配線の交差部は画素電極層やコンタクトホール(共に不図示)で繋ぎ換えて接続されている。さらに同様に、短絡欠陥検出用配線91cは、第2の高抵抗素子21dと共通電位供給導電パターン25との接続配線と同層に形成されているので、各導電層配線の交差部は画素電極層やコンタクトホール(共に不図示)で繋ぎ換えて接続されている。   Since the short-circuit defect detection wiring 91a is formed in the same layer as the connection wiring of the second high resistance elements 21b, 21c, 21d and the common potential supply conductive pattern 25, the intersection of each conductive layer wiring is a pixel electrode. Layers and contact holes (both not shown) are connected and connected. Similarly, the short-circuit defect detection wiring 91b is formed in the same layer as the connection wiring between the second high-resistance elements 21c and 21d and the common potential supply conductive pattern 25, so that the intersection of each conductive layer wiring is a pixel. They are connected by electrode layers and contact holes (both not shown). Similarly, the short-circuit defect detection wiring 91c is formed in the same layer as the connection wiring between the second high-resistance element 21d and the common potential supply conductive pattern 25, so that the intersection of each conductive layer wiring is a pixel electrode. Layers and contact holes (both not shown) are connected and connected.

本変形例によれば、短絡欠陥検出用配線91a、91b、91c、91dはリペア用配線23a、24a、26a、28a毎に備えられている。これにより、各短絡欠陥検出用配線91a、91b、91c、91dの電圧を測定したり、各短絡欠陥検出用配線91a、91b、91c、91d毎に異なる検査信号を入力したりして、リペア用配線23a、24a、26a、28aの短絡を検出できる。このように、AM−LCD1の製造工程においてリペア用配線23a、24a、26a、28aの短絡を検出できるので、不良解析に掛かる多大な時間と労力を削減でき、AM−LCD1の製造コストの低減及びAM−LCD1の低コスト化を図ることができる。   According to this modification, the short-circuit defect detection wires 91a, 91b, 91c, 91d are provided for the repair wires 23a, 24a, 26a, 28a. As a result, the voltage of each short-circuit defect detection wiring 91a, 91b, 91c, 91d is measured, or a different inspection signal is input to each short-circuit defect detection wiring 91a, 91b, 91c, 91d. A short circuit of the wirings 23a, 24a, 26a, and 28a can be detected. As described above, since the short circuit of the repair wirings 23a, 24a, 26a, and 28a can be detected in the manufacturing process of the AM-LCD 1, a great amount of time and labor required for failure analysis can be reduced, and the manufacturing cost of the AM-LCD 1 can be reduced. The cost of the AM-LCD 1 can be reduced.

本実施の形態によれば、第1の高抵抗素子19を介してリペア用配線23aと短絡欠陥検出用配線91を接続し、さらに第2の高抵抗素子21を介して短絡欠陥検出用配線91と共通電位供給導電パターン25を接続することによってリペア用配線23aと共通電位供給導電パターン25との直接の短絡を回避できる。リペア用配線23aと短絡欠陥検出用配線91との間が短絡している場合には、短絡欠陥検出用配線91に共通電位と独立した検査信号を供給することによってリペア処理を施したデータバスラインを顕在化させ、他の原因で生じる線欠陥との識別を容易に行うことができる。   According to the present embodiment, the repair wiring 23 a and the short-circuit defect detection wiring 91 are connected via the first high-resistance element 19, and the short-circuit defect detection wiring 91 is further connected via the second high-resistance element 21. By connecting the common potential supply conductive pattern 25, a direct short circuit between the repair wiring 23a and the common potential supply conductive pattern 25 can be avoided. When the repair wiring 23a and the short-circuit defect detection wiring 91 are short-circuited, a data bus line subjected to repair processing by supplying an inspection signal independent of the common potential to the short-circuit defect detection wiring 91 And can be easily distinguished from line defects caused by other causes.

以上説明した実施の形態による表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法は、以下のようにまとめられる。
(付記1)
データバスラインの断線欠陥を修復するリペア用配線と、
前記リペア用配線を静電気から保護する静電気保護素子部と、
前記静電気保護素子部を介して前記リペア用配線に接続され、所定の電圧を維持する共通導電配線と
を有することを特徴とする表示装置用基板。
(付記2)
付記1記載の表示装置用基板において、
前記静電気保護素子部は、直列接続された第1及び第2の高抵抗素子を有することを特徴とする表示装置用基板。
(付記3)
付記2記載の表示装置用基板において、
前記第1及び第2の高抵抗素子は、薄膜トランジスタを有することを特徴とする表示装置用基板。
(付記4)
付記1乃至3のいずれか1項に記載の表示装置用基板において、
前記共通導電配線は、共通電極に共通電位を供給する共通電位供給導電パターンを有することを特徴とする表示装置用基板。
(付記5)
付記2乃至4のいずれか1項に記載の表示装置用基板において、
前記第1及び第2の高抵抗素子の接続点に接続され、前記リペア用配線の短絡を検出する短絡欠陥検出用配線を有することを特徴とする表示装置用基板。
(付記6)
付記5記載の表示装置用基板において、
前記短絡欠陥検出用配線は、印加電圧を測定する電圧測定用パッドを有していることを特徴とする表示装置用基板。
(付記7)
付記1乃至6のいずれか1項に記載の表示装置用基板と、
前記表示装置用基板に対向配置された対向基板と、
前記表示装置用基板と前記対向基板との間に封止された液晶と
を有することを特徴とする液晶表示パネル。
(付記8)
付記7記載の液晶表示パネルと、
短絡欠陥検査用の検査信号を前記短絡欠陥検出用配線に供給する検査信号供給回路と
を有することを特徴とする液晶表示装置。
(付記9)
データバスラインの断線欠陥を修復するリペア用配線に生じた欠陥を検査する欠陥検査方法において、
短絡欠陥検出に用いる短絡欠陥検出用配線に印加されている電圧値に基づいて、前記リペア用配線の短絡を検出すること
を特徴とするリペア用配線の欠陥検査方法。
(付記10)
付記9記載のリペア用配線の欠陥検査方法において、
前記短絡欠陥検出用配線に短絡欠陥検査用の検査信号を入力し、
前記リペア用配線に印加されている電圧値又は画面の表示状態に基づいて、前記リペア用配線の短絡を検出すること
を特徴とするリペア用配線の欠陥検査方法。
The defect inspection method for the display device substrate, the liquid crystal display panel, the liquid crystal display device, and the repair wiring according to the embodiment described above is summarized as follows.
(Appendix 1)
Repair wiring to repair the disconnection defect of the data bus line,
An electrostatic protection element for protecting the repair wiring from static electricity;
A display device substrate comprising: a common conductive wiring that is connected to the repair wiring via the electrostatic protection element portion and maintains a predetermined voltage.
(Appendix 2)
In the display device substrate according to attachment 1,
The display device substrate, wherein the electrostatic protection element portion includes first and second high resistance elements connected in series.
(Appendix 3)
In the display device substrate according to attachment 2,
The display device substrate, wherein the first and second high resistance elements include thin film transistors.
(Appendix 4)
In the display device substrate according to any one of appendices 1 to 3,
The display device substrate, wherein the common conductive wiring has a common potential supply conductive pattern for supplying a common potential to a common electrode.
(Appendix 5)
In the display device substrate according to any one of appendices 2 to 4,
A display device substrate comprising: a short-circuit defect detection wiring which is connected to a connection point of the first and second high-resistance elements and detects a short circuit of the repair wiring.
(Appendix 6)
In the display device substrate according to attachment 5,
The display device substrate, wherein the short-circuit defect detection wiring includes a voltage measurement pad for measuring an applied voltage.
(Appendix 7)
The substrate for a display device according to any one of appendices 1 to 6,
A counter substrate disposed opposite to the display device substrate;
A liquid crystal display panel comprising: a liquid crystal sealed between the display device substrate and the counter substrate.
(Appendix 8)
The liquid crystal display panel according to appendix 7,
An inspection signal supply circuit for supplying an inspection signal for inspecting a short-circuit defect to the short-circuit defect detection wiring.
(Appendix 9)
In a defect inspection method for inspecting a defect generated in a repair wiring for repairing a disconnection defect of a data bus line,
A repair wiring defect inspection method, comprising: detecting a short circuit of the repair wiring based on a voltage value applied to a short-circuit defect detection wiring used for short-circuit defect detection.
(Appendix 10)
In the defect inspection method for repair wiring according to appendix 9,
Input an inspection signal for short-circuit defect inspection into the short-circuit defect detection wiring,
A repair wiring defect inspection method, comprising: detecting a short circuit of the repair wiring based on a voltage value applied to the repair wiring or a display state of a screen.

本発明の第1の実施の形態によるAM−LCD1の概略構成を示す図である。It is a figure which shows schematic structure of AM-LCD1 by the 1st Embodiment of this invention. 本発明の第1の実施の形態によるAM−LCD1に形成された静電気保護素子部20の拡大図である。It is an enlarged view of the electrostatic protection element part 20 formed in AM-LCD1 by the 1st Embodiment of this invention. 本発明の第1の実施の形態によるAM−LCD1に用いられる別の高抵抗素子の回路構成例を示す図である。It is a figure which shows the circuit structural example of another high resistance element used for AM-LCD1 by the 1st Embodiment of this invention. 本発明の第1の実施の形態によるAM−LCD1に用いられるさらに別の高抵抗素子の回路構成例を示す図である。It is a figure which shows the circuit structural example of another high resistance element used for AM-LCD1 by the 1st Embodiment of this invention. 本発明の第2の実施の形態によるAM−LCD1の概略構成を示す図である。It is a figure which shows schematic structure of AM-LCD1 by the 2nd Embodiment of this invention. 本発明の第2の実施の形態による第1の変形例のAM−LCD1であって、TFT基板2とゲートバスライン用PCB9との接続部の拡大図である。It is AM-LCD1 of the 1st modification by the 2nd Embodiment of this invention, Comprising: It is an enlarged view of the connection part of TFT substrate 2 and PCB9 for gate bus lines. 本発明の第2の実施の形態による第1の変形例のAM−LCD1であって、TFT基板2とゲートバスライン用PCB9との接続部の拡大図である。It is AM-LCD1 of the 1st modification by the 2nd Embodiment of this invention, Comprising: It is an enlarged view of the connection part of TFT substrate 2 and PCB9 for gate bus lines. 本発明の第2の実施の形態による第2の変形例のAM−LCD1の概略構成を示す図である。It is a figure which shows schematic structure of AM-LCD1 of the 2nd modification by the 2nd Embodiment of this invention. 本発明の第2の実施の形態による第2の変形例のAM−LCD1であって、静電気保護素子部20の拡大図である。It is AM-LCD1 of the 2nd modification by the 2nd Embodiment of this invention, Comprising: It is an enlarged view of the electrostatic protection element part 20. FIG. 本発明の第2の実施の形態による第2の変形例のAM−LCD1であって、リペア用配線の欠陥検査方法を説明するための各電圧波形の一例を示す図である。It is AM-LCD1 of the 2nd modification by the 2nd Embodiment of this invention, Comprising: It is a figure which shows an example of each voltage waveform for demonstrating the defect inspection method of the wiring for repair. 本発明の第2の実施の形態による第2の変形例の変形例であって、静電気保護素子部20の拡大図である。It is a modification of the 2nd modification by the 2nd Embodiment of this invention, Comprising: It is an enlarged view of the electrostatic protection element part 20. FIG. 従来のリペア用配線を用いてデータバスラインの断線欠陥を修復するAM−LCD201の概略構成を示す図である。It is a figure which shows schematic structure of AM-LCD201 which repairs the disconnection defect of a data bus line using the conventional wiring for repair. 従来のリペア用配線を用いてデータバスラインの断線欠陥を修復する別のAM−LCD201の概略構成を示す図である。It is a figure which shows schematic structure of another AM-LCD201 which repairs the disconnection defect of a data bus line using the conventional wiring for repair. 従来のAM−LCD201に形成されている高抵抗素子219の拡大図である。It is an enlarged view of the high resistance element 219 formed in the conventional AM-LCD201.

符号の説明Explanation of symbols

1、201 AM−LCD
3、203 TFT基板
5、205 対向基板
7、207 データバスライン用PCB
9、209 ゲートバスライン用PCB
11、211 データドライバIC
13、213 ゲートドライバIC
13a ICチップ
13b TCPフィルム
15、215 データバスライン引き出し線
17、217 ゲートバスライン引き出し線
19、19a〜19d 第1の高抵抗素子
20 静電気保護素子部
21、21a〜21d 第2の高抵抗素子
23、223 リペア配線
23a〜23f、24a、24b、26a、26b、28a、28b、223a〜223g、223a’、223b’ リペア用配線
25、225 共通電位供給導電パターン
27、227、229 データバスライン
29、49、69、239 第1のTFT
31、51、71、241 第2のTFT
33、53、243 第3のTFT
35、55、73、90、245 動作半導体層
39、59、77、83、251 ITO層
41、43、61、63、79、81、85、87、247、249 コンタクトホール
44、244 ガラス基板
47、67、75、76、253 導電体
68、89、219 高抵抗素子
91、91a〜91d 短絡欠陥検出用配線
93 検査信号供給回路
92、113a、113b リード線
107 電圧測定用パッド
109a、109b、109c、111a、111b、111c 接続端子
231 接続部
235 絶縁膜
237 最終保護膜

1,201 AM-LCD
3, 203 TFT substrate 5, 205 Counter substrate 7, 207 PCB for data bus line
9,209 PCB for gate bus line
11, 211 Data driver IC
13, 213 Gate driver IC
13a IC chip 13b TCP film 15, 215 Data bus line lead line 17, 217 Gate bus line lead line 19, 19a to 19d First high resistance element 20 Static electricity protection element part 21, 21a to 21d Second high resistance element 23 223 repair wirings 23a-23f, 24a, 24b, 26a, 26b, 28a, 28b, 223a-223g, 223a ', 223b' repair wiring 25, 225 common potential supply conductive patterns 27, 227, 229 data bus line 29, 49, 69, 239 First TFT
31, 51, 71, 241 Second TFT
33, 53, 243 Third TFT
35, 55, 73, 90, 245 Operating semiconductor layer 39, 59, 77, 83, 251 ITO layer 41, 43, 61, 63, 79, 81, 85, 87, 247, 249 Contact hole 44, 244 Glass substrate 47 , 67, 75, 76, 253 Conductors 68, 89, 219 High resistance elements 91, 91a to 91d Short-circuit defect detection wiring 93 Inspection signal supply circuits 92, 113a, 113b Lead wire 107 Voltage measurement pads 109a, 109b, 109c , 111a, 111b, 111c connecting terminal 231 connecting portion 235 insulating film 237 final protective film

Claims (5)

データバスラインの断線欠陥を修復するリペア用配線と、
前記リペア用配線を静電気から保護する静電気保護素子部と、
前記静電気保護素子部を介して前記リペア用配線に接続され、所定の電圧を維持する共通導電配線と
を有することを特徴とする表示装置用基板。
Repair wiring to repair the disconnection defect of the data bus line,
An electrostatic protection element for protecting the repair wiring from static electricity;
A display device substrate comprising: a common conductive wiring that is connected to the repair wiring via the electrostatic protection element portion and maintains a predetermined voltage.
請求項1記載の表示装置用基板において、
前記静電気保護素子部は、直列接続された第1及び第2の高抵抗素子を有することを特徴とする表示装置用基板。
The display device substrate according to claim 1,
The display device substrate, wherein the electrostatic protection element portion includes first and second high resistance elements connected in series.
請求項2記載の表示装置用基板において、
前記第1及び第2の高抵抗素子の接続点に接続され、前記リペア用配線の短絡を検出する短絡欠陥検出用配線を有することを特徴とする表示装置用基板。
The display device substrate according to claim 2,
A display device substrate comprising: a short-circuit defect detection wiring which is connected to a connection point of the first and second high-resistance elements and detects a short circuit of the repair wiring.
請求項1乃至3のいずれか1項に記載の表示装置用基板と、
前記表示装置用基板に対向配置された対向基板と、
前記表示装置用基板と前記対向基板との間に封止された液晶と
を有することを特徴とする液晶表示パネル。
A substrate for a display device according to any one of claims 1 to 3,
A counter substrate disposed opposite to the display device substrate;
A liquid crystal display panel comprising: a liquid crystal sealed between the display device substrate and the counter substrate.
データバスラインの断線欠陥を修復するリペア用配線に生じた欠陥を検査する欠陥検査方法において、
短絡欠陥検出に用いる短絡欠陥検出用配線に印加されている電圧値に基づいて、前記リペア用配線の短絡を検出すること
を特徴とするリペア用配線の欠陥検査方法。
In a defect inspection method for inspecting a defect generated in a repair wiring for repairing a disconnection defect of a data bus line,
A repair wiring defect inspection method, comprising: detecting a short circuit of the repair wiring based on a voltage value applied to a short-circuit defect detection wiring used for short-circuit defect detection.
JP2004046808A 2004-02-23 2004-02-23 Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method for repair wiring Expired - Fee Related JP4640916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004046808A JP4640916B2 (en) 2004-02-23 2004-02-23 Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method for repair wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004046808A JP4640916B2 (en) 2004-02-23 2004-02-23 Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method for repair wiring

Publications (2)

Publication Number Publication Date
JP2005234492A true JP2005234492A (en) 2005-09-02
JP4640916B2 JP4640916B2 (en) 2011-03-02

Family

ID=35017471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046808A Expired - Fee Related JP4640916B2 (en) 2004-02-23 2004-02-23 Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method for repair wiring

Country Status (1)

Country Link
JP (1) JP4640916B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008087899A1 (en) * 2007-01-15 2008-07-24 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device and television image receiver
WO2013011855A1 (en) * 2011-07-15 2013-01-24 シャープ株式会社 Active matrix display device
WO2013021992A1 (en) * 2011-08-10 2013-02-14 シャープ株式会社 Active matrix display device
KR101255708B1 (en) 2009-07-31 2013-04-17 엘지디스플레이 주식회사 3d image display device
JP2019036746A (en) * 2008-09-19 2019-03-07 株式会社半導体エネルギー研究所 Semiconductor device
CN112378960A (en) * 2020-12-14 2021-02-19 霸州市云谷电子科技有限公司 Display substrate, display screen and crack detection method
CN114355683A (en) * 2020-10-12 2022-04-15 深超光电(深圳)有限公司 Thin film transistor substrate and liquid crystal display panel
WO2023084921A1 (en) * 2021-11-15 2023-05-19 株式会社ジャパンディスプレイ Semiconductor device, display device, and semiconductor integrated circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05333370A (en) * 1992-05-28 1993-12-17 Toshiba Corp Active matrix type liquid crystal display element
JPH0756191A (en) * 1993-08-18 1995-03-03 Toshiba Corp Display device
JPH08146460A (en) * 1994-11-17 1996-06-07 Toshiba Corp Semiconductor device
JPH11271722A (en) * 1998-03-20 1999-10-08 Sharp Corp Active matarix substrate and its inspecting method
JP2001075120A (en) * 1999-08-18 2001-03-23 Internatl Business Mach Corp <Ibm> Liquid crystal display device
JP2001100229A (en) * 1999-09-28 2001-04-13 Nec Corp Liquid crystal display device and method for repairing disconnection thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05333370A (en) * 1992-05-28 1993-12-17 Toshiba Corp Active matrix type liquid crystal display element
JPH0756191A (en) * 1993-08-18 1995-03-03 Toshiba Corp Display device
JPH08146460A (en) * 1994-11-17 1996-06-07 Toshiba Corp Semiconductor device
JPH11271722A (en) * 1998-03-20 1999-10-08 Sharp Corp Active matarix substrate and its inspecting method
JP2001075120A (en) * 1999-08-18 2001-03-23 Internatl Business Mach Corp <Ibm> Liquid crystal display device
JP2001100229A (en) * 1999-09-28 2001-04-13 Nec Corp Liquid crystal display device and method for repairing disconnection thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008087899A1 (en) * 2007-01-15 2008-07-24 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device and television image receiver
EP2112550A1 (en) * 2007-01-15 2009-10-28 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device and television image receiver
EP2112550A4 (en) * 2007-01-15 2010-04-14 Sharp Kk Liquid crystal panel, liquid crystal display device and television image receiver
JPWO2008087899A1 (en) * 2007-01-15 2010-05-06 シャープ株式会社 Liquid crystal panel, liquid crystal display device, television receiver
CN101578551B (en) * 2007-01-15 2011-05-11 夏普株式会社 Liquid crystal panel, liquid crystal display device and television image receiver
US8089573B2 (en) 2007-01-15 2012-01-03 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display apparatus and television receiver
JP2019036746A (en) * 2008-09-19 2019-03-07 株式会社半導体エネルギー研究所 Semiconductor device
US10756080B2 (en) 2008-09-19 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including protection circuit
KR101255708B1 (en) 2009-07-31 2013-04-17 엘지디스플레이 주식회사 3d image display device
WO2013011855A1 (en) * 2011-07-15 2013-01-24 シャープ株式会社 Active matrix display device
WO2013021992A1 (en) * 2011-08-10 2013-02-14 シャープ株式会社 Active matrix display device
CN114355683A (en) * 2020-10-12 2022-04-15 深超光电(深圳)有限公司 Thin film transistor substrate and liquid crystal display panel
CN112378960A (en) * 2020-12-14 2021-02-19 霸州市云谷电子科技有限公司 Display substrate, display screen and crack detection method
WO2023084921A1 (en) * 2021-11-15 2023-05-19 株式会社ジャパンディスプレイ Semiconductor device, display device, and semiconductor integrated circuit

Also Published As

Publication number Publication date
JP4640916B2 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
KR0160062B1 (en) Array substrate for flat display device
KR100242943B1 (en) Lcd apparatus with repairing line
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
US9097921B2 (en) Active matrix display device
US20060033852A1 (en) Array substrate, main substrate having the same and liquid crystal display device having the same
CN101131491B (en) Liquid crystal display device having delay compensation
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
KR100528697B1 (en) Method and Apparatus for Testing Liquid Crystal Display
KR20080048627A (en) Array substrate and display panel having the same
KR20060134263A (en) Thin film transistor substrate and liquid crystal display including the same
US9405162B2 (en) Active matrix display device with auxiliary repair line
KR101842537B1 (en) A liquid crystal display apparatus and an array substrate thereof
JP4640916B2 (en) Substrate for display device, liquid crystal display panel, liquid crystal display device, and defect inspection method for repair wiring
US20220004067A1 (en) Display device
JP3119357B2 (en) Liquid crystal display
US10168592B2 (en) Display panel
JP2872274B2 (en) Liquid crystal display
JP3087730B2 (en) Manufacturing method of liquid crystal display device
JP4516244B2 (en) Substrate for active matrix liquid crystal display device and liquid crystal display device including the same
KR20000007892A (en) Panel for lcd
KR20130077189A (en) Display device having electrostatic protection structure
KR20040095044A (en) Method and Apparatus for Testing Flat Panel Display
JPH08152652A (en) Array substrate for flat panel display device
KR100855484B1 (en) Testing System Of Liquid Crystal Display
JP4566677B2 (en) LCD panel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101125

R150 Certificate of patent or registration of utility model

Ref document number: 4640916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees