JP2005229134A - Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element - Google Patents

Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element Download PDF

Info

Publication number
JP2005229134A
JP2005229134A JP2005122243A JP2005122243A JP2005229134A JP 2005229134 A JP2005229134 A JP 2005229134A JP 2005122243 A JP2005122243 A JP 2005122243A JP 2005122243 A JP2005122243 A JP 2005122243A JP 2005229134 A JP2005229134 A JP 2005229134A
Authority
JP
Japan
Prior art keywords
nitride
based semiconductor
layer
semiconductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005122243A
Other languages
Japanese (ja)
Inventor
Takashi Kano
隆司 狩野
Nobuhiko Hayashi
伸彦 林
Yasuhiko Matsushita
保彦 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005122243A priority Critical patent/JP2005229134A/en
Publication of JP2005229134A publication Critical patent/JP2005229134A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a forming method of a nitride semiconductor layer, a forming method of a nitride semiconductor element, a nitride semiconductor, and a nitride semiconductor element, by which appropriate orientation can be selected from a plurality of crystal orientations and an element region can be arranged. <P>SOLUTION: On the surface of a GaN layer 3, provided on a sapphire substrate, a plurality of scattered hexagonal patterns 5 are formed. A regrowth GaN layer 6 is epitaxially grown, according to lateral growth method, from the surface of the GaN layer 3 exposed among the hexagonal patterns 5. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、BN(窒化ホウ素)、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)もしくはTlN(窒化タリウム)またはこれらの混晶等のIII −V族窒化物系半導体(以下、窒化物系半導体と呼ぶ)からなる窒化物系半導体層の形成方法、窒化物系半導体、窒化物系半導体素子の製造方法および窒化物系半導体素子に関する。   The present invention relates to a group III-V nitride semiconductor such as BN (boron nitride), GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), TlN (thallium nitride), or a mixed crystal thereof (hereinafter referred to as a group III-V nitride semiconductor). The present invention relates to a method for forming a nitride-based semiconductor layer made of a nitride-based semiconductor, a nitride-based semiconductor, a method for manufacturing a nitride-based semiconductor element, and a nitride-based semiconductor element.

近年、青色または紫色の光を発生する発光ダイオード、半導体レーザ素子等の半導体発光素子として、GaN系半導体発光素子の実用化が進んできている。GaN系半導体発光素子の製造の際には、GaNからなる基板が存在しないため、サファイア(Al2 3 )等の絶縁性基板上にGaN層をエピタキシャル成長させている。 In recent years, GaN-based semiconductor light-emitting elements have been put into practical use as semiconductor light-emitting elements such as light-emitting diodes and semiconductor laser elements that generate blue or violet light. At the time of manufacturing a GaN-based semiconductor light-emitting element, since a substrate made of GaN does not exist, a GaN layer is epitaxially grown on an insulating substrate such as sapphire (Al 2 O 3 ).

しかしながら、GaN系半導体発光素子では、GaNおよびサファイア基板の格子定数の違いからサファイア基板上に成長したGaNの結晶中には、1011〜1012個/cm-2程度の格子欠陥が存在し、このような格子欠陥の中にはサファイア基板上に成長されるGaN層を貫通する格子欠陥(以下、貫通転位と呼ぶ)が多数存在する。サファイア基板上のGaN層からなる半導体発光素子では、この貫通転位が半導体発光素子内でのリーク電流や不純物拡散などの原因となり、素子特性および信頼性の劣化が生じる。貫通転位による素子特性および信頼性の劣化の問題を解決する方法として、半導体層を横方向に成長させるラテラル成長法が提案されている。 However, in the GaN-based semiconductor light-emitting device, there are about 10 11 to 10 12 lattice defects / cm −2 in the GaN crystal grown on the sapphire substrate due to the difference in lattice constant between the GaN and sapphire substrates. Among such lattice defects, there are many lattice defects (hereinafter referred to as threading dislocations) penetrating the GaN layer grown on the sapphire substrate. In a semiconductor light emitting device composed of a GaN layer on a sapphire substrate, this threading dislocation causes leakage current and impurity diffusion in the semiconductor light emitting device, resulting in deterioration of device characteristics and reliability. As a method for solving the problem of deterioration in device characteristics and reliability due to threading dislocations, a lateral growth method in which a semiconductor layer is grown in a lateral direction has been proposed.

図17(a)は、後述する従来のラテラル成長法により形成されたGaN層を示す平面図であり、図17(b)は図17(a)のA−A線断面図である。   FIG. 17A is a plan view showing a GaN layer formed by a later-described conventional lateral growth method, and FIG. 17B is a cross-sectional view taken along the line AA in FIG.

図17に示す構造を得るために、まず、サファイア基板41上にアンドープのAlGaNバッファ層42およびアンドープのGaN層43を順に連続的に成長させる。GaN層43には上下方向に延びる貫通転位が存在する。このGaN層43上に、ストライプ状のSiO2 膜44を形成する。 In order to obtain the structure shown in FIG. 17, first, an undoped AlGaN buffer layer 42 and an undoped GaN layer 43 are successively grown on the sapphire substrate 41 in order. The GaN layer 43 has threading dislocations extending in the vertical direction. A striped SiO 2 film 44 is formed on the GaN layer 43.

次に、ストライプ状のSiO2 膜44上およびGaN層43上にアンドープのGaN層46をHVPE(Hydride Vapor Phase Epitaxy )法により再成長させる。このとき、SiO2 上には結晶が成長しないので、SiO2 膜44上には横方向の成長によりGaN層46が形成される。これにより、GaN層46の欠陥密度は6×107 cm-2程度まで低減される。 Next, an undoped GaN layer 46 is regrown on the striped SiO 2 film 44 and the GaN layer 43 by the HVPE (Hydride Vapor Phase Epitaxy) method. At this time, since on the SiO 2 do not grow crystals, on the SiO 2 film 44 GaN layer 46 is formed by the lateral growth. Thereby, the defect density of the GaN layer 46 is reduced to about 6 × 10 7 cm −2 .

上述のラテラル成長法では、SiO2 膜44間に露出したGaN層43からSiO2 膜44上の中心部に向かって横方向に成長が進むため、SiO2 膜44上の中心部の領域45に貫通転位が集中する。 In the above lateral growth method, the growth in the lateral direction toward the center portion of the SiO 2 film 44 advances from the GaN layer 43 exposed between the SiO 2 film 44, a region 45 of the central portion of the SiO 2 film 44 Threading dislocations are concentrated.

図18は従来のラテラル成長法の他の例を説明するための図である。図18(a),(b)はラテラル成長法によるGaN層の形成を示す模式的工程断面図であり、図18(c)は図18(b)に示す構造の上面図である。   FIG. 18 is a diagram for explaining another example of a conventional lateral growth method. 18A and 18B are schematic process cross-sectional views showing the formation of a GaN layer by a lateral growth method, and FIG. 18C is a top view of the structure shown in FIG. 18B.

図18(a)に示す構造を得るために、まずサファイア基板50上に2〜4μmのGaN層51を形成する。このGaN層51の上にストライプ状のSiO2 マスクを形成し、ドライエッチングによりSiO2 マスクの開口部のGaNをサファイア基板50までエッチングする。さらにエッチングされずに残ったGaN層51上のSiO2 マスクを除去する。それにより、図18(a)に示されているように、サファイア基板50上にストライプ状のGaN層51が形成される。 In order to obtain the structure shown in FIG. 18A, first, a GaN layer 51 of 2 to 4 μm is formed on the sapphire substrate 50. A striped SiO 2 mask is formed on the GaN layer 51, and the GaN in the opening of the SiO 2 mask is etched to the sapphire substrate 50 by dry etching. Further, the SiO 2 mask on the GaN layer 51 remaining without being etched is removed. Thereby, a striped GaN layer 51 is formed on the sapphire substrate 50 as shown in FIG.

次に、ストライプ状のGaN層51からGaNを再度成長する。このとき、ストライプ状のGaN層51の側面方向から成長するGaNの成長速度が、GaN層51の上面から成長するGaNの成長速度を上回り、時間の経過に伴って側面方向から成長したGaNがつながって図18(b)に示すような鏡面平坦なGaN層53が形成される。図18(b)に示すようにGaNの成長の種になった図18(a)のストライプ状のGaN層51上にはサファイア基板50に達する貫通転位52が形成される。貫通転位52は図18(c)に示すようにGaN層51上の領域55に分布する。   Next, GaN is grown again from the striped GaN layer 51. At this time, the growth rate of GaN growing from the side surface direction of the striped GaN layer 51 exceeds the growth rate of GaN growing from the upper surface of the GaN layer 51, and the GaN grown from the side surface direction is connected with the passage of time. Thus, a mirror-flat GaN layer 53 as shown in FIG. 18B is formed. As shown in FIG. 18B, threading dislocations 52 that reach the sapphire substrate 50 are formed on the striped GaN layer 51 of FIG. The threading dislocations 52 are distributed in the region 55 on the GaN layer 51 as shown in FIG.

上記のようなラテラル成長法を用いた窒化物系半導体層の形成方法では、ストライプ状に長く延びたSiO2 膜44またはGaN層51に沿って線状に長く延びた領域45,55に貫通転位52が多数発生する。 In the method of forming a nitride-based semiconductor layer using the lateral growth method as described above, threading dislocations are formed in the regions 45 and 55 extending linearly along the SiO 2 film 44 or the GaN layer 51 extending in a stripe shape. Many 52 occur.

このようなGaN層46,53上に半導体レーザ素子を形成する場合、共振器をストライプ状のSiO2 膜44またはGaN層51に沿って形成しなければならず、GaN層46,53における半導体レーザ素子の配列の自由度が一方向に限られてしまう。 When a semiconductor laser element is formed on such GaN layers 46 and 53, the resonator must be formed along the striped SiO 2 film 44 or GaN layer 51, and the semiconductor laser in the GaN layers 46 and 53 is formed. The degree of freedom of element arrangement is limited to one direction.

本発明の目的は、複数の結晶方位の中から適切な方位を選択して素子領域を配置することが可能な窒化物系半導体層の形成方法、窒化物系半導体素子の製造方法、窒化物系半導体および窒化物系半導体素子を提供することである。   An object of the present invention is to provide a nitride-based semiconductor layer forming method, a nitride-based semiconductor device manufacturing method, and a nitride-based semiconductor device capable of arranging an element region by selecting an appropriate orientation from a plurality of crystal orientations. It is to provide a semiconductor and a nitride semiconductor device.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

第1の発明に係る窒化物系半導体層の形成方法は、第1の窒化物系半導体層または基板からなる下地の表面に、島状に点在する複数の凸部からなる凹凸パターンを形成し、凹凸パターン上に第2の窒化物系半導体層を形成するものである。   According to a first aspect of the present invention, there is provided a method for forming a nitride-based semiconductor layer, comprising: forming a concavo-convex pattern composed of a plurality of convex portions scattered in an island shape on a surface of a base composed of a first nitride-based semiconductor layer or a substrate. The second nitride semiconductor layer is formed on the concavo-convex pattern.

本発明に係る窒化物系半導体層の形成方法においては、島状に点在する複数の凸部からなる凹凸パターン上に第2の窒化物系半導体層が横方向成長および縦方向成長により形成される。この場合、島状に点在する複数の凸部上に貫通転位が集中する。それにより、貫通転位が集中する部分が連続せずに離散的に配置される。   In the method for forming a nitride-based semiconductor layer according to the present invention, a second nitride-based semiconductor layer is formed by lateral growth and vertical growth on a concavo-convex pattern composed of a plurality of convex portions scattered in an island shape. The In this case, threading dislocations are concentrated on a plurality of convex portions scattered in an island shape. Thereby, the parts where threading dislocations are concentrated are discretely arranged without being continuous.

したがって、凸部間の領域のうち連続する任意の領域を選択し、選択した領域の上部に素子領域を形成することができる。その結果、複数の結晶方位の中から適切な方位を選択して高品質な素子領域を形成することが可能となる。   Therefore, it is possible to select any continuous region among the regions between the convex portions, and to form the element region above the selected region. As a result, an appropriate orientation can be selected from a plurality of crystal orientations to form a high-quality element region.

複数の凸部として第1の窒化物系半導体層からなる下地上に複数の結晶成長阻止層を形成することにより下地の表面に凹凸パターンを形成してもよい。   A concavo-convex pattern may be formed on the surface of the base by forming a plurality of crystal growth blocking layers on the base made of the first nitride-based semiconductor layer as the plurality of convex portions.

この場合、各結晶成長阻止層上に成長した各第2の窒化物系半導体層の中心部に貫通転位が集中する。それにより、貫通転位が離散的に配置される。したがって、貫通転位の存在しない連続する任意の方向を選択して素子領域を配置することができる。   In this case, threading dislocations concentrate at the center of each second nitride semiconductor layer grown on each crystal growth blocking layer. Thereby, threading dislocations are discretely arranged. Therefore, the element region can be arranged by selecting any continuous direction without threading dislocations.

複数の凸部として第1の窒化物系半導体層または基板からなる下地上に複数の窒化物系半導体層を形成することにより下地の表面に凹凸パターンを形成してもよい。   An uneven pattern may be formed on the surface of the base by forming a plurality of nitride-based semiconductor layers on the base made of the first nitride-based semiconductor layer or the substrate as the plurality of convex portions.

この場合、各窒化物系半導体層上に貫通転位が集中する。それにより、貫通転位が離散的に配置される。したがって、貫通転位の存在しない連続する任意の方向を選択して素子領域を配置することができる。   In this case, threading dislocations concentrate on each nitride-based semiconductor layer. Thereby, threading dislocations are discretely arranged. Therefore, the element region can be arranged by selecting any continuous direction without threading dislocations.

複数の凸部として基板上に積層された第1の窒化物系半導体層からなる下地上に複数の結晶成長阻止層を形成し、複数の結晶成長阻止層をマスクとして第1の窒化物系半導体層をエッチングすることにより下地の表面に凹凸パターンを形成してもよい。   A plurality of crystal growth inhibition layers are formed on a base made of a first nitride semiconductor layer stacked on a substrate as a plurality of protrusions, and the first nitride semiconductor is formed using the plurality of crystal growth inhibition layers as a mask. An uneven pattern may be formed on the underlying surface by etching the layer.

この場合、各結晶成長阻止層上に成長した各第2の窒化物系半導体層の中心部に貫通転位が集中する。それにより、貫通転位が離散的に配置される。したがって、貫通転位の連続する任意の方向を選択して素子領域を配置することができる。   In this case, threading dislocations concentrate at the center of each second nitride semiconductor layer grown on each crystal growth blocking layer. Thereby, threading dislocations are discretely arranged. Therefore, an element region can be arranged by selecting an arbitrary direction in which threading dislocations are continuous.

複数の凸部が円形または多角形であってもよい。この場合、円形または多角形の凸部上に六方晶系の第2の窒化物系半導体層がほぼ自然成長するので、第2の窒化物系半導体層の欠陥密度が低減される。   The plurality of convex portions may be circular or polygonal. In this case, the hexagonal second nitride-based semiconductor layer grows almost naturally on the circular or polygonal convex portion, so that the defect density of the second nitride-based semiconductor layer is reduced.

多角形は六角形であることが好ましい。この場合、六角形の凸部上に六方晶系の第2の窒化物系半導体層が自然成長するので、第2の窒化物系半導体層の欠陥密度がさらに低減される。   The polygon is preferably a hexagon. In this case, since the hexagonal second nitride semiconductor layer grows naturally on the hexagonal convex portion, the defect density of the second nitride semiconductor layer is further reduced.

複数の凸部および各凸部上の第2の窒化物系半導体層を除去し、除去された領域に第3の窒化物系半導体層を形成してもよい。   The plurality of convex portions and the second nitride-based semiconductor layer on each convex portion may be removed, and a third nitride-based semiconductor layer may be formed in the removed region.

この場合、各凸部上の貫通転位を有する各第2の窒化物系半導体層が取り除かれた後、残った第2の窒化物系半導体層間に第3の窒化物系半導体層が形成されるので、凹凸パターン上に形成された第2の窒化物系半導体層および第3の窒化物系半導体層の欠陥密度が十分に低減される。   In this case, after each second nitride-based semiconductor layer having threading dislocations on each convex portion is removed, a third nitride-based semiconductor layer is formed between the remaining second nitride-based semiconductor layers. Therefore, the defect density of the second nitride semiconductor layer and the third nitride semiconductor layer formed on the concave / convex pattern is sufficiently reduced.

第2の発明に係る窒化物系半導体は、第1の窒化物系半導体層または基板からなる下地の表面に、島状に点在する複数の凸部からなる凹凸パターンが形成され、凹凸パターン上に第2の窒化物系半導体層が形成されたものである。   In the nitride semiconductor according to the second invention, a concavo-convex pattern consisting of a plurality of convex portions scattered in an island shape is formed on the surface of the base made of the first nitride semiconductor layer or substrate, The second nitride-based semiconductor layer is formed.

本発明に係る窒化物系半導体においては、島状に点在する複数の凸部からなる凹凸パターン上に第2の窒化物系半導体層が横方向成長および縦方向成長により形成される。この場合、島状に点在する複数の凸部上に貫通転位が集中する。それにより、貫通転位が集中する部分が連続せずに離散的に配置される。   In the nitride-based semiconductor according to the present invention, the second nitride-based semiconductor layer is formed by lateral growth and vertical growth on the concavo-convex pattern composed of a plurality of convex portions scattered in an island shape. In this case, threading dislocations are concentrated on a plurality of convex portions scattered in an island shape. Thereby, the parts where threading dislocations are concentrated are discretely arranged without being continuous.

したがって、凸部間の領域のうち連続する任意の領域を選択し、選択した領域の上部に素子領域を形成することができる。その結果、複数の結晶方位の中から適切な方位を選択して高品質な素子領域を形成することが可能となる。   Therefore, it is possible to select any continuous region among the regions between the convex portions, and to form the element region above the selected region. As a result, an appropriate orientation can be selected from a plurality of crystal orientations to form a high-quality element region.

複数の凸部は、第1の窒化物系半導体層からなる下地上に形成された複数の結晶成長阻止層であってもよい。   The plurality of convex portions may be a plurality of crystal growth inhibition layers formed on a base made of the first nitride-based semiconductor layer.

この場合、各結晶成長阻止層上に成長した各第2の窒化物系半導体層の中心部に貫通転位が集中する。それにより、貫通転位が離散的に配置される。したがって、貫通転位の存在しない連続する任意の方向を選択して素子領域を配置することができる。   In this case, threading dislocations concentrate at the center of each second nitride semiconductor layer grown on each crystal growth blocking layer. Thereby, threading dislocations are discretely arranged. Therefore, the element region can be arranged by selecting any continuous direction without threading dislocations.

複数の凸部は、第1の窒化物系半導体層または基板からなる下地上に形成された複数の窒化物系半導体層であってもよい。   The plurality of protrusions may be a first nitride-based semiconductor layer or a plurality of nitride-based semiconductor layers formed on a base made of a substrate.

この場合、各窒化物系半導体層上に貫通転位が集中する。それにより、貫通転位が離散的に配置される。したがって、貫通転位の存在しない連続する任意の方向を選択して素子領域を配置することができる。   In this case, threading dislocations concentrate on each nitride-based semiconductor layer. Thereby, threading dislocations are discretely arranged. Therefore, the element region can be arranged by selecting any continuous direction without threading dislocations.

複数の凸部は、第1の窒化物系半導体層または基板からなる下地上に積層された複数の窒化物系半導体層および結晶成長阻止層であってもよい。   The plurality of protrusions may be a first nitride semiconductor layer or a plurality of nitride semiconductor layers and a crystal growth blocking layer stacked on a base made of a substrate.

この場合、各結晶成長阻止層上に成長した各第2の窒化物系半導体層の中心部に貫通転位が集中する。それにより、貫通転位が離散的に配置される。したがって、貫通転位の連続する任意の方向を選択して素子領域を配置することができる。   In this case, threading dislocations concentrate at the center of each second nitride semiconductor layer grown on each crystal growth blocking layer. Thereby, threading dislocations are discretely arranged. Therefore, an element region can be arranged by selecting an arbitrary direction in which threading dislocations are continuous.

第3の発明に係る窒化物系半導体素子の製造方法は、第1の窒化物系半導体層または基板からなる下地の表面に、島状に点在する複数の凸部からなる凹凸パターンを形成し、凹凸パターン上に第2の窒化物系半導体層を形成し、第2の窒化物系半導体層上に、素子領域を含む第3の窒化物系半導体層を形成するものである。   According to a third aspect of the present invention, there is provided a method for manufacturing a nitride-based semiconductor device, comprising: forming a concavo-convex pattern including a plurality of convex portions scattered in an island shape on a surface of a base formed of a first nitride-based semiconductor layer or a substrate. A second nitride-based semiconductor layer is formed on the concave / convex pattern, and a third nitride-based semiconductor layer including an element region is formed on the second nitride-based semiconductor layer.

本発明に係る窒化物系半導体素子の製造方法においては、島状に点在する複数の凸部からなる凹凸パターン上に第2の窒化物系半導体層が横方向成長および縦方向成長により形成される。この場合、島状に点在する複数の凸部上に貫通転位が集中する。それにより、貫通転位が集中する部分が連続せずに離散的に配置される。   In the method for manufacturing a nitride-based semiconductor device according to the present invention, the second nitride-based semiconductor layer is formed by lateral growth and vertical growth on the concavo-convex pattern including a plurality of convex portions scattered in an island shape. The In this case, threading dislocations are concentrated on a plurality of convex portions scattered in an island shape. Thereby, the parts where threading dislocations are concentrated are discretely arranged without being continuous.

したがって、凸部間の領域のうち連続する任意の領域を選択し、選択した領域の上部に第3の窒化物系半導体層中の素子領域を形成することができる。その結果、複数の結晶方位の中から適切な方位を選択して高品質な素子領域を形成することが可能となる。   Therefore, an arbitrary continuous region among the regions between the convex portions can be selected, and the element region in the third nitride-based semiconductor layer can be formed above the selected region. As a result, an appropriate orientation can be selected from a plurality of crystal orientations to form a high-quality element region.

複数の凸部を複数方向に沿って2次元的に配列し、複数の凸部間の上部の素子領域において複数方向のうちいずれか一方向に沿って延びる発光領域を形成してもよい。   A plurality of convex portions may be two-dimensionally arranged along a plurality of directions, and a light emitting region extending along any one of the plurality of directions may be formed in an upper element region between the plurality of convex portions.

この場合、複数の凸部間の上部の第2の窒化物系半導体層の欠陥密度が低いので、複数方向において第2の窒化物系半導体層に低欠陥密度の領域が連続する。したがって、複数方向のうち任意の方向を選択し、選択した領域に沿って高品質の発光領域を形成することができる。   In this case, since the defect density of the second nitride-based semiconductor layer in the upper part between the plurality of convex portions is low, a region having a low defect density continues to the second nitride-based semiconductor layer in a plurality of directions. Therefore, an arbitrary direction can be selected from a plurality of directions, and a high-quality light emitting region can be formed along the selected region.

第4の発明に係る窒化物系半導体素子は、第1の窒化物系半導体層または基板からなる下地の表面に、島状に点在する複数の凸部からなる凹凸パターンが形成され、凹凸パターン上に第2の窒化物系半導体層が形成され、第2の窒化物系半導体層上に、素子領域を含む第3の窒化物系半導体層が形成されたものである。   According to a fourth aspect of the present invention, there is provided a nitride semiconductor device, wherein a concave / convex pattern including a plurality of convex portions scattered in an island shape is formed on a surface of a base made of a first nitride semiconductor layer or a substrate. A second nitride semiconductor layer is formed thereon, and a third nitride semiconductor layer including an element region is formed on the second nitride semiconductor layer.

本発明に係る窒化物系半導体素子においては、島状に点在する複数の凸部からなる凹凸パターン上に第2の窒化物系半導体層が横方向成長および縦方向成長により形成される。この場合、島状に点在する複数の凸部上に貫通転位が集中する。それにより、貫通転位が集中する部分が連続せずに離散的に配置される。   In the nitride semiconductor device according to the present invention, the second nitride semiconductor layer is formed by lateral growth and vertical growth on the concavo-convex pattern composed of a plurality of convex portions scattered in islands. In this case, threading dislocations are concentrated on a plurality of convex portions scattered in an island shape. Thereby, the parts where threading dislocations are concentrated are discretely arranged without being continuous.

したがって、凸部間の領域のうち連続する任意の領域を選択し、選択した領域の上部に第3の窒化物系半導体層中の素子領域を形成することができる。その結果、複数の結晶方位の中から適切な方位を選択して高品質な素子領域を形成することが可能となる。   Therefore, an arbitrary continuous region among the regions between the convex portions can be selected, and the element region in the third nitride-based semiconductor layer can be formed above the selected region. As a result, an appropriate orientation can be selected from a plurality of crystal orientations to form a high-quality element region.

複数の凸部は複数方向に沿って2次元的に配列され、素子領域は、複数の凸部間の上部の素子領域において複数方向のうちいずれか一方向に沿って延びる発光領域を含んでもよい。   The plurality of convex portions may be two-dimensionally arranged along a plurality of directions, and the element region may include a light emitting region extending along any one of the plurality of directions in the upper element region between the plurality of convex portions. .

この場合、複数の凸部間の上部の第2の窒化物系半導体層の欠陥密度が低いので、複数方向において第2の窒化物系半導体層に低欠陥密度の領域が連続する。したがって、複数方向のうち任意の方向を選択し、選択した領域に沿って高品質の発光領域を形成することができる。   In this case, since the defect density of the second nitride-based semiconductor layer in the upper part between the plurality of convex portions is low, a region having a low defect density continues to the second nitride-based semiconductor layer in a plurality of directions. Therefore, an arbitrary direction can be selected from a plurality of directions, and a high-quality light emitting region can be formed along the selected region.

発光領域は共振器を構成してもよい。この場合、複数方向のうち任意の方向を選択して高品質の共振器を形成することができる。   The light emitting region may constitute a resonator. In this case, a high quality resonator can be formed by selecting an arbitrary direction from a plurality of directions.

図1は本発明の第1の実施例におけるGaN系半導体層の形成方法を示す模式的工程断面図である。   FIG. 1 is a schematic process sectional view showing a method of forming a GaN-based semiconductor layer in the first embodiment of the present invention.

まず、図1(a)に示すように、サファイア基板1のC面上に、アンドープのAl0.5 Ga0.5 Nからなる厚さ200Åのバッファ層2および厚さ約3μmのアンドープのGaN層3を順に成長させる。バッファ層2は基板温度600℃で成長させ、GaN層3はMOCVD法(有機金属化学的気相成長法)により1080℃で成長させる。 First, as shown in FIG. 1A, a buffer layer 2 made of undoped Al 0.5 Ga 0.5 N and having a thickness of about 200 μm and an undoped GaN layer 3 having a thickness of about 3 μm are sequentially formed on the C surface of the sapphire substrate 1. Grow. The buffer layer 2 is grown at a substrate temperature of 600 ° C., and the GaN layer 3 is grown at 1080 ° C. by MOCVD (metal organic chemical vapor deposition).

次に、図1(b)に示すように、プラズマCVD法(化学的気相成長法)によりGaN層3上に約1μmのSiO2 膜4を形成する。 Next, as shown in FIG. 1B, a SiO 2 film 4 of about 1 μm is formed on the GaN layer 3 by plasma CVD (chemical vapor deposition).

図1(c)に示すように、フォトリソグラフィおよびフッ酸系エッチング液によるエッチングを行い、SiO2 からなる複数の六角形のパターン5を形成する。このパターン5の対角線の長さW1 は15μmであり、隣接するパターン5のピッチW2 は20μmである。 As shown in FIG. 1C, photolithography and etching with a hydrofluoric acid-based etchant are performed to form a plurality of hexagonal patterns 5 made of SiO 2 . The length W 1 of the diagonal line of this pattern 5 is 15 μm, and the pitch W 2 of the adjacent pattern 5 is 20 μm.

続いて、図1(d)に示すように、六角形のパターン5の間に露出したGaN層3上にアンドープの再成長GaN層6を基板温度1080℃で再成長させる。   Subsequently, as shown in FIG. 1 (d), an undoped regrown GaN layer 6 is regrown at a substrate temperature of 1080 ° C. on the GaN layer 3 exposed between the hexagonal patterns 5.

その後、再成長GaN層6上に窒化物系半導体層からなる半導体レーザ素子の素子領域を形成する。   Thereafter, an element region of a semiconductor laser element made of a nitride semiconductor layer is formed on the regrown GaN layer 6.

図2および図3は六角形のパターン5の2次元配列の例を示す平面図である。図2の例では、複数の六角形のパターン5は直交するα方向およびβ方向に沿って2次元的に配列されている。すなわち、パターン5が最小のピッチW2 で並ぶのは、α方向とβ方向の2方向である。図2においては、α方向と六角形のパターン5の対角線のうちの1つとが平行になる。 2 and 3 are plan views showing examples of a two-dimensional array of hexagonal patterns 5. In the example of FIG. 2, the plurality of hexagonal patterns 5 are two-dimensionally arranged along the α direction and the β direction that are orthogonal to each other. That is, the patterns 5 are arranged at the minimum pitch W 2 in two directions, the α direction and the β direction. In FIG. 2, the α direction is parallel to one of the diagonal lines of the hexagonal pattern 5.

一方、図3の例では、複数の六角形のパターン5は、互いに60°の角度をなすφ方向、γ方向およびθ方向に沿って2次元的に配置されている。すなわち、パターン5が最小のピッチW2 で並ぶのは、φ方向、γ方向およびθ方向である。この場合、φ方向、γ方向およびθ方向と六角形のパターン5の対角線のいずれかとが平行になる。 On the other hand, in the example of FIG. 3, the plurality of hexagonal patterns 5 are two-dimensionally arranged along the φ direction, the γ direction, and the θ direction that form an angle of 60 ° with each other. That is, the patterns 5 are arranged at the minimum pitch W 2 in the φ direction, the γ direction, and the θ direction. In this case, the φ direction, the γ direction, and the θ direction are parallel to any one of the diagonal lines of the hexagonal pattern 5.

図2のようにパターン5を配置する場合には、パターン5の配列のα方向とGaN層3の〈11-20〉方向とを一致させる。また、このように配置された場合、パターン5の六角形の二辺はGaN層3の〈10-10〉方向に垂直になる。この場合に、半導体レーザ素子の共振器の発光領域をα方向およびβ方向のいずれかに沿って配置することができる。共振器端面を形成する場合、共振器長の方向をα方向に配置すれば、{11-20}面でへき開することができ、β方向に配置すれば、{10-10}面でへき開することができる。   When the pattern 5 is arranged as shown in FIG. 2, the α direction of the arrangement of the pattern 5 and the <11-20> direction of the GaN layer 3 are matched. Further, when arranged in this way, two hexagonal sides of the pattern 5 are perpendicular to the <10-10> direction of the GaN layer 3. In this case, the light emitting region of the resonator of the semiconductor laser element can be arranged along either the α direction or the β direction. When the resonator end face is formed, if the resonator length direction is arranged in the α direction, it can be cleaved in the {11-20} plane, and if arranged in the β direction, it is cleaved in the {10-10} plane. be able to.

図3のようにパターン5を配置する場合においては、パターン5の配列のφ方向とGaN層3の〈11-20〉方向とを一致させる。この場合、半導体レーザ素子の共振器の発光領域をφ方向、γ方向およびθ方向のいずれかに沿って配置することができる。共振器端面を形成する場合、共振器長の方向をφ方向、γ方向またはθ方向に配置すれば{11-20}でへき開することができる。   When the pattern 5 is arranged as shown in FIG. 3, the φ direction of the arrangement of the pattern 5 and the <11-20> direction of the GaN layer 3 are matched. In this case, the light emitting region of the resonator of the semiconductor laser element can be arranged along any one of the φ direction, the γ direction, and the θ direction. When the resonator end face is formed, cleavage can be performed at {11-20} if the resonator length direction is arranged in the φ direction, the γ direction, or the θ direction.

また、上記のように配置することにより、再成長GaN層6の面方位と六角形のパターン5の側面の方位とが一致するので、GaNの自然成長と同じように結晶の歪みが生じにくく、欠陥密度が10×107 cm-2以下と低くなる。 Further, by arranging as described above, the plane orientation of the regrowth GaN layer 6 and the side plane orientation of the hexagonal pattern 5 coincide with each other, so that the crystal distortion hardly occurs like the natural growth of GaN, The defect density is as low as 10 × 10 7 cm −2 or less.

図4(a)は図1のGaN系半導体層の形成方向における貫通転位の分布を示す平面図であり、図4(b)は図4(a)のA1−A1線断面図である。   4A is a plan view showing the distribution of threading dislocations in the formation direction of the GaN-based semiconductor layer of FIG. 1, and FIG. 4B is a cross-sectional view taken along line A1-A1 of FIG.

本実施例の再成長GaN層6においては、図4に示すようにパターン5の中心上の領域に貫通転位7が集中する。そのため、貫通転位7の少ない領域が広がるとともに、貫通転位7の分布が連続的にならず離散的になる。図2または図3に示したように、パターン5を島状に点在して配置すれば、再成長GaN層6において貫通転位7の集中領域を点在させることができる。それにより、貫通転位7が集中する領域を避けつつ200μm以上の細長い共振器の発光領域を複数の方向からいずれかの方向を選択して配置することができる。   In the regrown GaN layer 6 of the present embodiment, threading dislocations 7 are concentrated in the region on the center of the pattern 5 as shown in FIG. For this reason, a region with few threading dislocations 7 is widened, and the distribution of threading dislocations 7 is not continuous but discrete. As shown in FIG. 2 or FIG. 3, if the patterns 5 are arranged in the form of islands, the concentrated regions of threading dislocations 7 can be scattered in the regrowth GaN layer 6. Thereby, while avoiding the region where the threading dislocations 7 are concentrated, the light emitting region of the elongated resonator of 200 μm or more can be arranged by selecting any one direction from a plurality of directions.

図1のSiO2 からなる六角形のパターン5の代わりにSiO2 からなる円形のパターンを形成してもよい。 It may form a circular pattern of SiO 2 instead of hexagonal pattern 5 made of SiO 2 in FIG.

図5および図6は、円形のパターンの2次元配列の例を示す平面図である。図5の例では複数の円形のパターン5Aが、図2に示したパターン5の2次元配列と同様に、直交するα方向およびβ方向に沿って2次元的に配置されている。図5のパターン5Aの直径W5 は例えば15μmであり、ピッチW6 は20μmである。パターン5Aを図5のように2次元的に配置する場合には、円形のパターン5Aの配列のα方向とGaN層3の〈11-20〉方向とを一致させる。または、パターン5Aの配列のα方向とGaN層3の〈10-10〉方向とを一致させる。 5 and 6 are plan views showing examples of a two-dimensional array of circular patterns. In the example of FIG. 5, a plurality of circular patterns 5 </ b> A are two-dimensionally arranged along the orthogonal α direction and β direction, similarly to the two-dimensional array of patterns 5 shown in FIG. 2. The diameter W 5 pattern 5A in FIG. 5 is 15μm for example, the pitch W 6 being a 20 [mu] m. When the pattern 5A is two-dimensionally arranged as shown in FIG. 5, the α direction of the array of the circular patterns 5A and the <11-20> direction of the GaN layer 3 are matched. Alternatively, the α direction of the arrangement of the pattern 5A and the <10-10> direction of the GaN layer 3 are matched.

この場合に、半導体レーザ素子の共振器の発光領域をα方向およびβ方向のいずれかに沿って配置することができる。共振器端面を形成する場合、α方向とGaN層3の〈11-20〉方向とを一致させて共振器長の方向をα方向に配置すれば、{11-20}面でへき開でき、β方向に配置すれば{10-10}面でへき開でき、β方向とGaN層3の〈10-10〉方向とを一致させて共振器長の方向をα方向に配置すれば、{11-20}面でへき開でき、β方向に配置すれば{10-10}面でへき開できる。   In this case, the light emitting region of the resonator of the semiconductor laser element can be arranged along either the α direction or the β direction. When the resonator end face is formed, if the α direction and the <11-20> direction of the GaN layer 3 are made coincident and the direction of the resonator length is arranged in the α direction, it can be cleaved at the {11-20} plane, and β If it is arranged in the direction, it can be cleaved at the {10-10} plane, and if the direction of the resonator length is arranged in the α direction with the β direction and the <10-10> direction of the GaN layer 3 matched, {11-20 } Can be cleaved on the plane, and can be cleaved on the {10-10} plane if arranged in the β direction.

一方、図6の例では、複数の円形のパターン5Aが、互いに60°の角度をなすφ方向、γ方向およびθ方向に沿って2次元的に配置されている。図6のパターン5Aの直径W5 は例えば15μmであり、ピッチW6 は20μmである。パターン5Aを図5のように2次元的に配列する場合には、円形のパターン5Aの配列をφ方向とGaN層3の〈11-20〉方向とを一致させる。または、パターン5Aの配列のφ方向とGaN層3の〈10-10〉方向とを一致させる。この場合、半導体レーザ素子の共振器の発光領域をφ方向、γ方向およびθ方向のいずれかに沿って配置することができる。共振器端面を形成する場合、φ方向、γ方向またはθ方向とGaN層3の〈11-20〉方向とを一致させて共振器長の方向をφ方向、γ方向またはθ方向に配置すれば、{11-20}面でへき開できる。また、φ方向、γ方向またはθ方向とGaN層3の〈10-10〉方向とを一致させて共振器長の方向をφ方向、γ方向またはθ方向に配置すれば、{10-10}面でへき開できる。 On the other hand, in the example of FIG. 6, a plurality of circular patterns 5A are two-dimensionally arranged along the φ direction, the γ direction, and the θ direction that form an angle of 60 ° with each other. The diameter W 5 of the pattern 5A in FIG. 6 is, for example, 15 μm, and the pitch W 6 is 20 μm. When the pattern 5A is two-dimensionally arranged as shown in FIG. 5, the arrangement of the circular pattern 5A is made to coincide with the φ direction and the <11-20> direction of the GaN layer 3. Alternatively, the φ direction of the arrangement of the patterns 5A and the <10−10> direction of the GaN layer 3 are matched. In this case, the light emitting region of the resonator of the semiconductor laser element can be arranged along any one of the φ direction, the γ direction, and the θ direction. When forming the cavity end face, if the φ direction, γ direction, or θ direction and the <11-20> direction of the GaN layer 3 are matched, the direction of the resonator length is arranged in the φ direction, γ direction, or θ direction. , {11-20} plane. If the direction of the resonator length is arranged in the φ direction, the γ direction, or the θ direction by making the φ direction, the γ direction, or the θ direction coincide with the <10-10> direction of the GaN layer 3, {10-10} Can be cleaved on the surface.

図7(a)は図6のようにパターン5Aを2次元配列した場合の貫通転位の分布を示す平面図であり、図7(b)は図7(a)のA2−A2線断面図である。図7に示すようにパターン5Aの中心上の再成長GaN層6に貫通転位7が集中するので、貫通転位7の少ない領域が拡大する。   7A is a plan view showing the distribution of threading dislocations when the pattern 5A is two-dimensionally arranged as shown in FIG. 6, and FIG. 7B is a cross-sectional view taken along line A2-A2 of FIG. is there. As shown in FIG. 7, since the threading dislocations 7 are concentrated on the regrowth GaN layer 6 on the center of the pattern 5A, the region with few threading dislocations 7 is expanded.

図8は本発明の第2の実施例におけるGaN系半導体層の形成方法を示す模式的工程断面図である。まず、図8(a)に示す工程は、前述の図1(a)の工程と同様にして厚さ200Åのバッファ層2および厚さ約3μmのGaN層3を順に形成する。   FIG. 8 is a schematic process cross-sectional view showing a method for forming a GaN-based semiconductor layer in the second embodiment of the present invention. First, in the step shown in FIG. 8A, a buffer layer 2 having a thickness of 200 mm and a GaN layer 3 having a thickness of about 3 μm are formed in order as in the step shown in FIG.

次に、図8(b)に示すように、MOCVD法(有機金属化学的気相成長法)によりGaN層3上に約1μmのSiO2 膜4を形成する。 Next, as shown in FIG. 8B, a SiO 2 film 4 of about 1 μm is formed on the GaN layer 3 by MOCVD (metal organic chemical vapor deposition).

図8(c)に示すように、フォトリソグラフィおよびフッ酸系エッチング液によるエッチングを行い、SiO2 からなる複数の円形のパターン5Aを形成する。複数の円形のパターン5Aは図5または図6のように配置する。 As shown in FIG. 8C, photolithography and etching with a hydrofluoric acid-based etchant are performed to form a plurality of circular patterns 5A made of SiO 2 . The plurality of circular patterns 5A are arranged as shown in FIG.

複数の円形パターン5Aをマスクとしてプラズマエッチング法等により露出しているGaN層3をエッチングする。それにより、図8(d)に示すように、島状に点在する複数のGaN層8Aを形成する。   The exposed GaN layer 3 is etched by plasma etching or the like using the plurality of circular patterns 5A as a mask. Thereby, as shown in FIG. 8D, a plurality of GaN layers 8A scattered in an island shape are formed.

次に、図8(e)に示すように、フッ酸などでSiO2 膜からなるパターン5Aを除去する。 Next, as shown in FIG. 8E, the pattern 5A made of the SiO 2 film is removed with hydrofluoric acid or the like.

次に、ラテラル成長法を用いて、基板温度1080℃でMOCVD法もしくはHVPE法により図8(f)に示すように再成長GaN層9を約20μm再成長させる。それにより、再成長GaN層9が鏡面平坦に形成される。   Next, using the lateral growth method, the regrowth GaN layer 9 is regrown by about 20 μm by MOCVD or HVPE at a substrate temperature of 1080 ° C. as shown in FIG. Thereby, the regrowth GaN layer 9 is formed in a mirror-flat surface.

その後、再成長GaN層9上に窒化物系半導体層からなる半導体レーザ素子の素子領域を形成する。   Thereafter, an element region of a semiconductor laser element made of a nitride semiconductor layer is formed on the regrown GaN layer 9.

図9(a)は図8のGaN系半導体層の形成方法における貫通転位の分布を示す平面図であり、図9(b)は図9(a)のA3−A3線断面図である。   FIG. 9A is a plan view showing the distribution of threading dislocations in the method for forming the GaN-based semiconductor layer of FIG. 8, and FIG. 9B is a cross-sectional view taken along line A3-A3 of FIG.

本実施例の再成長GaN層9においては、図9に示すように再成長GaN層9の成長の前に形成されていた円形のGaN層8A上の再成長GaN層9に貫通転位10が延びている。そのため、貫通転位10の分布が連続的にならず離散的になる。図5または図6に示したようにパターン5Aを島状に点在して配置すれば、再成長GaN層9においても、貫通転位10の多い領域を点在させることができる。それにより、貫通転位10の多い領域を避けつつ、200μm以上の細長い共振器の発光領域を複数の方向からいずれかの方向を選択して配置することができる。   In the regrown GaN layer 9 of the present embodiment, threading dislocations 10 extend to the regrown GaN layer 9 on the circular GaN layer 8A formed before the growth of the regrown GaN layer 9 as shown in FIG. ing. For this reason, the distribution of threading dislocations 10 is not continuous but discrete. As shown in FIG. 5 or FIG. 6, if the patterns 5 </ b> A are scattered in an island shape, even in the regrown GaN layer 9, regions with many threading dislocations 10 can be scattered. Thereby, while avoiding a region where there are many threading dislocations 10, a light emitting region of an elongated resonator having a size of 200 μm or more can be arranged by selecting one of a plurality of directions.

なお、図8のSiO2 からなる円形のパターン5Aの代わりに図2または図3に示すSiO2 からなる六角形のパターン5を形成してもよい。この場合、貫通転位の分布は図10に示すようになる。図10(a)は図8のGaN系半導体層の形成方法における貫通転位の分布を示す平面図であり、図10(b)は図10(a)のA4−A4線断面図である。 Instead of the circular pattern 5A made of SiO 2 in FIG. 8, a hexagonal pattern 5 made of SiO 2 shown in FIG. 2 or FIG. 3 may be formed. In this case, the threading dislocation distribution is as shown in FIG. FIG. 10A is a plan view showing the distribution of threading dislocations in the method for forming the GaN-based semiconductor layer of FIG. 8, and FIG. 10B is a cross-sectional view taken along line A4-A4 of FIG.

また、上記第2の実施例では、図8(d)に示すようにバッファ層2を残すようにエッチングしたが、図8(d)の工程において、パターン5Aをマスクとしてサファイア基板1に達するまでエッチングしてもよい。   In the second embodiment, the etching is performed so as to leave the buffer layer 2 as shown in FIG. 8D. However, in the process of FIG. 8D, the pattern 5A is used as a mask until the sapphire substrate 1 is reached. Etching may be performed.

図11は本発明の第3の実施例におけるGaN系半導体層の形成方法を示す模式的工程断面図である。   FIG. 11 is a schematic process sectional view showing a method of forming a GaN-based semiconductor layer in the third embodiment of the present invention.

まず、図11(a)に示す工程では、前述の図1(a)の工程と同様にして200Åのバッファ層2および厚さ約2μmのGaN層3を順に形成する。   First, in the step shown in FIG. 11A, a 200-inch buffer layer 2 and a GaN layer 3 having a thickness of about 2 μm are sequentially formed in the same manner as in the step shown in FIG.

次に、図11(b)に示すように、MOCVD法によりGaN層3上に約1μmのSiO2 膜4を形成する。 Next, as shown in FIG. 11B, an SiO 2 film 4 of about 1 μm is formed on the GaN layer 3 by MOCVD.

図11(c)に示すように、フォトリソグラフィおよびフッ酸系エッチング液によるエッチングを行い、SiO2 膜からなる複数の円形のパターン5Aを形成する。複数の円形パターン5Aは図5または図6のように配置する。 As shown in FIG. 11C, photolithography and etching with a hydrofluoric acid-based etching solution are performed to form a plurality of circular patterns 5A made of a SiO 2 film. The plurality of circular patterns 5A are arranged as shown in FIG.

複数の円形パターン5Aをマスクとしてプラズマエッチング法等により露出しているGaN層3をエッチングする。それにより、図11(d)に示すように、島状に点在する複数のGaN層8Aを形成する。   The exposed GaN layer 3 is etched by plasma etching or the like using the plurality of circular patterns 5A as a mask. Thereby, as shown in FIG. 11D, a plurality of GaN layers 8A scattered in an island shape are formed.

次に、ラテラル成長法を用い、基板温度1080℃でMOCVD法もしくはHVPE法により図11(e)に示すように再成長GaN層9Aを約20μm再成長させる。それにより、再成長GaN層9Aが鏡面平坦に形成される。   Next, using the lateral growth method, the regrowth GaN layer 9A is regrown by about 20 μm as shown in FIG. 11E by MOCVD method or HVPE method at a substrate temperature of 1080 ° C. As a result, the regrowth GaN layer 9A is formed to be mirror-flat.

その後、再成長GaN層9A上に窒化物系半導体層からなる半導体レーザ素子の素子領域を形成する。   Thereafter, an element region of a semiconductor laser element made of a nitride semiconductor layer is formed on the regrown GaN layer 9A.

図11のように形成された再成長GaN層9Aにおいても図8の再成長GaN層9と同様に半導体レーザ素子に適用することができる。   The regrowth GaN layer 9A formed as shown in FIG. 11 can also be applied to a semiconductor laser device in the same manner as the regrowth GaN layer 9 shown in FIG.

図12(a)は図11のGaN系半導体層の形成方法における貫通転位の分布を示す平面図であり、図12(b)は図12(a)のA5−A5線断面図である。   12A is a plan view showing the distribution of threading dislocations in the method for forming the GaN-based semiconductor layer of FIG. 11, and FIG. 12B is a cross-sectional view taken along line A5-A5 of FIG.

本実施例の再成長GaN層9Aにおいては、図12に示すように再成長GaN層9Aの成長の前に形成されていた円形のパターン5Aの中心部の領域に貫通転位11が延びている。そのため、貫通転位11の少ない領域が広がるとともに、貫通転位11の分布が連続的にならず離散的になる。パターン5Aを島状に点在して配置すれば、貫通転位11の集中する領域を避けつつ、200μm以上の細長い共振器の発光領域を複数の方向からいずれかの方向を選択して配置することができる。   In the regrown GaN layer 9A of the present embodiment, threading dislocations 11 extend to the central region of the circular pattern 5A formed before the regrown GaN layer 9A is grown as shown in FIG. For this reason, a region having few threading dislocations 11 is widened, and the distribution of threading dislocations 11 is not continuous but discrete. If the pattern 5A is scattered in an island shape, a light emitting region of a 200 μm or more long resonator is selected from a plurality of directions while avoiding a region where threading dislocations 11 are concentrated. Can do.

なお、図11のSiO2 からなる円形のパターン5Aの代わりに図2または図3に示すSiO2 からなる六角形のパターン5を形成してもよい。この場合、貫通転位の分布は図13に示すようになる。図13(a)は図11のGaN系半導体層の形成方法における貫通転位の分布を示す平面図であり、図13(b)は図13(a)のA6−A6線断面図である。 Instead of the circular pattern 5A made of SiO 2 in FIG. 11, a hexagonal pattern 5 made of SiO 2 shown in FIG. 2 or FIG. 3 may be formed. In this case, the threading dislocation distribution is as shown in FIG. FIG. 13A is a plan view showing the distribution of threading dislocations in the method for forming the GaN-based semiconductor layer of FIG. 11, and FIG. 13B is a cross-sectional view taken along line A6-A6 of FIG.

なお、上記第3の実施例では、図11(d)に示すようにバッファ層2を残すようにエッチングしたが、図11(d)の工程において、パターン5Aをマスクとしてサファイア基板1に達するまでエッチングしてもよい。   In the third embodiment, etching is performed so as to leave the buffer layer 2 as shown in FIG. 11D. However, in the process of FIG. 11D, the pattern 5A is used as a mask until the sapphire substrate 1 is reached. Etching may be performed.

図14は本発明の第4の実施例におけるGaN系半導体層の形成方法を示す模式的工程断面図である。   FIG. 14 is a schematic process cross-sectional view showing a method of forming a GaN-based semiconductor layer in the fourth embodiment of the present invention.

まず、第2の実施例の製造工程により、図8(f)に示すようにサファイア基板1上にバッファ層2が形成され、バッファ層2の上に再成長GaN層9が形成された構造、すなわち図14(a)に示す構造が得られる。   First, by the manufacturing process of the second embodiment, a structure in which the buffer layer 2 is formed on the sapphire substrate 1 and the regrowth GaN layer 9 is formed on the buffer layer 2 as shown in FIG. That is, the structure shown in FIG.

次に、再成長GaN層9上に約1μmのSiO2 膜をプラズマCVD法等により形成する。そして、図14(b)に示すように、元々GaN層8Aが形成されていた領域を除く領域上にあるSiO2 膜を除去してSiO2 からなるパターン12を形成する。 Next, an SiO 2 film of about 1 μm is formed on the regrown GaN layer 9 by plasma CVD or the like. Then, as shown in FIG. 14B, the SiO 2 film on the region excluding the region where the GaN layer 8A was originally formed is removed to form a pattern 12 made of SiO 2 .

次に、図14(b)のパターン12をマスクとしてエッチングを行い貫通転位10が形成されている領域を除去する。それにより、図14(c)に示すように、バッファ層2上には貫通転位10が含まれていないGaN層13が形成される。   Next, etching is performed using the pattern 12 of FIG. 14B as a mask to remove the region where the threading dislocations 10 are formed. As a result, as shown in FIG. 14C, the GaN layer 13 not including the threading dislocation 10 is formed on the buffer layer 2.

次に、ラテラル成長法を用い、基板温度1080℃でMOCVD法もしくはHVPE法により図14(d)に示すように再成長GaN層14を約20μm再成長させる。それにより、再成長GaN層14が鏡面平坦に形成される。   Next, using the lateral growth method, the regrown GaN layer 14 is regrown by about 20 μm as shown in FIG. 14D by MOCVD method or HVPE method at a substrate temperature of 1080 ° C. Thereby, the regrowth GaN layer 14 is formed to be mirror-flat.

その後、再成長GaN層14上に窒化物系半導体層からなる半導体レーザ素子の素子領域を形成する。   Thereafter, an element region of a semiconductor laser element made of a nitride semiconductor layer is formed on the regrown GaN layer 14.

なお、エッチングにより除去する領域は図15に示すようにGaN層8Aが形成されていた領域と一部重ねてもよい。   Note that the region to be removed by etching may partially overlap with the region where the GaN layer 8A has been formed as shown in FIG.

また、上記第4の実施例では、図14(c)に示すようにバッファ層2を残すようにエッチングしたが、図14(c)の工程においては、サファイア基板1に達するまでエッチングしてもよい。   In the fourth embodiment, etching is performed so as to leave the buffer layer 2 as shown in FIG. 14C. However, in the process of FIG. 14C, etching is performed until the sapphire substrate 1 is reached. Good.

本実施例のGaN層14には、貫通転位10が極めて少なくなるため、例えば半導体レーザ装置の共振器を配置する位置は貫通転位10の分布に束縛されなくなる。   In the GaN layer 14 of the present embodiment, the threading dislocations 10 are extremely small. For example, the position where the resonator of the semiconductor laser device is disposed is not restricted by the distribution of the threading dislocations 10.

図16は本発明の第5の実施例によるGaN系半導体レーザ素子の模式的断面図である。   FIG. 16 is a schematic sectional view of a GaN-based semiconductor laser device according to the fifth embodiment of the present invention.

図16のGaN系半導体レーザ素子の素子領域は、図11の製造工程によって形成されたGaN系半導体層上に形成されている。図16に示すように、サファイア基板1上に、厚さ200ÅのアンドープのGa0.5 Al0.5 Nからなる低温バッファ層2、厚さ3μmのアンドープのGaN層8A、厚さ1.0μmのSiO2 からなるパターン5Aが順に形成されている。 The element region of the GaN-based semiconductor laser device of FIG. 16 is formed on the GaN-based semiconductor layer formed by the manufacturing process of FIG. As shown in FIG. 16, on a sapphire substrate 1, a low-temperature buffer layer 2 made of undoped Ga 0.5 Al 0.5 N having a thickness of 200 mm, an undoped GaN layer 8A having a thickness of 3 μm, and SiO 2 having a thickness of 1.0 μm. The pattern 5A is formed in order.

パターン5Aは図5または図6に示したように円形の平面形状をしておりかつ配置されている。パターン5Aの対角線の長さW5 が15μmであり、ピッチW6 が20μmである。 The pattern 5A has a circular planar shape and is arranged as shown in FIG. 5 or FIG. The length W 5 of the diagonal line of the pattern 5A is 15 μm, and the pitch W 6 is 20 μm.

島状に点在するGaN層8AおよびGaN層8Aの上に形成されたパターン5Aの間にあるバッファ層2上およびパターン5A上に厚さ20μmのアンドープの再成長GaN層9Aが形成されている。   An undoped regrowth GaN layer 9A having a thickness of 20 μm is formed on the buffer layer 2 and the pattern 5A between the island-shaped GaN layer 8A and the pattern 5A formed on the GaN layer 8A. .

再成長GaN層9Aの上に、厚さ4.5μmのn−GaN層20および厚さ0.25μmのn−クラック防止層21が順に形成されている。n−クラック防止層20は、厚さ60ÅのAl0.07Ga0.93Nおよび厚さ60Åのn−GaN層が21対交互に積層されてなる。n−クラック防止層21上には、厚さ1.0μmのAl0.07Ga0.93Nからなるn−クラッド層22および厚さ0.1μmのGaNからなるn−光ガイド層23が順に形成されている。n−光ガイド層23上には、InGaNからなるn−多重量子井戸活性層(以下、MQW活性層と呼ぶ)24が形成されている。n−MQW活性層24は、厚さ100ÅのIn0.02Ga0.98Nからなるバリア層と厚さ50Åの3つのIn0.13Ga0.87Nからなる量子井戸層とが交互に積層されてなる多重量子井戸構造を有する。 On the regrown GaN layer 9A, an n-GaN layer 20 having a thickness of 4.5 μm and an n-crack preventing layer 21 having a thickness of 0.25 μm are sequentially formed. The n-crack prevention layer 20 is formed by alternately stacking 21 pairs of Al 0.07 Ga 0.93 N having a thickness of 60 mm and n-GaN layers having a thickness of 60 mm. On the n-crack preventing layer 21, an n-cladding layer 22 made of Al 0.07 Ga 0.93 N having a thickness of 1.0 μm and an n-light guide layer 23 made of GaN having a thickness of 0.1 μm are sequentially formed. . On the n-light guide layer 23, an n-multiple quantum well active layer (hereinafter referred to as MQW active layer) 24 made of InGaN is formed. The n-MQW active layer 24 has a multiple quantum well structure in which a barrier layer made of In 0.02 Ga 0.98 N having a thickness of 100 mm and three quantum well layers made of In 0.13 Ga 0.87 N having a thickness of 50 mm are alternately stacked. Have

n−MQW活性層24上には、厚さ200ÅのAl0.2 Ga0.8 Nからなるp−キャリアブロック層25、厚さ0.1μmのGaNからなるp−光ガイド層26が形成されている。p−光ガイド層26上には、ストライプ状開口部を有する厚さ約0.5μmのAl0.07Ga0.93Nからなるn−AlGaN電流ブロック層27が形成されている。ストライプ状開口部内のp−光ガイド層26上に厚さ0.5μmのAl0.07Ga0.93Nからなるp−クラッド層28が形成されている。p−クラッド層28は幅3μmのリッジ部を構成しており、パターン5Aの上の領域を避けて形成される。n−AlGaN電流ブロック層27上とp−クラッド層28上に厚さ0.05μmのGaNからなるp−コンタクト層29が形成されている。 On the n-MQW active layer 24, a p-carrier block layer 25 made of Al 0.2 Ga 0.8 N having a thickness of 200 mm and a p-light guide layer 26 made of GaN having a thickness of 0.1 μm are formed. On the p-light guide layer 26, an n-AlGaN current blocking layer 27 made of Al 0.07 Ga 0.93 N having a stripe-shaped opening and having a thickness of about 0.5 μm is formed. A p-cladding layer 28 made of Al 0.07 Ga 0.93 N having a thickness of 0.5 μm is formed on the p-light guide layer 26 in the stripe-shaped opening. The p-cladding layer 28 forms a ridge portion having a width of 3 μm, and is formed avoiding the region above the pattern 5A. A p-contact layer 29 made of GaN having a thickness of 0.05 μm is formed on the n-AlGaN current blocking layer 27 and the p-cladding layer 28.

p−コンタクト層29からn−GaN層20までの一部領域がエッチングにより除去され、n−GaN層20が露出している。p−コンタクト層29上にp電極30が形成され、n−GaN層20の露出した上面にn電極31が形成されている。   A partial region from the p-contact layer 29 to the n-GaN layer 20 is removed by etching, and the n-GaN layer 20 is exposed. A p-electrode 30 is formed on the p-contact layer 29, and an n-electrode 31 is formed on the exposed upper surface of the n-GaN layer 20.

図16の半導体レーザ素子は、例えばMOCVD法(有機金属化学的気相成長法)により形成される。表1に図16の半導体レーザ素子の各層2,5A,8A,9A,20〜29の組成、膜厚および成長温度を示す。   The semiconductor laser element of FIG. 16 is formed by, for example, MOCVD (metal organic chemical vapor deposition). Table 1 shows the composition, film thickness, and growth temperature of each layer 2, 5A, 8A, 9A, 20 to 29 of the semiconductor laser device of FIG.

Figure 2005229134
Figure 2005229134

n型ドーパントとしてはSiが用いられ、p型ドーパントとしてはMgが用いられる。表1に示すように、バッファ層2の成長温度は600℃であり、GaN層8A、再成長GaN層9A、n−クラック防止層21、n−クラッド層22、n−光ガイド層23、p−光ガイド層26、n−AlGaN電流ブロック層27、p−クラッド層28およびp−コンタクト層29の成長温度は1080℃である。また、n−MQW活性層24およびp−キャリアブロック層25の成長温度は800℃である。   Si is used as the n-type dopant, and Mg is used as the p-type dopant. As shown in Table 1, the growth temperature of the buffer layer 2 is 600 ° C., and the GaN layer 8A, the regrown GaN layer 9A, the n-crack preventing layer 21, the n-cladding layer 22, the n-light guide layer 23, p The growth temperature of the light guide layer 26, the n-AlGaN current blocking layer 27, the p-cladding layer 28 and the p-contact layer 29 is 1080 ° C. The growth temperature of the n-MQW active layer 24 and the p-carrier block layer 25 is 800 ° C.

バッファ層2の成長時には、原料ガスとしてTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)およびNH3 を用いる。GaN層8Aおよび再成長GaN層9Aの成長時には、原料ガスとしてTMGおよびNH3 を用いる。n−GaN層20およびn−光ガイド層23の成長時には、原料ガスとしてTMGおよびNH3 を用いてドーパントガスとしてSiH4 を用いる。n−クラック防止層21、n−クラッド層22およびn−AlGaN電流ブロック層27の成長時には、原料ガスとしてTMG、TMAおよびNH3 を用い、ドーパントガスとしてSiH4 を用いる。 When the buffer layer 2 is grown, TMG (trimethylgallium), TMA (trimethylaluminum), and NH 3 are used as source gases. During the growth of the GaN layer 8A and the regrown GaN layer 9A, TMG and NH 3 are used as source gases. When the n-GaN layer 20 and the n-light guide layer 23 are grown, TMG and NH 3 are used as source gases and SiH 4 is used as a dopant gas. When growing the n-crack prevention layer 21, the n-cladding layer 22, and the n-AlGaN current blocking layer 27, TMG, TMA, and NH 3 are used as source gases, and SiH 4 is used as a dopant gas.

n−MQW活性層24の成長時には、原料ガスとしてTEG(トリエチルガリウム)、TMI(トリメチルインジウム)およびNH3 を用い、ドーパントガスとしてSiH4 を用いる。p−キャリアブロック層25およびp−クラッド層28の成長時には、原料ガスとしてTMG、TMAおよびNH3 を用い、ドーパントガスとしてCp2 Mg(シクロペンタジエニルマグネシウム)を用いる。p−光ガイド層26およびp−コンタクト層29の成長時には、原料ガスとしてTMGおよびNH3 を用い、ドーパントガスとしてCp2 Mgを用いる。 During growth of the n-MQW active layer 24, TEG (triethylgallium), TMI (trimethylindium), and NH 3 are used as source gases, and SiH 4 is used as a dopant gas. During growth of the p-carrier block layer 25 and the p-cladding layer 28, TMG, TMA, and NH 3 are used as source gases, and Cp 2 Mg (cyclopentadienyl magnesium) is used as a dopant gas. When the p-light guide layer 26 and the p-contact layer 29 are grown, TMG and NH 3 are used as source gases and Cp 2 Mg is used as a dopant gas.

n−MQW活性層24の屈折率は、n−クラッド層22およびp−クラッド層28の屈折率よりも高く、n−光ガイド層23およびp−光ガイド層26の屈折率は、n−MQW活性層24の屈折率よりも低くかつn−クラッド層22およびp−クラッド層28の屈折率よりも高い。   The refractive index of the n-MQW active layer 24 is higher than the refractive indexes of the n-clad layer 22 and the p-clad layer 28, and the refractive indexes of the n-light guide layer 23 and the p-light guide layer 26 are n-MQW. It is lower than the refractive index of the active layer 24 and higher than the refractive indexes of the n-cladding layer 22 and the p-cladding layer 28.

p−クラッド層28はパターン5Aの上の領域を避けて形成されるので、半導体レーザ素子の発光領域を貫通転位の少ない領域に形成でき、半導体レーザ素子内でのリーク電流や不純物拡散などを抑制することができ、半導体レーザ素子の特性が向上する。p−クラッド層28の長手方向は、図5においてはα方向およびβ方向、図6においてはφ方向、γ方向およびθ方向のいずれかに沿って形成することができる。また、円形のパターン5Aに代えて六角形のパターンを用いてもよく、その場合には、図2および図3のように六角形のパターン5を配置する。図2の例では、p−クラッド層28の長手方向のα方向またはβ方向のいずれかに沿って形成でき、図3の例ではφ方向、γ方向またはθ方向のいずれかに沿って形成する。   Since the p-cladding layer 28 is formed so as to avoid the region above the pattern 5A, the light emitting region of the semiconductor laser element can be formed in a region having few threading dislocations, and leakage current and impurity diffusion in the semiconductor laser device are suppressed. This can improve the characteristics of the semiconductor laser device. The longitudinal direction of the p-cladding layer 28 can be formed along the α direction and the β direction in FIG. 5 and along the φ direction, the γ direction, and the θ direction in FIG. Further, a hexagonal pattern may be used in place of the circular pattern 5A. In this case, the hexagonal pattern 5 is arranged as shown in FIGS. In the example of FIG. 2, the p-cladding layer 28 can be formed along either the α direction or β direction of the longitudinal direction, and in the example of FIG. 3, it is formed along any of the φ direction, the γ direction, or the θ direction. .

本発明の第1の実施例におけるGaN系半導体レーザ素子の製造方法を示す模式的工程断面図である。It is typical process sectional drawing which shows the manufacturing method of the GaN-type semiconductor laser element in 1st Example of this invention. 六角形のパターンのマトリクス配列の一例を示す平面図である。It is a top view which shows an example of the matrix arrangement | sequence of a hexagonal pattern. 六角形のパターンのマトリクス配列の他の例を示す平面図である。It is a top view which shows the other example of the matrix arrangement | sequence of a hexagonal pattern. 再成長されたGaN層の貫通転位を説明するための図である。It is a figure for demonstrating the threading dislocation of the GaN layer regrown. 円形のパターンのマトリクス配列の一例を示す平面図である。It is a top view which shows an example of the matrix arrangement | sequence of a circular pattern. 円形のパターンのマトリクス配列の他の例を示す平面図である。It is a top view which shows the other example of the matrix arrangement | sequence of a circular pattern. 円形のパターン上に再成長されたGaN層の貫通転位を示す概念図である。It is a conceptual diagram which shows the threading dislocation of the GaN layer regrown on the circular pattern. 本発明の第2の実施例によるGaN系半導体層の形成方法を示す模式的工程断面図である。It is typical process sectional drawing which shows the formation method of the GaN-type semiconductor layer by the 2nd Example of this invention. 円形のGaN層上に再成長されたGaN層の貫通転位を示す概念図である。It is a conceptual diagram which shows the threading dislocation of the GaN layer regrown on the circular GaN layer. 六角形のGaN層上に再成長されたGaN層の貫通転位を示す概念図である。It is a conceptual diagram which shows the threading dislocation of the GaN layer regrown on the hexagonal GaN layer. 本発明の第3の実施例によるGaN系半導体層の形成方法を示す模式的工程断面図である。It is typical process sectional drawing which shows the formation method of the GaN-type semiconductor layer by the 3rd Example of this invention. 円形のGaN層上の円形のマスク中に再成長されたGaN層の貫通転位を示す概念図である。It is a conceptual diagram which shows the threading dislocation of the GaN layer regrown in the circular mask on a circular GaN layer. 六角形のGaN層およびパターンの上に再成長されたGaN層の貫通転位を示す概念図である。It is a conceptual diagram which shows the threading dislocation of the GaN layer regrown on the hexagonal GaN layer and the pattern. 本発明の第4の実施例によるGaN系半導体層の形成方法を示す模式的工程断面図である。It is typical process sectional drawing which shows the formation method of the GaN-type semiconductor layer by the 4th Example of this invention. 図14の製造工程におけるエッチング領域を説明するための平面図である。It is a top view for demonstrating the etching area | region in the manufacturing process of FIG. 本発明の第5の実施例によるGaN系半導体レーザ素子の模式的断面図である。It is a typical sectional view of a GaN system semiconductor laser device by the 5th example of the present invention. 従来のラテラル成長法により形成されたGaN層の貫通転位を説明するための概念図である。It is a conceptual diagram for demonstrating the threading dislocation of the GaN layer formed by the conventional lateral growth method. 従来の他のラテラル成長法により形成されたGaN層の貫通転位を説明するための概念図である。It is a conceptual diagram for demonstrating the threading dislocation of the GaN layer formed by the other conventional lateral growth method.

符号の説明Explanation of symbols

1 サファイア基板
2 バッファ層
3,8,8A GaN層
5 六角形のパターン
5A 円形のパターン
6,9,9A,14 再成長GaN層
1 Sapphire substrate 2 Buffer layer 3, 8, 8A GaN layer 5 Hexagonal pattern 5A Circular pattern 6, 9, 9A, 14 Regrown GaN layer

Claims (25)

第1の窒化物系半導体層または基板からなる下地の表面に島状に点在する複数の凸部が互いに60°の角度をなす3つ方向に沿って2次元的に配置された凹凸パターンを形成し、前記凹凸パターン上に第2の窒化物系半導体層を形成することを特徴とする窒化物系半導体層の形成方法。 A concavo-convex pattern in which a plurality of convex portions scattered in an island shape on the surface of the base made of the first nitride-based semiconductor layer or substrate are two-dimensionally arranged along three directions forming an angle of 60 ° with each other. And forming a second nitride-based semiconductor layer on the concave-convex pattern. 前記複数の凸部として前記第1の窒化物系半導体層からなる前記下地上に複数の結晶成長阻止層を形成することにより前記下地の表面に前記凹凸パターンを形成することを特徴とする請求項1記載の窒化物系半導体層の形成方法。 The concavo-convex pattern is formed on a surface of the base by forming a plurality of crystal growth inhibition layers on the base made of the first nitride-based semiconductor layer as the plurality of convex portions. 2. The method for forming a nitride-based semiconductor layer according to 1. 前記複数の凸部として前記第1の窒化物系半導体層または基板からなる前記下地上に複数の窒化物系半導体層を形成することにより前記下地の表面に前記凹凸パターンを形成することを特徴とする請求項1記載の窒化物系半導体層の形成方法。 Forming the concavo-convex pattern on the surface of the base by forming a plurality of nitride-based semiconductor layers on the base made of the first nitride-based semiconductor layer or substrate as the plurality of convex portions. The method for forming a nitride-based semiconductor layer according to claim 1. 前記複数の凸部が円形または多角形であることを特徴とする請求項1〜3のいずれかに記載の窒化物系半導体層の形成方法。 The method for forming a nitride-based semiconductor layer according to claim 1, wherein the plurality of convex portions are circular or polygonal. 前記多角形は六角形であることを特徴とする請求項4記載の窒化物系半導体層の形成方法。 5. The method for forming a nitride-based semiconductor layer according to claim 4, wherein the polygon is a hexagon. 第1の窒化物系半導体層または基板からなる下地の表面に、島状に点在する複数の凸部が互いに60°の角度をなす3つ方向に沿って2次元的に配置された凹凸パターンが形成され、前記凹凸パターン上に第2の窒化物系半導体層が形成されたことを特徴とする窒化物系半導体。 A concavo-convex pattern in which a plurality of convex portions scattered in an island shape are two-dimensionally arranged along three directions forming an angle of 60 ° with each other on the surface of the base made of the first nitride-based semiconductor layer or substrate And a second nitride-based semiconductor layer is formed on the concavo-convex pattern. 前記複数の凸部は、前記第1の窒化物系半導体層からなる前記下地上に形成された複数の結晶成長阻止層であることを特徴とする請求項6記載の窒化物系半導体。 The nitride-based semiconductor according to claim 6, wherein the plurality of protrusions are a plurality of crystal growth blocking layers formed on the base made of the first nitride-based semiconductor layer. 前記複数の凸部は、前記第1の窒化物系半導体層または基板からなる前記下地上に形成された複数の窒化物系半導体層であることを特徴とする請求項6記載の窒化物系半導体。 The nitride-based semiconductor according to claim 6, wherein the plurality of convex portions are a plurality of nitride-based semiconductor layers formed on the base made of the first nitride-based semiconductor layer or the substrate. . 前記複数の凸部は、前記第1の窒化物系半導体層または基板からなる前記下地上に積層された複数の窒化物系半導体層および結晶成長阻止層であることを特徴とする請求項6記載の窒化物系半導体。 7. The plurality of convex portions are a plurality of nitride-based semiconductor layers and a crystal growth blocking layer stacked on the base made of the first nitride-based semiconductor layer or substrate. Nitride based semiconductor. 第1の窒化物系半導体層または基板からなる下地の表面に、島状に点在する複数の凸部からなる凹凸パターンを形成し、前記凹凸パターン上に第2の窒化物系半導体層を形成し、前記第2の窒化物系半導体層上に、素子領域を含む第3の窒化物系半導体層を形成することを特徴とする窒化物系半導体素子の製造方法。 A concavo-convex pattern consisting of a plurality of convex portions scattered in an island shape is formed on the surface of a base made of a first nitride semiconductor layer or substrate, and a second nitride semiconductor layer is formed on the concavo-convex pattern And forming a third nitride-based semiconductor layer including an element region on the second nitride-based semiconductor layer. 前記第3の窒化物系半導体層は、n型コンタクト層,n型クラッド層,活性層,p型クラッド層,およびp型コンタクト層を含むことを特徴とする請求項10記載の窒化物系半導体素子の製造方法。 11. The nitride-based semiconductor according to claim 10, wherein the third nitride-based semiconductor layer includes an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer, and a p-type contact layer. Device manufacturing method. 前記第2の窒化物系半導体層が、アンドープの層であることを特徴とする請求項10または11記載の窒化物系半導体素子の製造方法。 12. The method for manufacturing a nitride semiconductor device according to claim 10, wherein the second nitride semiconductor layer is an undoped layer. 前記第2の窒化物系半導体層が、GaN層であることを特徴とする請求項12記載の窒化物系半導体素子の製造方法。 13. The method for manufacturing a nitride semiconductor device according to claim 12, wherein the second nitride semiconductor layer is a GaN layer. 前記複数の凸部を複数方向に沿って2次元的に配列し、前記複数の凸部間の上部の前記素子領域において前記複数方向のうちいずれか一方向に沿って延びる発光領域を形成することを特徴とする請求項10乃至13のいずれかに記載の窒化物系半導体素子の製造方法。 The plurality of protrusions are two-dimensionally arranged along a plurality of directions, and a light emitting region extending along any one of the plurality of directions is formed in the element region above the plurality of protrusions. The method for manufacturing a nitride-based semiconductor device according to claim 10, wherein: 第1の窒化物系半導体層または基板からなる下地の表面に島状に点在する複数の凸部が互いに60°の角度をなす3つ方向に沿って2次元的に配置された凹凸パターンを形成し、前記凹凸パターン上に第2の窒化物系半導体層を形成し、前記第2の窒化物系半導体層上に、素子領域を含む第3の窒化物系半導体層を形成することを特徴とする窒化物系半導体素子の製造方法。 A concavo-convex pattern in which a plurality of convex portions scattered in an island shape on the surface of the base made of the first nitride-based semiconductor layer or substrate are two-dimensionally arranged along three directions forming an angle of 60 ° with each other. Forming a second nitride-based semiconductor layer on the concavo-convex pattern, and forming a third nitride-based semiconductor layer including an element region on the second nitride-based semiconductor layer. A method for manufacturing a nitride semiconductor device. 第1の窒化物系半導体層または基板からなる下地の表面に島状に点在する複数の凸部からなる凹凸パターンが形成され、前記凹凸パターン上に第2の窒化物系半導体層が形成され、前記第2の窒化物系半導体層上に、素子領域を含む第3の窒化物系半導体層が形成されたことを特徴とする窒化物系半導体素子。 A concavo-convex pattern composed of a plurality of convex portions scattered in an island shape is formed on the surface of the base made of the first nitride-based semiconductor layer or substrate, and a second nitride-based semiconductor layer is formed on the concavo-convex pattern. A nitride-based semiconductor device, wherein a third nitride-based semiconductor layer including an element region is formed on the second nitride-based semiconductor layer. 前記第3の窒化物系半導体層は、n型コンタクト層,n型クラッド層,活性層,p型クラッド層,およびp型コンタクト層を含むことを特徴とする請求項16記載の窒化物系半導体素子。 The nitride semiconductor according to claim 16, wherein the third nitride semiconductor layer includes an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer, and a p-type contact layer. element. 前記第2の窒化物系半導体層が、アンドープの層であることを特徴とする請求項16または17記載の窒化物系半導体素子の製造方法。 The method for manufacturing a nitride-based semiconductor element according to claim 16 or 17, wherein the second nitride-based semiconductor layer is an undoped layer. 前記第2の窒化物系半導体層が、GaN層であることを特徴とする請求項18記載の窒化物系半導体素子の製造方法。 19. The method for manufacturing a nitride semiconductor device according to claim 18, wherein the second nitride semiconductor layer is a GaN layer. 前記複数の凸部は複数方向に沿って2次元的に配列され、前記素子領域は、前記複数の凸部間の上部の前記素子領域において前記複数方向のうちいずれか一方向に沿って延びる発光領域を含むことを特徴とする請求項16乃至19のいずれかに記載の窒化物系半導体素子。 The plurality of protrusions are two-dimensionally arranged along a plurality of directions, and the element region emits light extending along any one of the plurality of directions in the element region above the plurality of protrusions. 20. The nitride semiconductor device according to claim 16, further comprising a region. 第1の窒化物系半導体層または基板からなる下地の表面に島状に点在する複数の凸部が互いに60°の角度をなす3つ方向に沿って2次元的に配置されてなる凹凸パターンが形成され、前記凹凸パターン上に第2の窒化物系半導体層が形成され、前記第2の窒化物系半導体層上に、素子領域を含む第3の窒化物系半導体層が形成されたことを特徴とする窒化物系半導体素子。 A concavo-convex pattern formed by two-dimensionally arranging a plurality of convex portions scattered in an island shape on the surface of the base made of the first nitride-based semiconductor layer or substrate along three directions forming an angle of 60 ° with each other The second nitride semiconductor layer is formed on the concave-convex pattern, and the third nitride semiconductor layer including the element region is formed on the second nitride semiconductor layer. A nitride-based semiconductor device characterized by the above. 前記複数の凸部は複数方向に沿って2次元的に配列され、前記素子領域は、前記複数の凸部間の上部の前記素子領域において前記複数方向のうちいずれか一方向に沿って延びる発光領域を含むことを特徴とする請求項21記載の窒化物系半導体素子。 The plurality of protrusions are two-dimensionally arranged along a plurality of directions, and the element region emits light extending along any one of the plurality of directions in the element region above the plurality of protrusions. The nitride semiconductor device according to claim 21, further comprising a region. 前記発光領域は共振器を構成することを特徴とする請求項22記載の窒化物系半導体素子。 The nitride semiconductor device according to claim 22, wherein the light emitting region constitutes a resonator. 第1の窒化物系半導体層または基板からなる下地の表面に結晶成長阻止層を形成する工程と、前記結晶成長阻止層上に貫通転位の多い領域を有する第2の窒化物系半導体層を形成する工程とを備えることを特徴とする窒化物系半導体素子の製造方法。 Forming a crystal growth blocking layer on a first nitride semiconductor layer or an underlying surface comprising a substrate; and forming a second nitride semiconductor layer having a region with many threading dislocations on the crystal growth blocking layer And a method for manufacturing a nitride-based semiconductor device. 前記貫通転位の多い領域を避けて共振器を形成する工程を備えることを特徴とする請求項24記載の窒化物系半導体素子の製造方法。 The method for manufacturing a nitride-based semiconductor device according to claim 24, further comprising a step of forming a resonator while avoiding a region where there are many threading dislocations.
JP2005122243A 2005-04-20 2005-04-20 Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element Pending JP2005229134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005122243A JP2005229134A (en) 2005-04-20 2005-04-20 Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005122243A JP2005229134A (en) 2005-04-20 2005-04-20 Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26919799A Division JP3696003B2 (en) 1999-09-22 1999-09-22 Method for forming nitride-based semiconductor layer

Publications (1)

Publication Number Publication Date
JP2005229134A true JP2005229134A (en) 2005-08-25

Family

ID=35003536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005122243A Pending JP2005229134A (en) 2005-04-20 2005-04-20 Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2005229134A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142366A (en) * 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd Semiconductor device manufacturing method end support substrate for epitaxial growth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142366A (en) * 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd Semiconductor device manufacturing method end support substrate for epitaxial growth

Similar Documents

Publication Publication Date Title
JP5532930B2 (en) Epitaxial growth substrate, GaN-based semiconductor film manufacturing method, GaN-based semiconductor film, GaN-based semiconductor light-emitting device manufacturing method, and GaN-based semiconductor light-emitting device
JP2001181096A (en) Method for producing iii group nitride compound semiconductor and iii group nitride compound semiconductor element
US20100265981A1 (en) Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US20070221932A1 (en) Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP2001313259A (en) Method for producing iii nitride based compound semiconductor substrate and semiconductor element
US8759837B2 (en) Nitride semiconductor substrate
JP2000216497A (en) Semiconductor element and its manufacture
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP3696003B2 (en) Method for forming nitride-based semiconductor layer
JP2007036174A (en) Gallium nitride-based light emitting diode
JP3680751B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2009141085A (en) Nitride semiconductor device
JP4523097B2 (en) Group III nitride compound semiconductor laser diode
JP4381397B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP2003051636A (en) Semiconductor device and manufacturing method therefor
JP4051892B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4016566B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP7305428B2 (en) Semiconductor growth substrate, semiconductor device, semiconductor light-emitting device, and semiconductor device manufacturing method
JP2008028375A (en) Nitride semiconductor laser device
JP2005229134A (en) Forming method of nitride semiconductor layer, nitride semiconductor, manufacturing method of the nitride semiconductor element, and the nitride semiconductor element
WO2019235459A1 (en) Substrate for semiconductor growth, semiconductor element, semiconductor light emitting element and method for producing semiconductor element
JP7284648B2 (en) Semiconductor growth substrate, semiconductor device, semiconductor light-emitting device, and semiconductor device manufacturing method
JP2003081697A (en) Nitride-based iii-v compound semiconductor substrate, production method of the same, production method of semiconductor light-emitting element and production method of semiconductor device
JP4416761B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP5160828B2 (en) Nitride semiconductor device manufacturing method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20051227

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Effective date: 20081020

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117