JP2005228873A - Method of forming electrode - Google Patents
Method of forming electrode Download PDFInfo
- Publication number
- JP2005228873A JP2005228873A JP2004035108A JP2004035108A JP2005228873A JP 2005228873 A JP2005228873 A JP 2005228873A JP 2004035108 A JP2004035108 A JP 2004035108A JP 2004035108 A JP2004035108 A JP 2004035108A JP 2005228873 A JP2005228873 A JP 2005228873A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- forming
- film
- wiring electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電子部品に用いられる電極形成方法に関するものである。 The present invention relates to an electrode forming method used for an electronic component.
電子部品等の微細配線電極に用いる材料には、導電率等の電気特性がよいこと、加工性が良く微細配線形成に適していること、及び安価であることなどが要求される。これらの要求を満足する材料としてCu、AgまたはAl等があるが、前記材料は水分やガスにより腐食されやすい。このため前記材料を用いて作製した電子部品の特性が使用環境等により経時変化し、所望の電気特性が得られなくなることがある。この問題を解決するため所望の配線電極を形成したあと、その配線電極を前記材料とは別の材料で保護する必要がある。 Materials used for fine wiring electrodes such as electronic parts are required to have good electrical characteristics such as conductivity, good workability, suitable for forming fine wiring, and low cost. Examples of materials that satisfy these requirements include Cu, Ag, and Al. However, the materials are easily corroded by moisture and gas. For this reason, characteristics of an electronic component manufactured using the material may change over time depending on the use environment and the like, and desired electrical characteristics may not be obtained. In order to solve this problem, after forming a desired wiring electrode, it is necessary to protect the wiring electrode with a material different from the material.
配線電極を保護する方法として特許文献1に示されているような方法がある。この方法では、弾性表面波用素子の配線電極上にSiO2やSiNなどの耐腐食性のある材料を形成することにより配線電極を保護するものである。しかしこの方法では配線電極側面部に保護膜を形成することができないため、その配線電極側面部から腐食が進行し、電子部品の電気特性が劣化する可能性がある。
As a method for protecting the wiring electrode, there is a method as disclosed in
そこで配線電極側面部に保護膜を形成するために、特許文献2に示されている方法を使用することができる。この方法は、半導体基板上にMIM(Metal−Insulator−Metal)キャパシタを作製するものであるが、半導体基板に対して斜め方向から金属膜あるいは誘電体膜を蒸着する方法が示されている。この作製方法では、基板上に所望の配線電極に対応した逆テーパ形状のフォトレジストパターンを形成している。逆テーパ形状のフォトレジストパターンとは、フォトレジストの開口部幅がフォトレジスト表面側よりも基板界面側の方が広くなっているものである。特許文献2では、最初にフォトレジストパターン上と基板上に真空蒸着によりMIMキャパシタ用の下部電極を形成する。次に基板に対し斜め方向から誘電体膜を蒸着することにより、配線電極上に部分的に誘電体膜パターンを形成している。さらにその誘電体膜上でかつ下部電極と接触しない部分に上部電極を形成し、MIMキャパシタを作製している。このように金属膜あるいは誘電体膜を基板に対し斜め方向から蒸着することにより、金属膜あるいは誘電体膜の側面部に異なる材料の膜を形成することができる。特許文献2の方法と同様に、配線電極を形成した後、配線電極とは異なる材料を基板に対して斜め方向から成膜することにより、配線電極の上面と側面を覆う保護膜を形成することができ、この保護膜によって配線電極の腐食を防止でき、電子部品の特性変化を防止することができる。
特許文献2に示されている逆テーパ形状のフォトレジストパターンを用いて配線電極を形成する場合、基板面に対し垂直方向から蒸着を行なうためフォトレジストパターンの側壁には電極が形成されない。しかし保護膜を形成する工程では基板面に対し斜め方向から蒸着を行なうため、フォトレジストの側壁部分にも誘電体膜が形成される。その側壁部分の誘電体膜によりフォトレジスト上の誘電体膜と配線電極上の誘電体膜が一体につながって形成される。この後、フォトレジストを剥離除去するときに余分な誘電体膜が残って不要なバリが発生し、外観上の問題が発生する。なお誘電体膜の代わりに耐腐食性の高い金属を使用しても同様な問題が生じる。
In the case where the wiring electrode is formed using the reverse taper-shaped photoresist pattern disclosed in
上記課題を解決するために本発明の電極形成方法は、基板上にフォトレジストパターンを形成する工程と、前記基板のフォトレジストパターンを形成した一方主面側に配置された第1の成膜源から、前記基板上および前記フォトレジストパターン上に金属膜を形成する工程と、前記基板の前記金属膜を形成した一方主面側に前記金属膜形成工程における前記基板と前記第1の成膜源との距離よりも短くなるように第2の成膜源を配置し、前記第2の成膜源から前記金属膜上に保護膜を形成する工程と、前記フォトレジストパターンおよび前記フォトレジストパターン上の金属膜および保護膜を除去する工程を備えたことを特徴としている。 In order to solve the above problems, an electrode forming method of the present invention includes a step of forming a photoresist pattern on a substrate, and a first film forming source disposed on one main surface side on which the photoresist pattern of the substrate is formed. And forming the metal film on the substrate and on the photoresist pattern, and forming the metal film on the one main surface side of the substrate and forming the metal film on the substrate and the first film formation source. And a step of forming a protective film on the metal film from the second film formation source, the photoresist pattern and the photoresist pattern on the metal film. And a step of removing the metal film and the protective film.
この電極形成方法では、配線電極を保護する保護膜を形成するときの基板と成膜源の距離を、配線電極となる金属膜を形成するときの距離よりも短くしている。これにより保護膜を成膜するときの成膜粒子の基板への入射角が、金属膜の成膜粒子の入射角よりも大きくなるため、配線電極の側面部へも回りこみ、配線電極全体を保護膜で覆うことができる。これにより配線電極の耐腐食性が向上し、電子部品等の特性劣化を防止することができる。 In this electrode formation method, the distance between the substrate and the film formation source when forming the protective film for protecting the wiring electrode is shorter than the distance when forming the metal film that becomes the wiring electrode. As a result, the incident angle of the film-forming particles to the substrate when forming the protective film is larger than the angle of incidence of the film-forming particles of the metal film. Can be covered with a protective film. As a result, the corrosion resistance of the wiring electrode is improved, and the characteristic deterioration of the electronic component or the like can be prevented.
また本発明の電極形成方法は、前記金属膜形成工程において、前記第1の成膜源を前記基板の法線方向に配置したことを特徴としている。配線電極の主電極を形成する金属膜の成膜を行なうとき、成膜源を基板の法線方向に配置しているため、金属膜がフォトレジストパターンの側面部に成膜されることがなくなる。これによりフォトレジスト上の金属膜と配線電極が一体につながって形成されることがないため、フォトレジストを除去する際に不要な金属膜のバリが残ることがない。これにより電子部品の外観上および特性上の問題を解決することができる。 The electrode forming method of the present invention is characterized in that, in the metal film forming step, the first film forming source is arranged in a normal direction of the substrate. When the metal film forming the main electrode of the wiring electrode is formed, the metal film is not formed on the side surface portion of the photoresist pattern because the film forming source is arranged in the normal direction of the substrate. . As a result, the metal film on the photoresist and the wiring electrode are not formed integrally, so that unnecessary burrs of the metal film do not remain when the photoresist is removed. As a result, problems in the appearance and characteristics of the electronic component can be solved.
また本発明の電極形成方法は、前記保護膜形成工程において、前記第2の成膜源を前記基板の法線方向に配置したことを特徴としている。配線電極の保護膜の成膜を行なうとき、成膜源を基板の法線方向に配置しているため、金属膜形成工程と同様な効果が得られ、電子部品の外観上および特性上の問題を解決することができる。 The electrode forming method of the present invention is characterized in that, in the protective film forming step, the second film forming source is arranged in a normal direction of the substrate. When forming the protective film of the wiring electrode, the film forming source is arranged in the normal direction of the substrate, so the same effect as the metal film forming process can be obtained, and the appearance and characteristics problems of the electronic parts Can be solved.
また本発明の電極形成方法は、前記基板を複数配置して電極形成を行なうことを特徴としている。複数の基板上に同時に保護膜を持つ配線電極を形成する場合、その法線方向に成膜源が位置するように各基板を配置することにより、同時に多数の基板に配線電極を覆う保護膜を形成できるため、電子部品の特性劣化の防止と量産効果を高めることができる。 The electrode forming method of the present invention is characterized in that a plurality of the substrates are arranged to form an electrode. When wiring electrodes having a protective film are formed on a plurality of substrates at the same time, by arranging each substrate so that the film forming source is positioned in the normal direction, a protective film covering the wiring electrodes is simultaneously formed on a number of substrates. Since it can be formed, the characteristic deterioration of the electronic component can be prevented and the mass production effect can be enhanced.
以上のように本発明の配線電極形成方法は、基板上にフォトレジストパターンを形成する工程と、前記基板のフォトレジストパターンを形成した一方主面側に配置された第1の成膜源から、前記基板上および前記フォトレジストパターン上に金属膜を形成する工程と、前記基板の前記金属膜を形成した一方主面側に前記金属膜形成工程における前記基板と前記第1の成膜源との距離よりも短くなるように第2の成膜源を配置し、前記第2の成膜源から前記金属膜上に保護膜を形成する工程と、前記フォトレジストパターンおよび前記フォトレジストパターン上の金属膜および保護膜を除去する工程を備えたことを特徴としているので、微細で高精度でかつ耐腐食性の高い配線電極を形成することができ、電子部品の外観上および特性上の問題を解決することができる。 As described above, the wiring electrode forming method of the present invention includes a step of forming a photoresist pattern on a substrate, and a first film formation source disposed on one main surface side on which the photoresist pattern of the substrate is formed. A step of forming a metal film on the substrate and on the photoresist pattern; and a step of forming the metal film on the substrate and forming the metal film on the one main surface side of the substrate and the first film formation source A step of disposing a second film-forming source so as to be shorter than the distance, and forming a protective film on the metal film from the second film-forming source; and the photoresist pattern and the metal on the photoresist pattern Since it is equipped with a process to remove the film and protective film, it is possible to form a wiring electrode that is fine, highly accurate, and highly resistant to corrosion. It can be solved.
以下において図を参照しつつ本発明の実施例について説明する。図1は本発明の実施例におけるミリ波帯において使用するデバイスの配線電極を形成するときに使用する真空蒸着装置の真空チャンバ部分を示す概略断面図である。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing a vacuum chamber portion of a vacuum deposition apparatus used when forming a wiring electrode of a device used in a millimeter wave band in an embodiment of the present invention.
真空蒸着装置は成膜作業を行なう真空チャンバ1と、真空チャンバ1を真空排気するための真空排気用ポンプが接続された図示しない排気部から構成されている。真空チャンバ1の上部には、複数の基板4を固定することができる基板ホルダ2が取り付けられている。そしてその基板ホルダ2は真空チャンバ1を貫通する支持軸3により支持されており、その支持軸3の真空チャンバ1の外部側には図示しない回転機構が備えられており、支持軸3を中心として基板ホルダ2が回転できるようになっている。また真空チャンバ1の下部には、複数の配線電極用金属を充填した蒸着源6〜8を持つるつぼ9が配置されている。なお蒸着源6〜8の位置はるつぼ9を回転させることにより可変できるようになっており、所望の配線電極用金属を蒸着するとき、その蒸着源が基板4の法線方向に配置するように位置を移動させることができる。また蒸着時に蒸着源の金属に電子ビームを照射するための電子ビーム照射装置10も配置されている。
The vacuum vapor deposition apparatus includes a
まず配線電極を形成するために用意する基板の加工方法について説明する。ミリ波帯デバイス用の基板として使用する誘電体基板上にフォトレジストを塗布する。本実施例におけるフォトレジストは、一般的なフォトリソグラフィーで使用されるネガ型のフォトレジストであるが、光吸収性の大きい樹脂であればよい。なおネガ型のフォトレジストは、光の照射された部分が硬化する光硬化性樹脂である。またフォトレジストの厚みは所望の配線電極よりも厚くする必要があるが、本実施例における配線電極の厚みは2μmであるため、フォトレジストの厚みは5μmとした。そして所望の配線電極に対応したフォトマスクを用いて、基板の一方主面にフォトレジストパターンを形成する。このときフォトレジストパターンの配線電極部分の開口部幅が、フォトレジスト表面部よりも基板界面側の方が狭くなるような逆テーパ形状とする。 First, a method for processing a substrate prepared for forming a wiring electrode will be described. A photoresist is applied on a dielectric substrate used as a substrate for a millimeter wave band device. The photoresist in this embodiment is a negative photoresist used in general photolithography, but may be any resin having a large light absorption. Note that the negative photoresist is a photo-curing resin that cures a portion irradiated with light. Further, the thickness of the photoresist needs to be thicker than the desired wiring electrode, but the thickness of the wiring electrode in this example is 2 μm, so the thickness of the photoresist is 5 μm. Then, a photoresist pattern is formed on one main surface of the substrate using a photomask corresponding to the desired wiring electrode. At this time, the width of the opening of the wiring electrode portion of the photoresist pattern is set to be an inversely tapered shape so that the substrate interface side is narrower than the photoresist surface portion.
次に真空蒸着装置を用いて誘電体基板上に配線電極を形成する方法について説明する。真空チャンバ内に複数の誘電体基板を配置した状態の概略断面図を図1に示す。ミリ波帯デバイスにおいては表皮効果等による電極の損失が問題となる。そこで本実施例ではデバイスの表皮効果の影響を小さくし電気特性を向上させるため、配線電極の主電極として導電率の高いCuを使用することとした。また誘電体基板とCuとの密着強度を上げるために密着用電極としてTiを使用した。さらにCu電極の腐食防止用の保護膜として耐腐食性の高いAuを使用した。なおTiは、CuとAuとの密着強度を上げるためにも使用した。配線電極の層構成は誘電体基板側からTi、Cu、Ti、Auの順である。蒸着前にこれらの金属をそれぞれるつぼ9の所定の位置に充填する。本実施例では蒸着源6にTi、蒸着源7にCu、蒸着源8にAuをそれぞれ充填した。次に逆テーパ形状のフォトレジストパターン5を一方主面に形成した誘電体基板4を複数枚用意し、それらを基板ホルダ2の所定の位置に取付ける。このとき誘電体基板4は、その法線であるO−A軸の方向にTiを充填した蒸着源6が位置するように配置する。
Next, a method for forming wiring electrodes on a dielectric substrate using a vacuum evaporation apparatus will be described. FIG. 1 is a schematic cross-sectional view showing a state in which a plurality of dielectric substrates are arranged in a vacuum chamber. In millimeter wave band devices, electrode loss due to skin effect or the like becomes a problem. Therefore, in this embodiment, in order to reduce the influence of the skin effect of the device and improve the electrical characteristics, Cu having high conductivity is used as the main electrode of the wiring electrode. Further, in order to increase the adhesion strength between the dielectric substrate and Cu, Ti was used as an adhesion electrode. Further, Au having high corrosion resistance was used as a protective film for preventing corrosion of the Cu electrode. Ti was also used to increase the adhesion strength between Cu and Au. The layer structure of the wiring electrode is in the order of Ti, Cu, Ti, and Au from the dielectric substrate side. Each of these metals is filled in a predetermined position of the crucible 9 before vapor deposition. In this embodiment, the vapor deposition source 6 was filled with Ti, the
次に真空チャンバ内で誘電体基板上に配線電極の下地電極と主電極を形成する方法について説明する。図2は誘電体基板4上に配線電極11を形成している状態の概略断面図である。高精度な配線電極を形成するためには、TiとCuの蒸発粒子をフォトレジスト5の開口部から誘電体基板4に対して垂直に近い角度で入射させる必要がある。そのためには蒸着源と誘電体基板との間隔を広げる必要があり、本実施例では蒸着源と誘電体基板4との距離を1000mmとした。以上のような蒸着準備をした後、真空チャンバ1内を1×10-4Paになるまで真空排気用ポンプにより排気する。真空チャンバ1内が所定の圧力になったことを圧力センサで確認し、蒸着源6に充填したTiに電子ビーム照射装置10から電子ビーム13を照射してTiを蒸発させ、その蒸発粒子を誘電体基板4上に堆積させる。次にCuを充填した蒸着源7が誘電体基板4の法線であるO−A軸上に配置されるようにるつぼ9を回転させ、電子ビーム13を照射してCuを蒸発させ、その蒸発粒子を誘電体基板4上に堆積させる。このときTiとCuはフォトレジストパターン5の開口部に配線電極11を形成するが、フォトレジストパターン5上にも堆積する。しかしフォトレジストパターン5は逆テーパ形状で、かつ誘電体基板4の法線方向に蒸着源6および蒸着源7を配置しているため、フォトレジストパターン5の側壁部には電極が形成されない。このため配線電極11とフォトレジストパターン5上の電極が一体につながって形成されることはない。なお本実施例におけるTiとCuの膜厚はそれぞれ80nmと2μmである。
Next, a method for forming the base electrode and the main electrode of the wiring electrode on the dielectric substrate in the vacuum chamber will be described. FIG. 2 is a schematic sectional view showing a state in which the wiring electrode 11 is formed on the
次に保護膜であるAuと、AuとCuとの密着用電極であるTiを形成するが、そのときの真空チャンバ1内の状態を示す概略断面図を図3に示す。まずTiの充填された蒸着源6を下地電極を形成したときと同じ位置になるようにるつぼ9を回転させる。そして基板ホルダ2と蒸着源6の距離を下地電極と主電極を形成した時よりも短くするために、基板ホルダ2を蒸着源6の方へ降下させる。このときの誘電体基板4と蒸着源6との距離は300mmとした。また基板ホルダ2を蒸着源6の方へ降下させると、誘電体基板4の蒸着源6に対する傾きが変わるため、蒸着源6が誘電体基板4の法線方向に配置されない。そこで蒸着源6が誘電体基板4の法線であるO−B軸上に配置されるように基板ホルダ2の誘電体基板4固定部の角度を変える。
Next, Au, which is a protective film, and Ti, which is an adhesion electrode for Au and Cu, are formed. FIG. 3 is a schematic cross-sectional view showing a state in the
次に電子ビーム13を蒸着源6のTiに照射することにより蒸発させ、配線電極11とフォトレジストパターン5上に蒸発粒子を堆積させ、Cu電極とAu電極の密着用のTi電極を形成する。次にるつぼ9を回転させることによりAuの充填された蒸着源8を誘電体基板4の法線であるO−B軸上に配置されるように移動させる。そして電子ビーム13を蒸着源8のAuに照射し、蒸発させることにより配線電極11とフォトレジストパターン5上のTiの上にAu電極を形成する。またフォトレジストパターン5は逆テーパ形状で、かつ誘電体基板4の法線方向に蒸着源6および蒸着源8を配置しているため、フォトレジストパターン5の側壁部には電極が形成されない。このため配線電極11上とフォトレジストパターン5上の保護膜が一体につながって形成されることはない。
Next, the Ti of the evaporation source 6 is irradiated with the
なお保護膜形成時の状態を配線電極部分の概略拡大断面図である図5に示す。本実施例では保護膜の蒸発粒子24が誘電体基板20へ入射するときの角度25が、主電極の蒸発粒子が誘電体基板24へ入射するときの角度よりも大きくなるように蒸着源Oに誘電体基板20を近づけている。このように蒸着源を誘電体基板20に近づけることにより、保護膜の蒸発粒子24を誘電体基板20に対し斜め方向から入射させることができる。このため保護膜の蒸発粒子24は配線電極22の堆積面積よりも広い範囲に堆積され、配線電極22の上面部以外に側面部にも堆積する。以上の工程により配線電極22をTiとAuの保護膜で覆うことができる。なお本実施例においては、密着用電極であるTiと保護膜であるAuの膜厚はそれぞれ50nmと300nmとした。
The state when the protective film is formed is shown in FIG. 5 which is a schematic enlarged sectional view of the wiring electrode portion. In this embodiment, the deposition source O is set such that the
蒸着終了後、誘電体基板4を取りだし、フォトレジストの現像液に誘電体基板4を浸漬し、不要なフォトレジストパターンを除去する。図4は以上の工程により形成した配線電極の概略断面図であるが、本発明の配線電極形成方法により配線電極全体が保護膜により均一に覆われた配線電極が得られ、耐腐食性が高く、外観上および特性上の問題がないミリ波帯のデバイスを得ることができる。
After the deposition is completed, the
本実施例においては、主電極として膜厚2μmのCuを、下地電極および密着用電極として膜厚80nmおよび50nmのTiと保護膜として膜厚300nmのAuを使用したが、これらの膜厚および材料に限るものではない。また密着用電極のTiと保護膜のAuとの間にPd、Ni、Pt膜などを形成することにより、CuがAuの表面に拡散することを防ぐことができ、ワイヤボンド等の実装を行なうときの実装不良を低減することができる。また保護膜としてAuを使用しているが、Au以外の耐腐食性の高い金属でもよく、TiNやTaNなどの金属以外の膜を使用しても構わない。また成膜方法も蒸着法以外にスパッタリング法でも構わない。また基板としても、誘電体基板の他に圧電体および磁性体基板などでも構わない。 In this example, Cu having a thickness of 2 μm was used as the main electrode, Ti having a thickness of 80 nm and 50 nm was used as the base electrode and the adhesion electrode, and Au having a thickness of 300 nm was used as the protective film. It is not limited to. Further, by forming a Pd, Ni, Pt film or the like between Ti for the adhesion electrode and Au for the protective film, Cu can be prevented from diffusing to the surface of Au, and wire bonding or the like is mounted. Sometimes mounting defects can be reduced. Although Au is used as the protective film, a metal having high corrosion resistance other than Au may be used, and a film other than a metal such as TiN or TaN may be used. Further, the film forming method may be a sputtering method other than the vapor deposition method. The substrate may be a piezoelectric substrate or a magnetic substrate in addition to the dielectric substrate.
1 真空チャンバ
2 基板ホルダ
3 支持軸
4、20 誘電体基板
5、21 フォトレジストパターン
6、7、8 蒸着源
9 るつぼ
10 電子ビーム照射装置
11、22 配線電極
12、23 フォトレジスト上電極
13 電子ビーム
14 保護膜
24 蒸発粒子
25 蒸発粒子の入射角
DESCRIPTION OF
Claims (4)
前記第1の成膜源を前記基板の法線方向に配置したことを特徴とする請求項1記載の電極形成方法。 In the metal film forming step,
The electrode forming method according to claim 1, wherein the first film forming source is arranged in a normal direction of the substrate.
前記第2の成膜源を前記基板の法線方向に配置したことを特徴とする請求項2記載の電極形成方法。 In the protective film forming step,
The electrode forming method according to claim 2, wherein the second film forming source is arranged in a normal direction of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035108A JP2005228873A (en) | 2004-02-12 | 2004-02-12 | Method of forming electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035108A JP2005228873A (en) | 2004-02-12 | 2004-02-12 | Method of forming electrode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005228873A true JP2005228873A (en) | 2005-08-25 |
Family
ID=35003353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004035108A Pending JP2005228873A (en) | 2004-02-12 | 2004-02-12 | Method of forming electrode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005228873A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235130A (en) * | 2006-02-27 | 2007-09-13 | Palo Alto Research Center Inc | Structure of out-of-plane spring on substrate |
JP2021500233A (en) * | 2017-12-05 | 2021-01-07 | オソン メディカル イノベーション ファウンデーション | Thin film electrode separation method using coefficient of thermal expansion |
-
2004
- 2004-02-12 JP JP2004035108A patent/JP2005228873A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235130A (en) * | 2006-02-27 | 2007-09-13 | Palo Alto Research Center Inc | Structure of out-of-plane spring on substrate |
JP2021500233A (en) * | 2017-12-05 | 2021-01-07 | オソン メディカル イノベーション ファウンデーション | Thin film electrode separation method using coefficient of thermal expansion |
US11056339B1 (en) | 2017-12-05 | 2021-07-06 | Osong Medical Innovation Foundation | Thin film electrode separation method using thermal expansion coefficient |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10903319B2 (en) | Patterning graphene with a hard mask coating | |
US10395928B2 (en) | Depositing a passivation layer on a graphene sheet | |
US11056343B2 (en) | Providing a temporary protective layer on a graphene sheet | |
US9607723B2 (en) | Ultra thin radiation window and method for its manufacturing | |
JP2002515178A (en) | Manufacturing method of electronic multilayer device | |
KR0138009B1 (en) | Method for fabricating a semiconductor device | |
JP5893225B2 (en) | Semiconductor element, manufacturing method thereof, and semiconductor device | |
JP2009263762A (en) | Vacuum deposition method and vacuum deposition apparatus | |
JP2005228873A (en) | Method of forming electrode | |
JP2015110814A (en) | Sputtering film deposition method, sputtering device, and method of manufacturing photomask blank and photomask blank | |
JP4258960B2 (en) | Thin film formation method | |
JP2004140198A (en) | Semiconductor device and its manufacturing method | |
TWI332247B (en) | Semiconductor device and production method therefor | |
JP3820449B2 (en) | Method for producing stepped multilayer thin film | |
JPS6237530B2 (en) | ||
KR100200499B1 (en) | Method of manufacturing inter-connector in semiconductor device | |
WO2023171582A1 (en) | Reflective mask blank, reflective mask, and manufacturing method therefor | |
JP7327535B2 (en) | Penetration electrode substrate | |
JPS59161023A (en) | Manufacture of element | |
JP6432684B2 (en) | Conductive substrate, method for manufacturing conductive substrate | |
TW202403433A (en) | Reflection-type mask blank, method for producing reflection-type mask blank, reflection-type mask, and method for producing reflection-type mask | |
JP2024057514A (en) | Method for manufacturing nonvolatile switching element | |
JP2002030420A (en) | System and method for film deposition | |
JP4986721B2 (en) | Semiconductor device and manufacturing method thereof | |
CN117105166A (en) | Micromachining method |