JP2005227757A - Driving circuit for electrooptical apparatus, driving method for electrooptical apparatus, and electrooptical apparatus provided therewith - Google Patents

Driving circuit for electrooptical apparatus, driving method for electrooptical apparatus, and electrooptical apparatus provided therewith Download PDF

Info

Publication number
JP2005227757A
JP2005227757A JP2005004837A JP2005004837A JP2005227757A JP 2005227757 A JP2005227757 A JP 2005227757A JP 2005004837 A JP2005004837 A JP 2005004837A JP 2005004837 A JP2005004837 A JP 2005004837A JP 2005227757 A JP2005227757 A JP 2005227757A
Authority
JP
Japan
Prior art keywords
scanning
electro
optical device
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005004837A
Other languages
Japanese (ja)
Other versions
JP4161967B2 (en
Inventor
Masaya Ishii
賢哉 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005004837A priority Critical patent/JP4161967B2/en
Publication of JP2005227757A publication Critical patent/JP2005227757A/en
Priority to US11/329,190 priority patent/US7847776B2/en
Application granted granted Critical
Publication of JP4161967B2 publication Critical patent/JP4161967B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize display with high quality and a narrower pitch with an electrooptical apparatus. <P>SOLUTION: A scanning line driving section and a data line driving section subject the pixel sections constituting the odd-numbered partial faces in a direction along the data lines among 2M (M is a natural number) pieces of the partial faces formed by dividing a display surface so as to include respectively (n) ((n) is 2 or more natural number) pieces of scanning lines by the dividing lines along the scanning lines to surface inversion driving at a first period and subject the pixel sections constituting the even-numbered partial faces to surface inversion driving in a second period complementary with the first period. The scanning line driving section includes shift registers which input transfer signals simultaneously to the scanning lines selected by one piece each from 2M pieces of the partial faces and an output control means which is inputted with 2M pieces of enable signals varying in enable periods from each other and outputs the ANDs of the enable signals and the transfer signals as pulse signals. The driving section alternately performs the horizontal scanning to the pixel sections constituting the odd-numbered partial faces and the horizontal scanning to the pixel sections constituting the even-numbered partial faces. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、例えば液晶装置等の電気光学装置に用いられる駆動回路及び駆動方法、並びに該電気光学装置の技術分野に関する。   The present invention relates to a driving circuit and a driving method used for an electro-optical device such as a liquid crystal device, and a technical field of the electro-optical device.

この種の電気光学装置には、例えば液晶装置がある。その駆動方式には、液晶の焼付きや劣化を防ぐため、ドット反転、ライン反転、面反転等の反転駆動方式が採用されている。各反転駆動方式には一長一短があるが、ドット反転やライン反転の場合、クロストークが抑制できる利点がある反面、隣接する画素電極に逆極性の電位が書き込まれるため、隣接画素間で横電界が発生するという問題がある。横電界は、液晶配向を乱して光抜けを生じさせることから、コントラスト比低下や開口率低下といった表示品質低下の大きな要因となる。従って、今後の狭ピッチ化に際しては、横電界の影響が殆どない面反転駆動方式が有利であると考えられる。   An example of this type of electro-optical device is a liquid crystal device. As the driving method, inversion driving methods such as dot inversion, line inversion, and surface inversion are employed in order to prevent liquid crystal burn-in and deterioration. Each inversion driving method has advantages and disadvantages. However, in the case of dot inversion and line inversion, there is an advantage that crosstalk can be suppressed. However, since a reverse polarity potential is written to adjacent pixel electrodes, a horizontal electric field is generated between adjacent pixels. There is a problem that occurs. The lateral electric field disturbs the liquid crystal alignment and causes light leakage, and thus becomes a major factor in display quality deterioration such as a reduction in contrast ratio and a reduction in aperture ratio. Therefore, it is considered that the surface inversion driving method having little influence of the transverse electric field is advantageous for narrowing the pitch in the future.

その一方、面反転駆動方式には別の問題点がある。即ち、先ず面反転の場合、正極性フィールド(或いは、正極性フレーム)と負極性フィールド(或いは、負極性フレーム)とでは、中間電位に対する印加電圧が多かれ少なかれ非対称になるので、フィールド周期(或いは、フレーム周期)のフリッカが発生する。更に、あるデータ線に着目した場合に、当該データ線から信号が供給される全ての画素に対し、極性の反転周期を1フィールドとすると、所定の1フィールドでは同極性の画像信号が書き込まれる。そして、次のフィールドに移った瞬間、当該データ線に供給される画像信号の極性が反転する。このとき、表示領域は上から下へ走査されるので、表示領域の上側の画素部では、画像信号が書き込まれた後の保持期間の殆どの間、データ線に供給される画像信号の極性は、保持する信号電位と同極性となる。これに対し、下側の画素では、画像信号が書き込まれた後の保持期間の殆どの間、データ線には保持する信号電位と逆極性の画像信号が印加される状態となる。このように、表示領域の上側と下側とでデータ線の電位が画素電極に与える影響に違いがあると、表示領域の片側で画素部から電荷がリークし、適正な表示がなさないおそれがある。例えば、表示する輝度に上下方向の傾斜がついたり、黒い画像が影を引いたように見えたりすることがある。   On the other hand, the surface inversion driving method has another problem. That is, in the case of surface inversion, since the applied voltage with respect to the intermediate potential is more or less asymmetrical between the positive polarity field (or positive polarity frame) and the negative polarity field (or negative polarity frame), the field period (or (Frame period) flicker occurs. Further, when focusing on a certain data line, assuming that the polarity inversion period is one field for all pixels to which a signal is supplied from the data line, an image signal having the same polarity is written in a predetermined field. At the moment of moving to the next field, the polarity of the image signal supplied to the data line is reversed. At this time, since the display area is scanned from the top to the bottom, the polarity of the image signal supplied to the data line in the upper pixel portion of the display area is almost during the holding period after the image signal is written. The same polarity as the signal potential to be held. On the other hand, in the lower pixel, an image signal having a polarity opposite to the held signal potential is applied to the data line for most of the holding period after the image signal is written. Thus, if there is a difference in the influence of the potential of the data line on the pixel electrode between the upper side and the lower side of the display area, there is a possibility that charge is leaked from the pixel portion on one side of the display area and proper display is not performed. is there. For example, the brightness to be displayed may be tilted up and down, or a black image may appear to have a shadow.

画面の均一性を確保する手段としては、例えば特許文献1に、1水平期間内を第1期間と第2期間とに分割し、第1期間において走査線に駆動パルスを供給すると共にデータ線に画像信号を供給することによって各画素電極に画像信号を印加する一方、第2期間においては走査線に駆動パルスを供給せずにデータ線に前とは逆極性の画像信号を供給する技術が提案されている。   As a means for ensuring the uniformity of the screen, for example, in Patent Document 1, one horizontal period is divided into a first period and a second period, and a drive pulse is supplied to the scanning line and the data line is supplied to the data line in the first period. A technique is proposed in which an image signal is applied to each pixel electrode by supplying an image signal, while an image signal having a reverse polarity to the data line is supplied to the data line without supplying a drive pulse to the scan line in the second period. Has been.

尚、このように駆動中に発生する表示ノイズを時間的、空間的に低減するための工夫は、面反転方式以外でもなされている。例えば特許文献2には、NTSC方式等のインタレース信号をノンインタレース表示する場合の信号の補間に関し、走査速度を倍速とし、1水平走査期間中に同じ映像信号を同一の極性パターンで反転させながら2ラインに書き込み、且つ、書き込みラインをフィールド毎に一ラインずつずらす駆動方式について開示されている。この技術では、連続する2フィールドで同一ラインに同極性の画像信号が書き込まれることに起因して、各画素部に直流成分が残ってしまうため、この直流成分による表示ノイズを緩和するように、更に極性の反転パターンを制御するように構成されている。   In addition, the device for reducing the display noise generated during driving in this way in terms of time and space is also applied to methods other than the surface inversion method. For example, in Patent Document 2, regarding interpolating signals when NTSC interlace signals are displayed in a non-interlaced manner, the scanning speed is doubled and the same video signal is inverted with the same polarity pattern during one horizontal scanning period. However, a driving method is disclosed in which writing is performed on two lines and the writing line is shifted by one line for each field. In this technique, a DC component remains in each pixel portion due to the writing of image signals having the same polarity on the same line in two consecutive fields, so that display noise due to this DC component is reduced. Furthermore, it is configured to control the polarity inversion pattern.

特開平5−313608号公報JP-A-5-313608 特開平10−253939号公報Japanese Patent Laid-Open No. 10-253939

しかしながら、特許文献1に記載された技術では、書き込みに用いることのできる時間が通常の半分になり、書き込みが不充分になる等の問題が生じる。また、特許文献2に記載された技術では、フリッカ等をある程度視認し難くすることができるが、ノイズ成分を低減させて根本的に表示品質を向上させるには、別の着想が必要と考えられる。尚、以上の問題は液晶装置に限ったものではなく、極性を反転させる駆動方式を適用する電気光学装置であれば原理的に同様の問題が生じる可能性がある。   However, the technique described in Patent Document 1 has a problem that the time that can be used for writing becomes half of the normal time and writing becomes insufficient. The technique described in Patent Document 2 makes it difficult to visually recognize flicker or the like to some extent, but it is considered that another idea is necessary to fundamentally improve display quality by reducing noise components. . Note that the above problem is not limited to the liquid crystal device, and the same problem may occur in principle in the case of an electro-optical device that applies a drive system that reverses the polarity.

本発明は、例えば上記問題点に鑑みなされたものであり、高品質な表示が可能であると共に狭ピッチ化が可能な電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、これらを適用した電気光学装置を提供することを目的とする。   The present invention has been made in view of the above-described problems, for example, and can be applied to an electro-optical device driving circuit, an electro-optical device driving method, and a high-quality display capable of narrowing the pitch. An object of the present invention is to provide an electro-optical device.

本発明の電気光学装置用駆動回路は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、各々が前記データ線及び前記走査線に接続され、表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、前記複数の走査線の各々にパルス信号を供給し、前記画素部の水平走査を逐次行う走査線駆動部と、前記複数のデータ線に画像信号を供給するデータ線駆動部とを備え、前記走査線駆動部及びデータ線駆動部は、前記表示面が前記走査線に沿った分割線により夫々n(但し、nは2以上の自然数)本の走査線を含むように分割されてなる2M(但し、Mは自然数)個の部分面のうち前記データ線に沿った方向に奇数番目の部分面を構成する前記画素部を、第1の周期で面反転駆動すると共に、前記複数の部分面のうち偶数番目の部分面を構成する前記画素部を、前記第1の周期と相補の第2の周期で面反転駆動し、前記走査線駆動部は、前記2M個の部分面の各々から一本ずつ選択される走査線に対して同時に転送信号を出力するシフトレジスタ、及び相異なるイネーブル期間を規定する2M個のイネーブル信号が入力されると共に、前記イネーブル信号と前記転送信号とに基づいて前記パルス信号を出力する出力制御手段を含み、前記奇数番目の部分面を構成する画素部に対する水平走査と前記偶数番目の部分面を構成する画素部に対する水平走査とを交互に行う。   In order to solve the above problems, a drive circuit for an electro-optical device according to the present invention includes a plurality of data lines and a plurality of scanning lines that extend so as to cross each other, and each of the data lines and the scanning lines is connected to the display surface. A driving circuit for an electro-optical device used to drive an electro-optical device including a plurality of pixel units that supply a pulse signal to each of the plurality of scanning lines, A scanning line driving unit that sequentially performs scanning; and a data line driving unit that supplies an image signal to the plurality of data lines. The scanning line driving unit and the data line driving unit have the display surface along the scanning line. In each of the 2M (where M is a natural number) partial planes divided so as to include n (where n is a natural number of 2 or more) scanning lines in the direction along the data line. The image constituting the odd-numbered partial surface And inversion driving of the pixel portion constituting the even-numbered partial surface of the plurality of partial surfaces with a second cycle complementary to the first cycle. The scanning line driving unit includes a shift register that simultaneously outputs a transfer signal to scanning lines selected one by one from each of the 2M partial planes, and 2M enable that defines different enable periods. A signal input, and output control means for outputting the pulse signal based on the enable signal and the transfer signal, and horizontal scanning with respect to the pixel portion constituting the odd-numbered partial surface and the even-numbered portion The horizontal scanning with respect to the pixel portion constituting the surface is alternately performed.

本発明の電気光学装置用駆動回路によれば、例えば、アクティブマトリクス駆動方式が採用され、走査線駆動部が走査線を水平走査して選択した画素部列に、データ線駆動部がデータ線を通じて画像信号を供給してデータの書き込みを行う。そして、これら走査線駆動部及びデータ線駆動部は、一つの表示面が走査線に沿った分割線により夫々n(但し、nは2以上の自然数)本の走査線を含むように分割されてなる2M(但し、Mは自然数)個の部分面毎に面反転駆動を行う。その際、奇数番目の部分面と偶数番目の部分面とが、各フィールド期間において逆極性となるように駆動する。   According to the driving circuit for an electro-optical device of the present invention, for example, an active matrix driving method is adopted, and the data line driving unit passes the data line to the pixel unit column selected by the scanning line driving unit scanning the scanning line horizontally. Data is written by supplying an image signal. The scanning line driving unit and the data line driving unit are divided so that one display surface includes n scanning lines (where n is a natural number of 2 or more) scanning lines along the scanning lines. Surface inversion driving is performed for each 2M (where M is a natural number) partial surfaces. At that time, the odd-numbered partial surface and the even-numbered partial surface are driven so as to have opposite polarities in each field period.

本発明に係る「面反転」とは、一画面が形成される度に(換言すると、1フィールド分の画像信号を供給する度に)、画像信号の極性を反転させる駆動方式であり、反転周期が1フィールドである面反転駆動方式に相当する。但し、この場合の反転周期は、画像信号の長さに依拠したフィールド期間ではなく、あくまで一画面の表示期間である。例えば、倍速で書き込みを行い、通常の1フィールド期間に同じ画像を繰り返し書き込んで表示する場合には、供給されるのが同一信号であっても、やはり1フィールド分を供給する度に極性を反転させる。   The “surface inversion” according to the present invention is a driving method in which the polarity of an image signal is inverted every time a screen is formed (in other words, every time an image signal for one field is supplied). Corresponds to a surface inversion driving method in which 1 field is provided. However, the inversion period in this case is not a field period depending on the length of the image signal, but a display period of one screen. For example, when writing is performed at double speed and the same image is repeatedly written and displayed in a normal one field period, the polarity is reversed every time one field is supplied even if the same signal is supplied. Let

このように部分面毎に面反転を行うことで、例えばライン反転駆動方式において問題となるライン間の境界における横電界の発生を抑制しつつ、同時に、表示面全域を面反転させる通常の面反転駆動方式において問題となるフリッカを抑制することが可能となる。   By performing surface inversion for each partial surface in this way, for example, normal surface inversion that suppresses the generation of a lateral electric field at the boundary between lines, which is a problem in the line inversion driving method, and simultaneously inverts the entire display surface. Flicker which is a problem in the driving method can be suppressed.

しかも、本発明の電気光学装置用駆動回路によれば、走査線駆動部は、水平走査を奇数番目の部分面を構成する画素部と偶数番目の部分面を構成する画素部とに交互に行う。ここで、走査線駆動部が「水平走査を交互に行う」とは、例えば2つの部分面に分割されていれば、これら2つの部分面に対して交互に行い、例えば4つの部分面に分割されていれば、これら4つの部分面に対して順繰りに行うといった意味である。即ち、画像信号の書き込みは、各部分面に対し並行して行われる。   In addition, according to the electro-optical device drive circuit of the present invention, the scanning line driving unit alternately performs horizontal scanning on the pixel units constituting the odd-numbered partial surfaces and the pixel units constituting the even-numbered partial surfaces. . Here, when the scanning line driving unit “performs horizontal scanning alternately”, for example, if it is divided into two partial surfaces, it is performed alternately on these two partial surfaces, for example, divided into four partial surfaces. If so, it means that the four partial surfaces are sequentially performed. That is, the writing of the image signal is performed on each partial surface in parallel.

そのための具体的手段として、走査線駆動部では、シフトレジスタが転送信号を2M個の部分面の各々から一本ずつ選択される走査線に対して同時に出力し、これに合わせて、イネーブル期間が相異なる2M個のイネーブル信号が入力される。これら2M個の転送信号及びイネーブル信号の夫々は出力制御手段に入力され、これら転送信号とイネーブル信号とに基づいてパルス信号が出力される。例えば、そこで論理積が求められ、パルス信号として出力される。その結果、2M個のパルス信号が、夫々対応するイネーブル期間に応じた相異なる期間に、2M本の走査線に対して出力される。   As a specific means for that, in the scanning line driving unit, the shift register simultaneously outputs a transfer signal to the scanning line selected one by one from each of the 2M partial surfaces, and the enable period is set accordingly. Different 2M enable signals are input. Each of these 2M transfer signals and enable signals is input to the output control means, and a pulse signal is output based on these transfer signals and enable signals. For example, a logical product is obtained there and output as a pulse signal. As a result, 2M pulse signals are output to 2M scanning lines in different periods corresponding to the corresponding enable periods.

このようにして実現される水平走査は、正極性の部分面と負極性の部分面とに対して交互に行われる。このため、各データ線に供給される画像信号は交流化され、データ線の電位は、常に正負の間を変動して一方の極性に偏らないので、画素部に蓄積された電荷に影響を与えずに済む。本発明の発明者は、データ線における印加電圧のうち直流成分が、蓄積電荷をリークさせる要因となっていることに着目し、データ線に少しでも直流成分が重畳されないようにすること、即ち、画像信号を極力交流化することに想到する。ここでは部分面同士の極性も反転しているので、例えば、一本のデータ線で見て、上側の部分面に対する画素部には負極性で、下側の部分面に対する画素部には正極性で画像信号を書き込む場合、下側の画素部の書き込みを行うために正極性の画像信号を印加すると、データ線の電位は正(+)となり、上側の画素部に蓄積された負(−)の電荷を引き付ける。尚、極性が逆の場合以外に、蓄積電荷による電位に比べてデータ線の電位が高くなる場合も、相対的にみれば同様のことが起きる。つまり、同じ部分面内や同極性の部分面間においても、このような現象が頻繁に生じると考えられる。   The horizontal scanning realized in this way is alternately performed on the positive-polarity partial surface and the negative-polarity partial surface. For this reason, the image signal supplied to each data line is converted into an alternating current, and the potential of the data line always fluctuates between positive and negative and is not biased to one polarity, thus affecting the charge accumulated in the pixel portion. You do n’t have to. The inventor of the present invention pays attention to the fact that the direct current component of the applied voltage in the data line is a factor causing leakage of accumulated charges, and prevents the direct current component from being superimposed on the data line as much as possible. The idea is to convert the image signal as much as possible. Here, since the polarities of the partial surfaces are also reversed, for example, when viewed from one data line, the pixel portion with respect to the upper partial surface is negative and the pixel portion with respect to the lower partial surface is positive. In the case of writing an image signal, if a positive image signal is applied to write the lower pixel portion, the potential of the data line becomes positive (+), and the negative (−) accumulated in the upper pixel portion. Attracts the charge. In addition, when the polarity of the data line is higher than the potential due to the accumulated charge, the same thing occurs when viewed in relative directions, except when the polarity is reversed. That is, it is considered that such a phenomenon frequently occurs in the same partial plane or between partial planes of the same polarity.

従って、本発明は、前述した従来からの問題点(データ線電位に影響される時間が長い分だけ、画面下側における蓄積電荷のリーク量が多く、輝度に上下方向の傾斜がつく)と併せて、直流の信号成分を排除するように駆動することによって蓄積電荷のリーク全般を防止し、表示ノイズを極めてよく抑えることを可能とする。   Therefore, the present invention is combined with the above-described conventional problems (the amount of accumulated charge leaked at the lower side of the screen is increased by the amount of time affected by the data line potential and the luminance is inclined in the vertical direction). By driving so as to eliminate the DC signal component, it is possible to prevent leakage of accumulated charges and suppress display noise very well.

尚、このような目的で表示面を部分面に分割駆動するようにしたので、部分面は、正負の極性に対応して少なくとも2面あればよい。むしろ、あまり細かく分割すると、横電界が生じる境界が増大するので、部分面は少ない方が好ましいと考えられる。   In addition, since the display surface is divided and driven for such a purpose, the partial surface may be at least two surfaces corresponding to positive and negative polarities. Rather, if it is divided too finely, the boundary where the transverse electric field is generated increases, so it is considered preferable that the number of partial surfaces is small.

このように本発明の駆動方式によれば、表示面を領域毎に面反転駆動させることで、横電界の発生を極力抑えるようにしたので、高いコントラスト比を維持すると共に狭ピッチ化を図ることが可能である。同時に、画像信号の極性が交互に入れ替わるように、その時点で書き込む画像信号の極性が異なる領域に対し、交互に水平走査を行うようにしたので、画像信号が交流化され、蓄積電荷のリーク全般を防止し、適正な表示を行うことを可能とする。   As described above, according to the driving method of the present invention, the display surface is driven surface-inverted for each region so as to suppress the generation of the transverse electric field as much as possible, so that a high contrast ratio is maintained and a narrow pitch is achieved. Is possible. At the same time, so that the polarity of the image signal is alternately switched, horizontal scanning is alternately performed on the regions where the polarity of the image signal to be written at that time is different, so that the image signal is converted into an alternating current and the accumulated charge leaks in general. Can be prevented and appropriate display can be performed.

本発明の電気光学装置用駆動回路の一態様では、前記出力制御手段は、(i)前記2M個のイネーブル信号が入力されると共に前記2M個のイネーブル信号のうちいずれか一つと前記転送信号とが入力端子に入力される相補型トランジスタからなるAND回路と(ii)前記AND回路の出力端子に接続されたインバータ回路とを含んで構成されている。   In one aspect of the drive circuit for an electro-optical device according to the present invention, the output control means includes: (i) the 2M enable signals are input, and one of the 2M enable signals, the transfer signal, Includes an AND circuit composed of complementary transistors input to the input terminal, and (ii) an inverter circuit connected to the output terminal of the AND circuit.

この態様によれば、出力制御手段は、AND回路とインバータ回路とを含んで構成される。即ち、出力制御手段はAND回路及びインバータ回路を含む論理回路を含んでいる。このうち、AND回路は、相補型トランジスタからなる単純なデュアルゲート回路である。このように簡易な構成とすることで、回路の形成領域を狭めることができ、容易に狭ピッチ化を図ることが可能となる。尚、インバータ回路も勿論、同様に相補型トランジスタで構成することができる。   According to this aspect, the output control means includes the AND circuit and the inverter circuit. That is, the output control means includes a logic circuit including an AND circuit and an inverter circuit. Of these, the AND circuit is a simple dual gate circuit composed of complementary transistors. With such a simple configuration, a circuit formation region can be narrowed, and a narrow pitch can be easily achieved. Of course, the inverter circuit can also be composed of complementary transistors.

走査線駆動部では、シフトレジスタが転送信号を出力すると、これに合わせて、イネーブル期間が相異なる複数のイネーブル信号が入力される。これら転送信号及びイネーブル信号の夫々は出力制御手段に入力され、AND回路及びインバータ回路を含む論理回路において論理積が求められる。その結果、複数のパルス信号が、夫々対応するイネーブル期間に応じた相異なる期間に、所定の走査線に対し出力される。   In the scanning line driver, when the shift register outputs a transfer signal, a plurality of enable signals having different enable periods are input accordingly. Each of the transfer signal and the enable signal is input to the output control means, and a logical product is obtained in a logic circuit including an AND circuit and an inverter circuit. As a result, a plurality of pulse signals are output to a predetermined scanning line in different periods corresponding to the corresponding enable periods.

本発明の電気光学装置用駆動回路の他の態様では、前記出力制御手段は、前記シフトレジスタの前記転送信号の出力期間内に、前記2M個のイネーブル信号の入力タイミングに応じて前記出力期間における前記パルス信号の入力対象である2M本の走査線に対し、順に前記パルス信号を供給する。   In another aspect of the drive circuit for an electro-optical device according to the aspect of the invention, the output control unit may output the transfer signal in the output period according to the input timing of the 2M enable signals within the output period of the transfer signal of the shift register. The pulse signals are sequentially supplied to 2M scanning lines to which the pulse signals are input.

この態様では、一度に選択される2M本の走査線が順次水平走査されるので、2M個の部分面に対する書き込みが並行して行われる。また、一度に選択される2M本の走査線は、転送信号の出力期間内に走査されることから、例えば、転送信号の出力期間を通常の一水平走査期間に対応させると、2M倍の倍速駆動を行うことができる。   In this aspect, since 2M scanning lines selected at a time are sequentially scanned horizontally, writing to 2M partial surfaces is performed in parallel. Further, since the 2M scanning lines selected at a time are scanned within the transfer signal output period, for example, when the transfer signal output period is made to correspond to one normal horizontal scan period, the speed is 2M times faster. Drive can be performed.

本発明の電気光学装置用駆動回路の他の態様では、前記2M個のイネーブル信号の各信号線は、前記表示面と前記シフトレジスタとの間に延設され、前記2M個の部分面の各々から一本ずつ選択される、前記部分面内での配列順が相異なる走査線に対応するように支線が分岐している。   In another aspect of the electro-optical device drive circuit of the present invention, each signal line of the 2M enable signals extends between the display surface and the shift register, and each of the 2M partial surfaces. Branch lines are branched so as to correspond to scanning lines that are selected one by one and have different arrangement orders in the partial plane.

この態様では、2M個の部分面の夫々に2M個のイネーブル信号が供給され、しかも、信号の入力対象とする2M個の部分面の各々から一本ずつ選択される走査線の組み合わせは、イネーブル信号毎に異なっている。従って、入力されるイネーブル信号が相異なる走査線に対して同時に転送信号を出力するようにすれば、2M個の部分面をこれら2M個のイネーブル信号を使って並行走査することができる。尚、ここでいう「支線」とは、ある1つのイネーブル信号に注目したときに、そのイネーブル信号を2M個の部分面の夫々に供給すべく、2M個の部分面の夫々に対応して延設されるように分岐した2M本の信号線を指している。該2M本の信号線は夫々、部分面内での配列順が相異なる走査線に対して信号を供給する。   In this aspect, 2M enable signals are supplied to each of the 2M partial surfaces, and a combination of scanning lines selected one by one from each of the 2M partial surfaces to which signals are input is an enable signal. Different for each signal. Accordingly, if the transfer signals are simultaneously output to the scanning lines having different enable signals, 2M partial planes can be scanned in parallel using these 2M enable signals. Note that the “branch line” here refers to an extension signal corresponding to each of the 2M partial surfaces in order to supply the enable signal to each of the 2M partial surfaces when attention is paid to one enable signal. 2M signal lines branched to be provided. The 2M signal lines supply signals to scanning lines having different arrangement orders in the partial plane.

また、こうした動作を可能とするため、各イネーブル信号を供給する2M本の信号線は、2M個の部分面に対応して満遍なく引き回されるため、信号線の長さに起因する信号の形状変化等の悪影響が防止される。従って、このように走査線駆動回路を構成することで、電気光学装置を適正に駆動させることが可能である。   In order to enable such an operation, the 2M signal lines for supplying each enable signal are routed uniformly corresponding to the 2M partial surfaces, so that the signal shape caused by the length of the signal line Adverse effects such as changes are prevented. Therefore, by configuring the scanning line driving circuit in this way, the electro-optical device can be appropriately driven.

本発明の電気光学装置用駆動回路の他の態様では、前記走査線駆動回路部及び前記データ線駆動回路部は、一画面分の表示期間内に、一画面分の画像信号の書き込みを一回毎に極性を反転させながら連続してn回行う。   In another aspect of the drive circuit for an electro-optical device of the present invention, the scanning line drive circuit unit and the data line drive circuit unit write image signals for one screen once within a display period for one screen. N times in succession while reversing the polarity each time.

この態様では、駆動回路を倍速駆動させ、各フィールド期間内に、その期間に表示すべき画像を複数回繰り返して書き込む。前述のように、各フィールド期間においても、1フィールド分の所定の画像信号を、反転させながら繰り返し表示する。   In this aspect, the drive circuit is driven at double speed, and an image to be displayed in that period is repeatedly written in each field period. As described above, in each field period, a predetermined image signal for one field is repeatedly displayed while being inverted.

面反転駆動においては、画素スイッチング用の薄膜トランジスタ(Thin Film Transistor:以下適宜、「TFT」と呼ぶ)の特性に起因する蓄積電荷の極性に応じたリーク量の差によって、フィールドが切り替わるたびに画素電極の電位が上下に変動する現象が生じることがある。これは、通常ならば30Hz程度のフィールド期間に対応する周期的な輝度変動、即ちフリッカとして視認される。そこで、駆動を倍速化することにより、輝度の変動を例えば60Hz程度に倍周すれば、十分に周波数が高くなることから視認されなくなる。よって、この場合には、より表示品質を高めることが可能である。   In the surface inversion driving, every time the field is switched, the pixel electrode is switched due to the difference in the amount of leakage according to the polarity of the accumulated charge caused by the characteristics of the thin film transistor for pixel switching (hereinafter referred to as “TFT”). In some cases, the potential of the above and below fluctuates up and down. This is visually recognized as a periodic luminance fluctuation corresponding to a field period of about 30 Hz, that is, flicker. Therefore, if the luminance fluctuation is doubled to, for example, about 60 Hz by doubling the drive, the frequency becomes sufficiently high so that it is not visually recognized. Therefore, in this case, the display quality can be further improved.

上述した出力制御手段がAND回路とインバータ回路とを含んで構成されている態様では、前記走査線駆動部は、前記奇数番目の部分面及び前記偶数番目の部分面の夫々における、又は前記部分面内における前記画素部の水平走査を、前記データ線に沿った方向の順序についてランダムな順序で行うように構成してもよい。   In the aspect in which the output control means described above includes an AND circuit and an inverter circuit, the scanning line driving unit is provided on each of the odd-numbered partial surface and the even-numbered partial surface, or the partial surface. The pixel unit may be horizontally scanned in a random order with respect to the direction in the direction along the data line.

このように構成すれば、走査対象となる画素部は、正極性の部分面と負極性の部分面とから交互に選択されるが、極性毎に見た又は部分面内における画素部の走査順序は、データ線に沿った方向の順序についてランダムとなっている。このように走査順序がランダムであっても、画素行間における横電界の発生を各部分面内で相殺或いは均一化することで、該横電界の悪影響が顕在化することを抑制できる。   According to this configuration, the pixel portion to be scanned is alternately selected from the positive partial surface and the negative partial surface, but the scanning order of the pixel portions as viewed for each polarity or within the partial surface Are random in the order of directions along the data lines. Even when the scanning order is random in this way, it is possible to suppress the occurrence of adverse effects of the lateral electric field by canceling or making the generation of the lateral electric field between the pixel rows within each partial plane.

上述した出力制御手段がAND回路とインバータ回路とを含んで構成されている態様では、前記AND回路におけるトランジスタの閾値電圧は、前記インバータ回路のインバータとしての閾値電圧よりも小さいように構成してもよい。   In the aspect in which the output control means described above includes an AND circuit and an inverter circuit, the threshold voltage of the transistor in the AND circuit may be configured to be smaller than the threshold voltage as the inverter of the inverter circuit. Good.

このように構成すれば、AND回路の「Low」出力に、内部のトランジスタの閾値電圧が重畳されていても、後段のインバータ回路はこれを「Low」として動作する構成となっている。例えば、本発明のAND回路においては、トランジスタの導通時に転送信号が印加されない(即ち、印加電圧が0V)ことをもって「Low」を出力する場合がある。このときの出力には閾値電圧(例えば1.5V)が重畳されているために、信号出力は0Vではなく、例えば1.5V程度の実効値をもつ。しかしながら、インバータ回路のインバータとしての閾値電圧がこの実効値よりも大きければ、この程度のLow電圧のぶれは無視することができ、結果的に正常な論理出力を得ることができる。   With this configuration, even if the threshold voltage of the internal transistor is superimposed on the “Low” output of the AND circuit, the inverter circuit in the subsequent stage operates as “Low”. For example, in the AND circuit of the present invention, there is a case where “Low” is output when no transfer signal is applied (ie, the applied voltage is 0 V) when the transistor is turned on. Since a threshold voltage (for example, 1.5V) is superimposed on the output at this time, the signal output has an effective value of about 1.5V, for example, not 0V. However, if the threshold voltage as the inverter of the inverter circuit is larger than this effective value, such a low voltage fluctuation can be ignored, and as a result, a normal logic output can be obtained.

上述した出力制御手段がAND回路とインバータ回路とを含んで構成されている態様では、前記AND回路及び前記インバータ回路は、前記複数の走査線の各々に対応する複数の単位回路からなり、該複数の単位回路の夫々は、前記表示面に隣接すると共に互いに並列する複数の単位領域に形成されていてもよい。   In the aspect in which the output control means described above includes an AND circuit and an inverter circuit, the AND circuit and the inverter circuit are composed of a plurality of unit circuits corresponding to the plurality of scanning lines, respectively. Each of the unit circuits may be formed in a plurality of unit regions adjacent to the display surface and parallel to each other.

このように構成すれば、AND回路及びインバータ回路は、走査線と1対1対応する単位回路を単位として構成されている。そして、単位回路の一つ一つは、表示面に隣接する単位領域内に形成され、走査線と対応して互いに並列している。前述したように、本発明に係るAND回路は簡易な構成であるため、こうした単位回路として実現可能であり、また単位領域の幅を狭くして狭ピッチ化を図る場合にも十分対応可能である。   With this configuration, the AND circuit and the inverter circuit are configured in units of unit circuits that correspond one-to-one with the scanning lines. Each unit circuit is formed in a unit region adjacent to the display surface, and is parallel to each other corresponding to the scanning line. As described above, since the AND circuit according to the present invention has a simple configuration, it can be realized as such a unit circuit, and can sufficiently cope with a case where the width of the unit region is narrowed to reduce the pitch. .

本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用駆動回路(但し、その各種態様を含む)を備える。   In order to solve the above-described problems, an electro-optical device according to the present invention includes the above-described electro-optical device drive circuit according to the present invention (including various aspects thereof).

本発明の電気光学装置によれば、上述した本発明の電気光学装置用駆動回路を具備しているので、高品位の表示が可能であり、同時に狭ピッチ化を図ることが可能である。尚、この電気光学装置は、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネル等の各種電子機器に適用することができる。その他、本発明の電気光学装置により、例えば、電子ペーパ等の電気泳動装置や、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等を実現することも可能である。   According to the electro-optical device of the present invention, since the electro-optical device drive circuit of the present invention described above is provided, high-quality display is possible and at the same time a narrow pitch can be achieved. The electro-optical device includes various types of electronic devices such as a projection display device, a liquid crystal television, a mobile phone, an electronic notebook, a word processor, a viewfinder type or a direct view type video tape recorder, a workstation, a video phone, a POS terminal, a touch panel, and the like. It can be applied to equipment. In addition, the electro-optical device of the present invention can realize, for example, an electrophoretic device such as electronic paper or a display device (Field Emission Display and Surface-Conduction Electron-Emitter Display) using an electron-emitting device. is there.

本発明の電気光学装置用駆動方法は上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、各々が前記データ線及び前記走査線に接続され、表示面を構成する複数の画素部とを備えた電気光学装置に適用される電気光学装置用駆動方法であって、前記表示面が前記走査線に沿った分割線により夫々n(但し、nは2以上の自然数)本の走査線を含むように分割されてなる2M(但し、Mは自然数)個の部分面のうち前記データ線に沿った方向に奇数番目の部分面を構成する前記画素部を、第1の周期で面反転駆動すると共に、前記複数の部分面のうち偶数番目の部分面を構成する前記画素部を、前記第1の周期と相補の第2の周期で面反転駆動し、前記2M個の部分面の各々から一本ずつ選択される走査線に対して同時に転送信号を出力すると共にイネーブル期間が相異なる2M個のイネーブル信号を出力し、前記イネーブル信号と前記転送信号とに基づいて前記パルス信号を出力することにより、前記奇数番目の部分面を構成する画素部に対する水平走査と前記偶数番目の部分面を構成する画素部に対する水平走査とを交互に行う。   In order to solve the above-described problem, the electro-optical device driving method according to the present invention includes a plurality of data lines and a plurality of scanning lines extending to intersect each other, each connected to the data lines and the scanning lines, A driving method for an electro-optical device applied to an electro-optical device including a plurality of constituent pixel portions, wherein the display surface is divided into n (where n is 2 or more) by dividing lines along the scanning lines. The pixel portion constituting the odd-numbered partial surface in the direction along the data line among the 2M (M is a natural number) partial surfaces divided to include (natural number) scanning lines The inversion driving is performed with a period of 1, and the pixel portions constituting even-numbered partial surfaces of the plurality of partial surfaces are subjected to surface inversion driving with a second period complementary to the first period, and the 2M A scanning line is selected from each of the partial surfaces. At the same time, a transfer signal is output, 2M enable signals having different enable periods are output, and the pulse signal is output based on the enable signal and the transfer signal. The horizontal scanning with respect to the constituting pixel portion and the horizontal scanning with respect to the pixel portion constituting the even-numbered partial surface are alternately performed.

本発明の電気光学装置用駆動方法では、前述した本発明の電気光学装置用駆動回路の場合と同様に、一つの表示面が水平方向に略等分されてなる部分面毎に面反転駆動を行う。その際、隣接する部分面同士が、各フィールド期間において逆極性となるように駆動する。   In the electro-optical device driving method of the present invention, as in the case of the electro-optical device driving circuit of the present invention described above, surface inversion driving is performed for each partial surface in which one display surface is substantially equally divided in the horizontal direction. Do. At that time, the adjacent partial surfaces are driven so as to have opposite polarities in each field period.

本発明の電気光学装置用駆動方法によれば、上述した本発明の電気光学装置用駆動装置の場合と同様に、部分面毎に面反転を行うことで、例えばライン反転駆動方式において問題となるライン間の境界における横電界の発生を抑制しつつ、同時に、表示面全域を面反転させる通常の面反転駆動方式において問題となるフリッカを抑制することが可能となる。   According to the electro-optical device driving method of the present invention, as in the case of the electro-optical device driving device of the present invention described above, surface inversion is performed for each partial surface, which causes a problem in, for example, a line inversion driving method. While suppressing the generation of a lateral electric field at the boundary between lines, it is possible to suppress flicker which is a problem in a normal surface inversion driving method in which the entire display surface is inverted.

しかも本発明の電気光学装置用駆動方法によれば、前記2M個の部分面の各々から一本ずつ選択される走査線に対して同時に転送信号を出力すると共にイネーブル期間が相異なる2M個のイネーブル信号を出力し、前記イネーブル信号と前記転送信号とに基づいて前記パルス信号を出力すること、例えばイネーブル信号と転送信号との論理積を前記パルス信号として出力することにより、前記奇数番目の部分面を構成する画素部に対する水平走査と前記偶数番目の部分面を構成する画素部に対する水平走査とを交互に行う。   In addition, according to the electro-optical device driving method of the present invention, 2M enable signals having different enable periods are simultaneously output to the scanning lines selected one by one from the 2M partial surfaces. Output the pulse signal based on the enable signal and the transfer signal, for example, by outputting the logical product of the enable signal and the transfer signal as the pulse signal, the odd-numbered partial surface The horizontal scanning with respect to the pixel portion constituting the pixel and the horizontal scanning with respect to the pixel portion constituting the even-numbered partial surface are alternately performed.

この態様によれば、水平走査を奇数番目の部分面を構成する画素部と偶数番目の部分面を構成する画素部とに交互に行うので、前述した従来からの問題点(データ線電位に影響される時間が長い分だけ、画面下側における蓄積電荷のリーク量が多く、輝度に上下方向の傾斜がつく)と併せて、直流の信号成分を排除するように駆動することによって蓄積電荷のリーク全般を防止し、表示ノイズを極めてよく抑えることを可能とする。   According to this aspect, since the horizontal scanning is alternately performed on the pixel portion constituting the odd-numbered partial surface and the pixel portion constituting the even-numbered partial surface, the conventional problem described above (which affects the data line potential). In addition to the amount of accumulated charge leaked at the bottom of the screen, the brightness is inclined in the vertical direction), and the accumulated charge leaks by driving to eliminate DC signal components. It is possible to prevent general noise and suppress display noise very well.

本発明の電気光学装置用駆動方法の一態様では、前記論理積を前記パルス信号として出力する際に、(i)該複数のイネーブル信号のうちいずれか一つと前記転送信号とが入力端子に入力される相補型トランジスタからなるAND回路と(ii)前記AND回路の出力端子に接続されたインバータ回路とを利用して出力する。   In one aspect of the electro-optical device driving method of the present invention, when outputting the logical product as the pulse signal, (i) one of the plurality of enable signals and the transfer signal are input to an input terminal. The output is performed using an AND circuit composed of complementary transistors and (ii) an inverter circuit connected to the output terminal of the AND circuit.

この態様によれば、上述した本発明の電気光学装置用駆動回路に係る出力制御手段がAND回路とインバータ回路とを含んで構成されている態様の場合と同様に、AND回路及びインバータ回路を含む論理回路において論理積が求められ、その結果、複数のパルス信号が、夫々対応するイネーブル期間に応じた相異なる期間に、所定の走査線に対し出力される。   According to this aspect, the output control means according to the above-described electro-optical device drive circuit of the present invention includes the AND circuit and the inverter circuit as in the case where the output circuit includes the AND circuit and the inverter circuit. A logical product is obtained in the logic circuit, and as a result, a plurality of pulse signals are output to a predetermined scanning line in different periods corresponding to the corresponding enable periods.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.

<1:第1実施形態>
先ず、本発明の電気光学装置に係る第1実施形態について、図1から図15を参照して説明する。
<1: First Embodiment>
First, a first embodiment of the electro-optical device according to the invention will be described with reference to FIGS.

<1−1:電気光学装置の構成>
まず、本実施形態における電気光学装置の構成について、図1から図4を参照して説明する。図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のH−H’断面図である。図3は、本実施形態に係る電気光学装置のうち、画素部の等価回路を表している。図4は、駆動回路部を含むブロック図である。
<1-1: Configuration of Electro-Optical Device>
First, the configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 to 4. FIG. 1 is a plan view of the electro-optical device when the TFT array substrate is viewed from the counter substrate side together with the components formed thereon, and FIG. 2 is a cross-sectional view taken along line HH ′ of FIG. FIG. 3 illustrates an equivalent circuit of the pixel unit in the electro-optical device according to the present embodiment. FIG. 4 is a block diagram including a drive circuit unit.

図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material 52 provided in a seal region positioned around the image display region 10a. Are bonded to each other.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, in the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. That is, the electro-optical device according to the present embodiment is suitable for a small and enlarged display for a projector light valve.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

画像表示領域10aの周辺に位置する周辺領域のうち、シール材52が配置された領域の外側には、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 outside the region where the sealing material 52 is disposed in the peripheral region located around the image display region 10a. It has been. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display area 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

また、対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In addition, vertical conduction members 106 that function as vertical conduction terminals between the two substrates are disposed at the four corners of the counter substrate 20. On the other hand, the TFT array substrate 10 is provided with vertical conduction terminals in a region facing these corner portions. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、画素スイッチング用TFTや各種配線等の上に画素電極9aが、更にその上から配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23が、更にその上から配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, a pixel electrode 9a is formed on a pixel switching TFT and various wirings, and an alignment film is formed thereon. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 is formed, and an alignment film is further formed thereon. Further, the liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104等に加え、例えば、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., for example, a sampling circuit that samples the image signal on the image signal line and supplies it to the data line, a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance of the image signal, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment may be formed. .

図3に示したように、画像表示領域10aにおいては、複数の走査線3a及び複数のデータ線6aが相交差して配列しており、その線間に、走査線3a,データ線6aの各一により選択される画素部が設けられている。各画素部には、TFT30、画素電極9a及び蓄積容量70が設けられている。TFT30は、データ線6aから供給される画像信号S1、S2、…、Snを選択画素に印加するために設けられ、ゲートが走査線3aに接続され、ソースがデータ線6aに接続され、ドレインが画素電極9aに接続されている。画素電極9aは、後述の対向電極21との間で液晶容量を形成し、入力される画像信号S1、S2、…、Snを画素部に印加して一定期間保持するようになっている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。   As shown in FIG. 3, in the image display area 10a, a plurality of scanning lines 3a and a plurality of data lines 6a are arranged crossing each other, and each of the scanning lines 3a and the data lines 6a is arranged between the lines. A pixel portion selected by the above is provided. In each pixel portion, a TFT 30, a pixel electrode 9a, and a storage capacitor 70 are provided. The TFT 30 is provided to apply the image signals S1, S2,..., Sn supplied from the data line 6a to the selected pixel, the gate is connected to the scanning line 3a, the source is connected to the data line 6a, and the drain is connected. It is connected to the pixel electrode 9a. The pixel electrode 9a forms a liquid crystal capacitance with the counter electrode 21 described later, and applies the input image signals S1, S2,..., Sn to the pixel portion and holds them for a certain period. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor wiring 400 with a fixed potential so as to have a constant potential.

この電気光学装置は、例えばTFTアクティブマトリクス駆動方式を採り、走査線駆動回路104(図1参照)から各走査線3aに走査信号G1、G2、…、G2mを後述する順序で印加すると共に、それによってTFT30がオン状態となる水平方向の選択画素部列に対し、データ線駆動回路101(図1参照)からのデータ信号S1、S2、…、Snを、データ線6aを通じて印加するようになっている。この際、データ信号S1、S2、…、Snを各データ線6aに線順次に供給してゆくようにしてもよいし、複数のデータ線6a(例えばグループ毎)に同じタイミングで供給するものとしてもよい。これにより、画像信号が選択画素に対応する画素電極9aに供給される。TFTアレイ基板10は、液晶層50を介して対向基板20と対向配置されているので(図2参照)、以上のようにして区画配列された画素領域毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素領域毎に制御され、画像が階調表示される。また、このとき各画素領域に保持された画像信号は、蓄積容量70によりリークが防止される。   This electro-optical device adopts, for example, a TFT active matrix driving method, and applies scanning signals G1, G2,..., G2m from the scanning line driving circuit 104 (see FIG. 1) to each scanning line 3a in the order described later. Thus, the data signals S1, S2,..., Sn from the data line driving circuit 101 (see FIG. 1) are applied through the data line 6a to the horizontal selected pixel portion column in which the TFT 30 is turned on. Yes. At this time, the data signals S1, S2,..., Sn may be supplied sequentially to the data lines 6a, or supplied to the plurality of data lines 6a (for example, for each group) at the same timing. Also good. Thereby, an image signal is supplied to the pixel electrode 9a corresponding to the selected pixel. Since the TFT array substrate 10 is disposed to face the counter substrate 20 via the liquid crystal layer 50 (see FIG. 2), an electric field is applied to the liquid crystal layer 50 for each pixel region that is partitioned and arranged as described above. Thus, the amount of transmitted light between the two substrates is controlled for each pixel region, and the image is displayed in gradation. Further, the image signal held in each pixel area at this time is prevented from leaking by the storage capacitor 70.

図4において示したように、本実施形態の電気光学装置の駆動回路部60は、上述したデータ線駆動回路101、走査線駆動回路104の他、コントローラ61、第1フレームメモリ62、第2フレームメモリ63の2画面分のフレームメモリ、DAコンバータ64等から構成されている。コントローラ61には、垂直同期信号Vsync、水平同期信号Hsync 及び画像信号DATAが入力される。そして、コントローラ61は、垂直同期信号Vsync、水平同期信号Hsyncに基づく各構成要素の動作タイミング制御、第1フレームメモリ62、第2フレームメモリ63の書き込み/読み出しの制御、及び、書き込む走査線3aに対応した画像信号DATAのフレームメモリからDAコンバータ64への出力を行う。第1フレームメモリ62及び第2フレームメモリ63は、交互に、例えば1フレーム毎に、一方に外部入力された1フレーム分の画像信号DATAを一時的に蓄えると共に、他方からは蓄積した画像信号DATAを表示用に出力させるように利用される。DAコンバータ64は、フレームメモリから読み出された画像信号DATAをDA変換し、データ線駆動回路101に出力するものである。データ線駆動回路101は、この入力信号に基づく出力として、データ信号Sxを対応するデータ線6aに印加する。   As shown in FIG. 4, the drive circuit unit 60 of the electro-optical device according to the present embodiment includes the controller 61, the first frame memory 62, the second frame, in addition to the data line drive circuit 101 and the scanning line drive circuit 104 described above. A frame memory for two screens of the memory 63, a DA converter 64, and the like are included. The controller 61 receives a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, and an image signal DATA. The controller 61 controls the operation timing of each component based on the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync, controls the writing / reading of the first frame memory 62 and the second frame memory 63, and writes the scanning line 3a. The corresponding image signal DATA is output from the frame memory to the DA converter 64. The first frame memory 62 and the second frame memory 63 alternately temporarily store the image signal DATA for one frame externally input to one side, for example, every frame, and the image signal DATA stored from the other side. Is used to output for display. The DA converter 64 DA-converts the image signal DATA read from the frame memory and outputs it to the data line driving circuit 101. The data line driving circuit 101 applies the data signal Sx to the corresponding data line 6a as an output based on this input signal.

走査線駆動回路104は、具体的には後述するが、コントローラ61からクロック信号CLY、反転クロック信号CLY' の入力によって基本的な線順次の水平走査が可能となっている。更に、ここでは、一つの駆動回路でありながらスタートパルスを同時に2つ生成出力すると共に、それらの走査信号としての出力タイミングをずらすためのイネーブル信号ENB1及びENB2が入力される構成となっているために、以下に説明するような順序で走査信号Gxを走査線3aに印加する駆動方式をとることができる。   Although specifically described later, the scanning line driving circuit 104 can perform basic line-sequential horizontal scanning by inputting a clock signal CLY and an inverted clock signal CLY ′ from the controller 61. In addition, here, although one drive circuit is used, two start pulses are generated and output at the same time, and enable signals ENB1 and ENB2 for shifting the output timings of these scan signals are input. In addition, it is possible to adopt a driving method in which the scanning signal Gx is applied to the scanning line 3a in the order described below.

<1−2:電気光学装置の駆動方法>
次に、このような電気光学装置の駆動方法について図5から図9を参照して説明する。図5及び図6は、本実施形態の駆動方法を概念的に説明するための図であり、図7は、画面上の極性の変化を時系列で表したもの、図8は、任意の1水平期間の瞬間を見た画面のイメージを表したものである。図9は、互いに相補的な極性で駆動される領域の面積の差分に対する、画素部における電荷リーク量の変化を示している。
<1-2: Driving Method of Electro-Optical Device>
Next, a driving method of such an electro-optical device will be described with reference to FIGS. 5 and 6 are diagrams for conceptually explaining the driving method of the present embodiment. FIG. 7 shows the change in polarity on the screen in time series. FIG. 8 shows an arbitrary 1 It shows the image of the screen when viewing the moment of the horizontal period. FIG. 9 shows a change in the amount of charge leakage in the pixel portion with respect to the difference in area of regions driven with mutually complementary polarities.

本実施形態では、図5のように、一画面が上下に略等しく分割されてなる2つの部分面201及び202の各画素部を、互いに相補となる周期で、本発明に係る「面反転駆動」の一例としてフィールド反転駆動させる。ここでは、この周期を2分の1フィールドとする。即ち、走査線駆動回路104及びデータ線駆動回路101は倍速駆動され、部分面201及び202に対するデータ信号Sxの書き込みは1フィールド期間に2画面分行われる。具体的には、1つのフィールドデータを互いに極性の異なる第1,第2の2つのフィールドデータに分け、これらを1/2垂直期間だけシフトさせて重ね書きする。これは、フレームメモリ62、63を用いることで行うことができる。このとき、データ線駆動回路101は、1/2フィールド周期でデータ信号Sxの極性を反転させると同時に、一画面においては部分面201と部分面202とでデータ信号Sxの極性を異ならせるように駆動する。   In the present embodiment, as shown in FIG. 5, the “surface inversion driving” according to the present invention is performed with the pixel portions of the two partial surfaces 201 and 202 obtained by dividing one screen substantially vertically above and below in a period complementary to each other. As an example, field inversion driving is performed. Here, this period is a half field. That is, the scanning line driving circuit 104 and the data line driving circuit 101 are driven at a double speed, and the writing of the data signal Sx to the partial surfaces 201 and 202 is performed for two screens in one field period. Specifically, one field data is divided into first and second field data having different polarities, and these are overwritten while being shifted by 1/2 vertical period. This can be done by using the frame memories 62 and 63. At this time, the data line driving circuit 101 inverts the polarity of the data signal Sx in a 1/2 field cycle, and at the same time, makes the polarity of the data signal Sx different between the partial surface 201 and the partial surface 202 in one screen. To drive.

更に、図6のように、各画面の水平走査は、部分面201の画素部と部分面202を構成する画素部とで交互に行う。即ち、データ信号Sxの書き込みは、部分面201及び202に対し並行して行われる。この様子を、時系列的に表したのが図7である。   Further, as shown in FIG. 6, horizontal scanning of each screen is alternately performed by the pixel portion of the partial surface 201 and the pixel portion constituting the partial surface 202. That is, the data signal Sx is written in parallel to the partial surfaces 201 and 202. FIG. 7 shows this state in time series.

図7において、例えば第1水平期間では、第2m番目の走査線3aが走査信号G2mにより走査され、負電位のデータ信号Sxが書き込まれる。第2水平期間では第m+1番目の走査線3aが走査信号Gm+1により走査され、第1水平期間では負電位であった画素部に正電位のデータ信号Sxが書き込まれる。第3水平期間では第1番目の走査線3aが走査信号G1により走査され、第1、第2水平期間では正電位であった画素部に負電位のデータ信号Sxが書き込まれる。以降は、このような選択書き込み動作が繰り返される。従って、画面の半分、つまり部分面201及び202を走査し終えたときに、正極性領域と負極性領域とが完全に反転し、1画面分の書き換えが行われたことになる。この方法によると、全画面を走査すれば、書き換えは2度行われる事になり、結果的に入力画像信号に対して1垂直期間が1/2となる。   In FIG. 7, for example, in the first horizontal period, the 2m-th scanning line 3a is scanned by the scanning signal G2m, and the negative potential data signal Sx is written. In the second horizontal period, the (m + 1) th scanning line 3a is scanned by the scanning signal Gm + 1, and the positive potential data signal Sx is written in the pixel portion that was in the negative potential in the first horizontal period. In the third horizontal period, the first scanning line 3a is scanned by the scanning signal G1, and the negative potential data signal Sx is written in the pixel portion which is the positive potential in the first and second horizontal periods. Thereafter, such a selective writing operation is repeated. Therefore, when the scanning of half of the screen, that is, the partial surfaces 201 and 202 is completed, the positive polarity region and the negative polarity region are completely reversed, and one screen is rewritten. According to this method, if the entire screen is scanned, rewriting is performed twice, and as a result, one vertical period is halved with respect to the input image signal.

この結果、図8に示すように、ある1水平期間に着目すると、例えば走査信号G3〜Gm+2に走査される画素部は正極性電位のデータが書き込まれた領域となり、走査信号G1〜G2及びGm+3〜G2mに走査される画素部は負極性電位のデータが書き込まれる領域(以下、単に負極性領域という)となるというように、画面内が正極性領域と負極性領域に分割されたような状態となる。   As a result, as shown in FIG. 8, when focusing on one horizontal period, for example, the pixel portion scanned by the scanning signals G3 to Gm + 2 becomes a region in which positive potential data is written, and the scanning signals G1 to G2 and Gm + 3 A state where the screen is divided into a positive polarity region and a negative polarity region so that the pixel portion scanned by ~ G2m is a region where negative potential data is written (hereinafter simply referred to as a negative polarity region). It becomes.

図8中で、正極性の領域と負極性の領域との境界203BR1及び203BR2は、画面内における上から下への垂直走査に従って、上から下へと移動する。即ち、横電界が発生することで画質が悪化する境界203BR1及び203BR2は夫々、一所に止まることなく、垂直に面内走査されるので、係る横電界による画質劣化は、視覚上、殆ど目立たなくなる。   In FIG. 8, the boundaries 203BR1 and 203BR2 between the positive polarity region and the negative polarity region move from top to bottom according to vertical scanning from top to bottom in the screen. That is, since the boundaries 203BR1 and 203BR2 where the image quality deteriorates due to the occurrence of the transverse electric field are scanned in-plane vertically without stopping at one place, the image quality deterioration due to the transverse electric field is hardly noticeable visually. .

このように、本実施形態では、画面の半分の広さを持つ正極性領域と負極性領域とが1垂直期間で反転することになり、部分面201及び202の各々に対しては面反転駆動が行われる。1垂直期間において、任意の画素部と隣接する画素部との間は2/2mの時間だけは逆極性電位となるが、残りの大部分の時間(2m−2)/2mは同極性電位となるので、横電界による液晶層50における配向不良は殆ど発生しない。   As described above, in this embodiment, the positive polarity region and the negative polarity region having a half area of the screen are inverted in one vertical period, and the surface inversion driving is performed for each of the partial surfaces 201 and 202. Is done. In one vertical period, an arbitrary pixel portion and an adjacent pixel portion have a reverse polarity potential for a time of 2/2 m, but most of the remaining time (2m−2) / 2 m has the same polarity potential. Therefore, the alignment defect in the liquid crystal layer 50 due to the transverse electric field hardly occurs.

一方、データ線6a側は、信号極性については部分面201と部分面202とで反転させているので、従来の面反転方式で駆動したときのように、画面の上側と下側とでTFT30からの電荷リーク量に大きな差が生じることがなく、画面の場所による表示の不均一を回避することができる。   On the other hand, since the signal polarity on the data line 6a side is reversed between the partial surface 201 and the partial surface 202, the TFT 30 on the upper side and the lower side of the screen as in the case of driving by the conventional surface inversion method. There is no large difference in the amount of charge leakage, and uneven display due to the location of the screen can be avoided.

更に、ここでは、水平走査を、正極性の部分面と負極性の部分面とに対し交互に行うことから、各データ6a線に供給されるデータ信号Sxは交流化されることになる。このため、データ線6aの電位は、常に正負の間を変動して一方の極性に偏らないので、画素部の蓄積容量70に蓄積された電荷をリークさせるおそれが低減される。   Further, here, since the horizontal scanning is alternately performed on the positive-polarity partial surface and the negative-polarity partial surface, the data signal Sx supplied to each data line 6a is converted into an alternating current. For this reason, since the potential of the data line 6a always fluctuates between positive and negative and does not bias to one polarity, the possibility of leaking the charge accumulated in the storage capacitor 70 of the pixel portion is reduced.

尚、こうした理由で、正極性領域と負極性領域、即ち部分面201及び202の面積は、略等しいことが望ましい。現実には、両者の差分が面積比率で10パーセント以内に抑えられていることが好ましい。図9は、部分面201及び202のように、互いに相補的な極性で駆動される領域の面積の差分に対する、画素部における電荷リーク量を示している。このように、電荷リーク量は、極性の異なる領域同士の総面積の差に比例して増大することがわかっている。このリーク量は、閾値Lthを超えると、画面のちらつき等として視認される。そして、リーク量を閾値Lth以下に抑えるということは、前記面積の差分を10パーセント以内に抑え、画像信号を交流化することと等価である。   For these reasons, it is desirable that the positive and negative areas, that is, the areas of the partial surfaces 201 and 202 are substantially equal. In reality, it is preferable that the difference between the two is suppressed within 10 percent in terms of area ratio. FIG. 9 shows the amount of charge leakage in the pixel portion with respect to the difference in area of regions driven with mutually complementary polarities, such as the partial surfaces 201 and 202. Thus, it is known that the amount of charge leakage increases in proportion to the difference in the total area between regions having different polarities. When the leak amount exceeds the threshold Lth, it is visually recognized as flickering of the screen. Further, suppressing the leak amount to be equal to or less than the threshold value Lth is equivalent to suppressing the difference in the area within 10% and converting the image signal to AC.

また本実施形態では、倍速駆動により、走査周波数は入力画像信号周波数の倍の100Hz以上となるので、人間の視覚上で認識可能なフリッカを確実に抑制することができる。   In the present embodiment, the scanning frequency becomes 100 Hz or more, which is twice the input image signal frequency, by the double speed driving, so that flicker that can be recognized by human vision can be reliably suppressed.

次に、この駆動方法を実現するための具体的手段について図10から図15を参照して説明する。   Next, specific means for realizing this driving method will be described with reference to FIGS.

図10は、走査線数を4本とした場合の走査線駆動回路104の構成例を表しており、図11は図10に示した走査線駆動回路104におけるタイミングチャートである。また図12は走査線駆動回路104におけるNAND回路67の構成を表し、図13はNAND回路67の真理値表を表している。更に、図14及び図15は、NAND回路67の具体的なレイアウト構成を表している。   FIG. 10 illustrates a configuration example of the scanning line driving circuit 104 when the number of scanning lines is four, and FIG. 11 is a timing chart in the scanning line driving circuit 104 illustrated in FIG. 12 shows a configuration of the NAND circuit 67 in the scanning line driving circuit 104, and FIG. 13 shows a truth table of the NAND circuit 67. 14 and 15 show specific layout configurations of the NAND circuit 67. FIG.

図10に示したように、走査線駆動回路104は、例えば図4に示したコントローラ61からクロック信号CLY、反転クロック信号CLY' が入力されるシフトレジスタ66と、シフトレジスタ66からの出力が入力される、2m本の走査線3aに対応した2m個の論理回路からなる出力制御部69とを有している。論理回路は、例えばNAND回路67及びNOT回路68から構成され、各NAND回路67には、シフトレジスタ66からの出力とイネーブル信号ENB1又はENB2が入力される。   As shown in FIG. 10, the scanning line driving circuit 104 receives, for example, a shift register 66 that receives the clock signal CLY and the inverted clock signal CLY ′ from the controller 61 shown in FIG. And an output control unit 69 composed of 2m logic circuits corresponding to 2m scanning lines 3a. The logic circuit includes, for example, a NAND circuit 67 and a NOT circuit 68, and an output from the shift register 66 and an enable signal ENB1 or ENB2 are input to each NAND circuit 67.

尚、NAND回路67の代わりに、シフトレジスタ66からの出力とイネーブル信号とが入力されるトランスミッションゲートを用いても同様の機能をなすことができる。   The same function can be achieved by using a transmission gate to which an output from the shift register 66 and an enable signal are input instead of the NAND circuit 67.

イネーブル信号ENB1の配線は、部分面201では第1番目のNAND回路67に接続されるが、部分面202では、第2番目(即ち全体では第4番目)のNAND回路67に接続される。イネーブル信号ENB2の配線は、その逆に第2番目、第1番目(即ち全体では第3番目)のNAND回路67に接続され、イネーブル信号ENB1及びENB2は、NAND回路67との接続の順番が相互に入れ違うようになっている。従って、このように走査線駆動回路104を構成することで、電気光学装置を適正に駆動させることができる。   The wiring of the enable signal ENB1 is connected to the first NAND circuit 67 on the partial surface 201, but is connected to the second (that is, fourth overall) NAND circuit 67 on the partial surface 202. On the contrary, the wiring of the enable signal ENB2 is connected to the second and first (that is, third as a whole) NAND circuit 67, and the enable signals ENB1 and ENB2 are connected in order of connection with the NAND circuit 67. It has become different. Therefore, by configuring the scanning line driving circuit 104 in this way, the electro-optical device can be appropriately driven.

図11に示したように、シフトレジスタ66からのスタートパルスSR1〜SR4は、部分面201及び202をあたかも同時に水平走査するように、夫々の走査線3aに対して同じタイミングで出力される。即ち、部分面201及び202各々の一本目の走査線3aに対応するスタートパルスSR1、SR3と、二本目の走査線3aに対応するスタートパルスSR2、SR4とは、2水平期間毎に交番的に出力される。一方、イネーブル信号ENB1,ENB2は、水平期間毎に交番的に立ち上がる。よって、その立ち上がりタイミング時に出力されたスタートパルスが論理回路において選択され、走査信号として走査線3aに出力される。その結果、走査信号G1〜G4は図示のように走査信号G1、G3,G2、G4の順に出力され、前述のような水平走査が実現される(図6又は図7参照)。   As shown in FIG. 11, the start pulses SR1 to SR4 from the shift register 66 are output to the respective scanning lines 3a at the same timing so that the partial surfaces 201 and 202 are simultaneously horizontally scanned. That is, the start pulses SR1 and SR3 corresponding to the first scanning line 3a of each of the partial surfaces 201 and 202 and the start pulses SR2 and SR4 corresponding to the second scanning line 3a are alternated every two horizontal periods. Is output. On the other hand, the enable signals ENB1 and ENB2 rise alternately every horizontal period. Therefore, the start pulse output at the rising timing is selected by the logic circuit and is output to the scanning line 3a as a scanning signal. As a result, the scanning signals G1 to G4 are output in the order of the scanning signals G1, G3, G2, and G4 as shown in the figure, and the horizontal scanning as described above is realized (see FIG. 6 or FIG. 7).

以下、本実施形態のNAND回路67の構成について説明する。   Hereinafter, the configuration of the NAND circuit 67 of this embodiment will be described.

NAND回路67の各々は、図12のように、p型MOSFET67A及びn型MOSFET67BからなるCMOS(Complementary Metal-Oxide Semiconductor)インバータ、即ち“相補型インバータ”として構成されたAND回路と、その出力側端子に接続されたNOT回路67Cとを含む、極めて簡素な構成となっている。p型MOSFET67A及びn型MOSFET67Bは、イネーブル信号ENB1又はENB2の信号線とグラウンドとの間に直列に接続されており、共に、ゲート端子にスタートパルスSRの反転信号SR' が入力されるように構成されている。反転信号SR' は、スタートパルスSRを反転出力させてもよいが、シフトレジスタ66内における信号反転を前提としてシフトレジスタ66の内部信号をスタートパルスSRとみなし、シフトレジスタ66からの出力が反転信号SR' となる構成とすれば、より簡単に構成できる。尚、NOT回路67CもまたCMOSインバータで構成することができ、AND回路と同一の回路構成としてもよい。   As shown in FIG. 12, each of the NAND circuits 67 includes a CMOS (Complementary Metal-Oxide Semiconductor) inverter composed of a p-type MOSFET 67A and an n-type MOSFET 67B, that is, an AND circuit configured as a “complementary inverter”, and an output side terminal thereof. And a NOT circuit 67C connected to the circuit. The p-type MOSFET 67A and the n-type MOSFET 67B are connected in series between the signal line of the enable signal ENB1 or ENB2 and the ground, and are configured so that the inverted signal SR ′ of the start pulse SR is input to the gate terminal. Has been. The inverted signal SR ′ may be output by inverting the start pulse SR. However, assuming that the signal in the shift register 66 is inverted, the internal signal of the shift register 66 is regarded as the start pulse SR, and the output from the shift register 66 is the inverted signal. If the configuration becomes SR ′, it can be configured more easily. Note that the NOT circuit 67C can also be configured by a CMOS inverter, and may have the same circuit configuration as the AND circuit.

図13は、このAND回路の真理値表である。ここで、入力されるスタートパルスSRが「High」且つイネーブル信号ENBが「Low」のとき、MOSFET67A及び67Bのゲート電圧は「Low」となり、p型MOSFET67Aがオン状態、n型MOSFET67Bがオフ状態となる。そこで、導通したp型MOSFET67Aにイネーブル信号ENBの電位0Vが印加されるが、p型MOSFET67Aのソースードレイン間には閾値電圧(例えば1.5V)が生じているために、O点における信号出力は0Vではなく、例えば1.5V程度の実効値をもつ。   FIG. 13 is a truth table of this AND circuit. Here, when the input start pulse SR is “High” and the enable signal ENB is “Low”, the gate voltages of the MOSFETs 67A and 67B are “Low”, the p-type MOSFET 67A is turned on, and the n-type MOSFET 67B is turned off. Become. Therefore, the potential 0V of the enable signal ENB is applied to the conductive p-type MOSFET 67A, but a threshold voltage (for example, 1.5V) is generated between the source and drain of the p-type MOSFET 67A. Is not 0V but has an effective value of about 1.5V, for example.

しかしながら、ここでは、O点の後段に設けたNOT回路67Cは、インバータとしての閾値電圧が7.5V程度とされているために、1.5V程度のLow電圧のぶれは無視することができ、前出の場合の信号出力も「Low」として扱うことができる。尚、閾値電圧7.5Vとは、このNOT回路67Cが、例えば電源電圧15Vで駆動される通常のインバータであれば実現される。言い換えると、このNAND回路67は、走査信号Gxの出力側回路という高圧回路系に適用されることで、正常な動作が担保されている。   However, in this case, the NOT circuit 67C provided at the subsequent stage of the point O has a threshold voltage of about 7.5V as an inverter. Therefore, the fluctuation of the low voltage of about 1.5V can be ignored. The signal output in the above case can also be handled as “Low”. The threshold voltage 7.5V is realized if the NOT circuit 67C is a normal inverter driven by a power supply voltage 15V, for example. In other words, the NAND circuit 67 is applied to a high voltage circuit system called an output side circuit of the scanning signal Gx, thereby ensuring normal operation.

また、本実施形態の走査線駆動回路104は、例えば図14のような回路レイアウトで構成される。即ち、シフトレジスタ66、出力制御部69の各形成領域は、画像表示領域10aに隣接しており、夫々の走査線3aに対応する単位回路が、単位領域Wに形成されている。NAND回路67は、図中に斜線で示した出力制御部69の単位領域Wに収まるように、例えば図15に示したレイアウトで形成される。尚、図15は、NAND回路67のうちAND回路であるCMOSの構成を表している。   Further, the scanning line driving circuit 104 of the present embodiment is configured with a circuit layout as shown in FIG. 14, for example. That is, the formation regions of the shift register 66 and the output control unit 69 are adjacent to the image display region 10a, and unit circuits corresponding to the respective scanning lines 3a are formed in the unit region W. The NAND circuit 67 is formed, for example, with the layout shown in FIG. 15 so as to fit in the unit region W of the output control unit 69 indicated by hatching in the drawing. FIG. 15 shows the configuration of a CMOS that is an AND circuit in the NAND circuit 67.

通常のNAND回路は6ゲートで構成されるが、これを、細い単位領域W内に形成することは困難である。特に、画素ピッチが狭められるにつれて単位領域Wの幅もより狭くなってきており、例えば10μm程度のピッチになれば、せいぜい2ゲートを並べて形成するくらいのスペースしか残されていない。従って、本実施形態のように、出力制御部69を極めて簡素な構成とすることで、電気光学装置の製造を容易とするほか、狭ピッチ化を更に進めることが可能となる。また、ゲート数が少ないことから、駆動回路部60における消費電力を低減することも可能である。   A normal NAND circuit is composed of 6 gates, but it is difficult to form it in the thin unit region W. In particular, as the pixel pitch is reduced, the width of the unit region W is also narrowed. For example, when the pitch is about 10 μm, at most, only a space enough to form two gates side by side is left. Therefore, as in the present embodiment, the output control unit 69 has a very simple configuration, so that the electro-optical device can be easily manufactured and the pitch can be further reduced. Further, since the number of gates is small, it is possible to reduce power consumption in the drive circuit unit 60.

また、ここでのAND回路は、図15に示したように、2つの単位回路がI線において鏡面対称となっており、2個周期の構造となっている。そのため、効率よく作り込むことができ、装置の狭ピッチ化が可能となる。   In addition, as shown in FIG. 15, the AND circuit here has a two-cycle structure in which two unit circuits are mirror-symmetrical with respect to the I line. Therefore, it can be efficiently built and the pitch of the device can be reduced.

<2:第2実施形態>
以下、本発明の電気光学装置に係る第2実施形態について図16から図18を参照して説明する。
<2: Second Embodiment>
Hereinafter, a second embodiment according to the electro-optical device of the invention will be described with reference to FIGS. 16 to 18.

図16は、第2実施形態に係る電気光学装置の主要部の構成を表している。図17は、当該電気光学装置の駆動方法を表すタイミングチャートであり、図18は、データが書き込まれてゆく駆動中の画面の状態を、図17のタイミングチャートに対応させて時系列で表したものである。   FIG. 16 illustrates a configuration of a main part of the electro-optical device according to the second embodiment. FIG. 17 is a timing chart showing the driving method of the electro-optical device, and FIG. 18 shows the state of the driving screen to which data is written in time series corresponding to the timing chart of FIG. Is.

本実施形態の電気光学装置は、第1実施形態に対し基本構成はほぼ同様であるが、画面を4つの部分面401〜404に分割して面反転駆動を行う点で異なっている。従って、第1実施形態と同様の構成要素については、同一の符号を付してその説明を適宜省略するものとする。   The electro-optical device according to the present embodiment has substantially the same basic configuration as the first embodiment, but differs in that the screen is divided into four partial surfaces 401 to 404 to perform surface inversion driving. Accordingly, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.

部分面401〜404は、相隣接する面が相補の周期でフィールド反転駆動される領域であり、走査線3aが4本ずつ備えるように分割されている。即ち、部分面401〜404の各面積は互いに等しくなっている。走査線駆動回路414は、シフトレジスタ466によって一つの駆動回路でありながら同時に4つのスタートパルスSRを生成出力すると共に、走査信号の出力タイミングをずらすための4つのイネーブル信号ENB1〜ENB4が出力制御部469に入力される構成となっている。尚、スタートパルスSRは、各部分面401〜404に対して一つずつ合計4つが、水平走査期間をパルス幅として出力される。イネーブル信号ENB1〜ENB4は、1/4水平走査期間をパルス幅とし、一水平走査期間に夫々タイミングをずらして出力される。   The partial surfaces 401 to 404 are regions in which adjacent surfaces are driven by field inversion with a complementary cycle, and are divided so that four scanning lines 3a are provided. That is, the areas of the partial surfaces 401 to 404 are equal to each other. The scanning line driving circuit 414 generates and outputs four start pulses SR at the same time while being a single driving circuit by the shift register 466, and four enable signals ENB1 to ENB4 for shifting the output timing of the scanning signal are output control units. 469 is input. A total of four start pulses SR, one for each of the partial surfaces 401 to 404, are output with the horizontal scanning period as the pulse width. The enable signals ENB1 to ENB4 are output with a quarter horizontal scanning period as a pulse width and shifted in timing in one horizontal scanning period.

図17に示した駆動方法では、水平走査を各部分面401〜404の画素部に対し順に行っている。例えば第1水平期間では、第1m番目の走査線3aが走査信号G1mにより走査され、画素部に正電位のデータ信号Sxが書き込まれる。第2水平期間では第5番目の走査線3aが走査信号G5により走査され、画素部に負電位のデータ信号Sxが書き込まれる。第3水平期間では第9番目の走査線3aが走査信号G9により走査され、画素部に正電位のデータ信号Sxが書き込まれる。そして、第4水平期間では第13番目の走査線3aが走査信号G13により走査され、画素部に負電位のデータ信号Sxが書き込まれる。以降は、このような選択書き込み動作が部分面401〜404に対して順繰りに行われる。   In the driving method shown in FIG. 17, horizontal scanning is sequentially performed on the pixel portions of the partial surfaces 401 to 404. For example, in the first horizontal period, the 1m-th scanning line 3a is scanned by the scanning signal G1m, and the positive potential data signal Sx is written in the pixel portion. In the second horizontal period, the fifth scanning line 3a is scanned by the scanning signal G5, and the negative potential data signal Sx is written in the pixel portion. In the third horizontal period, the ninth scanning line 3a is scanned by the scanning signal G9, and the positive potential data signal Sx is written in the pixel portion. In the fourth horizontal period, the thirteenth scanning line 3a is scanned by the scanning signal G13, and the negative potential data signal Sx is written in the pixel portion. Thereafter, such selective writing operation is sequentially performed on the partial surfaces 401 to 404.

このときの走査信号Gxは、4つのスタートパルスSR1、SR5、SR9、SR13の出力タイミングをイネーブル信号ENB1〜ENB4により互いにずらすと同時に夫々の出力期間を1/4ずつとすることで、互いに異なる部分面401〜404の水平走査を並行して行う。一方、データ線駆動回路101は、水平走査と同期してデータ信号Sxの極性を反転させると同時に、一画面においては部分面401及び403と部分面402及び404とでデータ信号Sxの極性を異ならせるように駆動する。その結果、部分面401〜404の極性は交互に入れ替わるようにして駆動される(図18参照)。   The scanning signal Gx at this time is different from each other by shifting the output timings of the four start pulses SR1, SR5, SR9, and SR13 by the enable signals ENB1 to ENB4 and simultaneously setting each output period to 1/4. Horizontal scanning of the surfaces 401 to 404 is performed in parallel. On the other hand, the data line driving circuit 101 reverses the polarity of the data signal Sx in synchronization with the horizontal scanning, and at the same time, the partial surface 401 and 403 and the partial surface 402 and 404 have different polarities on the data surface Sx on one screen. To drive. As a result, the polarities of the partial surfaces 401 to 404 are driven so as to alternate with each other (see FIG. 18).

このように、水平走査を正極性の部分面と負極性の部分面とに対し交互に行うことから、各データ6a線に供給されるデータ信号Sxは交流化される。このため、データ線6aの電位は、常に正負の間を変動して一方の極性に偏らないので、画素部の蓄積容量70に蓄積された電荷をリークさせるおそれが低減される。   As described above, since the horizontal scanning is alternately performed on the positive-polarity partial surface and the negative-polarity partial surface, the data signal Sx supplied to each data line 6a is converted into an alternating current. For this reason, since the potential of the data line 6a always fluctuates between positive and negative and does not bias to one polarity, the possibility of leaking the charge accumulated in the storage capacitor 70 of the pixel portion is reduced.

尚、本実施形態においても、部分面401〜404の各々に対しては面反転駆動が行われるので、横電界による液晶層50における配向不良は殆ど発生しない。また、画面の上側と下側とでTFT30からの電荷リーク量に大きな差が生じることがなく、画面の場所による表示の不均一を回避することができる。   Also in this embodiment, since the surface inversion driving is performed for each of the partial surfaces 401 to 404, the alignment defect in the liquid crystal layer 50 due to the transverse electric field hardly occurs. In addition, there is no great difference in the amount of charge leakage from the TFT 30 between the upper side and the lower side of the screen, and display unevenness due to the location of the screen can be avoided.

そして、図18に示したように、画面の1/4つまり部分面401〜404を走査し終えたときに、正極性領域と負極性領域とが完全に反転し、1画面分の書き換えが行われたことになる。この方法によると、全画面を走査すれば、書き換えは4度行われる事になるので、走査線駆動回路414及びデータ線駆動回路101を4倍速で駆動すれば、入力画像信号に対して1垂直期間が1/4とされ、フリッカを確実に抑制することができる。   Then, as shown in FIG. 18, when the scanning of 1/4 of the screen, that is, the partial surfaces 401 to 404 is completed, the positive polarity region and the negative polarity region are completely reversed, and rewriting for one screen is performed. It will be broken. According to this method, if the entire screen is scanned, rewriting is performed four times. Therefore, if the scanning line driving circuit 414 and the data line driving circuit 101 are driven at a quadruple speed, 1 vertical to the input image signal. The period is set to ¼, and flicker can be reliably suppressed.

このように本実施形態によれば、第1実施形態と同様、コントラスト比低下や画素開口率の低下を阻止し、狭ピッチ化を図ることが可能である。また、電荷リークによる表示ノイズも防止することができ、表示品質を大きく改善することが可能である。尚、その他の効果についても第1実施形態と同様である。   As described above, according to the present embodiment, as in the first embodiment, it is possible to prevent a decrease in contrast ratio and a decrease in pixel aperture ratio and to reduce the pitch. In addition, display noise due to charge leakage can be prevented, and display quality can be greatly improved. Other effects are the same as those in the first embodiment.

<3:変形例>
次に、上記実施形態の変形例について図19及び図20を参照して説明する。
<3: Modification>
Next, a modification of the above embodiment will be described with reference to FIGS.

上記各実施形態では、各部分面の面積は相等しいものとしたが、部分面毎の大きさは必ずしも等しくなくともよい。そのような場合でも、相補の周期で反転駆動させる部分面の面積の総和を互いに略等しくなるようにすれば、この2種類の部分面に対して交互に水平走査することによってデータ信号を交流化して画素部に供給することができる。   In the above embodiments, the areas of the partial surfaces are the same, but the sizes of the partial surfaces are not necessarily equal. Even in such a case, if the sum of the areas of the partial surfaces to be inverted and driven with a complementary period is made substantially equal to each other, the data signals can be converted into alternating current by alternately scanning the two types of partial surfaces horizontally. Can be supplied to the pixel portion.

図19は、その一具体例として画面を3分割駆動する変形例を示している。この場合は、画面を部分面201と部分面202a及び202bとに分け、互いに相補の周期で反転駆動するものとしている。ここで、部分面201の面積S1と、部分面202a及び202bの総面積S2a+S2bとは、等しく設定されている。そのため、これら2種類の部分面の走査線数は相等しく、2種類の部分面を交互に水平走査することができる。水平走査の順序は、いろいろ考えることができるが、例えば、図示したように部分面202a→部分面202→部分面202bと順繰りに行い、各部分面内では上から順次走査としてもよい。   FIG. 19 shows a modification in which the screen is divided into three parts as a specific example. In this case, the screen is divided into the partial surface 201 and the partial surfaces 202a and 202b, and is inverted and driven with a period complementary to each other. Here, the area S1 of the partial surface 201 and the total area S2a + S2b of the partial surfaces 202a and 202b are set equal. Therefore, the number of scanning lines of these two types of partial surfaces is the same, and the two types of partial surfaces can be alternately scanned horizontally. Various horizontal scanning orders can be considered. For example, as shown in the drawing, the partial surface 202a → the partial surface 202 → the partial surface 202b may be sequentially performed, and the respective partial surfaces may be sequentially scanned from the top.

図20は、画面を7分割駆動する変形例を示している。この場合は、画面を7つの部分面に分け、隣接部分面を互いに相補の周期で反転駆動するものとしている。また、駆動周期で分けられる2種類の部分面の総面積、即ち、S1a+S1b+S1c+…とS2a+S2b+S2c+…とは等しく設定されている。そのため、これら2種類の部分面の走査線数は相等しく、交互に水平走査できる。水平走査の順序は、先の変形例のように規則正しく行う方法以外に、図示したようにランダムに(但し、必ず極性反転周期が異なる部分面を交互に選択するようにして)行うようにすることもできる。   FIG. 20 shows a modified example in which the screen is driven in seven divisions. In this case, the screen is divided into seven partial surfaces, and the adjacent partial surfaces are inverted and driven with a period complementary to each other. Further, the total area of the two types of partial surfaces divided by the driving cycle, that is, S1a + S1b + S1c +... And S2a + S2b + S2c +. Therefore, the number of scanning lines of these two types of partial surfaces is the same, and horizontal scanning can be performed alternately. In addition to the regular scanning method as in the previous modification, the horizontal scanning sequence should be performed randomly as shown in the figure (however, the partial planes having different polarity inversion periods are always selected alternately). You can also.

<4:電子機器>
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器として、投射型カラー表示装置の一具体例について図21を参照して説明する。ここに、図21は、投射型カラー表示装置の図式的断面図である。
<4: Electronic equipment>
Next, a specific example of a projection type color display device will be described with reference to FIG. 21 as an electronic apparatus using the electro-optical device described in detail above as a light valve. FIG. 21 is a schematic cross-sectional view of the projection type color display device.

図21において、第1又は第2実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として拡大投射される。   In FIG. 21, a liquid crystal projector 1100 as an example of a projection type color display device in the first or second embodiment prepares three liquid crystal modules including a liquid crystal device in which a drive circuit is mounted on a TFT array substrate. It is configured as a projector used as the light valve 100R, 100G, and 100B for use. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, the light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G and 100B corresponding to the respective colors. In particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then enlarged and projected as a color image on the screen 1120 via the projection lens 1114.

この投射型カラー表示装置では、上記実施の形態の電気光学装置を用いたことにより、高精細で、フリッカ等のノイズが極めて少ない、均一性に優れた表示が可能である。   In this projection type color display device, by using the electro-optical device of the above-described embodiment, high-definition display with extremely little noise such as flicker and excellent uniformity can be achieved.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、該電気光学装置もまた、本発明の技術的範囲に含まれるものである。例えば、上記実施形態では相補の周期でフィールド反転させる部分面として、画面上を2つの部分面或いは4つの部分面に分割して駆動する例を示したが、分割数はこれに限るものではなく、更に分割数を多くしても良い。但し、分割数を多くすればする程、横電界が発生する部分面同士の境界が増えることになる。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. The driving circuit and the electro-optical device driving method, and the electro-optical device are also included in the technical scope of the present invention. For example, in the above-described embodiment, an example in which the screen is divided into two partial surfaces or four partial surfaces and driven as the partial surface to be reversed with a complementary period has been described. However, the number of divisions is not limited to this. Further, the number of divisions may be increased. However, as the number of divisions is increased, the boundary between the partial surfaces where the transverse electric field is generated increases.

更に、上記実施形態ではTFTを用いたアクティブマトリクス型の液晶装置を例に挙げて説明したが、本発明はこれに限定されず、例えば画素スイッチング素子にTFD(Thin
Film Diode)を用いたものや、パッシブマトリクス型のものなどに対しても適用可能である。また、液晶装置以外の、時間的又は空間的な極性反転を伴ってマトリクス駆動を行うことが可能な電気光学装置も本発明の適用範囲である。そのような電気光学装置としては、例えば、エレクトロルミネッセンス装置や電気泳動装置、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等が挙げられる。
Furthermore, in the above embodiment, the active matrix type liquid crystal device using TFTs has been described as an example. However, the present invention is not limited to this, and for example, a pixel switching element is a TFD (Thin
The present invention can also be applied to a film diode) or a passive matrix type. An electro-optical device that can perform matrix driving with temporal or spatial polarity reversal other than the liquid crystal device is also within the scope of the present invention. Examples of such an electro-optical device include an electroluminescence device, an electrophoresis device, and a display device (Field Emission Display and Surface-Conduction Electron-Emitter Display) using an electron-emitting device.

電気光学装置の全体構成を示す平面図である。It is a top view which shows the whole structure of an electro-optical apparatus. 図1のH−H'断面図である。It is HH 'sectional drawing of FIG. 電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。2 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixel portions formed in a matrix that forms an image display region of an electro-optical device. 第1実施形態に係る電気光学装置の駆動系に係る構成を示すブロック図である。1 is a block diagram illustrating a configuration related to a drive system of an electro-optical device according to a first embodiment. FIG. 第1実施形態に係る電気光学装置の駆動方法を説明するための図である。FIG. 5 is a diagram for explaining a driving method of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の駆動方法を説明するための図である。FIG. 5 is a diagram for explaining a driving method of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の駆動方法を説明するための図である。FIG. 5 is a diagram for explaining a driving method of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の駆動方法を説明するための図である。FIG. 5 is a diagram for explaining a driving method of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の駆動方法を説明するための図である。FIG. 5 is a diagram for explaining a driving method of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の駆動回路の具体的構成を示す回路図である。FIG. 3 is a circuit diagram illustrating a specific configuration of a drive circuit of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の駆動方法を説明するためのタイミングチャートである。6 is a timing chart for explaining a driving method of the electro-optical device according to the first embodiment. 図10に示した駆動回路のうちNAND回路の具体的構成を示す回路図である。FIG. 11 is a circuit diagram showing a specific configuration of a NAND circuit in the drive circuit shown in FIG. 10. 図12に示したNAND回路の真理値表である。13 is a truth table of the NAND circuit shown in FIG. 図10に示した駆動回路の具体的な回路配置を示す図である。It is a figure which shows the specific circuit arrangement | positioning of the drive circuit shown in FIG. 図12に示したNAND回路の部分的な回路レイアウトを示す図である。FIG. 13 is a diagram showing a partial circuit layout of the NAND circuit shown in FIG. 12. 第2実施形態に係る電気光学装置の駆動系に係る構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration related to a drive system of an electro-optical device according to a second embodiment. 第2実施形態に係る電気光学装置の駆動方法を説明するためのタイミングチャートである。12 is a timing chart for explaining a driving method of the electro-optical device according to the second embodiment. 第2実施形態に係る電気光学装置の駆動方法を説明するための図である。FIG. 10 is a diagram for explaining a driving method of an electro-optical device according to a second embodiment. 実施形態の変形例に係る電気光学装置の駆動方法を説明するための図である。FIG. 10 is a diagram for explaining a driving method of an electro-optical device according to a modification of the embodiment. 実施形態の変形例に係る電気光学装置の駆動方法を説明するための図である。FIG. 10 is a diagram for explaining a driving method of an electro-optical device according to a modification of the embodiment. 本発明の電気光学装置を適用した電子機器の実施形態としての投射型カラー表示装置の一例を示す図式的断面図である。FIG. 3 is a schematic cross-sectional view illustrating an example of a projection color display device as an embodiment of an electronic apparatus to which the electro-optical device of the invention is applied.

符号の説明Explanation of symbols

3a…走査線、6a…データ線、9a…画素電極、10a…画像表示領域、30…TFT、400…容量配線、60…駆動回路部、66、466…シフトレジスタ、67A、67B…MOSFET、67C…NOT回路、69,469…出力制御部、70…蓄積容量、101…データ線駆動回路、104、414…走査線駆動回路、201、202…部分面、401〜404…部分面、W…単位領域、G1〜G2m…走査信号、SR…スタートパルス、ENB…イネーブル信号。   3a ... Scanning line, 6a ... Data line, 9a ... Pixel electrode, 10a ... Image display area, 30 ... TFT, 400 ... Capacitive wiring, 60 ... Drive circuit section, 66,466 ... Shift register, 67A, 67B ... MOSFET, 67C ... NOT circuit, 69, 469 ... Output controller, 70 ... Storage capacitor, 101 ... Data line drive circuit, 104, 414 ... Scan line drive circuit, 201, 202 ... Partial plane, 401-404 ... Partial plane, W ... Unit Area, G1 to G2m: scanning signal, SR: start pulse, ENB: enable signal.

Claims (11)

互いに交差して延びる複数のデータ線及び複数の走査線と、各々が前記データ線及び前記走査線に接続され、表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、
前記複数の走査線の各々にパルス信号を供給し、前記画素部の水平走査を逐次行う走査線駆動部と、
前記複数のデータ線に画像信号を供給するデータ線駆動部と
を備え、
前記走査線駆動部及びデータ線駆動部は、前記表示面が前記走査線に沿った分割線により夫々n(但し、nは2以上の自然数)本の走査線を含むように分割されてなる2M(但し、Mは自然数)個の部分面のうち前記データ線に沿った方向に奇数番目の部分面を構成する前記画素部を、第1の周期で面反転駆動すると共に、前記複数の部分面のうち偶数番目の部分面を構成する前記画素部を、前記第1の周期と相補の第2の周期で面反転駆動し、
前記走査線駆動部は、前記2M個の部分面の各々から一本ずつ選択される走査線に対して同時に転送信号を出力するシフトレジスタ、及び相異なるイネーブル期間を規定する2M個のイネーブル信号が入力されると共に、前記イネーブル信号と前記転送信号とに基づいて前記パルス信号を出力する出力制御手段を含み、前記奇数番目の部分面を構成する画素部に対する水平走査と前記偶数番目の部分面を構成する画素部に対する水平走査とを交互に行う
ことを特徴とする電気光学装置用駆動回路。
To drive an electro-optical device comprising a plurality of data lines and a plurality of scanning lines extending intersecting each other, and a plurality of pixel portions each connected to the data lines and the scanning lines and constituting a display surface A drive circuit for an electro-optical device used,
A scanning line driving unit that sequentially supplies horizontal scanning of the pixel unit by supplying a pulse signal to each of the plurality of scanning lines;
A data line driving unit for supplying an image signal to the plurality of data lines,
The scanning line driving unit and the data line driving unit are 2M formed by dividing the display surface so as to include n (where n is a natural number of 2 or more) scanning lines by dividing lines along the scanning lines. (Where M is a natural number) among the plurality of partial surfaces, the pixel portions constituting the odd-numbered partial surfaces in the direction along the data line are subjected to surface inversion driving in a first period, and the plurality of partial surfaces Of the pixel portions constituting the even-numbered partial surface of the first and second surfaces in a plane inversion with a second period complementary to the first period,
The scanning line driving unit includes a shift register that simultaneously outputs a transfer signal to scanning lines selected one by one from each of the 2M partial surfaces, and 2M enable signals that define different enable periods. And an output control means for outputting the pulse signal based on the enable signal and the transfer signal, and performing horizontal scanning on the pixel portion constituting the odd-numbered partial surface and the even-numbered partial surface. A drive circuit for an electro-optical device, wherein horizontal scanning with respect to a pixel portion constituting the device is alternately performed.
前記出力制御手段は、(i)前記2M個のイネーブル信号が入力されると共に前記2M個のイネーブル信号のうちいずれか一つと前記転送信号とが入力端子に入力される相補型トランジスタからなるAND回路と(ii)前記AND回路の出力端子に接続されたインバータ回路とを含んで構成されていることを特徴とする請求項1に記載の電気光学装置用駆動回路。   The output control means comprises: (i) an AND circuit comprising complementary transistors to which the 2M enable signals are input and one of the 2M enable signals and the transfer signal are input to an input terminal. The drive circuit for an electro-optical device according to claim 1, further comprising: (ii) an inverter circuit connected to an output terminal of the AND circuit. 前記出力制御手段は、前記シフトレジスタの前記転送信号の出力期間内に、前記2M個のイネーブル信号の入力タイミングに応じて前記出力期間における前記パルス信号の入力対象である2M本の走査線に対し順に前記パルス信号を供給することを特徴とする請求項2に記載の電気光学装置用駆動回路。   In the output period of the transfer signal of the shift register, the output control means applies 2M scanning lines to which the pulse signal is input in the output period according to the input timing of the 2M enable signals. The drive circuit for an electro-optical device according to claim 2, wherein the pulse signals are sequentially supplied. 前記2M個のイネーブル信号の各信号線は、前記表示面と前記シフトレジスタとの間に延設され、前記2M個の部分面の各々から一本ずつ選択される、前記部分面内での配列順が相異なる走査線に対応するように支線が分岐していることを特徴とする請求項2又は3に記載の電気光学装置用駆動回路。   Each signal line of the 2M enable signals extends between the display surface and the shift register, and is selected from each of the 2M partial surfaces, and arranged in the partial surface 4. The drive circuit for an electro-optical device according to claim 2, wherein the branch line is branched so as to correspond to scanning lines having different orders. 前記走査線駆動回路部及び前記データ線駆動回路部は、一画面分の表示期間内に、一画面分の画像信号の書き込みを一回毎に極性を反転させながら連続してn回行うことを特徴とする請求項2から4のいずれか一項に記載の電気光学装置用駆動回路。   The scanning line driving circuit unit and the data line driving circuit unit perform writing of image signals for one screen continuously n times while inverting the polarity each time within a display period for one screen. The drive circuit for an electro-optical device according to claim 2, wherein the drive circuit is an electro-optical device. 前記走査線駆動部は、前記奇数番目の部分面及び前記偶数番目の部分面の夫々における、又は前記部分面内における前記画素部の水平走査を、前記データ線に沿った方向の順序についてランダムな順序で行うことを特徴とする請求項2に記載の電気光学装置用駆動回路。   The scanning line driving unit randomly scans the pixel unit in the odd-numbered partial surface and the even-numbered partial surface or in the order along the data line in the horizontal scanning of the pixel unit in the partial surface. The drive circuit for an electro-optical device according to claim 2, wherein the drive circuit is performed in order. 前記AND回路におけるトランジスタの閾値電圧は、前記インバータ回路のインバータとしての閾値電圧よりも小さいことを特徴とする請求項2又は6に記載の電気光学装置用駆動回路。   7. The electro-optical device driving circuit according to claim 2, wherein a threshold voltage of a transistor in the AND circuit is smaller than a threshold voltage as an inverter of the inverter circuit. 前記AND回路及び前記インバータ回路は、前記複数の走査線の各々に対応する複数の単位回路からなり、該複数の単位回路の夫々は、前記表示面に隣接すると共に互いに並列するように設けられた、複数の単位領域に形成されていることを特徴とする請求項2、6及び7のいずれか一項に記載の電気光学装置用駆動回路。   The AND circuit and the inverter circuit include a plurality of unit circuits corresponding to each of the plurality of scanning lines, and each of the plurality of unit circuits is provided adjacent to the display surface and in parallel with each other. The drive circuit for an electro-optical device according to claim 2, wherein the drive circuit is formed in a plurality of unit regions. 請求項1から8のいずれか一項に記載の電気光学装置用駆動回路を備えたことを特徴とする電気光学装置。   An electro-optical device comprising the electro-optical device drive circuit according to claim 1. 互いに交差して延びる複数のデータ線及び複数の走査線と、各々が前記データ線及び前記走査線に接続され、表示面を構成する複数の画素部とを備えた電気光学装置に適用される電気光学装置用駆動方法であって、
前記表示面が前記走査線に沿った分割線により夫々n(但し、nは2以上の自然数)本の走査線を含むように分割されてなる2M(但し、Mは自然数)個の部分面のうち前記データ線に沿った方向に奇数番目の部分面を構成する前記画素部を、第1の周期で面反転駆動すると共に、前記複数の部分面のうち偶数番目の部分面を構成する前記画素部を、前記第1の周期と相補の第2の周期で面反転駆動し、
前記2M個の部分面の各々から一本ずつ選択される走査線に対して同時に転送信号を出力すると共にイネーブル期間が相異なる2M個のイネーブル信号を出力し、前記イネーブル信号と前記転送信号とに基づいて前記パルス信号を出力することにより、前記奇数番目の部分面を構成する画素部に対する水平走査と前記偶数番目の部分面を構成する画素部に対する水平走査とを交互に行う
ことを特徴とする電気光学装置用駆動方法。
Electricity applied to an electro-optical device comprising a plurality of data lines and a plurality of scanning lines extending intersecting each other, and a plurality of pixel portions each connected to the data lines and the scanning lines and constituting a display surface A driving method for an optical device comprising:
The display surface is divided by dividing lines along the scanning lines so as to include n (where n is a natural number of 2 or more) scanning lines, and 2M (where M is a natural number) partial surfaces. Among the plurality of partial surfaces, the pixels that form the even-numbered partial surface while driving the surface of the pixel portion that forms the odd-numbered partial surface in the direction along the data line in a first cycle. A surface inversion drive with a second period complementary to the first period,
A transfer signal is simultaneously output to scanning lines selected one by one from each of the 2M partial planes, and 2M enable signals having different enable periods are output, and the enable signal and the transfer signal are output. On the basis of the output of the pulse signal, horizontal scanning with respect to the pixel portion constituting the odd-numbered partial surface and horizontal scanning with respect to the pixel portion constituting the even-numbered partial surface are alternately performed. Driving method for electro-optical device.
前記論理積を前記パルス信号として出力する際に、(i)該複数のイネーブル信号のうちいずれか一つと前記転送信号とが入力端子に入力される相補型トランジスタからなるAND回路と(ii)前記AND回路の出力端子に接続されたインバータ回路とを利用して出力することを特徴とする請求項10に記載の電気光学装置用駆動方法。
When outputting the logical product as the pulse signal, (i) an AND circuit including a complementary transistor in which any one of the plurality of enable signals and the transfer signal are input to an input terminal; and (ii) the above-described 11. The driving method for an electro-optical device according to claim 10, wherein output is performed using an inverter circuit connected to an output terminal of the AND circuit.
JP2005004837A 2004-01-16 2005-01-12 Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device including the same Expired - Fee Related JP4161967B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005004837A JP4161967B2 (en) 2004-01-16 2005-01-12 Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device including the same
US11/329,190 US7847776B2 (en) 2005-01-12 2006-01-10 Drive circuit of electro-optical device, driving method of electro-optical device, and electro-optical device having the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004009167 2004-01-16
JP2004009168 2004-01-16
JP2005004837A JP4161967B2 (en) 2004-01-16 2005-01-12 Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device including the same

Publications (2)

Publication Number Publication Date
JP2005227757A true JP2005227757A (en) 2005-08-25
JP4161967B2 JP4161967B2 (en) 2008-10-08

Family

ID=35002482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004837A Expired - Fee Related JP4161967B2 (en) 2004-01-16 2005-01-12 Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device including the same

Country Status (1)

Country Link
JP (1) JP4161967B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199448A (en) * 2006-01-27 2007-08-09 Seiko Epson Corp Electro-optical device, driving method, and electronic equipment
JP2009058572A (en) * 2007-08-30 2009-03-19 Seiko Epson Corp Electro-optical device, driving circuit for electro-optical device, and electronic apparatus
JP2012078623A (en) * 2010-10-04 2012-04-19 Seiko Epson Corp Liquid crystal device
JP2016200836A (en) * 2016-08-10 2016-12-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199448A (en) * 2006-01-27 2007-08-09 Seiko Epson Corp Electro-optical device, driving method, and electronic equipment
JP2009058572A (en) * 2007-08-30 2009-03-19 Seiko Epson Corp Electro-optical device, driving circuit for electro-optical device, and electronic apparatus
JP2012078623A (en) * 2010-10-04 2012-04-19 Seiko Epson Corp Liquid crystal device
JP2016200836A (en) * 2016-08-10 2016-12-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP4161967B2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
US7847776B2 (en) Drive circuit of electro-optical device, driving method of electro-optical device, and electro-optical device having the same
US8547304B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
TWI497476B (en) Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus
JP2005352315A (en) Driving circuit for optoelectronic apparatus, driving method for optoelectronic apparatus, optoelectronic apparatus and electronic appliance
JP4735328B2 (en) Electro-optical device and electronic apparatus
JP4307474B2 (en) Display device
JPWO2005076256A1 (en) Electro-optical device, driving method of electro-optical device, driving circuit, and electronic apparatus
JP2006030529A (en) Drive circuit for electrooptical device, driving method for electrooptical device, and electrooptical device and electronic equipment
KR100695058B1 (en) Driving circuit and driving method of electro-optical device, electro-optical device, and electronic apparatus
KR101074381B1 (en) A in-plain switching liquid crystal display device
JP4161967B2 (en) Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device including the same
JP4525152B2 (en) Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device and electronic apparatus including the same
JP4179286B2 (en) Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device including the same
JP4645494B2 (en) ELECTRO-OPTICAL DEVICE, DRIVE CIRCUIT THEREOF, AND ELECTRONIC DEVICE
JP2008076804A (en) Electro-optical device and electronic apparatus with same
JP4645493B2 (en) ELECTRO-OPTICAL DEVICE, DRIVE CIRCUIT THEREOF, AND ELECTRONIC DEVICE
JP2007232871A (en) Electrooptical device, its driving circuit, and electronic apparatus
JP2008046186A (en) Image signal processing circuit and method, electro-optical device, and electronic device
JP4529582B2 (en) Electro-optical device and electronic apparatus, and driving method and inspection method for electro-optical device
JP2001166730A (en) Driving method for electrooptical device, driving circuit therefor, electrooptical device and electronic equipment
JP5434090B2 (en) Electro-optical device driving apparatus and method, and electro-optical device and electronic apparatus
JP2010026085A (en) Driving device and method for electrooptical device, electrooptical device, and electronic apparatus
JP4617680B2 (en) Liquid crystal device, driving circuit of liquid crystal device, driving method thereof, and electronic apparatus
JP2006195387A (en) Electro-optical device and electronic equipment
JP2006030970A (en) Driving circuit and driving method for electrooptic device, electrooptic device, and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080521

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4161967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees